TWM534936U

TWM534936U - 用於驅動高壓或負壓的閘極驅動電路

Info

Publication number: TWM534936U
Application number: TW105216101U
Authority: TW
Inventors: Chowpeng Lee
Original assignee: Orient-Chip Semiconductor Co Ltd
Priority date: 2016-10-21
Filing date: 2016-10-21
Publication date: 2017-01-01

Description

用於驅動高壓或負壓的閘極驅動電路

本創作係關於一種閘極驅動電路，更特別的是關於一種適合應用於高壓或負壓的閘極驅動器電路。

在現今全球皆提倡環保及綠能科技之際，低功率電路設計已為現在半導體元件應用的主要研究發展方向，以降低電子產品運作時所需消耗的能源。一般來說，若要達到低功率消耗的目的，最直接且有效的方法為降低電路之操作電壓，但是一旦電路運作在低操作電壓時，電路中的各電晶體的電流驅動能力將顯著下降，導致電路的操作速度緩慢，如此，則需要設計更大面積的電路來克服此一缺陷。

另一方面，若要驅動相對高壓的元件，則需要利用高壓電晶體來設計驅動電路。請參照圖1，圖1係傳統的反相器驅動電路，其係由上面的一PMOS電晶體及下面的一NMOS電晶體來構成驅動電路，該PMOS電晶體係連接一相對高壓的電位VPP，該NMOS電晶體係連接一相對低壓的電位VNN，而該PMOS電晶體及該NMOS電晶體皆要可以耐壓在VPP-VNN的電壓差範圍。舉例來說，若VPP-VNN的電壓差為10V，則該PMOS電晶體及該NMOS電晶體要能耐壓10V。

同時，在元件製程方面，在面對強烈價格競爭的環境下，元件製程的選擇性越來越少，故利用低壓元件來完成相對高壓的電路設計亦為目前晶片設計的一個趨勢。

本創作之一目的在於，利用低壓元件來設計能驅動高壓或負壓負載的驅動電路，以解決在製程選擇的限制下，仍然可以應付比較高電壓差的電路應用，使電路的相容性更高，俾能採用較低價格及規格的元件製程。

本創作之另一目的在於，由於使用低壓元件來設計驅動電路所需的元件較小，因此可以節省電路製程所需的面積，同時，在操作電路時，其寄生的電容及電阻相對也較小，因此更易驅動電路，電路的操作速度也較快。

為達上述目的，本創作提出一種閘極驅動電路，係用以驅動高壓或負壓的一負載，包括：一訊號輸入端，係輸入一數位輸入訊號；一開關電路，係連接該訊號輸入端，其包含：一瞬間電流產生單元、一反向器、一第二PMOS電晶體及一第三PMOS電晶體，其中該瞬間電流產生模組、該反相器之輸入端及該第三PMOS電晶體係連接該訊號輸入端，該反相器之輸出端係連接該第二PMOS電晶體；該瞬間電流產生單元、該第二PMOS電晶體及該第三PMOS電晶體係連接一第一偏壓電源；一電壓峰值控制電路，係連接該開關電路，其包含一第一電壓輸入端、一第二電壓輸入端、一電流提供單元、一PMOS電晶體單元及一NMOS電晶體單元，其中該第一電壓輸入端係連接該PMOS電晶體單元的閘極，該第二電壓輸入端係連接該NMOS電晶體單元的閘極，該PMOS電晶體單元的汲極係連接該NMOS電晶體單元的汲極，該電流提供單元係用以提供一低電流且連接該PMOS電晶體單元；以及一電流控制的開關電路，係連接該電壓峰值控制電路，其包含一第一電流鏡、一第二電流鏡及一第九NMOS電晶體；以及一訊號輸出端，係連接該電壓峰值控制電路及該第九NMOS電晶體，用以輸出一數位輸出訊號來驅動該負載。

於本創作之一實施例中，其中該瞬間電流產生單元包含：一PMOS電晶體，該PMOS電晶體之閘極係連接該訊號輸入端，且該PMOS電晶體之汲極係連接源極；一電阻，係連接該PMOS電晶體及該第一偏壓電源；一第一PMOS電晶體，該第一PMOS電晶體之閘極係連接該PMOS電晶體及該電阻，該第一PMOS電晶體之源極係連接該第一偏壓電源。

於本創作之一實施例中，其中該PMOS電晶體單元包含：一第四PMOS電晶體、一第五PMOS電晶體、一第六PMOS電晶體及一第七PMOS電晶體，其中該第四PMOS電晶體的源極係連接該第一PMOS電晶體的汲極及該電流提供單元，該第五PMOS電晶體的源極係連接該電流提供單元，該第六PMOS電晶體的源極係連接該第二PMOS電晶體的汲極及該電流提供單元，該第七PMOS電晶體的源極係連接該第三PMOS電晶體的汲極及該電流提供單元。

於本創作之一實施例中，其中該NMOS電晶體單元包含：一第一NMOS電晶體、一第二NMOS電晶體、一第三NMOS電晶體及一第四NMOS電晶體，其中該第一NMOS電晶體的汲極係連接該第四PMOS電晶體的汲極，該第二NMOS電晶體的汲極係連接該第五PMOS電晶體的汲極，該第三NMOS電晶體的汲極係連接該第六PMOS電晶體的汲極，該第四NMOS電晶體的汲極係連接該第七PMOS電晶體的汲極，該第四NMOS電晶體的源極係連接該第九NMOS電晶體的汲極及該訊號輸出端。

於本創作之一實施例中，其中該第一電流鏡包含：一第五NMOS電晶體及一第六NMOS電晶體，其中該第五NMOS電晶體及該第六NMOS電晶體的閘極係相連接，該第五NMOS電晶體的汲極係連接該第一NMOS電晶體的源極，該第六NMOS電晶體的汲極係連接該第三NMOS電晶體的源極及該第九NMOS電晶體的閘極。

於本創作之一實施例中，其中該第二電流鏡包含：一第七NMOS電晶體及一第八NMOS電晶體，其中該第七NMOS電晶體及該第八NMOS電晶體的閘極係相連接，該第七NMOS電晶體的汲極係連接該第二NMOS電晶體的源極，該第八NMOS電晶體的汲極係連接該第三NMOS電晶體的源極及該第九NMOS電晶體的閘極。

於本創作之一實施例中，其中該第一PMOS電晶體、該第二PMOS電晶體、該第三PMOS電晶體及該第九NMOS電晶體係開關電晶體。

藉此，本創作藉由閘極驅動電路中的電壓峰值控制電路之設計，以達成利用低壓的電晶體元件來完成高壓或負壓驅動電路。同時，藉由閘極驅動電路中的瞬間電流產生單元的設計，以達成利用瞬間電流的方式來加速電路訊號的傳遞，且又相對不耗費功耗。

為充分瞭解本創作之目的、特徵及功效，茲藉由下述具體之實施例，並配合所附之圖式，對本創作做一詳細說明，說明如後：

請參照圖2，其係本創作一實施例之閘極驅動電路1的電路結構示意圖。如圖2所示，本創作之閘極驅動電路1係配合一第一偏壓電源VPP及第二偏壓電源VNN，以推動一負載(圖未示)，其包括：一訊號輸入端10、一開關電路20、一電壓峰值控制電路30、一電流控制的開關電路40及一訊號輸出端50。

該訊號輸入端10係輸入一數位輸入訊號V _IN。

該開關電路20包含：一瞬間電流產生單元21、一反向器22、一第二PMOS電晶體MP2及一第三PMOS電晶體MP3。該瞬間電流產生模組21、該反相器22之輸入端及該第三PMOS電晶體MP3係連接該訊號輸入端10，該反相器22之輸出端係連接該第二PMOS電晶體MP2；該瞬間電流產生單元22、該第二PMOS電晶體MP2及該第三PMOS電晶體MP3係連接該第一偏壓電源VPP。

該瞬間電流產生單元21包含：一PMOS電晶體211，一電阻212及一第一PMOS電晶體MP1。該PMOS電晶體211之閘極係連接該訊號輸入端10以輸入該數位輸入訊號V _IN，且該PMOS電晶體211之汲極係連接源極，如此，該PMOS電晶體211可視為一耦合電容。該電阻212的一端係連接該PMOS電晶體211，該電阻212的另一端係連接該第一偏壓電源VPP。該第一PMOS電晶體MP1之閘極係連接該PMOS電晶體211及該電阻212，該第一PMOS電晶體MP1之源極係連接該第一偏壓電源VPP。如此，該PMOS電晶體211可將該數位輸入訊號V _IN耦合至該電阻及該第一PMOS電晶體MP1，即，提供一瞬間電壓訊號給該第一PMOS電晶體MP1。且由於該電阻212之一端係連接該第一偏壓電源VPP，因此被耦合至該電阻的該數位輸入訊號V _IN會逐漸減弱，該瞬間電流產生模組21可以藉由短時間的瞬間電流，讓訊號傳輸的速度變快，即該數位輸入訊號V _IN從該訊號輸入端10到該訊號輸出端50的傳輸速度變快。

該電壓峰值控制電路30包含：一第一電壓輸入端VA、一第二電壓輸入端VB、一電流提供單元31、一PMOS電晶體單元32及一NMOS電晶體單元33。該第一電壓輸入端VA係連接該PMOS電晶體單元32的閘極，該第二輸入端VB係連接該NMOS電晶體單元33的閘極。該PMOS電晶體單元32的汲極係連接該NMOS電晶體單元33的汲極。如此，該電壓峰值控制電路30係藉由調控該第一電壓輸入端VA及該第二電壓輸入端VB的電壓，使閘極驅動電路1的各該電晶體之耐壓皆不超過其崩潰電壓。

該電流提供單元31係連接該PMOS電晶體單元32。可藉由調整電流來控制閘極驅動電路1的反應速度，以及提供一固定的低電流，使該數位輸入訊號V _IN在切換時不會有浮動電位的產生及達到省電之功效。

該PMOS電晶體單元32包含一第四PMOS電晶體MP4、一第五PMOS電晶體MP5、一第六PMOS電晶體MP6及一第七PMOS電晶體MP7。該第四PMOS電晶體MP4的源極係連接該第一PMOS電晶體MP1的汲極及該電流提供單元31。該第五PMOS電晶體MP5的源極係連接該電流提供單元31。該第六PMOS電晶體MP6的源極係連接該第二PMOS電晶體MP2的汲極及該電流提供單元31。該第七PMOS電晶體MP7的源極係連接該第三PMOS電晶體MP3的汲極及該電流提供單元。該第一電壓輸入端VA可以控制該第四PMOS電晶體MP4、該第五PMOS電晶體MP5、該第六PMOS電晶體MP6及該第七PMOS電晶體MP7的源極/基極電位最低固定在VA+VTH，以避免該第一PMOS電晶體MP1、該第二PMOS電晶體MP2及該第三PMOS電晶體MP3的汲極-源極電壓Vds大於其崩潰電壓。

該NMOS電晶體單元33包含一第一NMOS電晶體MN1、一第二NMOS電晶體MN2、一第三NMOS電晶體MN3及一第四NMOS電晶體MN4。該第一NMOS電晶體MN1的汲極係連接該第四PMOS電晶體MP4的汲極。該第二NMOS電晶體MN2的汲極係連接該第五PMOS電晶體MP5的汲極。該第三NMOS電晶體MN3的汲極係連接該第六PMOS電晶體MP6的汲極。該第四NMOS電晶體MN4的汲極係連接該第七PMOS電晶體MP7的汲極，該第四NMOS電晶體MN4的源極係連接該第九NMOS電晶體MN9的汲極及該訊號輸出端50。

該電流控制的開關電路40包含一第一電流鏡41、一第二電流鏡42及該第九NMOS電晶體MN9。

該第一電流鏡41包含一第五NMOS電晶體MN5及一第六NMOS電晶體MN6。該第五NMOS電晶體MN5及該第六NMOS電晶體MN6的閘極係相連接，該第五NMOS電晶體MN5的汲極係連接該第一NMOS電晶體MN1的源極，該第六NMOS電晶體MN6的汲極係連接該第三NMOS電晶體MN3的源極及該第九NMOS電晶體MN9的閘極。該第二電流鏡42包含一第七NMOS電晶體MN7及一第八NMOS電晶體MN8，其中該第七NMOS電晶體MN7及該第八NMOS電晶體MN8的閘極係相連接，該第七NMOS電晶體MN7的汲極係連接該第二NMOS電晶體MN2的源極，該第八NMOS電晶體MN8的汲極係連接該第三NMOS電晶體MN3的源極及該第九NMOS電晶體MN9的閘極。該第二訊號輸入端VB可以控制該第一NMOS電晶體MN1、該第二NMOS電晶體MN2、該第三NMOS電晶體MN3及該第四NMOS電晶體MN4的源極/基極電位最高固定在VB-VTH，以避免該第五NMOS電晶體MN5、該第六NMOS電晶體MN6、該第七NMOS電晶體MN7、該第八NMOS電晶體MN8及該第九NMOS電晶體MN9的汲極-源極電壓Vds大於其崩潰電壓。如此，該訊號輸出端50的數位輸出訊號V _OUT最高即為VB-VTH，因此可藉由控制VB-VTH來選擇與該訊號輸出端50連接的該負載(圖未示)的規格。

請參照圖3，其係本創作一實施例之閘極驅動電路1的第一運作狀態示意圖。其中，在此第一運作狀態下，數位輸入訊號V _IN由一低電位狀態L(VNN)轉換至一高電位狀態H(VPP)。

首先，當數位輸入訊號V _IN由一低電位狀態L轉換至一高電位狀態H後，該第一PMOS電晶體MP1及該第三PMOS電晶體MP3便關閉。由於該反向器22將數位輸入訊號V _IN由一高電位狀態H轉換為一低電位狀態L，所以該第二PMOS電晶體MP2便導通。如此，該第四PMOS電晶體MP4、該第五PMOS電晶體MP5及該第七PMOS電晶體MP7的源極僅輸入該電流提供單元31提供的一低電流i _S，而該第六PMOS電晶體MP6的源極輸入該低電流i _S及該第二PMOS電晶體MP2的電流I _P2。

其次，由於該第七NMOS電晶體MN7及該第八NMOS電晶體MN8係為一組電流鏡，故該第八NMOS電晶體MN8的汲極電流會與該第七NMOS電晶體MN7的汲極電流相等大(i _S)，亦即，該第二PMOS電晶體MP2的電流I _P2(來自第一偏壓電源VPP)遠大於該第八NMOS電晶體MN8的汲極電流(i _S)，因此該第九NMOS電晶體MN9的閘極輸入訊號為一高電位狀態H，使該第九NMOS電晶體MN9導通，而該第九NMOS電晶體MN9的源極端連接一第二偏壓電源VNN，故該數位輸出訊號V _OUT為一低電位狀態L。

請參照圖4，其係本創作一實施例之閘極驅動電路1的第二運作狀態示意圖。其中，在此第二運作狀態下，數位輸入訊號V _IN由一高電位狀態H(VPP)轉換至一低電位狀態L(VNN)。

首先，當數位輸入訊號V _IN由一高電位狀態H轉換至一低電位狀態L後，該第三PMOS電晶體MP3便導通。由於該反向器22將數位輸入訊號V _IN由一低電位狀態L轉換為一高電位狀態H，所以該第二PMOS電晶體MP2便關閉。該PMOS電晶體211將數位輸入訊號V _IN的低電位狀態L耦合至該第一PMOS電晶體MP1，該第一PMOS電晶體MP1便導通，使該第一PMOS電晶體MP1的汲極瞬間輸出一短時間的大電流I _P1至該第四PMOS電晶體MP4，如此，訊號傳輸的速度變快，即數位輸入訊號V _IN從該訊號輸入端至該訊號輸出端50的傳輸速度變快。並且，由於該PMOS電晶體211的輸出端連接該電阻212，該第一PMOS電晶體MP1的閘極輸入訊號會漸漸變小至關閉該第一PMOS電晶體MP1。

其次，由於該第二PMOS電晶體MP2關閉，因此該第八NMOS電晶體MN8係給該第九NMOS電晶體MN9的閘極一低電位狀態L的輸入訊號，如此，該第九NMOS電晶體MN9係關閉，並且由於該第三PMOS電晶體MP3輸出一來自第一偏壓電源VPP的電流IP3，故該數位輸出訊號V _OUT為一高電位狀態H。

因此，本創作之閘極驅動電路係藉由訊號輸入端輸入的一數位輸入訊號(高電位狀態或低電位狀態)來控制一第一PMOS電晶體、一第二PMOS電晶體及一第三PMOS電晶體的開關狀態；並且，藉由一電流提供單元提供一低電流給一第四PMOS電晶體、一第五PMOS電晶體、一第六PMOS電晶體及一第七PMOS電晶體，並設計一瞬間電流產生模組以藉由短時間的瞬間電流使訊號傳輸速度變快，以達到省電的功效；再者，藉由一第一電流鏡及一第二電流鏡來控制第九NMOS電晶體的開關狀態，進而決定訊號輸出端的數位輸出訊號；以及藉由控制電壓峰值控制電路的第一電壓輸入端及第二電壓輸入端的電壓，以使閘極驅動電路的電晶體皆不超過其崩潰電壓，來達到可藉由低壓電晶體元件來驅動高壓或負壓負載的目的。

本創作在上文中已以較佳實施例揭露，然熟習本項技術者應理解的是，該實施例僅用於描繪本創作，而不應解讀為限制本創作之範圍。應注意的是，舉凡與該實施例等效之變化與置換，均應設為涵蓋於本創作之範疇內。因此，本創作之保護範圍當以申請專利範圍所界定者為準。

1‧‧‧閘極驅動電路
10‧‧‧訊號輸入端
20‧‧‧開關電路
21‧‧‧瞬間電流產生單元
211‧‧‧PMOS電晶體
212‧‧‧電阻
22‧‧‧反向器
30‧‧‧電壓峰值控制電路
31‧‧‧電流提供單元
32‧‧‧PMOS電晶體單元
33‧‧‧NMOS電晶體單元
40‧‧‧電流控制的開關電路
41‧‧‧第一電流鏡
42‧‧‧第二電流鏡
50‧‧‧訊號輸出端
MP1~MP7‧‧‧第一PMOS電晶體~第七PMOS電晶體
MN1~MN9‧‧‧第一NMOS電晶體~第九NMOS電晶體
VA‧‧‧第一電壓輸入端
VB‧‧‧第二電壓輸入端
V_IN‧‧‧數位輸入訊號
V_OUT‧‧‧數位輸出訊號
VPP‧‧‧第一偏壓電源
VNN‧‧‧第二偏壓電源

［圖1］係為習知傳統的反相器驅動電路。［圖2］係為本創作一實施例之閘極驅動電路的電路結構示意圖。［圖3］係為本創作一實施例之閘極驅動電路的第一運作狀態示意圖。［圖4］係為本創作一實施例之閘極驅動電路的第二運作狀態示意圖。

1‧‧‧閘極驅動電路

10‧‧‧訊號輸入端

20‧‧‧開關電路

21‧‧‧瞬間電流產生單元

211‧‧‧PMOS電晶體

212‧‧‧電阻

22‧‧‧反向器

30‧‧‧電壓峰值控制電路

31‧‧‧電流提供單元

32‧‧‧PMOS電晶體單元

33‧‧‧NMOS電晶體單元

40‧‧‧電流控制的開關電路

41‧‧‧第一電流鏡

42‧‧‧第二電流鏡

50‧‧‧訊號輸出端

MP1~MP7‧‧‧第一PMOS電晶體~第七PMOS電晶體

MN1~MN9‧‧‧第一NMOS電晶體~第九NMOS電晶體

VA‧‧‧第一電壓輸入端

VB‧‧‧第二電壓輸入端

V_IN‧‧‧數位輸入訊號

V_OUT‧‧‧數位輸出訊號

VPP‧‧‧第一偏壓電源

VNN‧‧‧第二偏壓電源

Claims

一種閘極驅動電路，係用以驅動高壓或負壓的一負載，包括：一訊號輸入端，係輸入一數位輸入訊號；一開關電路，係連接該訊號輸入端，其包含：一瞬間電流產生單元、一反向器、一第二PMOS電晶體及一第三PMOS電晶體，其中該瞬間電流產生模組、該反相器之輸入端及該第三PMOS電晶體係連接該訊號輸入端，該反相器之輸出端係連接該第二PMOS電晶體；該瞬間電流產生單元、該第二PMOS電晶體及該第三PMOS電晶體係連接一第一偏壓電源；一電壓峰值控制電路，係連接該開關電路，其包含一第一電壓輸入端、一第二電壓輸入端、一電流提供單元、一PMOS電晶體單元及一NMOS電晶體單元，其中該第一電壓輸入端係連接該PMOS電晶體單元的閘極，該第二電壓輸入端係連接該NMOS電晶體單元的閘極，該PMOS電晶體單元的汲極係連接該NMOS電晶體單元的汲極，該電流提供單元係用以提供一低電流且連接該PMOS電晶體單元；以及一電流控制的開關電路，係連接該電壓峰值控制電路，其包含一第一電流鏡、一第二電流鏡及一第九NMOS電晶體；以及一訊號輸出端，係連接該電壓峰值控制電路及該第九NMOS電晶體，用以輸出一數位輸出訊號來驅動該負載。
如請求項1所述之閘極驅動電路，其中該瞬間電流產生單元包含：一PMOS電晶體，該PMOS電晶體之閘極係連接該訊號輸入端，且該PMOS電晶體之汲極係連接源極；一電阻，係連接該PMOS電晶體及該第一偏壓電源；一第一PMOS電晶體，該第一PMOS電晶體之閘極係連接該PMOS電晶體及該電阻，該第一PMOS電晶體之源極係連接該第一偏壓電源。
如請求項1所述之閘極驅動電路，其中該PMOS電晶體單元包含：一第四PMOS電晶體、一第五PMOS電晶體、一第六PMOS電晶體及一第七PMOS電晶體，其中該第四PMOS電晶體的源極係連接該第一PMOS電晶體的汲極及該電流提供單元，該第五PMOS電晶體的源極係連接該電流提供單元，該第六PMOS電晶體的源極係連接該第二PMOS電晶體的汲極及該電流提供單元，該第七PMOS電晶體的源極係連接該第三PMOS電晶體的汲極及該電流提供單元。
如請求項3所述之閘極驅動電路，其中該NMOS電晶體單元包含：一第一NMOS電晶體、一第二NMOS電晶體、一第三NMOS電晶體及一第四NMOS電晶體，其中該第一NMOS電晶體的汲極係連接該第四PMOS電晶體的汲極，該第二NMOS電晶體的汲極係連接該第五PMOS電晶體的汲極，該第三NMOS電晶體的汲極係連接該第六PMOS電晶體的汲極，該第四NMOS電晶體的汲極係連接該第七PMOS電晶體的汲極，該第四NMOS電晶體的源極係連接該第九NMOS電晶體的汲極及該訊號輸出端。
如請求項4所述之閘極驅動電路，其中該第一電流鏡包含：一第五NMOS電晶體及一第六NMOS電晶體，其中該第五NMOS電晶體及該第六NMOS電晶體的閘極係相連接，該第五NMOS電晶體的汲極係連接該第一NMOS電晶體的源極，該第六NMOS電晶體的汲極係連接該第三NMOS電晶體的源極及該第九NMOS電晶體的閘極。
如請求項4所述之閘極驅動電路，其中該第二電流鏡包含：一第七NMOS電晶體及一第八NMOS電晶體，其中該第七NMOS電晶體及該第八NMOS電晶體的閘極係相連接，該第七NMOS電晶體的汲極係連接該第二NMOS電晶體的源極，該第八NMOS電晶體的汲極係連接該第三NMOS電晶體的源極及該第九NMOS電晶體的閘極。
如請求項1或2所述之閘極驅動電路，其中該第一PMOS電晶體、該第二PMOS電晶體、該第三PMOS電晶體及該第九NMOS電晶體係一種開關電晶體。