TWM454881U - 半導體用銲線 - Google Patents

半導體用銲線 Download PDF

Info

Publication number
TWM454881U
TWM454881U TW102201646U TW102201646U TWM454881U TW M454881 U TWM454881 U TW M454881U TW 102201646 U TW102201646 U TW 102201646U TW 102201646 U TW102201646 U TW 102201646U TW M454881 U TWM454881 U TW M454881U
Authority
TW
Taiwan
Prior art keywords
metal
copper core
bonding wire
core material
layer
Prior art date
Application number
TW102201646U
Other languages
English (en)
Inventor
Fu-Te Chen
Yen-Jan Chen
Yu-Hsien Tsai
Original Assignee
Feng Ching Metal Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Feng Ching Metal Corp filed Critical Feng Ching Metal Corp
Priority to TW102201646U priority Critical patent/TWM454881U/zh
Publication of TWM454881U publication Critical patent/TWM454881U/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/4557—Plural coating layers
    • H01L2224/45572—Two-layer stack coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Non-Insulated Conductors (AREA)

Description

半導體用銲線
本創作是關於一種半導體用銲線，特別是一種可長效保存的半導體打線用銲線。
習知之半導體用銲線，大多採用金線，因其具有穩定性高、導電度高及延展性佳等特點。然而，隨著國際間金價的上漲，生產成本不斷提高，於是半導體封裝業者開始尋求替代方案，目前最佳的方式乃是改用銅打線製程。銅具有更高的電導率且材料成本低，機械強度較佳，然而最大的問題在於銅容易氧化。氧化會影響到半導體封裝內的打線強度跟導電度，因此會降低產品的良率跟耐用度。另一方面，易氧化的特性使其不易保存；一旦氧化則無法繼續使用，造成材料的浪費。因此，目前有採取於銅線外再鍍一層鈀的製程，以防止銅線氧化，然而其效果仍然有限。
有鑑於此，如何加強銅銲線及銅鈀銲線等等半導體銲線的抗氧化特性，以利於銅打線製程及保存線材，為目前亟需努力的目標。
本創作提供一種半導體用銲線，藉由非金屬包覆層以及金屬表皮層的雙重保護，有效地提升了半導體用銲線的保存時間，並節省損耗成本，提昇製程良率。
本創作一實施例之一種半導體用銲線，包含一銅芯材、一非金屬包覆層及一金屬表皮層。非金屬包覆層係包覆銅芯材。金屬表皮層，其係包覆非金屬包覆層，其中非金屬包覆層以 及金屬表皮層用以阻絕銅芯材與存放環境的接觸以防止其氧化。
1‧‧‧銅芯材
2‧‧‧非金屬包覆層
3‧‧‧金屬表皮層
圖1為本創作一實施例之半導體用銲線示意圖。
請參考圖1，圖1為本創作一實施例之半導體用銲線橫截面示意圖。本創作一實施例之半導體用銲線包含一銅芯材1、一非金屬包覆層2以及一金屬表皮層3。非金屬包覆層2，其係包覆銅芯材1。金屬表皮層3係包覆非金屬包覆層2，其中非金屬包覆層2以及金屬表皮層3用以阻絕芯材1與存放環境的接觸以防止其氧化。
請再參考圖1，根據本發明之一實施例，製造半導體用銲線的第一步驟是先製造銅芯材1。先將銅塊材進行伸線加工至適當線徑後，為了消除銅芯材1的內應力以及得到良好的拉伸性質，需對銅芯材1進行退火處理。可以理解的是，銅芯材1的最終線徑不限於75μm，可依客製化訂作，加工至75μm以下的其他特定線徑，例如50μm或25μm等等。銅芯材1可由4N以上純度之銅所組成，且不限於單晶銅或多晶銅。可以理解的是，銅芯材1除了主成分的銅之外，更可包含1~300ppm範圍的銦、鈀、砷、銻、鉍、鐵、鉛、鋅、鎳、硫、磷中至少其中一種的材料。
承接上述，當銅芯材1加工過程結束，再於銅芯材1的外表面塗佈一層非金屬包覆層2，用以隔絕銅芯材1與外界環境的空氣接觸以抗氧化。於一實施例中，非金屬包覆層的平均厚度為5μ m以下。非金屬包覆層2可包含有機物、無機物或是其組合。又於一實施例中，非金屬包覆層2為一高分子包覆層。就外觀而言，非金屬包覆層2可以呈現透明狀。較佳者，非金屬包覆層2更包含親銅物質，以使非金屬包覆層2能夠更緊密的結合銅芯材1。
承接上述，以非金屬包覆層2包覆銅芯材1以後，再將一層金屬表皮層3鍍在非金屬包覆層2的外面。金屬表皮層3 同樣用以阻絕銅芯材1與存放環境的接觸以防止其氧化。於一實施例中，金屬表皮層3的平均厚度為3μ m以下。又於一實施例中，金屬表皮層3為一鈀表皮層。另外，金屬表皮層3更可包含鉑、釕、銠、金、銀、鎳中至少其中一種材料。
表1為本創作與先前技術銲線之保存時間比較表，此處以銅鈀線為例。如表所示，於一般環境中鍍鈀銅線的保存時間約兩個月；而銅芯材與鈀表皮層之間加上非金屬包覆層2之後，保存時間可延長至八個月以上。因此，藉由非金屬包覆層2覆蓋銅芯材，阻絕銅芯材1與外在環境的接觸，可確實有效延長其保存期限。
綜合上述，藉由非金屬包覆層以及金屬表皮層的雙重保護，阻絕了銅芯材與外在環境的接觸，防止銅芯材氧化。如此，有效地提升了半導體用銲線的保存時間。對於製造銲線的業者，其可更大量地批量製造並存放，避免了線材快速氧化的問題，以節省時間及降低成本；對於半導體封裝業者或電路板設計業者而言，也降低了製程中銲線氧化的可能性，因而降低成本的耗損並提高產品良率。
以上所述之實施例僅是為說明本創作之技術思想及特點，其目的在使熟習此項技藝之人士能夠瞭解本創作之內容並據以實施，當不能以之限定本創作之專利範圍，即大凡依本創作所揭示之精神所作之均等變化或修飾，仍應涵蓋在本創作之專利範圍內。
1‧‧‧銅芯材
2‧‧‧非金屬包覆層
3‧‧‧金屬表皮層

Claims (7)

  1. 一種半導體用銲線，包含：一銅芯材；一非金屬包覆層，其係包覆該銅芯材；以及一金屬表皮層，其係包覆該非金屬包覆層，其中該非金屬包覆層與該金屬表皮層用以阻絕該銅芯材與存放環境的接觸以防止其氧化。
  2. 如請求項1所述之半導體用銲線，其中該銅芯材之平均線徑為75μm以下。
  3. 如請求項1所述之半導體用銲線，其中該非金屬包覆層為一高分子包覆層。
  4. 如請求項1所述之半導體用銲線，其中該非金屬包覆層呈現透明狀。
  5. 如請求項1所述之半導體用銲線，其中該非金屬包覆層之平均厚度為5μm以下。
  6. 如請求項1所述之半導體用銲線，其中該金屬表皮層為一鈀表皮層。
  7. 如請求項1所述之半導體用銲線，其中該金屬表皮層之平均厚度為3μm以下。
TW102201646U 2013-01-25 2013-01-25 半導體用銲線 TWM454881U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW102201646U TWM454881U (zh) 2013-01-25 2013-01-25 半導體用銲線

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102201646U TWM454881U (zh) 2013-01-25 2013-01-25 半導體用銲線

Publications (1)

Publication Number Publication Date
TWM454881U true TWM454881U (zh) 2013-06-11

Family

ID=49030902

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102201646U TWM454881U (zh) 2013-01-25 2013-01-25 半導體用銲線

Country Status (1)

Country Link
TW (1) TWM454881U (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI556337B (zh) * 2015-07-24 2016-11-01 Nippon Micrometal Corp Connection lines for semiconductor devices
US10414002B2 (en) 2015-06-15 2019-09-17 Nippon Micrometal Corporation Bonding wire for semiconductor device
US10468370B2 (en) 2015-07-23 2019-11-05 Nippon Micrometal Corporation Bonding wire for semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10414002B2 (en) 2015-06-15 2019-09-17 Nippon Micrometal Corporation Bonding wire for semiconductor device
US10610976B2 (en) 2015-06-15 2020-04-07 Nippon Micrometal Corporation Bonding wire for semiconductor device
US10737356B2 (en) 2015-06-15 2020-08-11 Nippon Micrometal Corporation Bonding wire for semiconductor device
US10468370B2 (en) 2015-07-23 2019-11-05 Nippon Micrometal Corporation Bonding wire for semiconductor device
TWI556337B (zh) * 2015-07-24 2016-11-01 Nippon Micrometal Corp Connection lines for semiconductor devices

Similar Documents

Publication Publication Date Title
TWM466108U (zh) 半導體用銲線
US20120073859A1 (en) Polymer core wire
JP2006303492A (ja) 半導体パッケージ用のリードフレーム
CN101314832B (zh) 铁合金材料、由铁合金材料制成的半导体引线框架及其制备方法
US20170103823A1 (en) Graphene coated silver alloy wire and methods for manufacturing the same
TWM454881U (zh) 半導體用銲線
US9653385B1 (en) Lead frame
JP2015511375A5 (zh)
JPWO2017179447A1 (ja) リードフレーム材およびその製造方法
US20140319666A1 (en) Lead frame and semiconductor package manufactured by using the same
CN203192789U (zh) 半导体用焊线
TWM442579U (en) Long-term storage bonding wire for semiconductor
JP5767521B2 (ja) 光半導体装置用リードフレーム及びその製造方法
CN205303457U (zh) 一种高焊线质量的芯片框架
TWI538121B (zh) 鍵合線以及半導體封裝件
CN203386744U (zh) 半导体用焊线
JP6020972B2 (ja) 銅ボンディングワイヤ
CN205564431U (zh) 一种并联结构的ptc热敏组件
US20100239455A1 (en) Composite alloy bonding wire and manufacturing method thereof
CN207896082U (zh) 一种镀金银镧钙合金键合丝
US8581384B2 (en) Semiconductor package structure
CN213366586U (zh) 一种导电及散热性能好硬度低的键合铜线
CN207938589U (zh) 具转接导线的半导体封装结构
CN202930377U (zh) 可长效保存的半导体用焊线
WO2016104121A1 (ja) 銅ボンディングワイヤ

Legal Events

Date Code Title Description
MM4K Annulment or lapse of a utility model due to non-payment of fees