TWM343242U - Light-emitting diode package - Google Patents
Light-emitting diode package Download PDFInfo
- Publication number
- TWM343242U TWM343242U TW097207314U TW97207314U TWM343242U TW M343242 U TWM343242 U TW M343242U TW 097207314 U TW097207314 U TW 097207314U TW 97207314 U TW97207314 U TW 97207314U TW M343242 U TWM343242 U TW M343242U
- Authority
- TW
- Taiwan
- Prior art keywords
- light
- emitting diode
- lead frame
- diode package
- recess
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85385—Shape, e.g. interlocking features
Landscapes
- Led Device Packages (AREA)
Description
M343242 八、新型說明: 【新型所屬之技術領域】 本創作是有關於一種發光二極體封裝(light-emitting diode package),且特別是有關於一種具有高發光效率的發 光二極體封裝。 β 【先前技術】 • 發光一極體屬於半導體元件,其發光晶片之材料主要 為III-V族化學元素,如:鱗化鎵(GaP)、坤化鎵(GaAs)等 _ 化合物半導體,其發光原理係將電能轉換為光,也就是對 化合物半導體施加電流,透過電子與電洞的結合,將能量 以光的形式釋出’進而達成發光的效果。由於發光二極體 的發光•現象不是藉由加熱發光或放電發光,因此發光二極 體的寿命長達十萬小時以上,且無須暖燈時間(丨仙叩 time)。此外,發光二極體更具有反應速度快(約為1〇_9秒)、 體積小、用電省、污染低、高可靠度、適合量產等優點, 所以發光二極體所能應用的領域十分廣泛,如大型看板、 • 交通號誌燈、手機、掃描器、傳真機之光源以及照明裝置 等。由於發光二極體的發光亮度與發光效率持續地提昇, 同時白光的發光二極體也被成功地量產,所以逐漸有發光 • 二極體被應用在顯示器、照明裝置等產品中。 圖1為習知發光二極體封裝之剖面示意圖。請參照圖 1,習知的發光二極體封裝100包括一導線架11〇、一發光 二極體晶片120以及一封裝膠體13〇。其中,導線架11〇 的表面為鏡面(specular surface)用以反射發光二極體晶片 M343242 120所發出的光線。發光二極體晶片12〇配置於導線架11〇 上,並與‘線木110電性連接。此外,封裝朦體包覆 發光二極體晶片120以及部分導線架11〇,以使部分導線 架110暴露於封裝膠體130外,以作為外部電極u〇a。 如圖1所示,封裝膠體130係由一外殼132以及一第 一透光部134所構成。外殼132具有一凹陷n2a,發光二 極體晶片120位於該凹陷132a内,且凹陷132&具有傾斜 程,固定的側壁s。透光部134則配置於凹陷132a中並與 外殼132連接,透光部134 &覆發光二極體晶片12〇以及 未被外殼132包覆之導線架11〇的部分區域。 由圖1可清楚得知,雖然表面為鏡面的導線架11〇對 於光線的反射效果十分良好,但被透光部134包覆的部分 導線架110會將發光二極體晶片12G所發出的光線反射, 且被導線架11G反射後的光線極有可能@為全反射現象而 被侷限於封裝膠體13〇的透光部134内部,進而造成發光 二極體封裝100的整體發光效率不彰。 【新型内容】 本創作提供-種發光二極體封裝,其具有良好的發光 效率。 ,1、^創作提出一種發光二極體封裝,其包括一導線架、 ^g發光二極體晶片以及一封裝膠體。其中,發光二極 勺曰=配置於導雜上並解_電性連接,而封裝膠體 二極體晶片以及部分導線架’以使部分導線架暴 心於封骏膠體外。此外,封裝膠體包括一外殼以及一第一 M343242 透光部。外殼具有一第一凹陷,而發光二極體晶片位於第 一凹陷内,且第一凹陷具有多段傾斜程度不同的側壁。第 一透光部配置於第一凹陷中並與外殼連接,而第一透光部 包覆發光二極體晶片以及未被外殼包覆之導線架的部分區 域0 在本創作之一實施例中,上述之導線架具有一粗糙表 面,且粗糙表面適於使發光二極體晶片所發出的光線散
射。此外,上述之粗糙表面的粗糙度例如是介於〇 〇5微米 至500微米之間。 在本創作之一實施例中,上述之導線架包括多個引 腳’各個引腳具有-内引腳以及—外引腳。内引腳被封事 膠體包覆並與該發光二極體晶片電性連接,而外弓丨腳則暴 露於封裝膠體外。 * 在本創作之-實施例中,上述之各個内引腳具有粗糖 換言之,粗糙表面係位於内引腳上。在本創作之其 他實施例中,粗糖表面可同時位於内引腳與外引腳上。八 卿作之—貫施例巾’上述之各個外⑽係從封裝 膠體的側壁延伸至封裝膠體的底部。 的實施例中,被第—透光部包覆之内引腳 第有祕表面’換言之,_表面僅分佈在被 弟—透光部包覆的内引腳上。在本創作之1 ::表面可同時分佈在被外殼以及第—透;部=引 在本創作之一實施例中,上述之發光二極體封裝可進 M343242 第 步包括一第二透光部,而外殼更具有 2與外殼連接,而第二透光部包覆電子元=:凹陷 =包覆之導線架的部分區域,且第一透光部與第=被外 刀別位於導線架的兩對側。 —透光部 第二實施例中,上述之第-凹陷的尺寸大於 光二=片作之元件例如是-發 態的晶片。 电时晶片一控制晶片或是其他型 q >又六匁吊一四丨沿,儿笫一凹陷 =傾斜程度不同的側壁,因此,本創作之發光二極. 由於本創作之外殼具有第一凹陷,且第一凹陷具有多 具有良好的發光效率。 .〜…二極體縣 為讓本創作之上述和其他目的、特徵和優點能更明顯 ^僅,下域舉較佳實關,並配合所關式,作詳細說 月士口下"〇 【實施方式】 【第一實施例】 立圖2與圖3為本創作第一實施例之發光二極體封裝之 J面示思圖。睛參照圖2與圖3,本實施例之發光二極體 封裝200包括一導線架210、至少一個發光二極體晶片220 乂及一封裝膠體230。其中,導線架210具有一粗糙表面 2l〇a,發光二極體晶片22〇配置於導線架21〇上,並與導 線架210電性連接。在本實施例中,發光二極體晶片22〇 M343242 例如疋透過焊線(b〇ncjing wjre)24〇與導線架210電性連 接,當然,發光二極體晶片220亦可以透過覆晶技術 (flip-chip technology)或是其他晶粒接合製程(die-bonding processes)達成電性連接之目的。封裝膠體23()包覆發光二 極體晶片220以及部分導線架21〇,以使部分導線架210 • 暴露於封裝膠體230外。此外,粗糙表面210a適於使發光 ,二極體晶片220所發出的光線散射,而在本實施例中,粗 糙表面的粗糙度例如是介於〇·〇5微米至500微米之間。 如圖2與圖3所示,導線架21〇包括多個引腳L,各
個引腳L具有一内引腳IL以及一外引腳〇l,内引腳IL 被封裝膠體230包覆並與發光二極體晶片22〇電性連接,
而外引腳0L暴露於封裝膠體230外,且各個外引腳〇L 例如是從封裝膠體230的侧壁延伸至封裝膠體230的底 部。在本實施例中,導線架21〇例如是銅導線架、鋁導線 架等金屬材質之導線架,當然本實施例亦可根據實際需求 在^線架230上鑛上一金屬鑛層(metai c〇atings)。此外, ⑩ 本創作所採用的導線架210不限定於圖2與圖3中所繪示 , 出的型態,換言之,導線架210可根據實際設計需求而採 用上置(up_set)設計或下沈設計(d〇wn set),意即,被封裝膠 " 體230所包覆的内引腳IL與外引腳0L·可分別位在不同平 面上。 值得注意的是,製造者可在導線架21〇上的不同部位 形成粗糙表面210a,而在導線架21〇的不同部位上形成粗 糙表面210a,將可帶來不同的功效(將詳述於後)。舉例 M343242 而言,製造者可以在各個内引腳IL上形成粗糙表面2i〇a (如圖2所繪示),當然,製造者亦可在内引腳正以及外 引腳0L上同時形成粗糙表面210a (如圖3所緣示)。 當製造者在導線架210的外引腳〇l上形成粗糙表面 210a時,此粗糙表面210a將有助於發光二極體封裝2〇〇 • 與其他承載器(如電路板)之間的連接。當製造者在導線 - 架210的内引腳1L上形成粗糙表面210a時,此粗糙表面 210a將有助於導線架210本身與封裝膠體230之間的接合 馨 強度,使導線架210與封裝膝體230之間不容易有脫層的 現象(de-lamination)發生。 承上述,圖2與圖3雖僅繪示出導線架21〇的單一表 面為粗糙表面210a的情況,但本創作並不排除導線架21〇 的二相對表面皆為粗糙表面210a之可能性。 在本創作之一較佳實施例中,封裝膠體230包括一外 殼232以及一透光部234。其中,外殼232具有一凹陷 232a且务光_極體晶片220位於凹陷232a内。透光部 鲁 2M配置於凹陷232a中並與外殼232連接,且透光部234 , 包覆發光二極體晶片220以及未被外殼232包覆之内引腳 IL的部分區域。 ^在内引腳IL的不同部位上形成粗糙表面2i〇a同樣會 帶來不同的功效,將詳述如下。當製造者在内引腳IL的A 區域上开》成粗糙表面210a時,此粗糙表面210a將有助於 =線架210與發光二極體晶片22〇之間的接合強度;當製 、。者在内引腳IL的b區域上形成粗糖表面21〇a時,此粗 M343242 糙表面210a將有助於導線架210與透光部234之間的接合 強度;當製造者在内引腳IL的C區域上形成粗糙表面21〇\
時,此粗糙表面210a將有助於導線架210與外殼232之間 的接合強度。 B 值得注意的是,製造者可選擇性地在A區域、b區域
或C區域上形成粗糙表面210a,當然,製造者亦可在A 區域、B區域與C區域中的至少兩個區域上形成粗糙表面 210a。 ^ 【第二實施例】 圖4為本創作第二實施例之發光二極體封裝之剖面示 思圖。請參照圖4,本實施例之發光二極體封裝2〇〇,包括 一導線架210、至少一個發光二極體晶片22〇以及一封裝 膠體230。其中,發光二極體晶片220配置於導線架21〇 上並與‘線木210電性連接。在本實施例中,發光二極體 晶片220例如是透過焊線(bonding wire)240與導線架21〇 電性連接,當然,發光二極體晶片220亦可以透過覆晶技 術(flip-chip technology)或是其他晶粒接合製程 (die-bonding processes)達成電性連接之目的。封裝膠體23〇 包覆發光二極體晶片220以及部分導線架230,以使部分 導線架210暴路於封裝膠體230外。此外,封裝膠體230 包括一外殼232以及一第一透光部234。外殼具有一第一 凹P曰232a ’而發光一極體晶片220位於第一凹陷232a内, 且弟一凹陷232a具有多段傾斜程度不同的側壁Μ、S2。 第一透光部234配置於第一凹陷232a中並與外殼232連 11 M343242 接,而第一透光部234包覆發光二極體晶片22〇以及未被 外殼232包覆之導線架210的部分區域。 如圖4所示,導線架210包括多個引腳L,各個引腳 L具有一内引腳IL以及一外引腳〇L,内引腳正被封裝膠 體230包覆並與發光一極體晶片220電性連接,而外引腳 OL暴露於封裝膠體230外,且各個外引腳〇L例如是從封 - 裝膠體23()的側壁延伸至封裝膠體230的底部。在本實施 例中,導線架210例如是銅導線架、鋁導線架等金屬材質 參 之導線架,當然本實施例亦可根據實際需求在導線架23〇 上鑛上一金屬鏡層(metal coatings)。此外,本創作所採用 的導線架210不限定於圖4中所繪示出的型態,換言之, 線木210可根據貫際设计需求而採用上置(叩_set)設計或 下沈設計(down set),意即,被封裝膠體23〇所包覆的内引 腳IL與外引腳〇L可分別位在不同平面上。 值得注意的是,製造者可在導線架21〇選擇性地形成 一粗糙表面210a,此粗韃表面2i〇a適於使發光二極體晶 φ 片220所發出的光線散射,而粗糙表面的粗糙度例如是介 於〇·〇5微米至5〇〇微米之間。在本實施例中,製造者可在 ’ 導線架210上的不同部位形成粗糙表面210a,而在導線架 - 210的不同部位上形成粗糙表面2i〇a,將可帶來不同的功 效(將詳述於後)。舉例而言,製造者可以僅在各個内引 腳IL上形成粗糙表面21〇a,當然,製造者亦可在内引腳 IL以及外引腳〇L上同時形成粗糙表面21〇a(如圖4所繪 示)。 曰 12 M343242 當製造者在導線架21〇的外引腳〇L上形成粗輪表面 210a時,此粗糙表面21〇a將有助於發光二極體封裝2〇〇, 與其他承載ϋ (如電路板)之_連接。#製造者在導線 架210的内引腳IL上形成粗糙表面21〇a時,此粗糙表面 210a將有助於導線架210本身與封裝膠體23〇之間的接合 強度’使導線架210與封裂膠體mo之間不容易有脫層的 現象(de-lamination)發生。 承上述’圖4雖僅1 會示出導線架210的單-表面為粗 糖表面農的情況,但本創作並不排除導線架210的二相 對表面皆為粗链表面210a之可能性。 在内引腳IL的不同部位上形成粗糙表面21〇a同樣會 π來不同的功效’將詳述如下。當製造者在内引腳IL的A 區域上形成粗糙表面210a時,此粗糙表面21〇a將有助於 導線架210與發光二極體晶片22〇之間的接合強度;當製 造者在内引腳IL的B區域上形成粗糙表面21〇a時,此粗 糙表面210a將有助於導線架21〇與透光部2料之間的接合 •,度,*製造者在内引腳1L的C區域上形成粗糙表面 210a 時’此粗糙表面21〇a將有助於導線架21〇與外殼232之間 的接合強度。 、值得注意的是,製造者可選擇性地在a區域、B區域 或c區域上形成粗糙表面210a,當 區域、B區域與C區域中的至少兩個區域:二t面 210a。 13 M343242 【第三實施例】 圖5為本創作第三實施例之發光二極體封裝之剖面示 意圖,而圖6A至圖6D為第三實施例中外殼與導線架的立 體示意圖。請參照圖5,本實施例之發光二極體封裝3〇〇 與第二實施例之發光二極體封裝200’相似,惟二者主要差 異之處在於:本實施例之發光二極體封裝300可進_步包 括一第二透光部236,而外殼232更具有一第二凹陷232b 以容納一電子元件250以及第二透光部236(如圖6A至圖 6D所繪示),第二透光部236配置於第二凹陷232b中並 與外殼232連接,而第二透光部2326包覆電子元件25〇 以及未被外殼232包覆之導線架210的部分區域。由圖5 可清楚得知,第一透光部234與第二透光部236分別位於 導線架210的兩對侧。此外,第一凹陷232a的尺寸例如是 大於第二凹陷232b的尺寸。值得注意的是,電子元件 例如疋一發光一極體晶片、一靜電防護晶片、一控制晶 或是其他型態的晶片。 θθ ❿ 綜上所述,本創作至少具有下列優點: 都-It本創作採用具有散射表_導_作為晶片承 载益,□此’料者可以在;幅增加製 製造出發光效率較高的發光二極體封裝。 、1 由於本創作之外殼具有第―凹陷,且第—且 多段傾斜程度不同的側壁, 曰八 裝具有良好的發光效^ 口此本創作之發光二極體封 以 雖然本創作已以較佳實施例揭露如上,然其並非用 14 M343242 限定本創作,任何熟習此技藝者,在不脫離本創作之精神 和範圍内,當可作些許之更動與潤飾,因此本創作之 範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 二極體封農之剖面示意圖。 剖面示意圖。 ^只施例之發光二極體封裝之
意圖圖4為本創作第二實施例之發光二極體域之剖面示 意圖 圖5為本創作第三實施例之發光二極 體 圖6A至圖6D為第二會 一 勺罘—貧施例中外殼與 不思圖。 【主要元件符號說明】 1〇〇 :發光二極體封裝 110 :導線架 封裝之剖面 導線架的立,
110a ··鏡面表面 120 :發光二極體晶片 130 :封裝膠體 132 :外殼 132a :凹陷 134 :透光部 E:外部電極 S :側壁 M343242 200、200’、300 :發光二極體封裝 210 :導線架 210a ··粗縫表面 220 :發光二極體晶片 230 :封裝膠體 232 :外殼 232a :第一凹陷 232b ··第二凹陷 • 234 ··第一透光部
236 :第二透光部 240 :焊線 250 :電子元件 A、B、C :區域 L :引腳 IL :内引腳 OL :夕卜引锻P 赢 SI、S2 :側壁 16
Claims (1)
- M343242 九、申請專利範圍·· 1.一種發光二極體封裴,包括: 一導線架; 至少一發光二極體晶片,配置於該導線架上並與該導 線架電性連接;以及 ' -封裝膠體,包覆該發光二極體晶#以及部分該導線 架’其中部分該導線架暴露於該封裝膠體外,而該封裝膠 體包括: / _ 一外殼,具有—第一凹陷,其中該發光二極體晶 片位於該第一凹陷内,且該第一凹陷具有多段傾斜程 度不同的側壁;以及 一第一透光部,配置於該第一凹陷中並與該外殼 連接’其中該第一透光部包覆該發光二極體晶片以及 未被該外殼包覆之該導線架的部分區域。 2·如申請專利範圍第1項所述之發光二極體封裝,其 中該導線架具有一粗糙表面,且該粗糙表面適於使該發光 φ 一極體晶片所發出的光線散射。 3·如申請專利範圍第2項所述之發光二極體封裝,其 中該粗糙表面的粗糙度介於〇 〇5微米至5〇〇微米之間。 上4·如申請專利範圍第1項所述之發光二極體封裝,其 中邊‘線架包括多個引腳,各該引腳具有一内引腳以及一 外引腳,該内引腳被該封裝膠體包覆並盘該發光二極體晶 片電性連接,而該外引腳暴露於該封裝膠體外。 5·如申請專利範圍第4項所述之發光二極體封裝,其 17 M343242 中各該内引腳具有該粗橼表面。 6. 如申請專利範圍第4項所述之發光二極體封裝,其 中各該内引腳與各該外引腳具有該粗糙表面。 7. 如申請專利範圍第4項所述之發光二極體封裝,其 中各該外引腳從該封裝膠體的側壁延伸至該封裝膠體的底 部。 8. 如申請專利範圍第4項所述之發光二極體封裝,其 中被該第一透光部包覆之該些内引腳的部分區域具有該粗 糖表面。 9. 如申請專利範圍第8項所述之發光二極體封裝,其 中被該外殼包覆之該些内引腳的部分區域具有該粗糙表 面0 10. 如申請專利範圍第1項所述之發光二極體封裝,更 包括一第二透光部,其中該外殼更具有一第二凹陷以容納 一電子元件以及該第二透光部,該第二透光部配置於該第 二凹陷中並與該外殼連接,而該第二透光部包覆該電子元 件以及未被該外殼包覆之該導線架的部分區域,且該弟一 透光部與該第二透光部分別位於該導線架的兩對侧。 11. 如申請專利範圍第10項所述之發光二極體封裝, 其中該第一凹陷的尺寸大於該第二凹陷的尺寸。 12. 如申請專利範圍第10項所述之發光二極體封裝, 其中該電子元件包括一光二極體晶片、一靜電防護晶片 或一控制晶片。 18
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW097207314U TWM343242U (en) | 2008-04-28 | 2008-04-28 | Light-emitting diode package |
US12/164,114 US8030674B2 (en) | 2008-04-28 | 2008-06-30 | Light-emitting diode package with roughened surface portions of the lead-frame |
DE102008032967A DE102008032967B4 (de) | 2008-04-28 | 2008-07-10 | Lichtemittierende Diodeneinheit |
US13/154,306 US8471285B2 (en) | 2008-04-28 | 2011-06-06 | Light-emitting diode package including a cavity with a plurality of side-walls with different inclinations |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW097207314U TWM343242U (en) | 2008-04-28 | 2008-04-28 | Light-emitting diode package |
Publications (1)
Publication Number | Publication Date |
---|---|
TWM343242U true TWM343242U (en) | 2008-10-21 |
Family
ID=44335852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097207314U TWM343242U (en) | 2008-04-28 | 2008-04-28 | Light-emitting diode package |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWM343242U (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8389307B2 (en) | 2009-02-04 | 2013-03-05 | Everlight Electronics Co., Ltd. | Light emitting diode package and fabrication method thereof |
WO2014108277A1 (de) * | 2013-01-08 | 2014-07-17 | Osram Opto Semiconductors Gmbh | Reflektorwanne für ein optoelektronisches halbleiterbauteil |
CN110828442A (zh) * | 2019-11-04 | 2020-02-21 | 弘凯光电(深圳)有限公司 | 封装结构及其制作方法 |
-
2008
- 2008-04-28 TW TW097207314U patent/TWM343242U/zh not_active IP Right Cessation
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8389307B2 (en) | 2009-02-04 | 2013-03-05 | Everlight Electronics Co., Ltd. | Light emitting diode package and fabrication method thereof |
TWI393275B (zh) * | 2009-02-04 | 2013-04-11 | Everlight Electronics Co Ltd | 發光二極體封裝體及其製造方法 |
US8431948B2 (en) | 2009-02-04 | 2013-04-30 | Everlight Electronics Co., Ltd. | Light emitting diode package and fabrication method thereof |
WO2014108277A1 (de) * | 2013-01-08 | 2014-07-17 | Osram Opto Semiconductors Gmbh | Reflektorwanne für ein optoelektronisches halbleiterbauteil |
US9318678B2 (en) | 2013-01-08 | 2016-04-19 | Osram Opto Semiconductors Gmbh | Reflecto trough for an optoelectronic semiconductor component |
CN110828442A (zh) * | 2019-11-04 | 2020-02-21 | 弘凯光电(深圳)有限公司 | 封装结构及其制作方法 |
TWI714380B (zh) * | 2019-11-04 | 2020-12-21 | 大陸商弘凱光電(深圳)有限公司 | 封裝結構及其製作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103579466B (zh) | 发光装置 | |
US7868345B2 (en) | Light emitting device mounting substrate, light emitting device housing package, light emitting apparatus, and illuminating apparatus | |
AU2006254610B2 (en) | Package structure of semiconductor light-emitting device | |
KR100978028B1 (ko) | 발광장치 | |
JP2004327863A (ja) | 放熱機能を有する反射板を備えた半導体発光装置 | |
TWI606616B (zh) | 發光裝置封裝件 | |
JP2007180227A (ja) | 光半導体装置およびその製造方法 | |
TW200807740A (en) | A light emitting device | |
JP2009535806A (ja) | 半導体発光デバイスパッケージのサブマウント及びそのサブマウントを備える半導体発光デバイスパッケージ | |
TW200843130A (en) | Package structure of a surface-mount high-power light emitting diode chip and method of making the same | |
JP3900848B2 (ja) | 発光ダイオード | |
WO2000079605A1 (en) | Light emitting diode | |
TW200405593A (en) | Optoelectronic component and component-module | |
TWI603506B (zh) | 發光二極體封裝結構 | |
TW201145609A (en) | Light-emitting diode package | |
JP2001036150A (ja) | 発光ダイオード | |
TWI381549B (zh) | 發光二極體封裝 | |
TWM343242U (en) | Light-emitting diode package | |
TWI276237B (en) | Light emitting diode apparatus | |
TW200905912A (en) | Light emitting diode packaging structure and manufacturing method thereof | |
JP2007266246A (ja) | Ledモジュール | |
JP2006222248A (ja) | 半導体発光装置 | |
TW200933826A (en) | Light emitting diode package | |
US20100102339A1 (en) | Light emitting diode and led chip thereof | |
KR20120001189A (ko) | 발광 다이오드 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MK4K | Expiration of patent term of a granted utility model |