TWI875203B - 放大器裝置以及半導體裝置 - Google Patents

放大器裝置以及半導體裝置 Download PDF

Info

Publication number
TWI875203B
TWI875203B TW112136140A TW112136140A TWI875203B TW I875203 B TWI875203 B TW I875203B TW 112136140 A TW112136140 A TW 112136140A TW 112136140 A TW112136140 A TW 112136140A TW I875203 B TWI875203 B TW I875203B
Authority
TW
Taiwan
Prior art keywords
wire
pad
coupled
input terminal
combination circuit
Prior art date
Application number
TW112136140A
Other languages
English (en)
Other versions
TW202515124A (zh
Inventor
何柏諺
Original Assignee
立積電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 立積電子股份有限公司 filed Critical 立積電子股份有限公司
Priority to TW112136140A priority Critical patent/TWI875203B/zh
Priority to US18/539,131 priority patent/US20250105804A1/en
Priority to CN202311761557.2A priority patent/CN119675607A/zh
Application granted granted Critical
Publication of TWI875203B publication Critical patent/TWI875203B/zh
Publication of TW202515124A publication Critical patent/TW202515124A/zh

Links

Images

Classifications

    • H10W72/90—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H10W72/07552—
    • H10W72/07553—
    • H10W72/527—
    • H10W72/537—
    • H10W72/59—
    • H10W90/753—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Computer Hardware Design (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

本發明提出一種放大器裝置以及半導體裝置。放大器裝置包括放大單元、射頻訊號組合電路、第一導線以及第二導線。第一導線耦接在放大單元的輸出端與射頻訊號組合電路的第一輸入端間。第二導線耦接在放大單元的輸出端與射頻訊號組合電路的第二輸入端間。其中，第一導線的長度與第二導線的長度不相等。

Description

放大器裝置以及半導體裝置
本發明是有關於一種放大器裝置以及半導體裝置，且特別是有關於一種應用於寬頻帶的放大器裝置以及半導體裝置。
在射頻信號處理的相關電路中，可使用放大單元將訊號放大及處理後，輸出至射頻電路或天線以進行收發。在關於放大單元輸出端的匹配部分，習知技術常單一導線進行放大單元與後級電路間的連接。在這樣的情況下，當放大器裝置在寬頻帶(wideband)的應用下，較不易達成寬頻帶的特性。
本發明提供一種放大器裝置以及半導體裝置，可在寬頻帶的應用上，完成放大單元的匹配動作。
本發明的放大器裝置包括放大單元、射頻訊號組合電路、第一導線以及第二導線。放大單元具有輸入端以及輸出端。射頻訊號組合電路具有第一輸入端、第二輸入端以及輸出端。第一導線耦 接在放大單元的輸出端與射頻訊號組合電路的第一輸入端間。第二導線耦接在放大單元的輸出端與射頻訊號組合電路的第二輸入端間。其中，第一導線的長度與第二導線的長度不相等。
本發明的半導體裝置包括第一晶片、第二晶片、第一導線以及第二導線。第一晶片具有放大單元，其中放大單元具有輸入端以及輸出端。第二晶片具有射頻訊號組合電路，其中，射頻訊號組合電路具有第一輸入端、第二輸入端以及輸出端，射頻訊號組合電路的第一輸入端耦接至射頻訊號組合電路的第二輸入端。第一導線具有第一端耦接至放大單元的輸出端，第一導線的第二端耦接至射頻訊號組合電路的第一輸入端。第二導線具有第一端耦接至放大單元的輸出端，第二導線的第二端耦接至射頻訊號組合電路的第二輸入端。其中，第一導線的長度與第二導線的長度不相等。
基於上述，本發明的放大器裝置中，透過第一導線以連接放大單元的輸出端與射頻訊號組合電路的第一輸入端，並透過第二導線以連接放大單元的輸出端與射頻訊號組合電路的該第二輸入端。藉由使第一導線與第二導線的長度不相同，可在執行放大單元的匹配動作中，可達到寬頻帶應用的特性。有效提升放大器裝置的效能。
100、200:放大器裝置
110、210、311、411、511:放大單元
120、220、321、421、521:射頻訊號組合電路
230、522:耦合器
231、232:耦合元件
240:負載
300、400、500、600:半導體裝置
310、320、330、410、420、510、520、530:晶片
601:基板
C1~C4:電容
CPisl:隔離端
CPL:耦合端
D1、D2、D3:直線
H1、H2:最大高度
IN、IN1、IN2、CPin:輸入端
L1、L2:走線
OUT、OUT1、OUT2、OUT3、CPout:輸出端
PA:功率放大器
PD1~PD7:焊墊
VR1~VR3:參考電壓端
W1、W2、W3:導線
圖1繪示本發明一實施例的放大器裝置的示意圖。
圖2繪示本發明另一實施例的放大器裝置的示意圖。
圖3繪示本發明一實施例的半導體裝置的俯視示意圖。
圖4繪示本發明一實施例的半導體裝置的俯視示意圖。
圖5繪示本發明一實施例的半導體裝置的俯視示意圖。
圖6A以及圖6B繪示本發明實施例的半導體裝置上，第一導線以及第二導線的長度的調整方式的示意圖。
請參照圖1，圖1繪示本發明一實施例的放大器裝置的示意圖。放大器裝置100包括放大單元110、射頻訊號組合電路120、第一導線W1以及第二導線W2。放大單元110具有輸入端IN以及輸出端OUT。射頻訊號組合電路120具有第一輸入端IN1、第二輸入端IN2以及輸出端OUT3。第一導線W1耦接在放大單元110的輸出端OUT與射頻訊號組合電路120的第一輸入端IN1間。第二導線W2則耦接在放大單元110的輸出端OUT與射頻訊號組合電路120的第二輸入端IN2間。其中，第一導線W1與第二導線W2可以是並聯設置的狀態。另外，在本實施例中，第一導線W1的長度與第二導線W2的長度不相等。第一導線W1的線徑與第二導線W2的線徑則可以是相同的。在一實施例中，放大單元110可以為功率放大器PA。放大單元110的輸入端IN用以接收射頻訊號，放大單元110的輸出端OUT用以輸出放大後的射頻訊號。
在本實施例中，藉由在放大單元110的輸出端OUT與射 頻訊號組合電路120的第一輸入端IN1以及第二輸入端IN2間，分別設置具有不同長度的第一導線W1以及第二導線W2，以分別對應不同的射頻訊號頻率，故可在放大單元110的輸出端OUT與射頻訊號組合電路120的第一輸入端IN1以及第二輸入端IN2間提供不同的阻抗值。如此一來，藉由提供進行放大單元110較佳的匹配，可有效達成寬頻帶的特性。
此外，在實施細節上，放大單元110的輸出端OUT可透過走線(trace)L1以耦接至焊墊PD1，並透過另一走線L2以耦接至焊墊PD2。其中，焊墊PD1上具有輸出端OUT1，焊墊PD2上則具有輸出端OUT2。另外，射頻訊號組合電路120的第一輸入端IN1以及第二輸入端IN2可分別位在焊墊PD3以及PD4上。並且，第一導線W1以及第二導線W2可以皆為接合導線(bonding wire)，其中的第一導線W1的第一端連接至焊墊PD1上的輸出端OUT1，第一導線W1的第二端則連接至射頻訊號組合電路120的第一輸入端IN1(位在焊墊PD3上)。第二導線W2的第一端連接至焊墊PD2上的輸出端OUT2，第二導線W2的第二端則連接至射頻訊號組合電路120的第二輸入端IN2(位在焊墊PD4上)。
在放大單元110中，走線L1的走線長度與走線L2的走線長度可以相等。或者，在本發明其他實施例中，走線L1的走線長度與走線L2的走線長度也可以不相等。然而值得注意的，在本發明實施例中，走線L1的走線長度與第一導線W1的長度的總合，需大於走線L2的走線長度與第二導線W2的長度的總合。舉例來 說，放大單元110的輸入端IN可用以輸入第一頻率f1~第二頻率f2的射頻訊號；於第一頻率f1，走線L1與第一導線W1可提供對應於頻率f1的第一阻抗；於第二射頻訊號頻率f2，走線L2與第二導線W2可提供對應於頻率f2的第二阻抗，而第一頻率f1大於第二頻率f2。值得注意的，在本實施例中，第一導線W1以及第二導線W2的長度，可以在打線動作的過程中，透過控制第一導線W1以及第二導線W2的高度來進行調整。以第一導線W1的長度大於第二導線W2的長度為範例，可在打線動作的過程中，使為弧形的第一導線W1的弧高大於為弧形的第二導線W2的弧高。
在本實施例中，以第一導線W1的長度大於第二導線W2的長度為範例，第一導線W1的長度例如可以約為35密爾(mil)，第二導線W2的長度例如可以約為23密爾(mil)。在本發明實施例中，第一導線W1的長度例如可以為第二導線長度的N倍。而為了在寬頻帶提供較佳的匹配電感值，N可以介於1.4~1.7間。當然，第一導線W1以及第二導線W2的長度可以根據放大器裝置100實際的應用條件來進行設置，上述的數據僅只是說明用的實施範例，沒有一定的限制。而在一比較例中，走線L1的走線長度與第一導線W1的長度的總合，等於走線L2的走線長度與第二導線W2的長度的總合。在EVM同為-40dB的規格下，本實施例相對於比較例，其輸出功率可由17~19dBm提昇至18.3~20.3dBm，因此具有較佳的工作效能。
以下請參照圖2，圖2繪示本發明另一實施例的放大器裝 置的示意圖。放大器裝置200包括放大單元210、射頻訊號組合電路220、第一導線W1以及第二導線W2。放大器裝置200還可以選擇性地包括耦合器230。
與圖1類似的，放大單元210可以為功率放大器PA，並具有輸入端IN以及輸出端OUT。放大單元210的輸出端OUT透過走線L1以耦接至焊墊PD1，並透過走線L2以耦接至焊墊PD2，焊墊PD1、PD2上分別具有輸出端OUT1以及OUT2。其中，走線L1具有走線長度，走線L2則具有走線長度。射頻訊號組合電路220具有第一輸入端IN1以及第二輸入端IN2，第一輸入端IN1以及第二輸入端IN2分別位在焊墊PD3以及PD4上。射頻訊號組合電路220另具有輸出端OUT3，耦接至焊墊PD6。第一導線W1形成在焊墊PD1上的輸出端OUT1以及射頻訊號組合電路220的第一輸入端IN1間。第二導線W2則形成在焊墊PD2上的輸出端OUT2以及射頻訊號組合電路220的第二輸入端IN2間。第一導線W1以及第二導線W2可以皆為接合導線，可具有相同的線徑，並可具有不相同的長度。
值得一提的，在放大單元210中，走線L1的走線長度與走線L2的走線長度可以相等。或者，在本發明其他實施例中，走線L1的走線長度與走線L2的走線長度也可以不相等。然而值得注意的，在本發明實施例中，走線L1的走線長度與第一導線W1的長度的總合，需大於走線L2的走線長度與第二導線W2的長度的總合。舉例來說，放大單元110的輸入端IN可用以輸入第一頻 率f1~第二頻率f2的射頻訊號；於第一頻率f1，走線L1與第一導線W1可提供匹配頻率f1的第一阻抗；於第二射頻訊號頻率f2，走線L2與第二導線W2可提供匹配頻率f2的第二阻抗，而第一頻率f1大於第二頻率f2。
相對於圖1，在本實施例中，射頻訊號組合電路220還包括電容C1~C4。其中，電容C1耦接在射頻訊號組合電路220的第一輸入端IN1與參考電壓端VR1間。電容C2耦接在射頻訊號組合電路220的第二輸入端IN2與參考電壓端VR2間。電容C3耦接在射頻訊號組合電路220的第一輸入端IN1與射頻訊號組合電路220的輸出端OUT3間。電容C4則耦接在射頻訊號組合電路220的第二輸入端IN2與射頻訊號組合電路220的輸出端OUT3間。電容C3以及C4用以作為直流信號隔離電容。在本實施例中，電容C1以及C2可具有相同的電容值。
附帶一提的，參考電壓端VR1~VR3可以為三個獨立的端點以分別接收相同的參考電壓，參考電壓端VR1~VR3也可以為其中之二相互耦接，其中之另一為獨立的端點，或者，參考電壓端VR1~VR3也可以為相同的端點。
在本實施例中，第一導線W1與電容C1可形成與第一頻率f1匹配的第一阻抗。第二導線W2與電容C2可形成與第二頻率f2匹配的第二阻抗。其中第一頻率f1大於第二頻率f2。
此外，放大器裝置200還可以包括耦合器230，耦接於射頻訊號組合電路220的輸出端OUT3以及焊墊PD6之間。耦合器 230可具有輸入端CPin、輸出端CPout、耦合端CPL以及隔離端CPisl。射頻訊號組合電路220的輸出端OUT3並耦接至耦合器230的輸入端CPin。耦合器230包括耦合元件231以及232。其中耦合元件231耦接在輸入端CPin以及輸出端CPout間，耦合元件232耦接在耦合端CPL以及隔離端CPisl間。隔離端CPisl並透過一負載240以耦接至參考電壓端VR3。在本實施例中，耦合器230的輸出端CPout可以耦接至焊墊PD6，並可透過焊墊PD6以耦接至其他的電子元件。
在本實施例中，放大單元210、頻訊號組合電路220、以及耦合器230可設置在相同的晶片上或分別設置在多個晶片上，沒有固定的限制。
請參照圖3，圖3繪示本發明一實施例的半導體裝置的俯視示意圖。半導體裝置300包括第一晶片310以及第二晶片320。第一晶片310上具有放大單元311以及多個焊墊PD0~PD2。放大單元311的輸出端可耦接至輸出端OUT1以及OUT2(如圖1與圖2所示)，並透過輸出端OUT1以及OUT2以分別耦接至焊墊PD1以及PD2。放大單元311的輸入端IN則可耦接至焊墊PD0。
第二晶片320上具有射頻訊號組合電路321以及多個焊墊PD3~PD5。射頻訊號組合電路321具有第一輸入端IN1以及第二輸入端IN2，以分別耦接至焊墊PD3以及PD4。射頻訊號組合電路的第一輸入端IN1耦接至射頻訊號組合電路的第二輸入端IN2，例如是透過第二晶片320內部的走線耦接、或是透過第二晶 片320外部的導線耦接。射頻訊號組合電路321的輸出端OUT3則耦接至焊墊PD5。
第一晶片310的焊墊PD1、PD2可沿著直線D1進行設置，而第二晶片320的焊墊PD3、PD4則可沿著直線D2進行設置。在本實施例中，直線D1以及直線D2可以相互垂直，或彼此間具有大於一閾值的非零度的夾角。
在本實施例中，第一導線W1為接合導線，並耦接在焊墊PD1以及PD3間。第二導線W2同樣為接合導線，並耦接在焊墊PD2以及PD4間。其中，焊墊PD1與PD3間的直線距離大於焊墊PD2與PD4間的直線距離。在這樣的狀態下，第一導線W1的長度可大於第二導線W2的長度。
請參照圖4，圖4繪示本發明一實施例的半導體裝置的俯視示意圖。半導體裝置400包括第一晶片410以及第二晶片420。第一晶片410上具有放大單元411以及多個焊墊PD0~PD2。第二晶片420上具有射頻訊號組合電路421以及多個焊墊PD3~PD5。
與圖3實施例相同的，第一導線W1與第二導線W2皆為接合導線。第一導線W1耦接在焊墊PD1以及PD3間，第二導線W2則耦接在焊墊PD2以及PD4間。與圖3實施例不相同的，在本實施例中，第一晶片410的焊墊PD1、PD2可沿著直線D1進行設置，而第二晶片420的焊墊PD3、PD4則可沿著直線D3進行設置。在本實施例中，直線D1以及直線D3相互平行或彼此間具有小於上述閾值的非零度的夾角。
在本實施例中，焊墊PD1、PD3間的直線距離與焊墊PD2、PD4間的直線距離相接近。在這樣的狀態下，透過拉高第一導線W1的弧高，可使第一導線W1的長度大於第二導線W2的長度。
請參照圖5，圖5繪示本發明一實施例的半導體裝置的俯視示意圖。半導體裝置500包括第一晶片510、第二晶片520以及第三晶片530。第一晶片510上具有放大單元511以及多個焊墊PD0~PD2。第二晶片520上具有射頻訊號組合電路521、耦合器522以及多個焊墊PD3~PD6。第三晶片530上則可具有以及焊墊PD7。
關於第一晶片510以及第二晶片520上的放大單元511以及射頻訊號組合電路521的耦接關係，與本案圖3實施例相類似，此處不多贅述。在本實施例中，在第二晶片520更包括耦合器522。耦合器522的輸入端CPin可耦接至射頻訊號組合電路521的輸出端OUT3，耦合器522的輸出端CPout則可耦接至焊墊PD6。
附帶一提的，在本實施例中，耦合器522所耦接至的負載可以設置在相同的第二晶片520上，或設置在第二晶片520外的另一晶片上，沒有一定的限制。耦合器522另具有隔離端CPisl以及耦合端CPL。
在另一方面，焊墊PD6可透過導線W3以耦接至第三晶片530的焊墊PD7，藉以進行信號的收發動作。第三晶片530例如可包含與天線耦合的開關電路。
請參照圖6A以及圖6B，圖6A以及圖6B繪示本發明實 施例的半導體裝置上，第一導線以及第二導線的長度的調整方式的示意圖。圖6A以及圖6B均繪示半導體裝置600的剖面示意圖。在圖6A中，半導體裝置600具有基板601。半導體裝置600中的第一晶片610以及第二晶片620均設置在基板601上。在圖6A中，第一晶片610上具有焊墊PD1，第二晶片620上則具有焊墊PD3。第一導線W1為結合導線，並連接在焊墊PD1以及焊墊PD3間。第一導線W1以弧狀的方式連接在焊墊PD1以及焊墊PD3間，其最高點與焊墊PD1間可具有最大高度H1。
另外，在圖6B中，第二晶片610上具有焊墊PD2，第二晶片620上則具有焊墊PD4。第二導線W2為結合導線，並連接在焊墊PD2以及焊墊PD4間。第二導線W2同樣以弧狀的方式連接在焊墊PD2以及焊墊PD4間，其最高點與焊墊PD2間可具有最大高度H2。
在本實施例中，透過調整第一導線W1的最大高度H1及第二導線W2的最大高度H2的至少其中之一，可以使第一導線W1的長度與第二導線W2的長度不相同。舉例來說明，若焊墊PD1以及焊墊PD3間的直線距離，與焊墊PD2以及焊墊PD4間的直線距離相同時，可以使第一導線W1的最大高度H1大於第二導線W2的最大高度H2，來使第一導線W1的長度大於第二導線W2的長度。在本發明實施例中，為了提供較佳的寬頻匹配電感值，第一導線W1的最大高度H1與第二導線W2的最大高度H2的差，例如可以為1密爾(mil)以內。舉例來說，第一導線W1的最大 高度H1可以為7密爾(mil)，而第二導線W2的最大高度H2可以為6密爾(mil)。
綜上所述，本發明的放大器裝置透過使耦接在放大單元的輸出端與射頻訊號組合電路的輸入端間的第一導線以及第二導線具有不相同的長度，可使放大器裝置在寬頻帶的應用下，提供放大單元較佳的匹配，並有效提升放大器裝置的工作效能。
100:放大器裝置
110:放大單元
120:射頻訊號組合電路
IN、IN1、IN2:輸入端
L1、L2:走線
OUT、OUT1、OUT2、OUT3:輸出端
PA:功率放大器
PD1~PD4:焊墊
W1、W2:導線

Claims (19)

  1. 一種放大器裝置，包括：一放大單元，具有一輸入端以及一輸出端；一射頻訊號組合電路，具有一第一輸入端、一第二輸入端以及一輸出端；一第一導線，耦接在該放大單元的該輸出端與該射頻訊號組合電路的該第一輸入端間；以及一第二導線，耦接在該放大單元的該輸出端與該射頻訊號組合電路的該第二輸入端間，其中該第一導線的長度與該第二導線的長度不相等，其中該第一導線與該第二導線為接合導線。
  2. 一種放大器裝置，包括：一放大單元，具有一輸入端以及一輸出端；一射頻訊號組合電路，具有一第一輸入端、一第二輸入端以及一輸出端；一第一導線，耦接在該放大單元的該輸出端與該射頻訊號組合電路的該第一輸入端間；一第二導線，耦接在該放大單元的該輸出端與該射頻訊號組合電路的該第二輸入端間，其中該第一導線的長度與該第二導線的長度不相等；以及一耦合器，其輸入端耦接於該射頻訊號組合電路的該輸出端。
  3. 一種放大器裝置，包括： 一放大單元，具有一輸入端以及一輸出端；一射頻訊號組合電路，具有一第一輸入端、一第二輸入端以及一輸出端；一第一導線，耦接在該放大單元的該輸出端與該射頻訊號組合電路的該第一輸入端間；一第二導線，耦接在該放大單元的該輸出端與該射頻訊號組合電路的該第二輸入端間，其中該第一導線的長度與該第二導線的長度不相等，其中該放大單元的該輸出端分別耦接至一第一焊墊以及一第二焊墊，該射頻訊號組合電路的該第一輸入端以及該第二輸入端分別耦接至一第三焊墊以及一第四焊墊，其中該第一導線的第一端連接至該第一焊墊，該第一導線的第二端連接至該第三焊墊間，該第二導線的第一端連接至該第二焊墊，該第二導線的第二端連接至該第四焊墊。
  4. 如請求項3所述的放大器裝置，其中該放大單元的該輸出端耦接至該第一焊墊具有一第一走線長度，該放大單元的該輸出端耦接至該第二焊墊具有一第二走線長度，該第一走線長度等於該第二走線長度。
  5. 如請求項3所述的放大器裝置，其中該放大單元的該輸出端耦接至該第一焊墊具有一第一走線長度，該放大單元的該輸出端耦接至該第二焊墊具有一第二走線長度，該第一走線長度與 該第一導線的長度的總合大於該第二走線長度與該第二導線的長度的總合。
  6. 如請求項3所述的放大器裝置，其中該射頻訊號組合電路包括：一第一電容，耦接在該射頻訊號組合電路的該第一輸入端與一第一參考電壓端間；以及一第二電容，耦接在該射頻訊號組合電路的該第二輸入端與一第二參考電壓端間。
  7. 如請求項6所述的放大器裝置，其中該射頻訊號組合電路更包括：一第三電容，耦接在該射頻訊號組合電路的該第一輸入端與該射頻訊號組合電路的該輸出端間；以及一第四電容，耦接在該射頻訊號組合電路的該第二輸入端與該射頻訊號組合電路的該輸出端間。
  8. 如請求項6所述的放大器裝置，其中該第一導線與該第一電容於一射頻訊號頻率形成一第一阻抗，該第二導線與該第二電容於該射頻訊號頻率形成一第二阻抗，該第一阻抗與該第二阻抗不相等。
  9. 如請求項6所述的放大器裝置，其中該第一電容與該第二電容具有相同的電容值。
  10. 如請求項3所述的放大器裝置，其中該放大單元、該第一焊墊以及該第二焊墊設置於一第一晶片，該射頻訊號組合電路、該第三焊墊以及該第四焊墊設置於一第二晶片。
  11. 一種放大器裝置，包括：一放大單元，具有一輸入端以及一輸出端；一射頻訊號組合電路，具有一第一輸入端、一第二輸入端以及一輸出端；一第一導線，耦接在該放大單元的該輸出端與該射頻訊號組合電路的該第一輸入端間；一第二導線，耦接在該放大單元的該輸出端與該射頻訊號組合電路的該第二輸入端間，其中該第一導線的長度與該第二導線的長度不相等，該第一導線的長度為該第二導線長度的N倍，N介於1.4~1.7間。
  12. 一種放大器裝置，包括：一放大單元，具有一輸入端以及一輸出端；一射頻訊號組合電路，具有一第一輸入端、一第二輸入端以及一輸出端；一第一導線，耦接在該放大單元的該輸出端與該射頻訊號組合電路的該第一輸入端間；一第二導線，耦接在該放大單元的該輸出端與該射頻訊號組合電路的該第二輸入端間， 其中該第一導線的長度與該第二導線的長度不相等，該第一導線與該第二導線的線徑相同。
  13. 一種半導體裝置，包括：一第一晶片，具有一放大單元，其中該放大單元具有一輸入端以及一輸出端；一第二晶片，具有一射頻訊號組合電路，其中該射頻訊號組合電路具有一第一輸入端、一第二輸入端以及一輸出端，該第一輸入端耦接至該第二輸入端；一第一導線，具有第一端耦接至該放大單元的該輸出端，該第一導線的第二端耦接至該射頻訊號組合電路的該第一輸入端；以及一第二導線，具有第一端耦接至該放大單元的該輸出端，該第二導線的第二端耦接至該射頻訊號組合電路的該第二輸入端，其中該第一導線的長度與該第二導線的長度不相等。
  14. 如請求項13所述的半導體裝置，其中該第一導線以及該第二導線為接合導線。
  15. 如請求項13所述的半導體裝置，其中該第一晶片還包括一第一焊墊以及一第二焊墊，該第二晶片還包括一第三焊墊以及一第四焊墊，其中該放大單元的該輸出端分別耦接至該第一焊墊以及該第二焊墊，該射頻訊號組合電路的該第一輸入端以及該第二輸入端分別耦接至該第三焊墊以及該第四焊墊，該第一導線的第一端耦接至該第一焊墊，該第一導線的第二端耦接至該第三 焊墊，該第二導線的第一端耦接至該第二焊墊，該第二導線的第二端耦接至該第四焊墊。
  16. 如請求項15所述的半導體裝置，其中該第一焊墊以及該第二焊墊沿一第一直線進行設置，該第三焊墊以及該第四焊墊沿一第二直線進行設置，該第一直線與該第二直線相互垂直、相互平行或具有非零度的一夾角。
  17. 如請求項16所述的半導體裝置，其中該第一晶片與該第二晶片共同設置一基板上，該第一導線與該第一焊墊間的一第一最大高度與該第二導線與該第二焊墊間的一第二最大高度不相同。
  18. 如請求項13所述的半導體裝置，其中該第一導線的長度為該第二導線長度的N倍，N介於1.4~1.7間。
  19. 如請求項13所述的半導體裝置，其中該第二晶片更具有一第五焊墊，該第五焊墊耦接至該射頻訊號組合電路的該輸出端，該半導體裝置更包括一第三晶片，該第五焊墊透過一第三傳輸導線以耦接至該第三晶片。
TW112136140A 2023-09-21 2023-09-21 放大器裝置以及半導體裝置 TWI875203B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW112136140A TWI875203B (zh) 2023-09-21 2023-09-21 放大器裝置以及半導體裝置
US18/539,131 US20250105804A1 (en) 2023-09-21 2023-12-13 Amplify device and semiconductor device
CN202311761557.2A CN119675607A (zh) 2023-09-21 2023-12-19 放大器装置以及半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW112136140A TWI875203B (zh) 2023-09-21 2023-09-21 放大器裝置以及半導體裝置

Publications (2)

Publication Number Publication Date
TWI875203B true TWI875203B (zh) 2025-03-01
TW202515124A TW202515124A (zh) 2025-04-01

Family

ID=94999369

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112136140A TWI875203B (zh) 2023-09-21 2023-09-21 放大器裝置以及半導體裝置

Country Status (3)

Country Link
US (1) US20250105804A1 (zh)
CN (1) CN119675607A (zh)
TW (1) TWI875203B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180234058A1 (en) * 2011-04-20 2018-08-16 Nxp Usa, Inc. Amplfiers and related integrated circuits
CN111641391A (zh) * 2020-05-09 2020-09-08 上海华虹宏力半导体制造有限公司 差分正交输出低噪声放大器
US11108362B2 (en) * 2016-05-17 2021-08-31 Nxp Usa, Inc. Multiple-path RF amplifiers with angularly offset signal path directions, and methods of manufacture thereof
US20230291358A1 (en) * 2022-03-14 2023-09-14 Sumitomo Electric Industries, Ltd. High-frequency device and docherty amplifier

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180234058A1 (en) * 2011-04-20 2018-08-16 Nxp Usa, Inc. Amplfiers and related integrated circuits
US11108362B2 (en) * 2016-05-17 2021-08-31 Nxp Usa, Inc. Multiple-path RF amplifiers with angularly offset signal path directions, and methods of manufacture thereof
CN111641391A (zh) * 2020-05-09 2020-09-08 上海华虹宏力半导体制造有限公司 差分正交输出低噪声放大器
US20230291358A1 (en) * 2022-03-14 2023-09-14 Sumitomo Electric Industries, Ltd. High-frequency device and docherty amplifier

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
網路文獻 lessandro Parisi et. al "A Ka-Band Doherty Power Amplifier in a 150 nm GaN-on-SiC Technology for 5G Applications" MDPI 2023年8月29日公開文件 https://doi.org/10.3390/electronics12173639 *

Also Published As

Publication number Publication date
TW202515124A (zh) 2025-04-01
CN119675607A (zh) 2025-03-21
US20250105804A1 (en) 2025-03-27

Similar Documents

Publication Publication Date Title
US7372334B2 (en) Output match transistor
JP5589428B2 (ja) 伝送線路、インピーダンス変換器、集積回路搭載装置および通信機モジュール
CN102332438B (zh) 电感键合引线电路
CN101604961A (zh) 用于具有集成无源器件的功率放大器的系统和方法
JP5424790B2 (ja) 高出力増幅器
CN101084622B (zh) 功率器件和功率器件的控制方法
US6127894A (en) High frequency shunt feedback amplifier topology
CN1826671B (zh) 压缩型阻抗变换电路
TWI875203B (zh) 放大器裝置以及半導體裝置
EP4580050A1 (en) Radio frequency power amplifying chip, radio frequency power amplifier, and wireless signal transmitting system
US12081174B2 (en) Doherty amplifier
JP2014197872A (ja) 伝送線路、インピーダンス変換器、集積回路搭載装置および通信機モジュール
JP2021083077A (ja) ドハティ増幅器
EP4383562A1 (en) Power amplifier module with transistor dies for multiple amplifier stages on a same heat dissipation structure
CN116566329B (zh) 巴伦、射频前端芯片和射频前端模组
TWI866513B (zh) 前端電路及半導體裝置
CN223348637U (zh) 基于平衡功率放大结构的射频功率放大电路
US20240387389A1 (en) Semiconductor device
KR100725225B1 (ko) 전압결합방식을 위한 ｐｃｂ 분포형 전송선 변압기기
US20250183857A1 (en) Amplifying circuit
US20240204730A1 (en) Power amplifier
CN111628733B (zh) 高频前端电路
US20210391633A1 (en) Integrated circulator system
WO2024029041A1 (ja) 電力増幅器及び高周波モジュール
CN120049847A (zh) 功率放大器电路