TWI856426B

TWI856426B - 半導體結構的形成方法及半導體結構

Info

Publication number: TWI856426B
Application number: TW111144175A
Authority: TW
Inventors: 顏宏戎; 王春傑; 歐陽自明
Original assignee: 華邦電子股份有限公司
Priority date: 2022-11-18
Filing date: 2022-11-18
Publication date: 2024-09-21
Also published as: TW202423240A; US20240170296A1

Abstract

一種半導體結構的形成方法，包含形成多個條狀圖案於半導體基底之上，形成硬遮罩層於條狀圖案之上，形成具有複數個第一開口的圖案化光阻層於硬遮罩層之上，以及使用圖案化光阻層蝕刻硬遮罩層。硬遮罩層的剩餘部分形成彼此隔開的多個柱狀圖案。此方法還包含沉積介電層沿著柱狀圖案，蝕刻介電層以形成複數個第二開口，移除柱狀圖案以形成複數個第三開口，以及使用介電層作為遮罩，蝕刻條狀圖案。

Description

半導體結構的形成方法及半導體結構

本揭露係有關於一種半導體結構的形成方法，且特別是有關於半導體結構的主動區的形成方法。

為了增加動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)裝置內的元件密度以及改善其整體表現，目前DRAM裝置的製造技術持續朝向元件尺寸的微縮化而努力。

本發明實施例提供半導體結構的形成方法。此方法包含形成多個條狀圖案於半導體基底之上，形成硬遮罩層於條狀圖案之上，形成具有複數個第一開口的圖案化光阻層於硬遮罩層之上，以及使用圖案化光阻層蝕刻硬遮罩層。硬遮罩層的剩餘部分形成彼此隔開的多個柱狀圖案。此方法還包含沉積介電層沿著柱狀圖案，蝕刻介電層以形成複數個第二開口於介電層中，移除柱狀圖案以形成複數個第三開口於介電層中，以及使用介電層作為遮罩，蝕刻條狀圖案。

本發明實施例提供半導體結構的形成方法，此方法包含形成多個條狀圖案於半導體基底之上，形成第一硬遮罩層於條狀圖案之上，圖案化第一硬遮罩層，以形成對應於條狀圖案的多個柱狀圖案。柱狀圖案具有似菱形輪廓。此方法還包含形成間隔物層圍繞柱狀圖案。間隔物層具有與柱狀圖案錯開的複數個第一開口，且第一開口具有似菱形輪廓。此方法還包含移除柱狀圖案以形成複數個第二開口，以及使用間隔物層作為遮罩，蝕刻條狀圖案以及半導體基底。

本發明實施例提供半導體結構，半導體結構基底、以及位於基底之上的間隔物層。間隔物層具有成陣列排列的複數個開口，開口包含排列於陣列的第一列的多個第一開口、以及排列於陣列的第二列的多個第二開口，第一開口與第二開口錯開，且第一開口和第二開口都具有似菱形輪廓。

第1A至8A圖是根據本發明的一些實施例，顯示形成半導體結構在不同階段的平面示意圖。為了簡潔明確，這些平面示意圖僅顯示半導體結構的部分組件，半導體結構的其他組件可見於第1B至8B圖的剖面示意圖。

為了易於說明，第1A至8A圖標示參考方向。方向A、B、C和D是水平方向。第一方向A平行於核心圖案所構成之陣列的列(row)方向。第二方向B平行於核心圖案所構成之陣列的行(column)方向。第一方向A大致上垂直於第二方向B。第三方向C平行於核心圖案所構成之陣列的對角線方向，第三方向C與第二方向B之間夾一銳角。第四方向D平行於主動區延伸的方向。第四方向D與第二方向B之間夾一銳角，其小於第三方向C與第二方向B之間的銳角。

第1A至8A圖也標示參考剖面。剖面A-A是平行第一方向A且通過一列核心圖案的面。剖面C-C是平行第三方向C且通過位於陣列對角線上的核心圖案的面。第1B至8B圖顯示半導體結構沿著第1A至8A圖的剖面A-A和剖面C-C擷取的剖面示意圖。

提供半導體基底102，如第1B圖所示。在一些實施例中，半導體基底102是元素半導體基底，例如矽基底、或鍺基底；或化合物半導體基底，例如碳化矽基底、或砷化鎵基底。

依序形成第一硬遮罩層104、第二硬遮罩層106、第三硬遮罩層108、圖案化遮罩層110、第四硬遮罩層112、第五硬遮罩層114、第六硬遮罩層116、和第七硬遮罩層118於半導體基底102之上，如第1A和1B圖所示。

在一些實施例中，第一硬遮罩層104、第三硬遮罩層108、第五硬遮罩層114、和第七硬遮罩層118由含矽介電材料形成，例如氧化矽(SiO)、氮氧化矽(SiON)、富矽氮氧化矽(Si-SiON)、富氧氮氧化矽(O-SiON)、及/或氮化矽(SiN)。第一硬遮罩層104、第三硬遮罩層108、第五硬遮罩層114、和第七硬遮罩層118可以由不同材料行形成。

在一些實施例中，第二硬遮罩層106、第四硬遮罩層112和第六硬遮罩層116由富碳材料製成，例如碳(carbon)，非晶碳(amorphous carbon)、類金剛石碳(diamond-like carbon，DLC)、高選擇性透明(High selectivity Transparency，HST)膜、及/或旋轉塗佈碳(spin-on carbon，SOC)。第二硬遮罩層106、第四硬遮罩層112和第六硬遮罩層116可以由不同材料行形成。

在一些實施例中，圖案化遮罩層110由半導體材料形成，例如多晶矽(polysilicon)。圖案化遮罩層110包含彼此大致等距地間隔開的多個條狀圖案，如第1A圖所示。條狀圖案之間具有溝槽T1，溝槽T1暴露出第三硬遮罩層108。圖案化遮罩層110的條狀圖案與溝槽T1在第四方向D上延伸。可透過沉積半導體材料，之後進行圖案化製程(包含微影與蝕刻製程)，形成圖案化遮罩層110。第四硬遮罩層112形成於圖案化遮罩層110之上，且填充條狀圖案之間的溝槽T1。

圖案化遮罩層110的條狀圖案具有在第一方向A上的節距(pitch)P _A_110、以及在第二方向B上的節距P _B_110。在一些實施例中，節距P _B_110大於節距P _A_110。如本文所述，節距指的是在特定方向上一個圖案本身的尺寸與相鄰圖案之間的距離的總和。

形成圖案化光阻層120於第七硬遮罩層118之上，如第2A和2B圖所示。圖案化光阻層120具有彼此隔開的多個開口O1，開口O1暴露出第七硬遮罩層118。可以透過旋轉塗佈製程形成光阻，之後對光阻材料進行微影製程，形成圖案化光阻層120。

圖案化光阻層120的開口O1在第一方向A(即列方向)和第二方向B(即行方向)上排列成陣列。開口O1重疊(或對準於)圖案化遮罩層110的條狀圖案。開口O1具有在第一方向A上的節距P _A_O1、以及在第二方向B上的節距P _B_O1。節距P _B_O1可大於節距P _A_O1。節距P _B_O1大致上等於條狀圖案的節距P _B_110。節距P _A_O1大於條狀圖案的節距P _A_110，例如，節距P _A_O1是節距P _A_110的大約兩倍。節距P _A_O1對節距P _B_O1的比值可以範圍在約0.75至約0.95。

開口O1具有橢圓形輪廓，如第2A圖所示。開口O1具有在第一方向A上的尺寸D1、以及在第二方向B上的尺寸D2。尺寸D1對尺寸D2的比值可以範圍在約0.65至約0.9。在其他一些實施例中，開口O1可具有圓形輪廓。

使用圖案化光阻層120對第2A與2B圖的半導體結構進行蝕刻製程，以移除開口O1正下方的第七硬遮罩層118和第六硬遮罩層116，直到第五硬遮罩層114暴露出來，如第3A和3B圖所示。圖案化光阻層120和第七硬遮罩層118可以在蝕刻製程中移除，或是透過額外製程移除。

蝕刻製程包含蝕刻步驟和修整步驟。蝕刻步驟將圖案化光阻層120的開口O1垂直地轉移至第六硬遮罩層116中，而修整步驟橫向蝕刻第五硬遮罩層114，以擴大第六硬遮罩層116中的開口O1。擴大的開口O1標示為O1’，如第3A和3B圖所示。進行修整步驟直到同一列及/或同一行中的相鄰兩個開口O1’彼此連接(或橋接)。

連接的開口O1’將第六硬遮罩層116切割為彼此隔開的多個柱狀圖案116P。每一個柱狀圖案116P位於相鄰兩行與相鄰兩列交會點上的四個開口O1’之間，如第3A圖所示。柱狀圖案116P也可稱為核心圖案。

柱狀圖案116P在第一方向A(即列方向)和第二方向B(即行方向)上排列成陣列。柱狀圖案116P重疊(或對準於)圖案化遮罩層110的條狀圖案。柱狀圖案116P具有與開口O1相同的節距P _A_O1和節距P _B_O1。

第9A和9B圖說明柱狀圖案116P的一些細節。如第9A圖所示，柱狀圖案116P可具有似菱形輪廓。柱狀圖案116P的輪廓可具有凹形的四個側邊(或側壁)S1。兩個側邊S1相交於一尖角E。在一些實施例中，柱狀圖案116P可具有菱形輪廓，如第9B圖所示。柱狀圖案116P的輪廓具有線形的四個側邊S2。兩個側邊S2相交的角度F可以範圍在約60度至約120度。柱狀圖案116P具有在第一方向A上的尺寸D3、以及在第二方向B上的尺寸D4。尺寸D3對尺寸D4的比值可以範圍在約0.6至約1.7。儘管第9A和9B圖說明柱狀圖案116P的輪廓，但不限於此。舉例而言，透過調整蝕刻製程的參數，柱狀圖案116P的似菱形輪廓也可具有凸形的四個側邊。

之後，形成介電層122沿著柱狀圖案116P的側壁和上表面、以及沿著第五硬遮罩層114的上表面，如第4A和4B圖所示。在一些實施例中，介電層122由介電材料形成，例如氧化矽(SiO)、氮化矽(SiN)、氮氧化矽(SiON)。可使用原子層沉積(ALD)製程、化學氣相沉積(CVD)製程、或其他適合技術，沉積介電層122。

介電層122包含沿著柱狀圖案116P上表面的第一水平部分122H1、沿著第五硬遮罩層114上表面的第二水平部分122H2、以及沿著柱狀圖案116P側壁的垂直部分122V。進行沉積製程直到相鄰兩個垂直部分122V彼此合併(或橋接)。具體而言，垂直部分122V的合併發生在第一方向A上及第二方向B上，但在第三方向C上的垂直部分122V並未合併。為了說明之目的，第4A圖顯示垂直部分122V之間的界面。然而，垂直部分122V之間可以是沒有實質界面。

在沉積製程完成時，這些柱狀圖案116P之間的空間被切割為彼此隔開的多個缺口122N。每一個缺口122N位於相鄰兩行與相鄰兩列交會點上的四個柱狀圖案116P之間，且位於第二水平部分122H2上方。缺口122N在第一方向A(即列方向)和第二方向B(即行方向)上排列成陣列。缺口122N可具有菱形或似菱形輪廓。

對介電層122進行蝕刻製程，以移除介電層122的第一水平部分122H1以及第二水平部分122H2，直到暴露出柱狀圖案116P和第五硬遮罩層114，如第5A和5B圖所示。在蝕刻製程之後，介電層122的垂直部分122V留下來，以作為間隔物層。蝕刻製程垂直地擴大缺口122N，從而形成暴露出第五硬遮罩層114開口O2。開口O2也可稱為間隙(gap)圖案。

開口O2在第一方向A(即列方向)和第二方向B(即行方向)上排列成陣列。開口O2重疊(或對準於)圖案化遮罩層110的條狀圖案。開口O2具有與開口O1相同的節距P _A_O1和節距P _B_O1。

第10A和10B圖說明開口O2的一些細節。如第10A圖所示，開口O2可具有似菱形輪廓。開口O2的輪廓具有凹形的四個側邊S3。兩個側邊S3相交於一尖角G。在一些實施例中，開口O2可具有菱形輪廓，如第10B圖所示。開口O2的輪廓具有線形的四個側邊S4。兩個側邊S4相交的角度H可以範圍在約60度至約120度。開口O2具有在第一方向A上的尺寸D5、以及在第二方向B上的尺寸D6。尺寸D5對尺寸D6的比值可以範圍在約0.6至約1.7。儘管第10A和10B圖說明開口O2的輪廓，但不限於此。舉例而言，透過調整蝕刻製程的參數，開口O2的似菱形輪廓可具有凸形的四個側邊。

之後，進行蝕刻製程移除柱狀圖案116P，從而形成開口O3，如第6A和6B圖所示。開口O3暴露出第五硬遮罩層114。開口O3在第一方向A(即列方向)和第二方向B(即行方向)上排列成陣列。開口O3與開口O2在第二方向上B交替排列且錯開。開口O3的輪廓、尺寸和配置與柱狀圖案116P的輪廓、尺寸和配置大致上相同，因此不再贅述。儘管第6A圖顯示開口O2的尺寸小於開口O3的尺寸。在一些實施例中，開口O2的尺寸可以等於或大於開口O3的尺寸。在移除柱狀圖案116P之後，間隔物層122V具有核心圖案(即開口O3)和間隙圖案(即開口O2)。間隔物層122V配置為用於後續形成主動區的蝕刻遮罩的蝕刻遮罩。

根據本發明實施例，核心圖案與間隙圖案具有近似輪廓，例如皆為似菱形或菱形輪廓。如此，核心圖案與間隙圖案之間的圖案平衡性較佳，這有助於提升在蝕刻後檢測(AEI)期間，量測設備對於圖案的檢測能力。因此，可在半導體製造製程早期就檢測出具有不符合管制規範之圖案的晶圓，從而降低半導體記憶體裝置的製造成本，且提升半導體記憶體裝置的製造良率。此外，柱狀圖案116P由硬遮罩材料(例如，碳)形成，其具有比光阻材料更好的剛性。因此，可降低核心圖案遭遇剝離或扭曲的風險。

再者，核心圖案的尺寸是由柱狀圖案116P所定義，而間隙圖案的尺寸是取決由間隔物層122V的厚度。相較於透過形成間隔物層來同時產生具有核心圖案與間隙圖案的開口的情況，本發明實施例的方法可獨立調整間隙圖案的尺寸(透過調整間隔物層122V的厚度)，而不會影響核心圖案的尺寸。因此，可降低半導體記憶體裝置的製程難度。

使用間隔物層122V對第6A與6B圖的半導體結構進行一或多道蝕刻製程，以移除開口O2和O3正下方的第五硬遮罩層114、第四硬遮罩層112、以及圖案化遮罩層110，直到第三硬遮罩層108暴露出來，如第7A和7B圖所示。間隔物層122V、第五硬遮罩層114和第四硬遮罩層112可以在蝕刻製程中移除，或是透過額外製程移除。蝕刻製程將間隔物層122V的開口O2和O3轉移至圖案化遮罩層110中，以形成開口O4。開口O4將圖案化遮罩層110的條狀圖案截斷為多個島狀圖案110A。

使用島狀圖案110A對第7A與7B圖的半導體結構進行一或多道蝕刻製程，以移除第三硬遮罩層108、第二硬遮罩層106、第一硬遮罩層104、和半導體基底102在溝槽T1和開口O4正下方的部分，如第8A和8B圖所示。第三硬遮罩層108、第二硬遮罩層106和第一硬遮罩層104可以在蝕刻製程中移除，或是透過額外製程移除。蝕刻製程將島狀圖案110A轉移至半導體基底102，以形成主動區102A。

可形成額外組件於第8A和8B圖的半導體結構之上，從而製得半導體記憶體裝置。舉例而言，可形成延伸通過主動區102A的埋入式字元線、形成於主動區102A之上的位元線、形成於位元線之上的電容器結構、及/或其他適用組件。在一些實施例中，半導體記憶體裝置是動態隨機存取記憶體(DRAM)。

根據上述，本發明實施例之半導體結構的形成方法涉及自對準雙圖案化技術。根據本發明實施例，透過微影和蝕刻製程形成具有似菱形或菱形輪廓的柱狀圖案以作為核心圖案。之後透過形成間隔物層圍繞柱狀圖案，以定義出同樣具有似菱形或菱形輪廓的間隙圖案。由於核心圖案與間隙圖案具有近似輪廓，可以提升量測設備對於圖案的檢測能力。因此，降低半導體記憶體裝置的製造成本，且提升半導體記憶體裝置的製造良率。

102:半導體基底 102A:主動區 104:第一硬遮罩層 106:第二硬遮罩層 108:第三硬遮罩層 110: 圖案化遮罩層 110A:島狀圖案 112:第四硬遮罩層 114:第五硬遮罩層 116:第六硬遮罩層 118:第七硬遮罩層 120:圖案化光阻層 122:介電層 122H1:第一水平部分 122H2:第二水平部分 122N:缺口 122V:垂直部分(或間隔物層) D1,D2,D3,D4,D5,D6:尺寸 E,G:尖角 F,H:角度 O1,O1’,O2,O3,O4:開口 P _A_110,P _B_110,P _A_O1,P _B_O1:節距 S1,S2,S3,S4:側邊 T1:溝槽

讓本發明之特徵和優點能更明顯易懂，下文特舉不同實施例，並配合所附圖式作詳細說明如下：第1A至8A圖是根據本發明的一些實施例，顯示形成半導體結構在不同階段的平面示意圖。第1B至8B圖是根據本發明的一些實施例，顯示半導體結構在沿著第1A至9A圖的線A-A和線B-B擷取的剖面示意圖。第9A和9B圖說明柱狀圖案的一些細節。第10A和10B圖說明間隙圖案的一些細節。

110:圖案化遮罩層

122V:間隔物層

O2:開口

O3:開口

Claims

一種半導體結構的形成方法，包括：形成多個條狀圖案於一半導體基底之上；形成一硬遮罩層於該等條狀圖案之上；形成一圖案化光阻層於該硬遮罩層之上，其中該圖案化光阻層具有複數個第一開口；使用該圖案化光阻層，蝕刻該硬遮罩層，其中該硬遮罩層的剩餘部分形成彼此隔開的多個柱狀圖案；沉積一介電層沿著該等柱狀圖案；蝕刻該介電層以形成複數個第二開口於該介電層中；移除該等柱狀圖案以形成複數個第三開口於該介電層中，其中在一平面圖中，該等第二開口與該等第三開口錯開，且該等第二開口和該等第三開口都具有似菱形輪廓，其中該等第二開口對準於該等條狀圖案之上，且該等第三開口對準於該等條狀圖案之上；以及使用該介電層作為遮罩，蝕刻該等條狀圖案。
如請求項1之半導體結構的形成方法，其中蝕刻該硬遮罩層的步驟包括：將該等第一開口轉移至該硬遮罩層中；以及擴大該硬遮罩層中的該等第一開口，直到擴大的該等第一開口中之相鄰兩者彼此合併。
如請求項1之半導體結構的形成方法，其中：該等柱狀圖案排列成一陣列，該陣列的一第一列包含依序排列的一第一柱狀圖案和一第二柱狀圖案，該陣列的一第二列包含依序排列一第三柱狀圖案和一第四柱狀圖案，該陣列的一第一行包含依序排列該第一柱狀圖案和該第三柱狀圖案，以及該陣列的一第二行包含依序排列該第二柱狀圖案和該第四柱狀圖案；以及進行沉積該介電層直到該介電層沿著該第一柱狀圖案的側壁的一第一部分與該介電層沿著該第二柱狀圖案的側壁的一第二部分彼此合併。
如請求項3之半導體結構的形成方法，其中：該介電層沿著該第一柱狀圖案的側壁的該第一部分與該介電層沿著該第三柱狀圖案的側壁的一第三部分彼此合併，該介電層沿著該第二柱狀圖案的側壁的該第二部分與該介電層沿著該第四柱狀圖案的側壁的一第四部分彼此合併，以及該介電層沿著該第三柱狀圖案的側壁的該第三部分與該介電層沿著該第四柱狀圖案的側壁的該第四部分彼此合併。
如請求項4之半導體結構的形成方法，其中一缺口形成於該介電層的該第一部分與該介電層的該第四部分之間，且蝕刻該介電層包括：擴大該缺口以形成該等第二開口中之一者。
如請求項1之半導體結構的形成方法，其中蝕刻該等條狀圖案，以截斷該等條狀圖案為多個島狀圖案，該方法更包括：使用該等個島狀圖案對該半導體基底進行蝕刻製程，以形成多個主動區。
一種半導體結構的形成方法，包括：形成多個條狀圖案於一半導體基底之上；形成一第一硬遮罩層於該等條狀圖案之上；圖案化該第一硬遮罩層，以形成對應於該等條狀圖案的多個柱狀圖案，其中該等柱狀圖案具有似菱形輪廓；形成一間隔物層圍繞該等柱狀圖案，其中該間隔物層具有與該等柱狀圖案錯開的複數個第一開口，且該等第一開口具有似菱形輪廓；移除該等柱狀圖案以形成複數個第二開口，其中在一平面圖中，該等第一開口與該等第二開口錯開，且該等第二開口具有似菱形輪廓，其中該等第一開口對準於該等條狀圖案之上，且該等第二開口對準於該等條狀圖案之上；以及使用該間隔物層作為遮罩，蝕刻該等條狀圖案。
如請求項7之半導體結構的形成方法，其中該等條狀圖案在一第一方向上具有一第一節距，該等柱狀圖案在該第一方向上具有一第二節距，且該第二節距大於該第一節距。
如請求項7之半導體結構的形成方法，其中圖案化該第一硬遮罩層的步驟包括：使用一圖案化光阻層蝕刻該第一硬遮罩層，其中該圖案化光阻層具有多個第三開口，其中該等第三開口具有橢圓形輪廓。
如請求項9之半導體結構的形成方法，其中圖案化該第一硬遮罩層的步驟更包括：該等第三開口延伸至該第一硬遮罩層中且橫向擴大。
如請求項7之半導體結構的形成方法，其中該等柱狀圖案的似菱形輪廓具有凹形的側邊。
如請求項7之半導體結構的形成方法，其中該等第一開口排列成一第一陣列，該等第二開口排列成一第二陣列，該第一陣列的多個列與該第二陣列的多個列交替排列。
一種半導體結構，包括：一基底；一間隔物層，位於該基底之上，其中該間隔物層具有成陣列排列的複數個開口，該等開口包括：排列於該陣列的一第一列的多個第一開口、以及排列於該陣列的一第二列的多個第二開口，該等第一開口與該等第二開口錯開，且該等第一開口和該等第二開口都具有似菱形輪廓；以及複數個條狀圖案，位於該基底之上且位於該間隔物層下方，其中該等第一開口對準於該等條狀圖案之上，且該等第二開口對準於該等條狀圖案之上。
如請求項13之半導體結構，其中該等開口包括：排列於該陣列的一第三列的多個第三開口，該等第一開口與該等第三開口對準，在該陣列的一行方向上，該等第三開口與該第一開口之間的節距等於該等條狀圖案之間的節距，且在該陣列的一列方向上，該等第一開口之間的節距是該等條狀圖案之間的節距的兩倍。
如請求項13之半導體結構，其中該等第二開口的尺寸小於該等第一開口的尺寸。
如請求項13之半導體結構，其中該等第一開口或該等第二開口中之一者的兩個側邊相交於範圍在約60度至約120度的一角度。
如請求項13之半導體結構，其中該等第一開口或該等第二開口具有凹形的四個側邊，且相鄰的該些側邊相交於一尖角。