TWI842409B - 電平移位電路、電子晶片和資訊處理裝置 - Google Patents
電平移位電路、電子晶片和資訊處理裝置 Download PDFInfo
- Publication number
- TWI842409B TWI842409B TW112106780A TW112106780A TWI842409B TW I842409 B TWI842409 B TW I842409B TW 112106780 A TW112106780 A TW 112106780A TW 112106780 A TW112106780 A TW 112106780A TW I842409 B TWI842409 B TW I842409B
- Authority
- TW
- Taiwan
- Prior art keywords
- terminal
- voltage
- coupled
- type transistor
- output
- Prior art date
Links
- 230000010365 information processing Effects 0.000 title claims description 6
- 238000012545 processing Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 9
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 6
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 6
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 6
- 101000827703 Homo sapiens Polyphosphoinositide phosphatase Proteins 0.000 description 4
- 102100023591 Polyphosphoinositide phosphatase Human genes 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 101100012902 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FIG2 gene Proteins 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012552 review Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Abstract
本發明主要揭示一種電平移位電路，其包括：一電平移位單元、一第一電壓調整元件以及一第二電壓調整元件，其中，該電平移位單元耦接電壓範圍介於第一電壓(VSS)和第二電壓(VLV)之間的一輸入信號，且同時耦接一第三電壓(VHV)。另一方面，該第一電壓調整元件耦接該電平移位單元的一第一輸出端與該第三電壓之間，且該第二電壓調整元件耦接該電平移位單元的一第二輸出端與該第三電壓之間。並且，該第一電壓調整元件和該第二電壓調整元件同時耦接電壓範圍介於第一電壓和第三電壓之間的一電壓調整信號。依此設置，本發明之電平移位電路可以將電壓範圍介於VSS～VLV的輸入信號轉壓/平移成更低的電壓範圍(VSS～VHV)的輸出信號。
Description
本發明係關於SoC晶片之電源轉換電路的技術領域，尤指一種電平移位電路，其可以將電壓範圍介於VSS～VLV的輸入信號轉壓/平移成更低的電壓範圍(VSS～VHV)的輸出信號。
熟悉電子晶片之設計與製造的電子工程師必然知道，一個多功能的系統化晶片(System on Chip, SoC)必須採用多電源電壓設計(Multi-supply voltage domain, MSVD)，否則，當兩個不同MSVD的電子晶片進行通信時，例如主控晶片與其周邊晶片進行通信，電平不匹配會造成晶片間的通信失敗，甚至會造成晶片損傷。因此，現有技術會在主控晶片與周邊晶片之間增設電平移位電路(Level shifter circuit)。
圖1顯示習知的一種電平移位電路的拓樸圖。如圖1所示，習知的電平移位電路1a包括：一反相器11a以及一電平移位單元12a，其中該反相器11a受一第一電壓VPP與一第二電壓VSS偏置，其輸入端耦接一第一輸入信號IN，且其輸出端輸出一第二輸入信號INB。另一方面，該電平移位單元12a係由彼此交叉耦合(cross-coupled)的第一反相器與第二反相器組成。如圖1所示，該第一反相器包括一第一N型電晶體TN1a與一第一P型電晶體TP1a，且該第二反相器包括一第二N型電晶體TN2a與一第二P型電晶體TP2a。
更詳細地說明，該電平移位單元12a具有一第一偏壓端、一第二偏壓端、一第一輸入端、一第二輸入端、一第一輸出端、以及一第二輸出端。如圖1所示，該第一偏壓端受該第一電壓VPP偏置，該第二偏壓端受一第二電壓VGL偏置，該第一輸入端耦接該第一輸入信號IN，該第二輸入端該第二輸入信號INB，該第一輸出端輸出一第一輸出信號OUT，且該第二輸出端輸出一第二輸出信號OUTB。
圖2顯示輸入電壓與輸出電壓的高/低準位的位階圖。如圖1與圖2所示，正常工作時，該電平移位單元12a可以將電壓範圍介於VPP～VSS之間的第一/第二輸入信號IN/INB平移/轉壓成電壓範圍介於VPP～VGL之間的第一/第二輸出信號OUT/OUTB。
實務的應用經驗指出，在一些特殊應用的電路中，有必要將電壓範圍介於VSS～VLV的輸入信號平移/轉壓成更低的電壓範圍(VSS～VHV)的輸出信號。顯然，圖1所示之習知的電平移位電路1a並無法達成前述之電壓平移工作。
由上述說明可知，本領域亟需一種新式的電平移位電路。
本發明之主要目的在於提供一種電平移位電路，其係能夠將電壓範圍介於VSS～VLV的輸入信號轉壓/平移成電壓範圍介於VSS～VHV的輸出信號，其中VSS＞VLV＞VHV。
為達成上述目的，本發明提出所述電平移位電路的一實施例，其用以將電壓範圍介於一第一電壓和一第二電壓之間的一第一輸入信號平移成電壓範圍介於該第一電壓和一第三電壓之間的一第一輸出信號，且包括：
一電平移位單元，具有一第一偏壓端、一第二偏壓端、耦接一第一輸入端、一第二輸入端、一第一輸出端、以及一第二輸出端，其中，該第一偏壓端耦接所述第一電壓，該第二偏壓端耦接所述第三電壓，該第一輸入端耦接所述第一輸入信號，該第二輸入端耦接與該第一輸入信號反相的一第二輸入信號，該第一輸出端輸出所述第一輸出信號，且該第二輸出端輸出與該第一輸出信號反相一第二輸出信號；
一第一電壓調整元件，具有一第一端、一受控端與一第二端，其中該第一端耦接該電平移位單元的該第二輸出端，該第二端耦接所述第三電壓，且該受控端耦接一電壓調整信號；以及
一第二電壓調整元件，同樣具有一第一端、一受控端與一第二端，其中該第一端耦接該電平移位單元的該第一輸出端，該第二端耦接所述第二電壓，且該受控端耦接所述電壓調整信號。
在一實施例中，該電平移位單元包括：
由一第一N型電晶體和一第一P型電晶體疊接而成的一第一反相器；以及
由一第二N型電晶體和一第二P型電晶體疊接而成的一第二反相器；
其中，該第一P型電晶體的閘極端和源極端分別耦接該第一輸入信號IN與該第一電壓，且其汲極端耦接該第一N型電晶體的汲極端；
其中，該第二P型電晶體的閘極端和源極端分別耦接該第二輸入信號與該第一電壓，且其汲極端耦接該第二N型電晶體的汲極端；
其中，該第一N型電晶體的閘極端耦接至該第二P型電晶體的汲極端和該第二N型電晶體的汲極端之間的一第一共接點，且其源極端耦接該第三電壓；
其中，該第二N型電晶體的閘極端耦接至該第一P型電晶體的汲極端和該第一N型電晶體的汲極端之間的一第二共接點，且其源極端耦接該第三電壓。
在一實施例中，所述電壓調整信號的電壓範圍係介於該第三電壓與該第一電壓之間。
本發明同時提出一種電子晶片，其特徵在於，具有一電平移位電路用以將電壓範圍介於一第一電壓和一第二電壓之間的一第一輸入信號平移成電壓範圍介於該第一電壓和一第三電壓之間的一第一輸出信號，其中該電平移位電路包括：
一電平移位單元，具有一第一偏壓端、一第二偏壓端、耦接一第一輸入端、一第二輸入端、一第一輸出端、以及一第二輸出端，其中，該第一偏壓端耦接所述第一電壓，該第二偏壓端耦接所述第三電壓，該第一輸入端耦接所述第一輸入信號，該第二輸入端耦接與該第一輸入信號反相的一第二輸入信號，該第一輸出端輸出所述第一輸出信號，且該第二輸出端輸出與該第一輸出信號反相一第二輸出信號；
一第一電壓調整元件，具有一第一端、一受控端與一第二端，其中該第一端耦接該電平移位單元的該第二輸出端，該第二端耦接所述第三電壓，且該受控端耦接一電壓調整信號；以及
一第二電壓調整元件，同樣具有一第一端、一受控端與一第二端，其中該第一端耦接該電平移位單元的該第一輸出端，該第二端耦接所述第二電壓，且該受控端耦接所述電壓調整信號。
在一實施例中，該電平移位單元包括：
由一第一N型電晶體和一第一P型電晶體疊接而成的一第一反相器；以及
由一第二N型電晶體和一第二P型電晶體疊接而成的一第二反相器；
其中，該第一P型電晶體的閘極端和源極端分別耦接該第一輸入信號與該第一電壓，且其汲極端耦接該第一N型電晶體的汲極端；
其中，該第二P型電晶體的閘極端和源極端分別耦接該第二輸入信號與該第一電壓，且其汲極端耦接該第二N型電晶體的汲極端；
其中，該第一N型電晶體的閘極端耦接至該第二P型電晶體的汲極端和該第二N型電晶體的汲極端之間的一第一共接點，且其源極端耦接該第三電壓；
其中，該第二N型電晶體的閘極端耦接至該第一P型電晶體的汲極端和該第一N型電晶體的汲極端之間的一第二共接點，且其源極端耦接該第三電壓。
在一實施例中，所述電壓調整信號的電壓範圍係介於該第三電壓與該第一電壓之間的。
在可行的實施例中，所述電子晶片為選自於由觸控晶片、顯示驅動晶片、顯示驅動和觸控整合單晶片、指紋識別晶片、數位處理晶片、FPGA晶片、CPLD晶片、電源管理晶片、基頻晶片、和基板管理晶片所組成群組之中的一種積體電路晶片。
並且，本發明又提出一資訊處理裝置，其特徵在於，具有至少一個如前所述本發明之電子晶片。
在可行的實施例中，所述資訊處理裝置為選自於由智慧型手機、智慧型電視、智慧型手錶、智慧手環、平板電腦、筆記型電腦、平面顯示裝置、門口機、點銷售(POS)裝置、電子式門鎖、和具AI辨識功能的電子式門鎖所組成群組之中的一種電子裝置。
為使 貴審查委員能進一步瞭解本發明之結構、特徵、目的、與其優點，茲附以圖式及較佳具體實施例之詳細說明如後。
圖3顯示示本發明之一種電平移位電路的拓樸圖。如圖3所示，本發明之電平移位電路1用以將電壓範圍介於一第一電壓VSS和一第二電壓VLV之間的一第一輸入信號IN平移/轉壓成電壓範圍介於該第一電壓VSS和一第三電壓VHV之間的一第一輸出信號OUT。在一可行實施例中，本發明之電平移位電路1可以利用積體電路製程技術整合在一電子晶片之中，例如：觸控晶片、顯示驅動晶片、顯示驅動和觸控整合單晶片、指紋識別晶片、數位處理晶片、場域可程式化邏輯閘陣列晶片(Field Programmable Gate Array, FPGA)晶片、複雜可程式邏輯裝置晶片(Complex Programmable Logic Device, CPLD)、電源管理晶片、基頻晶片(Baseband processor)、或基板管理晶片(Baseboard management controller, BMC)。並且，在另一可行實施例中，本發明之電平移位電路1亦可利用實體電子元件組成在一電路基板之上。
如圖3所示，本發明之電平移位電路1包括：一電平移位單元12、一第一電壓調整元件M1以及一第二電壓調整元件M2。依據本發明之設計，該電平移位單元12係由彼此交叉耦合(cross-coupled)的第一反相器與第二反相器組成，且具有一第一偏壓端、一第二偏壓端、耦接一第一輸入端、一第二輸入端、一第一輸出端、以及一第二輸出端。更詳細地說明，該第一偏壓端耦接所述第一電壓VSS，該第二偏壓端耦接所述第三電壓VHV，該第一輸入端耦接所述第一輸入信號IN，該第二輸入端耦接與該第一輸入信號IN反相的一第二輸入信號INB，該第一輸出端輸出所述第一輸出信號OUT，且該第二輸出端輸出與該第一輸出信號OUT反相一第二輸出信號OUTB。
在一實施例中，如圖3所示，該第一反相器包括相互疊接(cascode)的一第一N型電晶體TN1和一第一P型電晶體TP1，且該第二反相器包括相互疊接一第二N型電晶體TN2和一第二P型電晶體TP2。在可行的實施例中，該第一N型電晶體TN1和該第二N型電晶體TN2可為一N型MOSFET元件或一N型TFT元件，且該第一P型電晶體TP1和該第二P型電晶體TP2可為一P型MOSFET元件或一P型TFT元件。值得注意的是，該第一P型電晶體TP1的閘極端和源極端分別耦接該第一輸入信號IN與該第一電壓VSS，且其汲極端耦接該第一N型電晶體TN1的汲極端。另一方面，該第二P型電晶體TP2的閘極端和源極端分別耦接該第二輸入信號INB與該第一電壓VSS，且其汲極端耦接該第二N型電晶體TN2的汲極端。並且，該第一N型電晶體TN1的閘極端耦接至該第二P型電晶體TP2的汲極端和該第二N型電晶體TN2的汲極端之間的一第一共接點，且其源極端耦接該第三電壓VHV。再者，該第二N型電晶體TN2的閘極端耦接至該第一P型電晶體TP1的汲極端和該第一N型電晶體TN1的汲極端之間的一第二共接點，且其源極端耦接該第三電壓VHV。
更詳細地說明，該第一電壓調整元件M1和該第二電壓調整元件M2皆可為一N型MOSFET元件或一N型TFT元件。如圖3所示，該第一電壓調整元件M1，具有一汲極端、一閘極控端與一源極端，其中該汲極端耦接該電平移位單元12的該第二輸出端，該源極端耦接所述第三電壓VHV，且該閘極端耦接一電壓調整信號PL。另一方面，該第二電壓調整元件M2，同樣具有一汲極端、一閘極端與一源極端，其中該汲極端耦接該電平移位單元12的該第一輸出端，該源極端耦接所述第二電壓VHV，且該閘極端耦接所述電壓調整信號PL。
進一步地，圖4為圖3所示之第一輸入信號IN、第二輸入信號INB、電壓調整信號PL、第一輸出信號OUT、以及第二輸出信號OUTB的工作時序圖(Timing diagram)。如圖4所示，由於第一輸入信號IN、第二輸入信號INB和電壓調整信號PL皆採數位信號格式，因此由第一/第二輸入信號IN/INB轉壓/平移而成的第一/第二輸出信號OUT/OUTB亦為數位信號格式。並且，如圖4所示，該第一輸入信號IN的電壓範圍介於第一電壓VSS和第二電壓VLV之間，且該第二輸入信號INB的電壓範圍亦介於第一電壓VSS和第二電壓VLV之間。特別地，依據本發明之設計，所述電壓調整信號PL的電壓範圍係介於該第三電壓VHV與該第一電壓VSS之間。並且，該第一輸出信號OUT的電壓範圍介於第一電壓VSS和第三電壓VHV之間，且該第二輸出信號OUTB的電壓範圍亦介於第一電壓VSS和第三電壓VHV之間。
舉例而言，如圖3與圖4所示，第一電壓VSS＝0V，第二電壓VLV＝-1.2V，第一輸入信號IN以一低壓數位信號的形式提供至該電平移位單元12的第一輸入端，且第二輸入信號INB同樣以低壓數位信號的形式提供至該電平移位單元12的第二輸入端。在升壓過程中，第一輸入信號IN和第二輸入信號INB的電壓準位同時為VSS電位，然後電壓調整信號PL的電壓準位由VHV轉至VSS。此時，第一輸出信號OUT和第二輸出信號OUTB的電壓準位會被第一電壓調整元件M1和第二電壓調整元件M2調整至VHV電位。接著，電壓調整信號PL的電壓準位由VSS轉至VHV，再將第一輸入信號IN的電壓準位設成VLV電位或VSS電位。此時，由於第二輸入信號INB與第一輸入信號IN反相，因此若第一輸入信號IN的電壓準位為VLV則第二輸入信號INB的電壓準位為VSS。同時，第一輸出信號OUT會依照第一輸入信號的電位設定而變化成對應的電位，例如第一輸入信號IN的電壓準位為VLV則第一輸出信號OUT的電壓準位則為VHV。又例如，第一輸入信號IN的電壓準位為VSS則第一輸出信號OUT的電壓準位則為VSS。故而，如圖4與圖5所示，正常工作時，本發明之電平移位電路1可以將電壓範圍介於VSS～VLV之間的第一/第二輸入信號IN/OUTB平移/轉壓成電壓範圍介於VSS～VHV之間的第一/第二輸出信號OUT/OUTB。
如此，上述已完整且清楚地說明本發明之一種電平移位電路；並且，經由上述可得知本發明具有下列優點：
(1)本發明揭示一種電平移位電路，其係能夠將電壓範圍介於VSS～VLV的輸入信號轉壓/平移成更低的電壓範圍(VSS～VHV)的輸出信號。
(2)本發明同時揭示一電子晶片，其特徵在於，內含至少一個本發明所述之電平移位電路。在可行的實施例中，所述電子晶片為選自於由觸控晶片、顯示驅動晶片、顯示驅動和觸控整合單晶片、指紋識別晶片、數位處理晶片、FPGA晶片、CPLD晶片、電源管理晶片、基頻晶片、和基板管理晶片所組成群組之中的一種積體電路晶片。
(3)本發明同時揭示一資訊處理裝置，其特徵在於，具有至少一個如前所述本發明之電子晶片。在可行的實施例中，所述資訊處理裝置為選自於由智慧型手機、智慧型電視、智慧型手錶、智慧手環、平板電腦、筆記型電腦、平面顯示裝置、門口機、點銷售(POS)裝置、電子式門鎖、和具AI辨識功能的電子式門鎖所組成群組之中的一種電子裝置。
必須加以強調的是，前述本案所揭示者乃為較佳實施例，舉凡局部之變更或修飾而源於本案之技術思想而為熟習該項技藝之人所易於推知者，俱不脫本案之專利權範疇。
綜上所陳，本案無論目的、手段與功效，皆顯示其迥異於習知技術，且其首先發明合於實用，確實符合發明之專利要件，懇請 貴審查委員明察，並早日賜予專利俾嘉惠社會，是為至禱。
1a:電平移位電路
11a:反相器
12a:電平移位單元
TN1a:第一N型電晶體
TN2a:第二N型電晶體
TP1a:第一P型電晶體
TP2a:第二P型電晶體
1:電平移位電路
11:反相器
12:電平移位單元
M1:第一電壓調整元件
M2:第二電壓調整元件
TN1:第一N型電晶體
TN2:第二N型電晶體
TP1:第一P型電晶體
TP2:第二P型電晶體
圖1為習知的一種電平移位電路的拓樸圖；
圖2為輸入電壓與輸出電壓的高/低準位的位階圖；
圖3為本發明之一種電平移位電路的拓樸圖；
圖4為圖3所示之第一輸入電壓、第二輸入電壓、電壓調整信號、第一輸出電壓、以及第二輸出電壓的信號波形圖；以及
圖5為輸入電壓與輸出電壓的高/低準位的位階圖。
1:電平移位電路
12:電平移位單元
M1:第一電壓調整元件
M2:第二電壓調整元件
TN1:第一N型電晶體
TN2:第二N型電晶體
TP1:第一P型電晶體
TP2:第二P型電晶體
Claims (6)
- 一種電平移位電路，用以將電壓範圍介於一第一電壓和一第二電壓之間的一第一輸入信號平移成電壓範圍介於該第一電壓和一第三電壓之間的一第一輸出信號，且包括：一電平移位單元，具有一第一偏壓端、一第二偏壓端、耦接一第一輸入端、一第二輸入端、一第一輸出端、以及一第二輸出端，其中，該第一偏壓端耦接所述第一電壓，該第二偏壓端耦接所述第三電壓，該第一輸入端耦接所述第一輸入信號，該第二輸入端耦接與該第一輸入信號反相的一第二輸入信號，該第一輸出端輸出所述第一輸出信號，且該第二輸出端輸出與該第一輸出信號反相一第二輸出信號；一第一電壓調整元件，具有一第一端、一受控端與一第二端，其中該第一端耦接該電平移位單元的該第二輸出端，該第二端耦接所述第三電壓，且該受控端耦接一電壓調整信號；以及一第二電壓調整元件，同樣具有一第一端、一受控端與一第二端，其中該第一端耦接該電平移位單元的該第一輸出端，該第二端耦接所述第二電壓，且該受控端耦接所述電壓調整信號；其中，該電平移位單元包括：由一第一N型電晶體和一第一P型電晶體疊接而成的一第一反相器，及由一第二N型電晶體和一第二P型電晶體疊接而成的一第二反相器；其中，該第一P型電晶體的閘極端和源極端分別耦接該第一輸入信號與該第一電壓，且其汲極端耦接該第一N型電晶體的汲極端；該第二P型電晶體的閘極端和源極端分別耦接該第二輸入信號與該第一電壓，且其汲極端耦接該第二N型電晶體的 汲極端；該第一N型電晶體的閘極端耦接至該第二P型電晶體的汲極端和該第二N型電晶體的汲極端之間的一第一共接點，且其源極端耦接該第三電壓；及該第二N型電晶體的閘極端耦接至該第一P型電晶體的汲極端和該第一N型電晶體的汲極端之間的一第二共接點，且其源極端耦接該第三電壓。
- 如請求項1所述之電平移位電路，其中，所述電壓調整信號的電壓範圍係介於該第三電壓與該第一電壓之間。
- 一種電子晶片，其特徵在於，具有一電平移位電路用以將電壓範圍介於一第一電壓和一第二電壓之間的一第一輸入信號平移成電壓範圍介於該第一電壓和一第三電壓之間的一第一輸出信號，其中該電平移位電路包括：一電平移位單元，具有一第一偏壓端、一第二偏壓端、耦接一第一輸入端、一第二輸入端、一第一輸出端、以及一第二輸出端，其中，該第一偏壓端耦接所述第一電壓，該第二偏壓端耦接所述第三電壓，該第一輸入端耦接所述第一輸入信號，該第二輸入端耦接與該第一輸入信號反相的一第二輸入信號，該第一輸出端輸出所述第一輸出信號，且該第二輸出端輸出與該第一輸出信號反相一第二輸出信號；一第一電壓調整元件，具有一第一端、一受控端與一第二端，其中該第一端耦接該電平移位單元的該第二輸出端，該第二端耦接所述第三電壓，且該受控端耦接一電壓調整信號；以及 一第二電壓調整元件，同樣具有一第一端、一受控端與一第二端，其中該第一端耦接該電平移位單元的該第一輸出端，該第二端耦接所述第二電壓，且該受控端耦接所述電壓調整信號；其中，該電平移位單元包括：由一第一N型電晶體和一第一P型電晶體疊接而成的一第一反相器，及由一第二N型電晶體和一第二P型電晶體疊接而成的一第二反相器；其中，該第一P型電晶體的閘極端和源極端分別耦接該第一輸入信號與該第一電壓，且其汲極端耦接該第一N型電晶體的汲極端；該第二P型電晶體的閘極端和源極端分別耦接該第二輸入信號與該第一電壓，且其汲極端耦接該第二N型電晶體的汲極端；該第一N型電晶體的閘極端耦接至該第二P型電晶體的汲極端和該第二N型電晶體的汲極端之間的一第一共接點，且其源極端耦接該第三電壓；及該第二N型電晶體的閘極端耦接至該第一P型電晶體的汲極端和該第一N型電晶體的汲極端之間的一第二共接點，且其源極端耦接該第三電壓。
- 如請求項3所述之電子晶片，其中，所述電壓調整信號的電壓範圍係介於該第三電壓與該第一電壓之間。
- 如請求項3所述之電子晶片，其中，所述電子晶片為選自於由觸控晶片、顯示驅動晶片、顯示驅動和觸控整合單晶片、指紋識別晶片、數位處理晶片、FPGA晶片、CPLD晶片、電源管理晶片、基頻晶片、和基板管理晶片所組成群組之中的一種積體電路晶片。
- 一種資訊處理裝置，其特徵在於，具有至少一個具有如請求項3至請求項5之中任一項所述之電子晶片。
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TWI842409B true TWI842409B (zh) | 2024-05-11 |
Family
ID=
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100014784A1 (en) | 1999-09-17 | 2010-01-21 | Silverbrook Research Pty Ltd. | Sensing Device For Subsampling Imaged Coded Data |
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100014784A1 (en) | 1999-09-17 | 2010-01-21 | Silverbrook Research Pty Ltd. | Sensing Device For Subsampling Imaged Coded Data |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3562725B2 (ja) | 出力バッファ回路、および入出力バッファ回路 | |
| US7567112B2 (en) | Voltage level shifter and method thereof | |
| US7362136B2 (en) | Dual voltage single gate oxide I/O circuit with high voltage stress tolerance | |
| TWI737315B (zh) | 位準偏移器及位準偏移方法 | |
| TWI786866B (zh) | 滯後電路、接收器及芯片 | |
| US20040140483A1 (en) | Semiconductor integrated circuit and fabrication method for same | |
| TW202036577A (zh) | 位準移位電路與顯示面板 | |
| KR100686983B1 (ko) | 레벨 컨버터 회로 | |
| US7352227B2 (en) | Semiconductor device having plurality of circuits belonging to different voltage domains | |
| WO2018055666A1 (ja) | インターフェース回路 | |
| TWI842409B (zh) | 電平移位電路、電子晶片和資訊處理裝置 | |
| US5561388A (en) | Semiconductor device having CMOS circuit and bipolar circuit mixed | |
| JP2009533929A (ja) | 電子回路 | |
| US20090009229A1 (en) | High/low voltage tolerant interface circuit and crystal oscillator circuit | |
| US20080018375A1 (en) | Level shifter | |
| US6310493B1 (en) | Semiconductor integrated circuit | |
| JPH1127065A (ja) | 半導体集積回路 | |
| US20040051575A1 (en) | Flip flop, shift register, and operating method thereof | |
| TWI330463B (en) | Voltage level shifter and image display system with the voltage level shifter | |
| TWI780908B (zh) | 環形振盪器電路及資訊處理裝置 | |
| TWI831529B (zh) | 顯示驅動放大器電路、顯示驅動晶片、顯示裝置以及資訊處理裝置 | |
| JPH03109626A (ja) | 入出力回路 | |
| JP4205392B2 (ja) | 信号生成回路及び信号生成回路を備えた半導体装置 | |
| TW201025859A (en) | P-type source bias virtual ground restoration apparatus | |
| TWM531694U (zh) | 電壓位準轉換器 |