TWI840917B - 用於 3d nand 的分子層沉積襯墊 - Google Patents

Abstract

半導體處理的範例方法可包括部分穿過在基板上形成的層堆疊而蝕刻一或多個特徵。方法可包括在完全穿透形成在基板上的該層堆疊之前中止蝕刻。方法可包括沿著基板上的層堆疊形成一含碳材料層。含碳材料層可包括金屬。方法可包括完全穿過基板上的層堆疊而蝕刻一或多個特徵。

Description

用於3D　NAND的分子層沉積襯墊

相關申請案的交叉引用 本申請主張於2021年8月20日提交且題為「MOLECULAR LAYER DEPOSITION LINER FOR 3D NAND」的美國非臨時專利申請案第17/407,533號的權益和優先權，該申請案的全部內容出於所有目的透過引用併入本文。

本技術涉及半導體處理和材料。更具體地，本技術涉及在處理期間形成保護層以蝕刻穿過材料層的堆疊。

透過在基板表面上產生複雜地圖案化的材料層的處理使得積體電路成為可能。在基板上產生圖案化材料需要形成和去除暴露材料的受控的方法。諸如垂直或3D NAND的堆疊記憶體可包括形成一系列交替的介電材料層，穿過這些層可以蝕刻多個記憶體孔或洞。材料層的材料特性，以及用於蝕刻的處理條件和材料，可能會影響所形成結構的均勻性。對蝕刻劑的抵抗可能導致不一致的圖案化，這可能會進一步影響所形成結構的均勻性。

因此，需要可用於生產高品質裝置和結構的改進的系統和方法。這些和其他需求由本技術解決。

半導體處理的範例方法可包括部分穿過在基板上形成的層堆疊而蝕刻一或多個特徵。方法可包括在完全穿透形成在基板上的該層堆疊之前中止蝕刻。方法可包括沿著基板上的層堆疊形成一含碳材料層。含碳材料層可包括金屬。方法可包括完全穿過基板上的層堆疊而蝕刻一或多個特徵。

在一些實施例中，形成含碳材料層可包括以下步驟的一或多個循環：提供與在基板上形成的層堆疊耦合的第一分子物質，及提供與第一分子物質耦合的第二分子物質。第一分子物質可以以包含胺（amine）、二胺（diamine）、二醇（diol）或二硫醇（dithiol）的頭基（head group）為特徵。第二分子物質可包括氧。形成含碳材料層可包括提供含金屬前驅物以與第一分子物質或第二分子物質中的任一者耦合。形成含碳材料層可包括交替輸送含氧材料與含金屬前驅物。形成含碳材料層包括以下步驟的一或多個附加循環：提供第一分子物質，和提供第二分子物質。含碳材料層可形成至大於或約5 nm的厚度。形成含碳材料層可以是在小於或約200 °C的基板溫度下實行的。層堆疊可包括氧化物和氮化物或多晶矽的交替層。穿過氧化物和氮化物或多晶矽的蝕刻率可高於穿過含碳材料的蝕刻率。金屬可包括鋁、鈦、鋅、鉿、鉭、或鋯中的一或多種。

本技術的一些實施例可涵蓋半導體處理方法。方法可包括部分穿過形成在基板上的層堆疊而蝕刻一或多個特徵。層堆疊可包括包含氧化矽的交替層，且層堆疊可包括超過100層。方法可包括在完全穿透形成在基板上的該層堆疊之前中止蝕刻。方法可包括沿著基板上的層堆疊形成一含碳材料層。含碳材料層可包括金屬。方法可包括完全穿過基板上的層堆疊而蝕刻一或多個特徵。

在一些實施例中，形成含碳材料層可包括以下步驟的一或多個循環：提供與在基板上形成的層堆疊耦合的第一分子物質，及提供與第一分子物質耦合的第二分子物質。形成含碳材料層可包括提供含金屬前驅物以與第一分子物質或第二分子物質中的任一者耦合。形成含碳材料層可包括交替輸送含氧材料與含金屬前驅物。金屬可包括鋁、鈦、鋅、鉿、或鋯中的一或多種。形成含碳材料層可包括以下步驟的一或多個附加循環：提供第一分子物質，和提供第二分子物質。方法可包括從在基板上形成的層堆疊去除含碳材料層。

本技術的一些實施例可涵蓋半導體處理方法。方法可包括部分穿過形成在基板上的層堆疊而蝕刻一或多個特徵。層堆疊可包括包含氧化矽的交替層，且層堆疊可包括超過100層。方法可包括在完全穿透形成在基板上的該層堆疊之前中止蝕刻。方法可包括沿著基板上的層堆疊形成一含碳材料層。含碳材料層可包括金屬，且含碳材料層可沿層堆疊保形地形成。方法可包括完全穿過基板上的層堆疊而蝕刻一或多個特徵。在一些實施例中，形成含碳材料層包括以下步驟的一或多個循環：提供與在基板上形成的層堆疊耦合的第一分子物質，及提供與第一分子物質耦合的第二分子物質。

相對於常規的系統和技術，本技術可提供許多益處。例如，處理和結構可防止在蝕刻操作期間的缺陷形成。此外，本技術的實施例的操作可改進穿過堆疊的記憶體孔形成，從而允許在處理期間蝕刻更多的層對。結合以下描述和隨附圖式更詳細地描述了這些和其他實施例以及它們的許多優點和特徵。

隨著3D NAND結構的形成單元數量的增加，記憶體孔和其他結構的長寬比會增加，有時增加很顯著。在3D NAND處理期間，最初可形成佔位層和介電材料的堆疊，並且可在其中形成記憶體單元。在完全去除材料並以金屬替換之前，這些佔位層可能會實行各種操作以放置結構。例如，這些層通常覆蓋導體層而形成，例如多晶矽（polysilicon）。當形成記憶體孔時，在接近利用多晶矽或其他材料基板之前，孔可以延伸穿過所有交替的材料層。後續處理可能會形成用於接觸的階梯結構，也可能會橫向挖掘佔位材料。

可實行反應離子蝕刻（「RIE」）操作以產生高深寬比記憶體孔。RIE處理通常涉及交替層的化學和物理去除的組合，這可能在蝕刻期間在側壁上形成碳聚合物層，且可能旨在保護層免於進一步蝕刻。作為一個非限制性範例，在交替層可包括氧化矽和氮化矽的情況下，可透過在RIE期間對層進行物理轟擊來更大程度地去除氧化矽，且可以透過RIE前驅物與氮化物材料的化學反應來更大程度地去除氮化矽。

由於兩種層類型之間的材料差異，以及RIE處理和材料，傳統技術可能在記憶體孔形成期間有均勻性和控制的問題。此外，所形成的聚合物材料可能無法防止橫向移除，這可能會導致記憶孔在蝕刻期間向外延伸，從而導致可穿過其而實行RIE以產生記憶體孔的堆疊層結構內的臨界尺寸變寬。彎曲可能發生在整個結構的任何地方，並且可能是由許多問題引起的。例如，彎曲可能由側壁上的有限鈍化或聚合引起，這可能允許發生一定量的橫向蝕刻。由於硬遮罩材料或其他結構特徵的變化，彎曲也可能發生。例如，如果硬遮罩的邊緣在RIE處理期間可能被腐蝕，則離子可能會以與基板垂直不同的方向或角度投射到特徵或記憶體孔中，這可能會在結構的某些區域內產生額外的橫向蝕刻，直到硬遮罩錐度被去除或蝕刻掉。

為了彌補這些問題，傳統技術已限制了可以隨時蝕刻的堆疊層對的數量。隨著層數的增加，許多傳統技術將在兩個離散的週期中產生結構。例如，傳統技術可產生第一組層並蝕刻穿過這些層。可以塞住記憶體孔，並且可形成覆蓋第一組的第二組層。接著可蝕刻第二組層以及第一組中的插塞，以為了完全形成結構。然而，對齊組之間的孔很少是完美的，這導致可能影響生產和單元形成的偏移。此外，透過停止組之間的形成，可能會由於不同的曝露和處理等級而產生材料差異。

本技術透過對暴露在基板上的材料實行分子層沉積以產生襯墊層來克服這些問題。與傳統技術不同，本技術可以允許形成完整的層對組，其可包括超過一百層或更多層。處理可接著將蝕刻操作分成兩部分，其中可以在初始蝕刻的材料上沉積襯墊以限制過度蝕刻，因為實行第二蝕刻操作以完全穿透層堆疊。這可以確保蝕刻操作穿過層堆疊完全對齊，同時允許進一步縮放可處理的層對的數量。此外，在一些實施例中，將金屬材料結合到用於分子層沉積的含碳材料中可以增加相對於氧化物或氮化物層的蝕刻選擇性，這可以確保氧化物或氮化物比含碳材料更容易被蝕刻。在沒有金屬結合的情況下，在一些實施例中，蝕刻可以比氧化物或氮化物更快地去除含碳材料。

儘管本文其餘部分將常規地識別利用所揭露技術的特定材料和半導體結構，但將容易理解到，系統、方法、和材料同樣適用於可能受益於本技術的態樣的許多其他結構。因此，不應認為本技術僅限於與3D NAND處理或材料單獨使用。此外，儘管示例性腔室被描述為為本技術提供基礎，應理解，本技術事實上可應用於可允許所描述的操作的任何半導體處理腔室。

圖1示出了根據本技術的一些實施例的示例性處理腔室系統100的剖視圖。該圖可示出結合了本技術的一或多個態樣和/或可以具體配置以實行根據本技術的實施例的一或多個操作的系統的概述。腔室100的額外細節或所實行的方法可進一步在下文描述。根據本技術的一些實施例，腔室100可用以形成膜層，儘管應理解，方法可類似地在可能發生膜形成的任何腔室中實行。處理腔室100可包括腔室主體102、設置在腔室主體102內部的基板支撐件104、以及與腔室主體102耦接並將基板支撐件104封閉在處理空間120中的蓋組件106。可以穿過開口126將基板103提供給處理空間120，該開口通常可以被密封以用於使用狹縫閥或門進行處理。在處理期間，基板103可以位於基板支撐件的表面105上。如箭頭145所示，基板支撐件104可沿著軸線147旋轉，其中基板支撐件104的軸144可位於軸線147。或者，可以在沉積處理中根據需要將基板支撐件104提升以旋轉。

電漿輪廓調製器111可設置在處理腔室100中，以控制設置在基板支撐件104上的基板103上的電漿分佈。電漿輪廓調製器111可包括第一電極108，其可鄰近腔室主體102設置，並且可將腔室主體102與蓋組件106的其他元件分開。第一電極108可以是蓋組件106的一部分，或可以是單獨的側壁電極。第一電極108可以是環形或環狀構件，並且可以是環形電極。第一電極108可以是圍繞處理空間120的圍繞處理腔室100的圓周的連續環，或者如果需要的話，可在所選位置處不連續。第一電極108亦可是穿孔電極，例如穿孔環或網狀電極，或者可以是板狀電極，例如二次氣體分配器。

一或多個隔離器110a、110b可以是介電材料，例如陶瓷或金屬氧化物，例如氧化鋁和/或氮化鋁，可以與第一電極108接觸並且將第一電極108與氣體分配器112和腔室主體102電分離和熱分離。氣體分配器112可界定用於將處理前驅物分配到處理空間120中的孔118。氣體分配器112可以與第一電源142耦接，例如RF產生器、RF電源、DC電源、脈衝DC電源、脈衝RF電源、或可以與處理腔室耦接的任何其他電源。在一些實施例中，第一電源142可以是RF電源。

氣體分配器112可以是導電氣體分配器或非導電氣體分配器。氣體分配器112也可以由導電和​​非導電元件形成。例如，氣體分配器112的主體可以是導電的，而氣體分配器112的面板可以是不導電的。氣體分配器112可以例如由圖1所示的第一電源142供電，或者在一些實施例中，氣體分配器112可以接地。

第一電極108可以與第一調諧電路128耦接，該第一調諧電路128可以控制處理腔室100的接地路徑。第一調諧電路128可包括第一電子感測器130和第一電子控制器134。第一電子控制器134可以是或包括可變電容或其他電路元件。第一調諧電路128可以是或包括一或多個電感132。第一調諧電路128可以是在處理期間在存在於處理空間120中的電漿條件下實現可變或可控阻抗的任何電路。在所示的一些實施例中，第一調諧電路128可包括並聯耦接在地和第一電子感測器130之間的第一電路腳（circuit leg）和第二電路腳。第一電路腳可包括第一電感132A。第二電路腳可包括與第一電子控制器134串聯耦接的第二電感132B。第二電感132B可設置在第一電子控制器134和將第一電路腳和第二電路腳兩者都連接到第一電子感測器130的節點之間。第一電子感測器130可以是電壓或電流感測器，並且可以與第一電子控制器134耦接，該第一電子控制器可提供對處理空間120內的電漿條件的一定程度的封閉迴路控制。

第二電極122可與基板支撐件104耦接。第二電極122可被嵌入在基板支撐件104內或與基板支撐件104的表面耦接。第二電極122可以是板、穿孔板、網、鋼絲網（wire screen）或導電元件的任何其他分散式佈置。第二電極122可以是調諧電極，並且可以透過導管146與第二調諧電路136耦接，該導管146例如是設置在基板支撐件104的軸144中的具有例如50歐姆的選定電阻的電纜。第二調諧電路136可具有第二電子感測器138和第二電子控制器140，其可以是第二可變電容。第二電子感測器138可以是電壓或電流感測器，並且可以與第二電子控制器140耦接以提供對處理空間120中的電漿條件的進一步控制。

可以是偏置電極和/或靜電吸附電極的第三電極124可以與基板支撐件104耦接。第三電極可以透過濾波器148與第二電源150耦接，濾波器148可以是阻抗匹配電路。第二電源150可以是DC電源、脈衝DC電源、RF偏置電源、脈衝RF電源、或偏置電源、或這些或其他電源的組合。在一些實施例中，第二電源150可以是RF偏置電源。

圖1的蓋組件106和基板支撐件104可與任何處理腔室一起使用以進行電漿或熱處理。在操作中，處理腔室100可提供對處理空間120中電漿條件的即時控制。可以將基板103設置在基板支撐件104上，並且可以根據任何期望的流動計劃，使用入口114使處理氣體流過蓋組件106。氣體可以透過出口152離開處理腔室100。電力可以與氣體分配器112耦接以在處理空間120中建立電漿。在一些實施例中，可以使用第三電極124使基板經受電偏壓。

在激發處理空間120中的電漿時，可以在電漿與第一電極108之間建立電位差。亦可在電漿和第二電極122之間建立電位差。電子控制器134、140可接著被使用來調節由兩個調諧電路128和136表示的接地路徑的流動特性。設定點可以被傳遞到第一調諧電路128和第二調諧電路136，以提供從中心到邊緣的沉積率和電漿密度均勻性的獨立控制。在兩個電子控制器都可以是可變電容的實施例中，電子感測器可以調節可變電容以獨立地最大化沉積率且最小化厚度不均勻性。

調諧電路128、136中的每一個可具有可變阻抗，該可變阻抗可使用相應的電子控制器134、140來調節。在電子控制器134、140是可變電容的情況下，可以選擇每個可變電容的電容範圍以及第一電感132A和第二電感132B的電感來提供阻抗範圍。此範圍可取決於電漿的頻率和電壓特性，其在每個可變電容的電容範圍內可具有最小值。因此，當第一電子控制器134的電容為最小或最大時，第一調諧電路128的阻抗可能很高，導致電漿形狀在基板支撐件上具有最小的空中或橫向覆蓋。當第一電子控制器134的電容接近使第一調諧電路128的阻抗最小化的值時，電漿的空中覆蓋範圍可增長到最大，從而有效地覆蓋基板支撐件104的整個工作區域。當第一電子控制器134的電容偏離最小阻抗設置時，電漿形狀可能從腔室壁收縮並且基板支撐件的空中覆蓋率可能下降。第二電子控制器140可具有類似的效果，隨著第二電子控制器140的電容可改變，而增加和減少了在基板支撐件上的電漿的空中覆蓋。

電子感測器130、138可用於在封閉迴路中調諧各個電路128、136。取決於所使用的感測器的類型，可以將電流或電壓的設定點安裝在每個感測器中，並且感測器可配備有控制軟體，該控制軟體判定對每個相應電子控制器134、140的調整以最小化與設定點的偏差。因此，可以在處理期間選擇和動態地控制電漿形狀。應理解，儘管上文的討論是基於可以是可變電容的電子控制器134、140，但是具有可調節特性的任何電子元件都可以用來為調諧電路128和136提供可調節的阻抗。

如上所述，本技術可沿著層對的堆疊形成襯墊，這可以在蝕刻穿過下層進行到基板級時保護覆蓋層。轉到圖2，其示出了根據本技術的實施例的用於形成半導體結構的方法200中的示例性操作。方法200可包括在方法開始之前的一或多個操作，包括前端處理、沉積、蝕刻、研磨、清潔、或可在所述操作之前實行的任何其他操作。例如，方法可在已經沉積多對的層以用於生產3D NAND記憶體之後開始。然而，如上所述，應理解，圖式僅示出了其中可以採用根據本技術的實施例的分子層沉積的一個示例性處理，並且本文不旨在將本技術僅限制於此處理。一些或所有操作可以如前所述在腔室或系統工具中實行，或者可以在同一系統工具上的不同腔室中實行，其可包括可以在其中實行方法200的操作的腔室。

方法200可包括如圖所示多個選擇性操作，其可以或可以不與根據本技術的方法的一些實施例具體地相關聯。例如，描述了許多操作以提供結構形成的更廣泛的範疇，但對技術來說並非關鍵，或者可以透過如下文進一步討論的替代方法來實行。方法200描述了圖3A-圖3E中示意性示出的操作，將結合方法200的操作來描述其圖示。應當理解，圖3僅示出了部分示意圖，並且基板可包含任意數量的結構部分，該等結構部分具有圖式中所示的態樣，以及仍然可受益於本技術的操作的替代結構態樣。

方法200可以或可以不涉及將半導體結構發展成特定製造操作的選擇性操作。應理解，方法200可以在任何數量的半導體結構或基板305上實行，如圖3A所示，包括可在其上形成選擇性沉積材料的範例結構。如圖3A所示，基板305可具有沉積覆蓋基板的多個材料層。基板305可以是任何數量的材料，例如由矽或含矽材料製成的基礎晶圓或基板、鍺、其他基板材料，以及在半導體處理期間可以形成在基板上的一或多種材料。

結構300可說明交替的材料層的堆疊的部分視圖，在一些實施例中其可用於3D NAND記憶體形成。材料的交替層可透過多種方法產生，包括電漿增強化學氣相沉積、物理氣相沉積、原子層沉積、熱增強化學氣相沉積、或任何其他形成技術。在一些實施例中，電漿增強的化學氣相沉積可以在處理腔室中實行，例如之前描述的處理腔室100。儘管本文的剩餘部分將討論氧化矽和氮化矽的交替層的堆疊，但是本技術的實施例可使用不同的材料組合，例如氧化矽和矽、氮化矽和矽、矽和摻雜矽，或任何數量的其他材料。儘管方法200將討論形成氧化矽接著形成氮化矽，但是在本技術類似地包含的實施例中可以顛倒形成順序。此外，根據本技術的實施例，任何數量的材料層可以在堆疊或任何堆疊的任何部分中產生，並且堆疊的不同部分可包括更多、更少、或相似數量的堆疊的任何其他部分的層。

如圖3A所示，結構300包括基板305，基板305具有氧化矽和氮化矽交替層的堆疊310。所示堆疊310可包括多個部分315，每個部分可包括至少一層氧化矽材料317和至少一層氮化矽材料319。每個部分亦可包括多對的層，包括大於或約2對、大於或約10對、大於或約50對、大於或約100對、或更多對的層。任何這些所述範圍所涵蓋的任何特定數量的對都應被理解為如本文具體說明一樣。儘管圖示了三個部分315a、315b和315c，但是根據本技術的一些實施例，可包括更多或更少的部分。

在一些實施例中，可以在單個沉積序列期間形成多個部分，包括所有部分。如上述，這可以避免堵塞和試圖對齊組之間的記憶體孔。此外，在一些實施例中，這些部分可在多個操作中產生。在形成記憶體孔的一部分或穿過該結構的其他特徵之前，可以在堆疊的任何部分上形成遮罩材料320。如前所述，根據本技術的結構可以以任何深寬比或結構的高寬比為特徵，儘管在一些實施例中，材料可以以更大的深寬比為特徵，這可以增加對所生產結構的態樣的影響。例如，在一些實施例中，示例性結構的深寬比，例如孔徑或記憶體孔的深度相對於橫截面直徑，可以大於或約10:1、大於或約20:1、大於或約30:1、大於或約40:1、大於或約50:1、或更大。這些高深寬比可能會阻礙許多傳統的蝕刻操作或產生或加劇前面描述的任何問題。

一旦已經形成層，並且在結構上沉積遮罩，就可以蝕刻穿過結構的記憶體孔。方法200可包括在操作205處部分蝕刻穿過形成在基板上的層的堆疊。蝕刻處理可以是任何類型的蝕刻，並且在一些實施例中可以是或包括如上所述的反應離子蝕刻處理。如圖3A所示，初始蝕刻操作可延伸穿過堆疊的第三部分315c，以及至少部分延伸穿過第二部分315b。如圖所示，在穿過堆疊的某個深度處，蝕刻處理可以在操作210處停止，並且這可以在完全穿透層堆疊之前發生。如圖所示，第一部分315a在初始蝕刻處理期間可能不被蝕刻。初始蝕刻處理的深度可能取決於層對的數量、被蝕刻材料的特性或可能影響是否可以透過蝕刻保持關鍵尺寸的任何其他態樣。在穿過結構失去臨界尺寸之前，可以中止蝕刻，這可以發生在小於或約75%、小於或約50%、小於或約25%、或小於穿透結構深度的深度處。接著可將基板移動到群集工具內的不同腔室，例如，其可允許維持真空，儘管在一些實施例中基板可在形成襯墊層之前在工具之間轉移。

方法200可包括沿著基板上的層的堆疊形成含碳材料。在一些實施例中，形成可沿著層的蝕刻部分並且在遮罩上基本上保形。沉積可以是分子層沉積，與可能受限於碳鏈的自組裝單層不同，其可以提供幾奈米或更多的襯墊覆蓋，這可以促進增加的保護，以及在隨後的蝕刻期間對電漿暴露的抵抗力。如圖3B所示，含碳材料的襯墊層325可以保形地形成在蝕刻特徵內並且沿著材料層。形成襯墊層可包括分子層沉積的順序處理。例如，可以在操作215向基板提供第一分子物質。第一分子物質可與堆疊內的暴露材料層耦合，並且其可完全沿著結構形成以啟動保形覆蓋。在充分暴露於第一分子物質之後，可以實行淨化操作。在操作220，可以提供第二分子物質，其可與第一分子物質耦合。

如圖3C所示，可以形成分子層以耦合在一起並形成材料膜。第一分子物質可以以頭基（head group）為特徵，其可吸附或以其他方式與沿堆疊的介電質或半導體材料的暴露表面偶合，並且其可產生覆蓋結構的第一分子層325a。第二分子物質可以與第一分子物質特異性耦合（couple specifically），從而允許第二分子層325b形成覆蓋在第一分子層325a上。處理接著可重複任意數量的循環，以產生足夠厚度的襯墊層。例如，在清除第二分子物質之後，可以再次提供第一分子物質，其可與第二分子物質耦合並形成另一個第一分子層。接著可以淨化處理區域，並且可以提供第二分子物質以形成另一個第二分子層。儘管描述了四個這樣的層，但應理解，可以實行任意數量的循環，在一些實施例中其可包括數十個層或任意數量的層。

生產可以充分保護先前蝕刻的材料的含碳材料的襯墊可能會受到材料在後續蝕刻操作期間承受電漿蝕刻的能力的挑戰。相對於透過分子層沉積形成的聚合物材料，含金屬的襯墊層可以具有改進的完整性，儘管含金屬的襯墊材料在隨後的蝕刻之後可能難以從結構中剝離，並且隨後可能對結構造成額外的損害。然而，透過將一或多種金屬材料結合到由分子層沉積產生的襯墊中，可以提供改進的對電漿的抵抗力，同時在蝕刻完成後仍然提供襯墊的輕易去除。因此，在本技術的一些實施例中，金屬可以結合到含碳材料中。

例如，在一些實施例中，可以在操作225向基板提供金屬物質。金屬物質可以與先前沉積的含碳材料耦合或結合，並提供對反應離子蝕刻的增加的蝕刻抗性。如上所述，襯墊最初可以包括第一和第二分子物質，其與若金屬最初與暴露的結構表面耦合的情況相比，可以更容易去除。透過在選擇性操作230中交替脈衝含金屬前驅物與氧物質，金屬物質也可以形成任何厚度。在一些實施例中，在下方的分子層包括氧的情況下，氧物質可能不是必需的，這可以允許併入金屬物質。然而，對於較厚的含金屬區域，可提供一組金屬前驅物和含氧前驅物的交替脈衝，以將襯墊的金屬部分發展至任何厚度。

如圖3C所示，可以在第一分子層和/或第二分子層的一或多個層上形成含金屬層325c。這也可以重複以產生更厚的整體襯墊材料，其中相同或不同數量的層以任意額外次數形成。例如，根據本技術的實施例，可以產生金屬層和兩個分子層之一或兩者的任意數量的循環。金屬材料可以在每個或每隔幾個分子層之間脈衝一次以將金屬結合到所產生的層中，或者可以在第一和/或第二分子層的一或多個層上以任意次數產生更厚的金屬層，這可以至少部分層壓底層材料以在反應蝕刻期間提供保護。應理解，襯墊形成的任何數量的組合或變化都包含在本技術中，其可以任意順序並且以任意數量的循環或任何態樣來實行。儘管操作以特定順序示出，但應理解操作215至230中的任何操作可以以任意順序實行任意次數。

根據所需的厚度，循環可重複大於或約2次，並且可重複大於或約5次、大於或約10次、大於或約25次、大於或約50次、大於或約100次或更多。這可以在先前已蝕刻的材料層上保形地產生含碳層。與可以僅產生幾十埃或更小的自組裝單層不同，本技術的一些實施例的含碳材料可形成為大於或約1 nm的厚度，並且可形成為大於或約5 nm、大於或約10 nm、大於或約15 nm、大於或約20 nm、大於或約50 nm、大於或約75 nm、大於或約100 nm或更多的厚度。

一旦已在先前蝕刻的覆蓋材料上形成含碳材料層，方法200可包括隨後的蝕刻處理。例如，如果基板在先前的操作中被移動，則基板可以被傳回到蝕刻腔室，並且可以在操作235重新開始蝕刻處理以蝕刻堆疊的剩餘部分，這可以完全蝕刻穿過基板上的層堆疊。如圖3D所示，蝕刻處理可以完全延伸穿過層堆疊的剩餘部分，並且可以至少部分蝕刻穿過所產生的襯墊層。在一些實施例中，蝕刻可以完全去除襯墊層325，儘管如圖所示，一些部分可以沿著層的部分保留。根據蝕刻的層數，在一些實施例中，可以在第二次蝕刻和進行第三次蝕刻之後重新形成襯墊。可以在暴露基板之前實行任意數量的蝕刻和襯墊形成序列。

如果在蝕刻處理完成之後是保留了含碳材料，則可以在選擇性操作240去除剩餘材料。透過利用可能與層堆疊接觸的分子層材料的特性，可以在對層堆疊的損傷有限的情況下實行去除或剝離。例如，可以將氧化劑輸送到處理區域以與含碳材料反應並蝕刻足以去除含碳材料的量。氧化可以是電漿增強的，例如透過提供含氧前驅物並形成電漿以產生可以蝕刻含碳材料的氧自由基物質。此外，可以使用臭氧或一些其他反應性材料來去除含碳材料，且其可能不被電漿增強以限制對阻擋結構的額外損壞。亦可進行去除處理以利用退火剝離含碳材料。儘管含碳材料可能比自組裝單層材料更熱穩定，但材料仍可能在足夠的溫度下分解。因此，在一些實施例中，材料可暴露於大於或約200 °C的退火，並且可暴露於大於或約250°C、大於或約300°C、大於或約350°C、大於或約400°C、大於或約450°C、大於或約500°C、大於或約550°C、大於或約600°C、或更高的退火。如圖3E所示，一旦已去除含碳材料，該結構可具有完全圖案化的層數，該等層可在任何記憶體孔形成之前全部沉積。

材料的沉積溫度可能會影響暴露的介電材料上的沉積，以及保形覆蓋的程度。例如，較低的溫度可增加分子沉積物質的停留時間，其可增加在介電材料上的沉積。此外，一些材料在沉積期間可能更容易流動，從而降低覆蓋的保形性。因此，在一些實施例中，形成含碳材料可包括在小於或約200°C的基板溫度下遞送的特定材料，並且該處理可在小於或約190°C、小於或約180°C、小於或約170°C、小於或約160°C、小於或約150°C、小於或約140°C、小於或約130°C、小於或約120°C、小於或約110°C、小於或約100°C、小於或約90°C、小於或約80°C、小於或約70°C、或更低的溫度下進行。

含碳層的形成可利用分子沉積物質，其以促進長鏈生產的材料為特徵，並且其可在形成溫度下選擇性地與含金屬材料耦合。例如，第一分子物質可以以透過利用可限制與介電材料相互作用的升高的溫度在減少的停留時間期間可更容易地與暴露的含金屬材料耦合或鍵合的頭基（head group）為特徵。為了促進與含金屬材料的耦合，第一分子前驅物可包括頭基或官能基，例如胺類（amine），包括一級胺部分、硫醇（thiol），例如巰基部分、羧基部分或羥基部分。此外，頭基可包括雙官能或多官能材料，例如二醇、二胺、二硫醇、或其他多官能材料。第一分子物質的非限制性範例可包括乙二胺、苯二胺、氮電漿或含氮材料，例如氨、三(2-胺基乙基)胺，或任何數量的其他材料，包括胺頭或胺尾部分。

第二分子物質可包括一或多個促進與第一分子物質的頭基相互作用的基團。例如，第二分子物質可以以包含氧的官能基為特徵，例如醯氯、醛、異氰酸酯或任何數量的其他含氧官能基。此外，第二分子物質的頭基可包括雙官能或多官能基，例如二醛、二醯氯、二酐、二異氰酸酯或其他多官能材料。第二分子物質的非限制性範例可包括苯二異氰酸酯（phenylene diisocyanate）、對苯二甲醯氯（terephthaloyl chloride）、對苯二甲醛（terephthalaldehyde）或任何數量的其他含氧材料。

用於金屬結合的分子物質可包括任意數量的金屬，例如鋁、鈦、鋅、鉿、鋯，或任意數量的附加金屬。金屬物質的非限制性實例可包括三甲基鋁、四氯化鈦、二乙基鋅、四(二甲基氨基)鉿（tetrakis(dimethylamino)hafnium）、三級丁醇鋯（zirconium tert-butoxide），以及任意數量的附加含金屬材料。當包括氧化劑時，氧化劑可包括水蒸氣、氧氣、臭氧、乙二醇或任意數量的其他含氧材料。透過根據本技術的一些實施例生產具有分子層沉積的襯墊，可以提供改進的記憶體孔的形成，這可以限制諸如記憶體孔臨界尺寸損失的影響，以及提高穿過記憶體孔的輪廓的均勻性。

在前面的描述中，出於解釋的目的，已闡述許多細節以便提供對本技術的各種實施例的理解。然而，對所屬技術領域具有通常知識者將顯而易見的是，可以在沒有這些細節中的一些或具有其他細節的情況下實施某些實施例。

已經公開了幾個實施例，所屬技術領域具有通常知識者將認識到，可以使用各種修改、替代構造、和均等而不脫離實施例的精神。此外，為了避免不必要地混淆本技術，並未描述許多習知的處理和元件。因此，以上描述不應被視為限制本技術的範疇。此外，方法或處理可以被描述為順序的或按步驟的，但是應理解，操作可以同時實行，或者以與所列順序不同的順序實行。

在提供值的範圍的情況下，應理解到，除非上下文另外明確指出，否則在此範圍的上限和下限之間的每個中間的值，到下限的單位的最小部分，都亦明確揭露。涵蓋了在描述的範圍內的任何描述的值或未描述的中間值與該描述的範圍內的任何其他描述的或中間值之間的任何較窄的範圍。這些較小範圍的上限和下限可以獨立地包括在該範圍中或排除在該範圍之外，且在界限的一者、均沒有、或兩者被包括在該較小範圍內的每個範圍亦被涵蓋於本技術之中，針對受描述的範圍內任何明確排除的界限。在所述範圍包括界限的一者或兩者的情況下，亦包括排除那些所包括的界限中的一者或兩者的範圍。

如本文和隨附申請專利範圍中所使用的，單數形式的「一」、「一個」、和「該」包括複數參照，除非上下文有另外明確指出。因此，例如，對於「前驅物」的參照包括複數個這種前驅物，並且對「該層」的參照包括對所屬技術領域具有通常知識者為已知的一或多個層及其均等，等等。

而且，當在本說明書和隨附申請專利範圍中使用時，用語「包括（comprise(s)）」、「包括（comprising）」、「包含（contain(s)）」、「包含（containing）」、「包括（include(s)）」、和「包括（including）」是旨在於指名所描述的特徵、整體、元件、或操作的存在，但是它們並不排除一或多個其他特徵、整體、元件、操作、動作、或組的存在或增加。

100:處理腔室

102:腔室主體

103:基板

104:基板支撐件

105:表面

106:蓋組件

108:第一電極

110a:隔離器

110b:隔離器

111:電漿輪廓調製器

112:氣體分配器

114:入口

118:孔

120:處理空間

122:第二電極

124:第三電極

126:開口

128:第一調諧電路

130:第一電子感測器

132:電感

132A:第一電感

132B:第二電感 134:第一電子控制器 136:第二調諧電路 138:第二電子感測器 140:第二電子控制器 142:第一電源 144:軸 145:箭頭 146:導管 147:軸線 148:濾波器 150:第二電源 152:出口 200:方法 205:操作 210:操作 215:操作 220:操作 225:操作 230:操作 235:操作 240:操作 300:結構 305:基板 310:堆疊 315:部分 315a:部分 315b:部分 315c:部分 317:氧化矽材料 319:氮化矽材料 320:遮罩材料 325:襯墊層 325a:第一分子層 325b:第二分子層 325c:含金屬層

透過參照說明書的其餘部分和隨附圖式，可以實現對所揭露的技術的性質和優點的進一步理解。

圖1示出了根據本技術的一些實施例的示例性處理腔室的示意性截面圖。

圖2示出了根據本技術的一些實施例的形成方法中的選定的操作。

圖3A-3E示出了根據本技術的一些實施例的在其上實行選定的操作的基板材料的示意性截面圖。

一些圖作為示意圖包含在內。應理解，圖式僅用於說明性目的，除非特別說明是按比例，否則不應視為按比例。此外，作為示意，提供了圖以幫助理解，並且與實際表示相比，圖可能不包括所有態樣或資訊，並且出於說明目的，可能包括多餘或放大的材料。

在隨附圖式中，相似的元件和/或特徵可具有相同的參照標籤。此外，相同類型的各種元件可以透過在參照標籤後加上一個在相似元件之間進行區分的字母來進行區分。如果在說明書中僅使用第一參照標籤，則該描述可應用於具有相同第一參照標籤的任何一個類似的元件，而與字母無關。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

200:方法

205:操作

210:操作

215:操作

220:操作

225:操作

230:操作

235:操作

240:操作

Claims (20)

1. 一種半導體處理方法，包括以下步驟：部分穿過在一基板上形成的一層堆疊而蝕刻一或多個特徵；在完全穿透形成在該基板上的該層堆疊之前中止該蝕刻；在該基板上沿該層堆疊形成一含碳材料層，其中形成該含碳材料層之步驟包括以下步驟的一或多個循環：提供一第一分子物質以形成一第一分子層；提供一第二分子物質以在該第一分子層上形成一第二分子層；及提供一含金屬前驅物以在該第二分子層上形成一金屬層；及完全穿過該基板上的該層堆疊而蝕刻該一或多個特徵。
2. 如請求項1所述之半導體處理方法，其中形成該含碳材料層之步驟包括以下步驟的一或多個循環：提供與在該基板上形成的該層堆疊耦合的該第一分子物質，及提供與該第一分子物質耦合的該第二分子物質。
3. 如請求項2所述之半導體處理方法，其中該第一分子物質的特徵在於包含一胺(amine)、二胺(diamine)、二醇(diol)或二硫醇(dithiol)的一頭基(head group)。
4. 如請求項3所述之半導體處理方法，其中該第二分子物質包含氧。
5. 如請求項2所述之半導體處理方法，其中該含金屬前驅物與該第二分子物質耦合。
6. 如請求項5所述之半導體處理方法，其中形成該含碳材料層之步驟進一步包括以下步驟：交替輸送一含氧材料與該含金屬前驅物。
7. 如請求項5所述之半導體處理方法，其中形成該含碳材料層之步驟包括以下步驟的一或多個附加循環：提供該第一分子物質，和提供該第二分子物質。
8. 如請求項1所述之半導體處理方法，其中該含碳材料層形成至大於或約5nm的一厚度。
9. 如請求項1所述之半導體處理方法，其中形成該含碳材料層之步驟是在小於或約200℃的一基板溫度下實行的。
10. 如請求項1所述之半導體處理方法，其中該層堆疊包括氧化物和氮化物或多晶矽的交替層，並且其中穿過該氧化物和氮化物或多晶矽的蝕刻率高於穿過該含碳材料的蝕刻率。
11. 如請求項1所述之半導體處理方法，其中該金屬包括鋁、鈦、鋅、鉿、鉭、或鋯中的一或多種。
12. 一種半導體處理方法，包括以下步驟： 部分穿過形成在一基板上的一層堆疊而蝕刻一或多個特徵，其中該層堆疊包括包含氧化矽的交替層，並且其中該層堆疊包括超過100層；在完全穿透形成在該基板上的該層堆疊之前中止該蝕刻；在該基板上沿該層堆疊形成一含碳材料層，其中形成該含碳材料層之步驟包括以下步驟的一或多個循環：提供一第一分子物質以形成一第一分子層；提供一第二分子物質以在該第一分子層上形成一第二分子層；及提供一含金屬前驅物以在該第二分子層上形成一金屬層；及完全穿過該基板上的該層堆疊而蝕刻該一或多個特徵。
13. 如請求項12所述之半導體處理方法，其中形成該含碳材料層之步驟包括以下步驟的一或多個循環：提供與在該基板上形成的該層堆疊耦合的該第一分子物質，及提供與該第一分子物質耦合的該第二分子物質。
14. 如請求項13所述之半導體處理方法，其中形成該含碳材料層之步驟進一步包括以下步驟：提供一含金屬前驅物以與該第一分子物質或該第二分子物質中的任一者耦合。
15. 如請求項14所述之半導體處理方法，其中形成該含碳材料層之步驟進一步包括以下步驟：交替輸送一含氧材料與該含金屬前驅物。
16. 如請求項14所述之半導體處理方法，其中該金屬包括鋁、鈦、鋅、鉿、或鋯中的一或多種。
17. 如請求項14所述之半導體處理方法，其中形成該含碳材料層之步驟包括以下步驟的一或多個附加循環：提供該第一分子物質，和提供該第二分子物質。
18. 如請求項12所述之半導體處理方法，進一步包括以下步驟：從在該基板上形成的該層堆疊去除該含碳材料層。
19. 一種半導體處理方法，包括以下步驟：部分穿過形成在一基板上的一層堆疊而蝕刻一或多個特徵，其中該層堆疊包括包含氧化矽的交替層，並且其中該層堆疊包括超過100層；在完全穿透形成在該基板上的該層堆疊之前中止該蝕刻；在該基板上沿該層堆疊保形地形成一含碳材料層，其中形成該含碳材料層之步驟包括以下步驟的一或多個循環：提供一第一分子物質以形成一第一分子層；提供一第二分子物質以在該第一分子層上形成一第 二分子層；及提供一含金屬前驅物以在該第二分子層上形成一金屬層；和完全穿過該基板上的該層堆疊而蝕刻該一或多個特徵。
20. 如請求項19所述之半導體處理方法，其中形成該含碳材料層之步驟包括以下步驟的一或多個循環：提供與在該基板上形成的該層堆疊耦合的該第一分子物質，及提供與該第一分子物質耦合的該第二分子物質。