TWI840788B - 記憶體自適應溫控方法、儲存裝置及控制電路單元 - Google Patents

Abstract

提供一種記憶體自適應溫控方法、儲存裝置及控制電路單元。所述方法包括：判斷第一溫度值是否大於第一門檻值；響應於判定第一溫度值大於第一門檻值，執行降速操作以降低記憶體儲存裝置的存取速度為第一速度；在記憶體儲存裝置以第一速度執行資料存取時，判斷第二溫度值是否小於第二門檻值；響應於判定第二溫度值小於第二門檻值，計算特定時間範圍內的第一溫度變化速度，並根據第一溫度變化速度決定第一調整百分比；以及根據第一速度與第一調整百分比計算第二速度，並調整記憶體儲存裝置的存取速度為第二速度。

Description

記憶體自適應溫控方法、儲存裝置及控制電路單元

本發明是有關於一種記憶體溫度控制技術，且特別是有關於一種記憶體自適應溫控方法、儲存裝置及控制電路單元。

數位相機、手機與MP3在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體(rewritable non-volatile memory)具有資料非揮發性、省電、體積小、無機械結構、讀寫速度快等特性，最適於可攜式電子產品，例如筆記型電腦。固態硬碟就是一種以快閃記憶體模組作為儲存媒體的記憶體儲存裝置。因此，近年快閃記憶體產業成為電子產業中相當熱門的一環。

記憶體儲存裝置在運作時會產生大量熱能。為避免裝置因過熱而影響性能或損壞，一般必須將記憶體儲存裝置的溫度抑制在特定溫度以下。在先前技術中，當裝置的溫度達到可能會影 響運作的溫度門檻值時，記憶體儲存裝置會啟動降速操作來使溫度下降。此降速操作可用於降低裝置的溫度。而當溫度已經下降至合理的溫度時，記憶體儲存裝置會停止執行降速操作。圖1是習知的一種溫度值受到降速操作影響的示意圖。在圖1中，假設在時間點T1時溫度升高到門檻值TH1，記憶體儲存裝置會執行降速操作。在執行降速操作後，倘若在時間點T2時溫度降低至門檻值TH2，記憶體儲存裝置會停止執行降速操作。接著假設在時間點T3時溫度再度升高至門檻值TH1，記憶體儲存裝置可再次執行降速操作。而倘若在時間點T4時溫度降低至門檻值TH2，記憶體儲存裝置會停止降速操作。如此反覆執行和停止執行降速操作，將造成裝置的溫度浮動過大。

本發明提供一種記憶體自適應溫控方法、儲存裝置及控制電路單元，能夠改善記憶體儲存裝置的溫控機制，從而在溫度穩定以及記憶體儲存裝置的系統效能之間取得平衡。

本發明提供一種記憶體自適應溫控方法，用於包括記憶體控制電路單元與可複寫式非揮發性記憶體模組的記憶體儲存裝置。所述記憶體控制電路單元用以控制所述可複寫式非揮發性記憶體模組。所述方法包括以下步驟：通過溫度感測器量測溫度以獲取第一溫度值，並判斷所述第一溫度值是否大於第一門檻值；響應於判定所述第一溫度值大於所述第一門檻值，執行降速操作 以降低所述記憶體儲存裝置的存取速度為第一速度；在所述記憶體儲存裝置以所述第一速度執行資料存取時，通過所述溫度感測器量測溫度以獲取第二溫度值，並判斷所述第二溫度值是否小於第二門檻值；響應於判定所述第二溫度值小於所述第二門檻值，計算特定時間範圍內的第一溫度變化速度，並根據所述第一溫度變化速度決定第一調整百分比；以及根據所述第一速度與所述第一調整百分比計算第二速度，並調整所述記憶體儲存裝置的存取速度為所述第二速度。

在本發明的一實施例中，上述第二速度小於所述第一速度。

在本發明的一實施例中，上述計算所述第一溫度變化速度的步驟包括：計算判定所述第一溫度值大於所述第一門檻值的時間點與判定所述第二溫度值小於所述第二門檻值的時間點之間的所述第一溫度變化速度。

在本發明的一實施例中，上述根據所述第一溫度變化速度決定所述第一調整百分比的步驟包括：根據所述第一溫度變化速度查詢第一對照表以獲取所述第一調整百分比。

在本發明的一實施例中，上述方法更包括：在所述記憶體儲存裝置以所述第二速度執行資料存取時，每隔預設時間間隔後計算所述預設時間間隔內的第二溫度變化速度；根據所述第二溫度變化速度決定第二調整百分比；以及根據所述第二速度與所述第二調整百分比計算第三速度，並調整所述記憶體儲存裝置的 存取速度為所述第三速度。

在本發明的一實施例中，上述調整所述記憶體儲存裝置的存取速度為所述第三速度的步驟包括：判斷所述預設時間間隔內溫度變化為上升或下降；響應於判定溫度變化為上升，執行所述降速操作以調整所述記憶體儲存裝置的存取速度為所述第三速度；以及響應於判定溫度變化為下降，執行升速操作以調整所述記憶體儲存裝置的存取速度為所述第三速度。

本發明提供一種記憶體儲存裝置，包括連接介面單元、可複寫式非揮發性記憶體模組、溫度感測器以及記憶體控制電路單元。所述連接介面單元用以耦接至主機系統。所述記憶體控制電路單元耦接至所述連接介面單元、所述可複寫式非揮發性記憶體模組與所述溫度感測器。所述記憶體控制電路單元用以通過所述溫度感測器量測溫度以獲取第一溫度值，並判斷所述第一溫度值是否大於第一門檻值。所述記憶體控制電路單元更用以響應於判定所述第一溫度值大於所述第一門檻值，執行降速操作以降低所述記憶體儲存裝置的存取速度為第一速度。所述記憶體控制電路單元更用以在所述記憶體儲存裝置以所述第一速度執行資料存取時，通過所述溫度感測器量測溫度以獲取第二溫度值，並判斷所述第二溫度值是否小於第二門檻值。所述記憶體控制電路單元更用以響應於判定所述第二溫度值小於所述第二門檻值，計算特定時間範圍內的第一溫度變化速度，並根據所述第一溫度變化速度決定第一調整百分比。並且，所述記憶體控制電路單元更用以 根據所述第一速度與所述第一調整百分比計算第二速度，並調整所述記憶體儲存裝置的存取速度為所述第二速度。

在本發明的一實施例中，上述第二速度小於所述第一速度。

在本發明的一實施例中，上述計算所述第一溫度變化速度的操作包括：計算判定所述第一溫度值大於所述第一門檻值的時間點與判定所述第二溫度值小於所述第二門檻值的時間點之間的所述第一溫度變化速度。

在本發明的一實施例中，上述根據所述第一溫度變化速度決定所述第一調整百分比的操作包括：根據所述第一溫度變化速度查詢第一對照表以獲取所述第一調整百分比。

在本發明的一實施例中，上述記憶體控制電路單元更用以在所述記憶體儲存裝置以所述第二速度執行資料存取時，每隔預設時間間隔後計算所述預設時間間隔內的第二溫度變化速度。所述記憶體控制電路單元更用以根據所述第二溫度變化速度決定第二調整百分比。並且，所述記憶體控制電路單元更用以根據所述第二速度與所述第二調整百分比計算第三速度，並調整所述記憶體儲存裝置的存取速度為所述第三速度。

在本發明的一實施例中，上述調整所述記憶體儲存裝置的存取速度為所述第三速度的操作包括：判斷所述預設時間間隔內溫度變化為上升或下降；響應於判定溫度變化為上升，執行所述降速操作以調整所述記憶體儲存裝置的存取速度為所述第三速 度；以及響應於判定溫度變化為下降，執行升速操作以調整所述記憶體儲存裝置的存取速度為所述第三速度。

本發明提供一種記憶體控制電路單元，用於控制記憶體儲存裝置包括的可複寫式非揮發性記憶體模組。所述記憶體控制電路單元包括主機介面、記憶體介面、溫度感測器以及記憶體管理電路。所述主機介面用以耦接至主機系統。所述記憶體介面用以耦接至所述可複寫式非揮發性記憶體模組。所述記憶體管理電路耦接至所述主機介面、所述記憶體介面及所述溫度感測器。所述記憶體管理電路用以通過所述溫度感測器量測溫度以獲取第一溫度值，並判斷所述第一溫度值是否大於第一門檻值。所述記憶體管理電路更用以響應於判定所述第一溫度值大於所述第一門檻值，執行降速操作以降低所述記憶體儲存裝置的存取速度為第一速度。所述記憶體管理電路更用以在所述記憶體儲存裝置以所述第一速度執行資料存取時，通過所述溫度感測器量測溫度以獲取第二溫度值，並判斷所述第二溫度值是否小於第二門檻值。所述記憶體管理電路更用以響應於判定所述第二溫度值小於所述第二門檻值，計算特定時間範圍內的第一溫度變化速度，並根據所述第一溫度變化速度決定第一調整百分比。並且，所述記憶體管理電路更用以根據所述第一速度與所述第一調整百分比計算第二速度，並調整所述記憶體儲存裝置的存取速度為所述第二速度。

在本發明的一實施例中，上述第二速度小於所述第一速度。

在本發明的一實施例中，上述計算所述第一溫度變化速度的操作包括：計算判定所述第一溫度值大於所述第一門檻值的時間點與判定所述第二溫度值小於所述第二門檻值的時間點之間的所述第一溫度變化速度。

在本發明的一實施例中，上述根據所述第一溫度變化速度決定所述第一調整百分比的操作包括：根據所述第一溫度變化速度查詢第一對照表以獲取所述第一調整百分比。

在本發明的一實施例中，上述記憶體管理電路更用以在所述記憶體儲存裝置以所述第二速度執行資料存取時，每隔預設時間間隔後計算所述預設時間間隔內的第二溫度變化速度。所述記憶體管理電路更用以根據所述第二溫度變化速度決定第二調整百分比。並且，所述記憶體管理電路更用以根據所述第二速度與所述第二調整百分比計算第三速度，並調整所述記憶體儲存裝置的存取速度為所述第三速度。

在本發明的一實施例中，上述調整所述記憶體儲存裝置的存取速度為所述第三速度的操作包括：判斷所述預設時間間隔內溫度變化為上升或下降；響應於判定溫度變化為上升，執行所述降速操作以調整所述記憶體儲存裝置的存取速度為所述第三速度；以及響應於判定溫度變化為下降，執行升速操作以調整所述記憶體儲存裝置的存取速度為所述第三速度。

基於上述，本範例實施例根據溫度感測器量測的溫度獲取溫度值，並在判定需要執行降速或升速操作時是根據特定時間 範圍的溫度變化速度與調整百分比計算欲達到的存取速度。藉由階梯式的調整記憶體儲存裝置的存取速度，使得記憶體儲存裝置的溫度可趨於穩定，從而在溫度穩定以及記憶體儲存裝置的系統效能之間取得平衡。相較於傳統在特定門檻值時執行或停止執行降速操作的降溫機制，本發明可更彈性地控制記憶體儲存裝置的溫度。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

10,30:記憶體儲存裝置

11,31:主機系統

110:系統匯流排

111:處理器

112:隨機存取記憶體

113:唯讀記憶體

114:資料傳輸介面

12:輸入/輸出(I/O)裝置

20:主機板

201:隨身碟

202:記憶卡

203:固態硬碟

204:無線記憶體儲存裝置

205:全球定位系統模組

206:網路介面卡

207:無線傳輸裝置

208:鍵盤

209:螢幕

210:喇叭

32:SD卡

33:CF卡

34:嵌入式儲存裝置

341:嵌入式多媒體卡

342:嵌入式多晶片封裝儲存裝置

402:連接介面單元

404:記憶體控制電路單元

406:可複寫式非揮發性記憶體模組

502:記憶體管理電路

504:主機介面

506:記憶體介面

508:錯誤檢查與校正電路

510:緩衝記憶體

512:電源管理電路

514:溫度感測器

601:儲存區

602:替換區

610(0)~610(B):實體單元

612(0)~612(C):邏輯單元

TH1,TH2:門檻值

T1,T2,T3,T4,T5:時間點

T:預設時間間隔

S902:步驟(通過溫度感測器量測溫度以獲取第一溫度值)

S904:步驟(判斷第一溫度值是否大於第一門檻值)

S906:步驟(執行降速操作以降低記憶體儲存裝置的存取速度為第一速度)

S908:步驟(在記憶體儲存裝置以第一速度執行資料存取 時，通過溫度感測器量測溫度以獲取第二溫度值)

S910:步驟(判斷第二溫度值是否小於第二門檻值)

S912:步驟(計算特定時間範圍內的第一溫度變化速度，並根據第一溫度變化速度決定第一調整百分比)

S914:步驟(根據第一速度與第一調整百分比計算第二速度，並調整記憶體儲存裝置的存取速度為第二速度)

S1002:步驟(在記憶體儲存裝置以第二速度執行資料存取時，每隔預設時間間隔後計算預設時間間隔內的第二溫度變化速度)

S1004:步驟(根據第二溫度變化速度決定第二調整百分比)

S1006:步驟(根據第二速度與第二調整百分比計算第三速度，並調整記憶體儲存裝置的存取速度為第三速度)

圖1是習知的一種溫度值受到降速操作影響的示意圖。

圖2是根據一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。

圖3是根據另一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。

圖4是根據另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。

圖5是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。

圖6是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。

圖7是根據本發明的一範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。

圖8是根據本發明的一範例實施例所繪示的溫度值受到降速操作影響的示意圖。

圖9是根據本發明的一範例實施例所繪示的記憶體自適應溫控方法的流程圖。

圖10是根據本發明的一範例實施例所繪示的記憶體自適應溫控方法的流程圖。

本案說明書全文(包括申請專利範圍)中提及的「第一」、「第二」等用語是用以命名元件(element)的名稱，或區別不同實施例或範圍，而並非用來限制元件數量的上限或下限，亦非用來限制元件的次序。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。這些實施例只是本發明的一部份，並未揭示所有本發明的可實施方式。

一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組與控制器(亦稱，控制電路單元)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資 料。

圖2是根據一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。且圖3是根據另一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。

請參照圖2與圖3，主機系統11一般包括處理器111、隨機存取記憶體(random access memory,RAM)112、唯讀記憶體(read only memory,ROM)113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114皆耦接至系統匯流排(system bus)110。

在本範例實施例中，主機系統11是透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸介面114將資料寫入至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11是透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。

在本範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114是可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線方式耦接至記憶體儲存裝置10。記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟(Solid State Drive,SSD)203或無線記憶體儲存裝 置204。無線記憶體儲存裝置204可例如是近距離無線通訊(Near Field Communication Storage,NFC)記憶體儲存裝置、無線傳真(WiFi)記憶體儲存裝置、藍牙(Bluetooth)記憶體儲存裝置或低功耗藍牙記憶體儲存裝置(例如，iBeacon)等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統(Global Positioning System,GPS)模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210等各式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。

在一範例實施例中，所提及的主機系統為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。雖然在上述範例實施例中，主機系統是以電腦系統來作說明，然而，圖4是根據另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。請參照圖4，在另一範例實施例中，主機系統31也可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統，而記憶體儲存裝置30可為其所使用的SD卡32、CF卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡(embedded MMC,eMMC)341及/或嵌入式多晶片封裝儲存裝置(embedded Multi Chip Package,eMCP)342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。

圖5是根據本發明的一範例實施例所繪示的記憶體儲存 裝置的概要方塊圖。請參照圖5，記憶體儲存裝置10包括連接介面單元402、記憶體控制電路單元404與可複寫式非揮發性記憶體模組406。

連接介面單元402用以將記憶體儲存裝置10耦接至主機系統11。記憶體儲存裝置10可透過連接介面單元402與主機系統11通訊。在本範例實施例中，連接介面單元402是相容於序列先進附件(Serial Advanced Technology Attachment,SATA)標準。然而，必須瞭解的是，本發明不限於此，連接介面單元402亦可以是符合並列先進附件(Parallel Advanced Technology Attachment,PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers,IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express,PCI Express)標準、通用序列匯流排(Universal Serial Bus,USB)標準、SD介面標準、超高速一代(Ultra High Speed-I,UHS-I)介面標準、超高速二代(Ultra High Speed-II,UHS-II)介面標準、記憶棒(Memory Stick,MS)介面標準、MCP介面標準、MMC介面標準、eMMC介面標準、通用快閃記憶體(Universal Flash Storage,UFS)介面標準、eMCP介面標準、CF介面標準、整合式驅動電子介面(Integrated Device Electronics,IDE)標準或其他適合的標準。連接介面單元402可與記憶體控制電路單元404封裝在一個晶片中，或者連接介面單元402是佈設於一包含記憶體控制電路單元404之晶片外。

記憶體控制電路單元404用以執行以硬體型式或韌體型 式實作的多個邏輯閘或控制指令並且根據主機系統11的指令在可複寫式非揮發性記憶體模組406中進行資料的寫入、讀取與抹除等運作。

可複寫式非揮發性記憶體模組406是耦接至記憶體控制電路單元404並且用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組406可以是單階記憶胞(Single Level Cell,SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、多階記憶胞(Multi Level Cell,MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、三階記憶胞(Triple Level Cell,TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、四階記憶胞(Quad Level Cell,QLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存4個位元的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。

可複寫式非揮發性記憶體模組406中的每一個記憶胞是以電壓(以下亦稱為臨界電壓)的改變來儲存一或多個位元。具體來說，每一個記憶胞的控制閘極(control gate)與通道之間有一個電荷捕捉層。透過施予一寫入電壓至控制閘極，可以改變電荷補捉層的電子量，進而改變記憶胞的臨界電壓。此改變記憶胞之臨界電壓的操作亦稱為「把資料寫入至記憶胞」或「程式化(programming)記憶胞」。隨著臨界電壓的改變，可複寫式非揮發性記憶體模組406中的每一個記憶胞具有多個儲存狀態。透過 施予讀取電壓可以判斷一個記憶胞是屬於哪一個儲存狀態，藉此取得此記憶胞所儲存的一或多個位元。

在本範例實施例中，可複寫式非揮發性記憶體模組406的記憶胞可構成多個實體程式化單元，並且此些實體程式化單元可構成多個實體抹除單元。具體來說，同一條字元線上的記憶胞可組成一或多個實體程式化單元。若每一個記憶胞可儲存2個以上的位元，則同一條字元線上的實體程式化單元可至少可被分類為下實體程式化單元與上實體程式化單元。例如，一記憶胞的最低有效位元(Least Significant Bit,LSB)是屬於下實體程式化單元，並且一記憶胞的最高有效位元(Most Significant Bit,MSB)是屬於上實體程式化單元。一般來說，在MLC NAND型快閃記憶體中，下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度，及/或下實體程式化單元的可靠度是高於上實體程式化單元的可靠度。

在本範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。例如，實體程式化單元可為實體頁面(page)或是實體扇(sector)。若實體程式化單元為實體頁面，則此些實體程式化單元可包括資料位元區與冗餘(redundancy)位元區。資料位元區包含多個實體扇，用以儲存使用者資料，而冗餘位元區用以儲存系統資料(例如，錯誤更正碼等管理資料)。在本範例實施例中，資料位元區包含32個實體扇，且一個實體扇的大小為512位元組(byte,B)。然而，在 其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體扇，並且每一個實體扇的大小也可以是更大或更小。另一方面，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊(block)。

圖6是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。請參照圖6，記憶體控制電路單元404包括記憶體管理電路502、主機介面504及記憶體介面506。

記憶體管理電路502用以控制記憶體控制電路單元404的整體運作。具體來說，記憶體管理電路502具有多個控制指令，並且在記憶體儲存裝置10運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。以下說明記憶體管理電路502的操作時，等同於說明記憶體控制電路單元404的操作。

在本範例實施例中，記憶體管理電路502的控制指令是以韌體型式來實作。例如，記憶體管理電路502具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置10運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。

在另一範例實施例中，記憶體管理電路502的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組406的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此 外，記憶體管理電路502具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有開機碼(boot code)，並且當記憶體控制電路單元404被致能時，微處理器單元會先執行此開機碼來將儲存於可複寫式非揮發性記憶體模組406中之控制指令載入至記憶體管理電路502的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。

此外，在另一範例實施例中，記憶體管理電路502的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路502包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。記憶胞管理電路用以管理可複寫式非揮發性記憶體模組406的記憶胞或記憶胞群組。記憶體寫入電路用以對可複寫式非揮發性記憶體模組406下達寫入指令序列以將資料寫入至可複寫式非揮發性記憶體模組406中。記憶體讀取電路用以對可複寫式非揮發性記憶體模組406下達讀取指令序列以從可複寫式非揮發性記憶體模組406中讀取資料。記憶體抹除電路用以對可複寫式非揮發性記憶體模組406下達抹除指令序列以將資料從可複寫式非揮發性記憶體模組406中抹除。資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組406的資料以及從可複寫式非揮發性記憶體模組406中讀取的資料。寫入指令序列、讀 取指令序列及抹除指令序列可各別包括一或多個程式碼或指令碼並且用以指示可複寫式非揮發性記憶體模組406執行相對應的寫入、讀取及抹除等操作。在一範例實施例中，記憶體管理電路502還可以下達其他類型的指令序列給可複寫式非揮發性記憶體模組406以指示執行相對應的操作。

主機介面504是耦接至記憶體管理電路502。記憶體管理電路502可透過主機介面504與主機系統11通訊。主機介面504可用以接收與識別主機系統11所傳送的指令與資料。例如，主機系統11所傳送的指令與資料可透過主機介面504來傳送至記憶體管理電路502。此外，記憶體管理電路502可透過主機介面504將資料傳送至主機系統11。在本範例實施例中，主機介面504是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面504亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、SD標準、UHS-I標準、UHS-II標準、MS標準、MMC標準、eMMC標準、UFS標準、CF標準、IDE標準或其他適合的資料傳輸標準。

記憶體介面506是耦接至記憶體管理電路502並且用以存取可複寫式非揮發性記憶體模組406。也就是說，欲寫入至可複寫式非揮發性記憶體模組406的資料會經由記憶體介面506轉換為可複寫式非揮發性記憶體模組406所能接受的格式。具體來說，若記憶體管理電路502要存取可複寫式非揮發性記憶體模組406，記憶體介面506會傳送對應的指令序列。例如，這些指令序 列可包括指示寫入資料的寫入指令序列、指示讀取資料的讀取指令序列、指示抹除資料的抹除指令序列、以及用以指示各種記憶體操作(例如，改變讀取電壓準位或執行垃圾回收操作等等)的相對應的指令序列。這些指令序列例如是由記憶體管理電路502產生並且透過記憶體介面506傳送至可複寫式非揮發性記憶體模組406。這些指令序列可包括一或多個訊號，或是在匯流排上的資料。這些訊號或資料可包括指令碼或程式碼。例如，在讀取指令序列中，會包括讀取的辨識碼、記憶體位址等資訊。

在一範例實施例中，記憶體控制電路單元404還包括錯誤檢查與校正電路508、緩衝記憶體510、電源管理電路512與溫度感測器(thermal sensor)514。

錯誤檢查與校正電路508是耦接至記憶體管理電路502並且用以執行錯誤檢查與校正操作以確保資料的正確性。具體來說，當記憶體管理電路502從主機系統11中接收到寫入指令時，錯誤檢查與校正電路508會為對應此寫入指令的資料產生對應的錯誤更正碼(error correcting code,ECC)及/或錯誤檢查碼(error detecting code,EDC)，並且記憶體管理電路502會將對應此寫入指令的資料與對應的錯誤更正碼及/或錯誤檢查碼寫入至可複寫式非揮發性記憶體模組406中。之後，當記憶體管理電路502從可複寫式非揮發性記憶體模組406中讀取資料時會同時讀取此資料對應的錯誤更正碼及/或錯誤檢查碼，並且錯誤檢查與校正電路508會依據此錯誤更正碼及/或錯誤檢查碼對所讀取的資料執行錯 誤檢查與校正操作。

緩衝記憶體510是耦接至記憶體管理電路502並且用以暫存來自於主機系統11的資料與指令或來自於可複寫式非揮發性記憶體模組406的資料。電源管理電路512是耦接至記憶體管理電路502並且用以控制記憶體儲存裝置10的電源。

溫度感測器514是耦接至記憶體管理電路502並且用以感測溫度。溫度感測器514例如是熱電偶(thermocouple)溫度感測器、電阻式(resistance)溫度感測器、熱電阻(thermistor)溫度感測器或半導體(semiconductor)溫度感測器或其他類似類型的溫度感測器。在本範例實施例中，溫度感測器514可以量測記憶體控制電路單元404及/或可複寫式非揮發性記憶體模組406的溫度。溫度感測器514可設置在記憶體控制電路單元404內部、記憶體控制電路單元404外部、可複寫式非揮發性記憶體模組406內部、可複寫式非揮發性記憶體模組406外部或其他適合量測溫度的位置，本發明不在此限制。並且，溫度感測器514的數目可以是一個或多個。

在一範例實施例中，圖5的可複寫式非揮發性記憶體模組406亦稱為快閃(flash)記憶體模組，且記憶體控制電路單元404亦稱為用於控制快閃記憶體模組的快閃記憶體控制器。在一範例實施例中，圖6的記憶體管理電路502亦稱為快閃記憶體管理電路。

圖7是根據本發明的一範例實施例所繪示的管理可複寫 式非揮發性記憶體模組的示意圖。請參照圖7，記憶體管理電路502可將可複寫式非揮發性記憶體模組406的實體單元610(0)~610(B)邏輯地分組至儲存區601與替換區602。儲存區601中的實體單元610(0)~610(A)是用以儲存資料，而替換區602中的實體單元610(A+1)~610(B)則是用以替換儲存區601中損壞的實體單元。例如，若從某一個實體單元中讀取的資料所包含的錯誤過多而無法被更正時，此實體單元會被視為是損壞的實體單元。須注意的是，若替換區602中沒有可用的實體抹除單元，則記憶體管理電路502可能會將整個記憶體儲存裝置10宣告為寫入保護(write protect)狀態，而無法再寫入資料。

在本範例實施例中，每一個實體單元是指一個實體抹除單元。然而，在另一範例實施例中，一個實體單元亦可以是指一個實體位址、一個實體程式化單元或由多個連續或不連續的實體位址組成。記憶體管理電路502會配置邏輯單元612(0)~612(C)以映射儲存區601中的實體單元610(0)~610(A)。在本範例實施例中，每一個邏輯單元是指一個邏輯位址。然而，在另一範例實施例中，一個邏輯單元也可以是指一個邏輯程式化單元、一個邏輯抹除單元或者由多個連續或不連續的邏輯位址組成。此外，邏輯單元612(0)~612(C)中的每一者可被映射至一或多個實體單元。

記憶體管理電路502可將邏輯單元與實體單元之間的映射關係(亦稱為邏輯-實體位址映射關係)記錄於至少一邏輯-實體位址映射表。當主機系統11欲從記憶體儲存裝置10讀取資料或 寫入資料至記憶體儲存裝置10時，記憶體管理電路502可根據此邏輯-實體位址映射表來執行對於記憶體儲存裝置10的資料存取操作。

在一範例實施例中，記憶體管理電路502可經由溫度感測器514量測記憶體儲存裝置10的溫度以獲取溫度值。此溫度值會隨著溫度感測器514量測到的溫度而變化。溫度感測器514量測到的溫度越高時溫度值會越高，而量測到的溫度越低時溫度值值會越低。一般來說，記憶體儲存裝置10的溫度必須要控制在特定溫度以下，否則記憶體儲存裝置10可能會因過熱而損壞。例如，記憶體控制電路單元404及/或可複寫式非揮發性記憶體模組406的使用溫度範圍介於-25~80℃。然而每種記憶體儲存裝置10的使用溫度範圍可能會依據其特性而有所不同。

在本範例實施例中，倘若當前的溫度值過高，記憶體儲存裝置10可執行降速操作以降低記憶體儲存裝置10的存取速度。此降速操作可用於降低記憶體儲存裝置10的溫度。舉例來說，降速操作可包括降低記憶體儲存裝置10的時脈頻率、減少所控制的可複寫式非揮發性記憶體模組406的數目等各式降速手段。此外，倘若在執行降速操作後，溫度感測器514量測到當前的溫度值已經降低至適當溫度時，記憶體管理電路502可執行升速操作以提升記憶體儲存裝置10的存取速度。此升速操作例如包括提升記憶體儲存裝置10的時脈頻率、增加所控制的可複寫式非揮發性記憶體模組406的數目等各式升速手段。然而，本發明不限於上 述降速操作及升速操作的手段，只要可以降低記憶體儲存裝置10速度的操作即屬於本發明降速操作的範疇，可以提升記憶體儲存裝置10速度的操作即屬於本發明升速操作的範疇。

圖8是根據本發明的一範例實施例所繪示的溫度值受到降速操作影響的示意圖。請參照圖8，圖8中的實線表示溫度值變化，單點長畫線表示效能變化。門檻值TH1(亦稱，第一門檻值)與門檻值TH2(亦稱，第二門檻值)可以被決定，其中門檻值TH1大於門檻值TH2。例如，門檻值TH1可以是75℃，門檻值TH2可以是65℃。在本範例實施例中，記憶體管理電路502會判斷溫度值(亦稱，第一溫度值)否大於門檻值TH1。假設在時間點T1時，記憶體管理電路502判定第一溫度值大於門檻值TH1，記憶體管理電路502會執行降速操作以降低記憶體儲存裝置10的存取速度為第一速度。

在記憶體儲存裝置10以第一速度執行資料存取時，記憶體管理電路502會通過溫度感測器514持續量測溫度以獲取溫度值(亦稱，第二溫度值)。並且，記憶體管理電路502會判斷第二溫度是否小於門檻值TH2。假設在時間點T2時，記憶體管理電路502判定第二溫度值小於門檻值TH2，記憶體管理電路502會計算特定時間範圍內的溫度變化速度(亦稱，第一溫度變化速度)，並根據此特定時間範圍內的溫度變化速度決定調整百分比(亦稱，第一調整百分比)。

在本範例實施例中，記憶體管理電路502可計算判定第 一溫度值大於門檻值TH1的時間點與判定第二溫度值小於門檻值TH2的時間點之間的第一溫度變化速度。舉例來說，請參照圖8，記憶體管理電路502可計算時間點T1至時間點T2此時間範圍的溫度變化速度。例如，時間點T1至時間點T2之間溫度變化速度可採用以下方程式(1)進行計算：V1=(TH2-TH1)/(T2-T1) (1)

在方程式(1)中，V1表示溫度變化速度，T1表示溫度值大於第一門檻值的時間點，T2表示溫度值小於第二門檻值的時間點。接著，記憶體管理電路502可根據溫度變化速度V1決定調整百分比。

在一範例實施例中，溫度變化速度與調整百分比可記錄在速度調整對照表(亦稱，第一對照表)中，記憶體管理電路502可根據溫度變化速度查詢速度調整對照表來獲取調整百分比。然而在其他實施例中，記憶體管理電路502也可以根據溫度變化速度與預設公式計算調整百分比，本發明不在此限制。

具體來說，記憶體管理電路502可建立速度調整對照表，用以記錄溫度變化速度與調整百分比之間的對應關係。溫度變化速度與調整百分比的對應關係可經由一連串的事先測試與分析而產生，並將其保存於記憶體儲存裝置10中。下表1為一範例實施例中速度調整對照表的範例。

表1

根據表2，假設溫度變化速度的單位為每秒攝氏溫度變化(℃/s)。溫度變化速度+M表示溫度每秒上升M℃，溫度變化速度+N表示溫度每秒上升N℃，溫度變化速度-M表示溫度每秒下降M℃，溫度變化速度-N表示溫度每秒下降N℃。值得注意的是，本範例實施例的N大於M且溫度變化速度±N對應的調整百分比的絕對值大於溫度變化速度±M對應的調整百分比的絕對值，表示溫度變化速度越大所需的調整百分比的數值越大。根據表2，溫度變化速度+M對應至調整百分比-8。此表示倘若溫度變化速度為+M，記憶體管理電路502會將記憶體儲存裝置10的存取速度降低8%。表2中其他欄位的詳細說明可依據上述相似方式調整存取速度，於此不再贅述。

接著，在決定調整百分比後，記憶體管理電路502會根據第一速度與調整百分比計算第二速度，並調整記憶體儲存裝置10的存取速度為第二速度。舉例來說，記憶體管理電路502可將第一速度乘上調整百分比獲得調整值，並將第一速度加上調整值獲得第二速度。應注意的是，本發明並不限於計算第二速度的計算方式，本領域人員當可經由上述範例實施例的啟示，自行設計 用以計算第二速度的調整百分比的數值，從而根據所設計的調整百分比使用不同方式計算獲得第二速度。

在一範例實施例中，在記憶體儲存裝置10以第二速度執行資料存取時，記憶體管理電路502會通過溫度感測器514持續量測溫度以獲取溫度值。並且，記憶體管理電路502會在每隔預設時間間隔後計算此預設時間間隔內的溫度變化速度(亦稱，第二溫度變化速度)。接著，記憶體管理電路502會根據此預設時間間隔內的溫度變化速度決定調整百分比(亦稱，第二調整百分比)。在本範例實施例中，記憶體管理電路502可根據溫度變化速度查詢速度調整對照表(例如，上表1)來獲取調整百分比，或者可根據溫度變化速度與預設公式計算調整百分比，本發明不在此限制。

在決定調整百分比後，記憶體管理電路502會根據第二速度與此調整百分比計算第三速度，並調整記憶體儲存裝置10的存取速度為第三速度。舉例來說，記憶體管理電路502可將第二速度乘上調整百分比獲得調整值，並將第二速度加上調整值獲得第三速度。應注意的是，本發明並不限於計算第三速度的計算方式，本領域人員當可經由上述範例實施例的啟示，自行設計用以計算第三速度的調整百分比的數值，從而根據所設計的調整百分比使用不同方式計算獲得第三速度。

具體來說，記憶體管理電路502可判斷預設時間間隔內溫度感測器514持續量測的溫度值的溫度變化為上升或下降。倘 若溫度變化為上升，記憶體管理電路502會執行降速操作以調整記憶體儲存裝置10的存取速度為第三速度。倘若溫度變化為下降，記憶體管理電路502會執行升速操作以調整記憶體儲存裝置10的存取速度為第三速度。

請參照圖8，假設記憶體儲存裝置10在時間點T2以第二速度執行資料存取，記憶體管理電路502可在每隔預設時間間隔T後計算此預設時間間隔T內的溫度變化速度。舉例來說，記憶體管理電路502會在時間點T2的預設時間間隔T後的時間點T3計算時間點T2至時間點T3之間的溫度變化速度，並根據此溫度變化速度決定調整百分比，再根據第二速度與調整百分比計算第三速度。在本範例實施例中，時間點T2至時間點T3之間的溫度值的溫度變化為下降，因此記憶體管理電路502會執行升速操作以提升記憶體儲存裝置10的存取速度為第三速度。

再者，記憶體管理電路502會在時間點T3的預設時間間隔T後的時間點T4計算時間點T3至時間點T4之間的溫度變化速度，並依據上述相同的方式根據計算溫度變化速度第四速度。在本範例實施例中，時間點T3至時間點T4之間的溫度值的溫度變化為上升，因此記憶體管理電路502會執行降速操作以降低記憶體儲存裝置10的存取速度為第四速度。時間點T4至時間點T5的內容與時間點T3至時間點T4相似，故在此不再贅述。

圖9是根據本發明的一範例實施例所繪示的記憶體自適應溫控方法的流程圖。

請參照圖9，在步驟S902中，通過溫度感測器量測溫度以獲取第一溫度值。在步驟S904中，判斷第一溫度值是否大於第一門檻值。倘若判定第一溫度值大於第一門檻值(即，步驟S904判斷為「是」)，則進入步驟S906，執行降速操作以降低記憶體儲存裝置的存取速度為第一速度。倘若判定第一溫度值不大於第一門檻值(即，步驟S904判斷為「否」)，則進入步驟S902。在步驟S908中，在記憶體儲存裝置以第一速度執行資料存取時，通過溫度感測器量測溫度以獲取第二溫度值。在步驟S910中，判斷第二溫度值是否小於第二門檻值。倘若判定第二溫度值小於第二門檻值(即，步驟S910判斷為「是」)，則進入步驟S912，計算特定時間範圍內的第一溫度變化速度，並根據第一溫度變化速度決定第一調整百分比。倘若判定第二溫度值不小於第二門檻值(即，步驟S910判斷為「否」)，則進入步驟S908。在步驟S914中，根據第一速度與第一調整百分比計算第二速度，並調整記憶體儲存裝置的存取速度為第二速度。

圖10是根據本發明的一範例實施例所繪示的記憶體自適應溫控方法的流程圖。

請參照圖10，在步驟S1002中，在記憶體儲存裝置以第二速度執行資料存取時，每隔預設時間間隔後計算預設時間間隔內的第二溫度變化速度。在步驟S1004中，根據第二溫度變化速度決定第二調整百分比。在步驟S1006中，根據第二速度與第二調整百分比計算第三速度，並調整記憶體儲存裝置的存取速度為 第三速度。

然而，圖9、10中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖9、10中各步驟可以實作為多個程式碼或是電路，本發明不加以限制。此外，圖9、10的方法可以搭配以上範例實施例使用，也可以單獨使用，本發明不加以限制。

綜上所述，本發明範例實施例的記憶體自適應溫控方法、儲存裝置及控制電路單元在判定需要執行降速或升速操作時是根據特定時間範圍的溫度變化速度與調整百分比計算欲達到的存取速度，使得記憶體儲存裝置的溫度變化不會過大。並且，藉由階梯式的調整記憶體儲存裝置的存取速度，本範例實施例使得記憶體儲存裝置在維持一定系統效能的同時溫度可趨於穩定，從而在溫度穩定以及記憶體儲存裝置的系統效能之間取得平衡。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

S902:步驟(通過溫度感測器量測溫度以獲取第一溫度值)

S904:步驟(判斷第一溫度值是否大於第一門檻值)

S906:步驟(執行降速操作以降低記憶體儲存裝置的存取速度為第一速度)

S908:步驟(在記憶體儲存裝置以第一速度執行資料存取時，通過溫度感測器量測溫度以獲取第二溫度值)

S910:步驟(判斷第二溫度值是否小於第二門檻值)

S912:步驟(計算特定時間範圍內的第一溫度變化速度，並根據第一溫度變化速度決定第一調整百分比)

S914:步驟(根據第一速度與第一調整百分比計算第二速度，並 調整記憶體儲存裝置的存取速度為第二速度)

Claims (6)

1. 一種記憶體自適應溫控方法，用於包括記憶體控制電路單元與可複寫式非揮發性記憶體模組的記憶體儲存裝置，其中所述記憶體控制電路單元用以控制所述可複寫式非揮發性記憶體模組，且所述方法包括：通過溫度感測器量測溫度以獲取第一溫度值，並判斷所述第一溫度值是否大於第一門檻值；響應於判定所述第一溫度值大於所述第一門檻值，執行降速操作以降低所述記憶體儲存裝置的存取速度為第一速度；在所述記憶體儲存裝置以所述第一速度執行資料存取時，通過所述溫度感測器量測溫度以獲取第二溫度值，並判斷所述第二溫度值是否小於第二門檻值；響應於判定所述第二溫度值小於所述第二門檻值，計算判定所述第一溫度值大於所述第一門檻值的時間點與判定所述第二溫度值小於所述第二門檻值的時間點之間的第一溫度變化速度，並根據所述第一溫度變化速度決定第一調整百分比；根據所述第一速度與所述第一調整百分比計算第二速度，並調整所述記憶體儲存裝置的存取速度為所述第二速度；在所述記憶體儲存裝置以所述第二速度執行資料存取時，每隔預設時間間隔後計算所述預設時間間隔內的第二溫度變化速度；根據所述第二溫度變化速度決定第二調整百分比；以及 根據所述第二速度與所述第二調整百分比計算第三速度，並調整所述記憶體儲存裝置的存取速度為所述第三速度，其中調整所述記憶體儲存裝置的存取速度為所述第三速度的步驟包括：判斷所述預設時間間隔內溫度變化為上升或下降；響應於判定溫度變化為上升，執行所述降速操作以調整所述記憶體儲存裝置的存取速度為所述第三速度；以及響應於判定溫度變化為下降，執行升速操作以調整所述記憶體儲存裝置的存取速度為所述第三速度。
2. 如請求項1所述的記憶體自適應溫控方法，其中根據所述第一溫度變化速度決定所述第一調整百分比的步驟包括：根據所述第一溫度變化速度查詢第一對照表以獲取所述第一調整百分比。
3. 一種記憶體儲存裝置，包括：一連接介面單元，用以耦接至一主機系統；一可複寫式非揮發性記憶體模組；一溫度感測器；以及一記憶體控制電路單元，耦接至所述連接介面單元、所述可複寫式非揮發性記憶體模組與所述溫度感測器，其中所述記憶體控制電路單元用以通過所述溫度感測器量測溫度以獲取第一溫度值，並判斷所述第一溫度值是否大於第一門檻值，所述記憶體控制電路單元更用以響應於判定所述第一溫度值 大於所述第一門檻值，執行降速操作以降低所述記憶體儲存裝置的存取速度為第一速度，所述記憶體控制電路單元更用以在所述記憶體儲存裝置以所述第一速度執行資料存取時，通過所述溫度感測器量測溫度以獲取第二溫度值，並判斷所述第二溫度值是否小於第二門檻值，所述記憶體控制電路單元更用以響應於判定所述第二溫度值小於所述第二門檻值，計算判定所述第一溫度值大於所述第一門檻值的時間點與判定所述第二溫度值小於所述第二門檻值的時間點之間的第一溫度變化速度，並根據所述第一溫度變化速度決定第一調整百分比，並且所述記憶體控制電路單元更用以根據所述第一速度與所述第一調整百分比計算第二速度，並調整所述記憶體儲存裝置的存取速度為所述第二速度，所述記憶體控制電路單元更用以在所述記憶體儲存裝置以所述第二速度執行資料存取時，每隔預設時間間隔後計算所述預設時間間隔內的第二溫度變化速度，所述記憶體控制電路單元更用以根據所述第二溫度變化速度決定第二調整百分比，並且所述記憶體控制電路單元更用以根據所述第二速度與所述第二調整百分比計算第三速度，並調整所述記憶體儲存裝置的存取速度為所述第三速度，其中調整所述記憶體儲存裝置的存取速度為所述第三速度的操作包括： 判斷所述預設時間間隔內溫度變化為上升或下降；響應於判定溫度變化為上升，執行所述降速操作以調整所述記憶體儲存裝置的存取速度為所述第三速度；以及響應於判定溫度變化為下降，執行升速操作以調整所述記憶體儲存裝置的存取速度為所述第三速度。
4. 如請求項3所述的記憶體儲存裝置，其中根據所述第一溫度變化速度決定所述第一調整百分比的操作包括：根據所述第一溫度變化速度查詢第一對照表以獲取所述第一調整百分比。
5. 一種記憶體控制電路單元，用於控制一記憶體儲存裝置包括的一可複寫式非揮發性記憶體模組，其中所述記憶體控制電路單元包括：一主機介面，用以耦接至一主機系統；一記憶體介面，用以耦接至所述可複寫式非揮發性記憶體模組；一溫度感測器；以及一記憶體管理電路，耦接至所述主機介面、所述記憶體介面及所述溫度感測器，其中所述記憶體管理電路用以通過所述溫度感測器量測溫度以獲取第一溫度值，並判斷所述第一溫度值是否大於第一門檻值，所述記憶體管理電路更用以響應於判定所述第一溫度值大於所述第一門檻值，執行降速操作以降低所述記憶體儲存裝置的存 取速度為第一速度，所述記憶體管理電路更用以在所述記憶體儲存裝置以所述第一速度執行資料存取時，通過所述溫度感測器量測溫度以獲取第二溫度值，並判斷所述第二溫度值是否小於第二門檻值，所述記憶體管理電路更用以響應於判定所述第二溫度值小於所述第二門檻值，計算判定所述第一溫度值大於所述第一門檻值的時間點與判定所述第二溫度值小於所述第二門檻值的時間點之間的第一溫度變化速度，並根據所述第一溫度變化速度決定第一調整百分比，並且所述記憶體管理電路更用以根據所述第一速度與所述第一調整百分比計算第二速度，並調整所述記憶體儲存裝置的存取速度為所述第二速度，所述記憶體管理電路更用以在所述記憶體儲存裝置以所述第二速度執行資料存取時，每隔預設時間間隔後計算所述預設時間間隔內的第二溫度變化速度，所述記憶體管理電路更用以根據所述第二溫度變化速度決定第二調整百分比，並且所述記憶體管理電路更用以根據所述第二速度與所述第二調整百分比計算第三速度，並調整所述記憶體儲存裝置的存取速度為所述第三速度，其中調整所述記憶體儲存裝置的存取速度為所述第三速度的操作包括：判斷所述預設時間間隔內溫度變化為上升或下降； 響應於判定溫度變化為上升，執行所述降速操作以調整所述記憶體儲存裝置的存取速度為所述第三速度；以及響應於判定溫度變化為下降，執行升速操作以調整所述記憶體儲存裝置的存取速度為所述第三速度。
6. 如請求項5所述的記憶體控制電路單元，其中根據所述第一溫度變化速度決定所述第一調整百分比的操作包括：根據所述第一溫度變化速度查詢第一對照表以獲取所述第一調整百分比。

Images