TWI838128B

TWI838128B - 線路佈局方法及裝置

Info

Publication number: TWI838128B
Application number: TW112105781A
Authority: TW
Inventors: 張太郎
Original assignee: 華碩電腦股份有限公司
Filing date: 2023-02-17
Publication date: 2024-04-01

Abstract

本案揭示一種線路佈局方法及裝置。所述方法適用於對在中央處理器、圖形處理器以及多媒體介面連接器之間的共板線路進行線路佈局。在共板線路上包括設計線路以及訊號調節器。所述方法包括下列步驟：根據中央處理器的第一佈局設計規範以及圖形處理器的第二佈局設計規範，針對多個預定機種進行共板評估；根據共板評估的結果規劃設計線路；根據所規劃的設計線路來選擇適用的訊號調節器；以及整合第一佈局設計規範、第二佈局設計規範以及訊號調節器的第三佈局設計規範，並據以繪製共板線路的佈局線路圖。

Description

線路佈局方法及裝置

本發明是有關於一種針對高畫質多媒體介面（High Definition Multimedia Interface，HDMI）的高速訊號的線路佈局方法及裝置。

高畫質多媒體介面是一種全數位化影像與聲音傳送介面，可以同時傳送高品質的音訊訊號及視訊訊號，亦是當今電腦裝置中最常見的多媒體介面。高畫質多媒體介面所使用的高速訊號依照電腦裝置的機種不同而會來自中央處理器（Central Processing Unit，CPU）或者是圖形處理器（Graphics Processing Unit，GPU）。在對不同的機種採用共板設計（共同印刷電路板（Printed circuit board，PCB）的設計）的情況下，若要同時使用同一個高畫質媒體介面連接器（HDMI connector）輸出高速訊號時，需要搭配多工器進行訊號埠的切換導致發生印刷電路板上的空間不足以及成本增加的問題。

本發明提供一種線路佈局方法，適用於對在中央處理器、圖形處理器以及多媒體介面連接器之間的共板線路進行線路佈局。在共板線路上包括設計線路以及訊號調節器。此線路佈局方法包括下列步驟：根據中央處理器的第一佈局設計規範以及圖形處理器的第二佈局設計規範，針對多個預定機種進行共板評估；根據共板評估的結果規劃設計線路；根據所規劃的設計線路來選擇適用的訊號調節器；以及整合第一佈局設計規範、第二佈局設計規範以及訊號調節器的第三佈局設計規範，並據以繪製出共板線路的佈局線路圖。

本案另提供一種線路佈局裝置，對在中央處理器、圖形處理器以及多媒體介面連接器之間的共板線路進行線路佈局。在共板線路上包括設計線路以及訊號調節器。線路佈局裝置包括儲存裝置以及線路佈局處理器。儲存裝置用以儲存設計規則整理以及線路及佈局設計路徑評估規畫。線路佈局處理器耦接儲存裝置，用以載入設計規則整理以及線路及佈局設計路徑評估規畫以執行：根據中央處理器的第一佈局設計規範以及圖形處理器的第二佈局設計規範，針對多個預定機種進行共板評估；根據共板評估的結果規劃設計線路；根據所規劃的設計線路來選擇適用的訊號調節器；以及整合第一佈局設計規範、第二佈局設計規範以及訊號調節器的第三佈局設計規範，並據以繪製共板線路的佈局線路圖。

基於上述，本案的線路佈局方法及裝置同時考慮中央處理器及圖形處理器的佈局設計規範，選擇適用的訊號調節器與之搭配，以繪製符合共板設計佈局線路圖。如此一來，能夠取代現有設計上的多工器，從而增加電路板上的可用空間以及降低成本。

為讓本案的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

請參照圖1，在本實施例的線路佈局裝置100例如是個人電腦、智慧型手機、個人數位助理（Personal Digital Assistant，PDA）、筆記型電腦、平板電腦或伺服器（server）等電子裝置，其中包括儲存裝置110以及線路佈局處理器120。

儲存裝置110例如是任意型式的固定式或可移動式隨機存取記憶體（Random Access Memory，RAM）、唯讀記憶體（Read-Only Memory，ROM）、快閃記憶體（Flash memory）、硬碟或類似元件或上述元件的組合，而用以儲存可由線路佈局處理器120執行的電腦程式及其所使用之資料。

詳細來說，請參照圖2，儲存裝置110儲存有線路佈局規則的相關資料，包括設計規則整理210以及線路及佈局設計路徑評估規畫220。設計規則整理210包括處理器高速訊號選用及規格確認，高速訊號線設計指引（Design guide）及規則（Rule）整理，定義共版設計規範。佈局設計路徑評估規畫220包括PCB高速訊號通道層面規劃及電子零件位置配置擺放，須符合共版設計指引（Design guide）的規範。

線路佈局處理器120耦接儲存裝置110。線路佈局處理器120例如是中央處理器，或是其他可程式化之一般用途或特殊用途的微處理器（Microprocessor）、數位訊號處理器（Digital Signal Processor，DSP）、可程式化控制器、特殊應用積體電路（Application Specific Integrated Circuit，ASIC）或其他類似元件或上述元件的組合。在本實施例中，線路佈局處理器120可從儲存裝置110載入設計規則整理210以及線路及佈局設計路徑評估規畫220，以執行本發明實施例的線路佈局方法。

本發明實施例的線路佈局方法適用於對在印刷電路板上的中央處理器、圖形處理器以及多媒體介面連接器之間的共板線路進行線路佈局。如圖3所示，在印刷電路板300上，本實施例的共板線路310指的是耦接於中央處理器320、圖形處理器330及高畫質媒體介面連接器340之間的線路。在共板線路310上則包括設計線路350以及訊號調節器360。設計線路350至少包括第一路徑R1以及第二路徑R2。其中，第一路徑R1耦接於中央處理器320及訊號調節器360之間，第二路徑R2耦接於圖形處理器330及訊號調節器360之間。以下即舉實施例說明本發明的線路佈局方法的詳細步驟。在本實施例中，中央處理器320可提供支援HDMI 2.0認證規範的高速訊號S1，圖形處理器330可提供支援HDMI 2.1認證規範的高速訊號S2，但本發明並不以此為限。

請同時參照圖2、圖3及圖4，本實施例的線路佈局方法可適用於圖1的線路佈局裝置100，其步驟分述如下：

首先，在步驟S402中，線路佈局處理器120根據中央處理器320的第一佈局設計規範以及圖形處理器330的第二佈局設計規範，針對多個預定機種進行共板評估。多個預定機種至少包括僅包含中央處理器的機種以及同時具有中央處理器及圖形處理器的機種。具體來說，線路佈局處理器120可根據第一佈局設計規範以及第二佈局設計規範，判斷是否能夠規劃共用於多個預定機種的設計線路350。第一佈局設計規範例如是中央處理器320的製造商針對線路設計所公佈的設計指引（Design guide），第二佈局設計規範例如是圖形處理器330的製造商針對線路設計所公佈的設計指引。第一佈局設計規範以及第二佈局設計規範的所規定的項目（例如規定的線長、阻抗控制等）會被預先儲存於儲存裝置110中。據此，線路佈局處理器120可綜合考慮到第一佈局設計規範以及第二佈局設計規範所規定的項目，整合出同時符合第一佈局設計規範以及第二佈局設計規範的可行的線路設計方案，據以判斷在印刷電路板300上是否能夠規劃共用於多個預定機種的設計線路350。

接著，在步驟S404中，線路佈局處理器120根據共板評估的結果規劃設計線路350。具體來說，若經過共板評估後得到可行的線路設計方案，線路佈局處理器120則可據以規劃設計線路350。另一方面，若經過共板評估後沒有得到可行的線路設計方案，線路佈局處理器120也會整理且列出不可行的原因，以作為後續參考。

接著，在步驟S406中，線路佈局處理器120根據所規劃的設計線路350來選擇適用的訊號調節器360。在本實施例中，訊號調節器360例如可以是訊號放大器（signal amplifier）或訊號重組計時器（Re-timer）。舉例來說，可支援HDMI 2.1認證規範的多個訊號調節器（例如Parade PS8419及Diodes PI3HDX12211等晶片）的規格資料會被預先儲存於儲存裝置110中。線路佈局處理器120根據所規劃的設計線路350從儲存於儲存裝置110中的多個訊號調節器選擇適用的來作為訊號調節器360。

最後，在步驟S408中，線路佈局處理器120整合第一佈局設計規範、第二佈局設計規範以及訊號調節器360的第三佈局設計規範，並據以繪製共板線路310的佈局線路圖。舉例來說，第三佈局設計規範例如是訊號調節器360的製造商針對線路設計所公佈的設計指引，所規定的項目（例如規定的線長、阻抗控制等）會被預先儲存於儲存裝置110中。線路佈局處理器120可例如先整理且列出第一佈局設計規範、第二佈局設計規範以及第三佈局設計規範所規定的前通道（Pre Channel）長度、阻抗控制（Impedance controlled）、後通道（Post Channel）長度、前通道對間（Inter Pair）長度、後通道對間長度、對內（Intra Pair）長度等規格資料，再提出能夠同時符合每個佈局設計規範的整合設計規範。並且，線路佈局處理器120可根據整合設計規範繪製共板線路310的佈局線路圖。

在一實施例中，在經過上述線路佈局方法後，還會對所繪製的佈局線路圖進行排版及優化，並且進行高速訊號S1及S2的模擬以及實際訊號的量測。

詳言之，請同時參照圖2、圖3及圖5，本實施例的線路佈局方法的流程可接續於前述實施例的步驟S408之後進行，並且此方法亦適用於圖1的線路佈局裝置100，其步驟分述如下：

首先，在步驟S502中，線路佈局處理器120透過進行佈局放置（Layout Placement）來對佈局線路圖進行排版。具體來說，線路佈局處理器120可搭配物料清單（Bill of Materials，BOM）來進行佈局放置，以對所繪製的佈局線路圖進行排版及優化。

接著，在步驟S504中，線路佈局處理器120根據佈局線路圖來對中央處理器320以及圖形處理器330所輸出的高速訊號S1及S2（例如Diff TX訊號）進行模擬。具體來說，線路佈局處理器120可根據佈局線路圖來對設計線路350中的第一路徑R1（耦接於中央處理器320及訊號調節器360之間）上的高速訊號、設計線路350中的第二路徑R2（耦接於圖形處理器330及訊號調節器360之間）上以及耦接於訊號調節器360及高畫質媒體介面連接器340之間的第三路徑R3上的高速訊號進行模擬，且產生對應的訊號眼圖（Eye Pattern）。

接著，在步驟S506中，線路佈局處理器120根據高速訊號S1及S2的模擬結果，評估高速訊號S1及S2的訊號品質。具體來說，線路佈局處理器120可根據各個訊號眼圖中眼高眼寬部分（中間空白部分）的區域是否大於規定標準的區域來評估高速訊號S1及S2的訊號品質。在本實施例中，針對第一路徑R1上的高速訊號採用符合HDMI 2.0認證規範的規定標準進行評估，針對第二路徑R2及第三路徑R3上的高速訊號採用符合HDMI 2.1認證規範的規定標準進行評估，但本發明並不以此為限。在眼形部分的區域遠大於規定標準的區域的情況下，表示訊號的品質優良、排板正確，並且餘裕（margin）也夠大，因此評估為可行性高。

接著，在步驟S508中，線路佈局處理器120對根據佈局線路圖所製作的電路板進行訊號量測。舉例來說，線路佈局處理器120可對根據佈局線路圖進行實際打板而製作而成的電路板進行第一路徑R1、第二路徑R2以及第三路徑R3的訊號量測，並且進行功能相容性測試。

最後，在步驟S510中，線路佈局處理器120根據訊號量測的結果，判斷是否通過高畫值多媒體介面認證規範。具體來說，線路佈局處理器120可根據訊號量側的結果，判斷電路板上的第一路徑R1上的高速訊號是否通過HDMI 2.0認證規範，電路板上的第二路徑R2以及第三路徑R3上的高速訊號是否通過HDMI 2.1認證規範。在通過HDMI 2.0及2.1認證規範的情況下，即表示本案的設計線路350設計成功。藉此，可利用設計線路350來取代現有設計上的多工器，從而增加電路板上的可用空間以及降低成本。

綜上所述，本發明的線路佈局方法及裝置同時考慮中央處理器及圖形處理器的佈局設計規範，選擇適用訊號調節器與之搭配，以繪製符合共板設計佈局線路圖。如此一來，能夠取代現有設計上的多工器，從而增加電路板上的可用空間以及降低成本。

100:線路佈局裝置 110:儲存裝置 120:線路佈局處理器 210:設計規則整理 220:線路及佈局設計路徑評估規畫 300:印刷電路板 310:共板線路 320:中央處理器 330:圖形處理器 340:高畫質媒體介面連接器 350:設計線路 360:訊號調節器 R1~R3:第一路徑~第三路徑 S1、S2:高速訊號 S402~S408、S502~S510:步驟

圖1是依照本發明一實施例所繪示之線路佈局裝置的方塊圖。圖2是依照本發明一實施例所繪示之線路佈局規則整理規劃的方塊圖。圖3是依照本發明一實施例所繪示之印刷電路板上高速訊號的線路架構圖。圖4是依照本發明一實施例所繪示之線路佈局方法的流程圖。圖5是依照本發明一實施例所繪示之線路佈局方法的流程圖。

S402~S408:步驟

Claims

一種線路佈局方法，適用於對在一中央處理器、一圖形處理器以及一多媒體介面連接器之間的一共板線路進行線路佈局，在該共板線路上包括一設計線路以及一訊號調節器，該線路佈局方法包括下列步驟：根據一中央處理器的一第一佈局設計規範以及一圖形處理器的一第二佈局設計規範，針對多個預定機種進行一共板評估；根據該共板評估的結果規劃該設計線路；根據所規劃的該設計線路來選擇適用的該訊號調節器；以及整合該第一佈局設計規範、該第二佈局設計規範以及該訊號調節器的一第三佈局設計規範，並據以繪製該共板線路的一佈局線路圖。
如請求項1所述的線路佈局方法，其中在繪製該共板線路的一佈局線路圖的步驟之後，更包括：透過進行一佈局放置來對該佈局線路圖進行排版。
如請求項2所述的線路佈局方法，其中在透過進行該佈局放置來對該佈局線路圖進行排版的步驟之後，更包括：根據該佈局線路圖來對該中央處理器以及該圖形處理器所輸出的多個高速訊號進行模擬；以及根據該些高速訊號的模擬結果，評估該些高速訊號的訊號品質。
如請求項3所述的線路佈局方法，其中在評估該些高速訊號的訊號品質的步驟之後，更包括：對根據該佈局線路圖所製作的一電路板進行一訊號量測；以及根據該訊號量測的結果，判斷是否通過一高畫值多媒體介面認證規範。
如請求項1所述的線路佈局方法，其中根據該中央處理器的該第一佈局設計規範以及該圖形處理器的該第二佈局設計規範，針對該些預定機種進行該共板評估的步驟包括：根據該第一佈局設計規範以及該第二佈局設計規範，判斷是否能夠規劃共用於該些預定機種的該設計線路。
如請求項1所述的線路佈局方法，其中該設計線路包括一第一路徑以及一第二路徑，該第一路徑耦接於該中央處理器及該訊號調節器之間，該第二路徑耦接於該圖形處理器及該訊號調節器之間。
一種線路佈局裝置，對在一中央處理器、一圖形處理器以及一多媒體介面連接器之間的一共板線路進行線路佈局，在該共板線路上包括一設計線路以及一訊號調節器，該線路佈局裝置包括：一儲存裝置，用以儲存一設計規則整理以及一線路及佈局設計路徑評估規畫；以及一線路佈局處理器，耦接該儲存裝置，用以載入該設計規則整理以及該線路及佈局設計路徑評估規畫以執行：根據一中央處理器的一第一佈局設計規範以及一圖形處理器的一第二佈局設計規範，針對多個預定機種進行一共板評估；根據該共板評估的結果規劃該設計線路；根據所規劃的該設計線路來選擇適用的該訊號調節器；以及整合該第一佈局設計規範、該第二佈局設計規範以及該訊號調節器的一第三佈局設計規範，並據以繪製該共板線路的一佈局線路圖。
如請求項7所述的線路佈局裝置，其中該線路佈局處理器透過進行一佈局放置來對該佈局線路圖進行排版。
如請求項8所述的線路佈局裝置，其中該線路佈局處理器根據該佈局線路圖來對該中央處理器以及該圖形處理器所輸出的多個高速訊號進行模擬，且根據該些高速訊號的模擬結果，評估該些高速訊號的訊號品質。
如請求項9所述的線路佈局裝置，其中該線路佈局處理器對根據該佈局線路圖所製作的一電路板進行一訊號量測，且根據該訊號量測的結果，判斷是否通過一高畫值多媒體介面認證規範。
如請求項7所述的線路佈局裝置，其中該線路佈局處理器根據該第一佈局設計規範以及該第二佈局設計規範，判斷是否能夠規劃共用於該些預定機種的該設計線路。
如請求項7所述的線路佈局裝置，其中該設計線路包括一第一路徑以及一第二路徑，該第一路徑耦接於該中央處理器及該訊號調節器之間，該第二路徑耦接於該圖形處理器及該訊號調節器之間。