TW201422078A - 電路佈局方法與裝置 - Google Patents
電路佈局方法與裝置 Download PDFInfo
- Publication number
- TW201422078A TW201422078A TW101144173A TW101144173A TW201422078A TW 201422078 A TW201422078 A TW 201422078A TW 101144173 A TW101144173 A TW 101144173A TW 101144173 A TW101144173 A TW 101144173A TW 201422078 A TW201422078 A TW 201422078A
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit layout
- circuit
- positioning component
- module
- component
- Prior art date
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一種電路佈局方法與裝置,所述電路佈局方法包括下列步驟。首先,在一電路中設置定位元件。接著,設定此電路的電氣約束規則,並將定位元件與高速信號線的交叉點進行關聯。然後,導入此電氣約束規則以及對應於定位元件的定位元件資訊於未完成電路佈局,並調整定位元件於未完成電路佈局中的位置。最後,根據定位元件於未完成電路佈局中調整後的位置,決定高速信號線的交叉點於未完成電路佈局中的位置,並根據高速信號線的交叉點於未完成電路佈局中的位置產生已完成電路佈局。
Description
本發明是有關於一種電路佈局方法,特別是有關於一種藉由定位元件來對電路佈局中高速信號線的交叉點位置進行定位的電路佈局方法與裝置。
電路圖(circuit diagram)對於印刷電路板(printed circuit board)的電路佈局(layout)來說是重要的參考依據。但是,電路圖通常僅提供簡單的元件/線路資訊與各元件/線路之間的連接關係,而電路佈局中實際的線路繞法或線路的交叉點位置則無法由電路圖中獲得。因此,一般來說,在利用電路佈局軟體來根據電路圖產生電路佈局之後,電路佈局人員需要設定額外的規則或手動地對電路佈局中線路的繞法或線路的交叉點位置進行調整,才能使其符合預設的電路特性。
特別是,對於傳輸高速信號(high-speed signal)的印刷電路板來說,電路佈局中各個線路交叉點的位置,通常需要與印刷電路板上的貫孔(through hole)相關聯,且各個線路交叉點的位置可能會直接地影響高速信號傳輸至各個終端(terminal)的時序(timing)。舉例來說,假設因電路佈局人員的經驗不足等原因,導致電路佈局中線路交叉點的位置選擇不適當時,高速信號從線路交叉點往各個
終端傳輸的時序可能會無法同步(synchronization),進而影響印刷電路板整體的性能。
因此,如何減少電路佈局人員花費在選擇電路佈局中各個線路交叉點位置的時間,並達到印刷電路板中各個終端對於高速信號的時序要求,實為本領域研發人員的重要課題之一。
有鑑於此,本發明提出一種電路佈局方法與裝置,可有效地對印刷電路板的電路佈局中高速信號線的交叉點位置進行定位。
本發明的實施例提出一種電路佈局方法,適用於電路佈局裝置,所述方法包括下列步驟。在對高速信號線具有交叉點拓撲結構要求的電路中設置至少一定位元件,其中至少一定位元件分別具有一電路元件屬性和一電路板貫孔屬性。設定電路的電氣約束規則,並將至少一定位元件與多條高速信號線的至少一交叉點進行關聯。導入電氣約束規則以及對應於至少一定位元件的至少一定位元件資訊於一未完成電路佈局。調整至少一定位元件於未完成電路佈局中的位置。根據至少一定位元件於未完成電路佈局中調整後的位置,決定這些條高速信號線的至少一交叉點於未完成電路佈局中的位置,並根據至少一交叉點的位置產生已完成電路佈局。
在本發明的一實施例中,所述在對高速信號線具有交叉點拓撲結構要求的電路中設置至少一定位元件的步驟更包括下列步驟。選取電路中的至少一電路元件,並根據至少一電路元件的元件編號,對至少一定位元件進行命名。
在本發明的一實施例中,所述調整至少一定位元件於未完成電路佈局中的位置的步驟包括下列步驟。根據電氣約束規則以及至少一定位元件資訊,調整至少一定位元件於未完成電路佈局中的位置。
在本發明的一實施例中,所述電路佈局方法更包括下列步驟。從已完成電路佈局中移除至少一定位元件。
在本發明的一實施例中,所述至少一定位元件包括貫孔。
本發明的實施例另提出一種電路佈局裝置,所述裝置包括第一模組、第二模組、第三模組、第四模組以及第五模組。第一模組,用以在對高速信號線具有交叉點拓撲結構要求的電路中設置至少一定位元件,其中至少一定位元件分別具有一電路元件屬性和一電路板貫孔屬性。第二模組耦接至第一模組,用以設定電路的電氣約束規則,並將至少一定位元件與多條高速信號線的至少一交叉點進行關聯。第三模組耦接至第二模組,用以導入電氣約束規則以及對應於至少一定位元件的至少一定位元件資訊於一未完成電路佈局。第四模組耦接至第三模組,用以調整至少一定位元件於未完成電路佈局中的位置。第五模組耦接至第四模組,用以根據至少一定位元件於未完成電路佈局中調
整後的位置,決定些條高速信號線的至少一交叉點於未完成電路佈局中的位置,並根據至少一交叉點的位置產生已完成電路佈局。
在本發明的一實施例中,所述第一模組更用以選取電路中的至少一電路元件,並根據至少一電路元件的元件編號,對至少一定位元件進行命名。
在本發明的一實施例中,所述第四模組根據電氣約束規則以及至少一定位元件資訊,調整至少一定位元件於未完成電路佈局中的位置。
在本發明的一實施例中,所述第五模組更用以從已完成電路佈局中移除至少一定位元件。
基於上述,本發明在對高速信號線具有交叉點拓撲結構要求的電路中設置至少一定位元件之後,設定電路的電氣約束規則,並將至少一定位元件與多條高速信號線的至少一交叉點進行關聯。接著,本發明可導入電氣約束規則以及對應於至少一定位元件的至少一定位元件資訊於一未完成電路佈局,並調整至少一定位元件於未完成電路佈局中的位置。然後,根據至少一定位元件於未完成電路佈局中調整後的位置,決定這些條高速信號線的至少一交叉點於未完成電路佈局中的位置,並且根據至少一交叉點的位置產生已完成電路佈局。
藉此,本發明可透過定位元件對印刷電路板的電路佈局中高速信號線的交叉點的位置進行定位,進而有效地減
少電路佈局人員耗費在選擇或調整印刷電路板的電路佈局中高速信號線的交叉點位置的時間。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
一般來說,在對印刷電路板(Printed Circuit Board,PCB)的電路佈局(layout)中高速信號線(high-speed signal lines)的交叉點(crossing point)位置進行定位時,必須考量到高速信號在傳輸上的時序(timing)特性。特別是,對於高速信號線具有交叉點拓撲(topology)結構要求的電路而言,高速信號在傳輸上的時序特性很容易因不當的佈線而導致信號的時序不同步(non-synchronization)。
舉例來說,圖1為根據本發明的一實施例所繪示的電路圖。請參照圖1,電路圖10中包括終端101~105、高速信號線111~116、電阻121~123。為了達到高速信號從信號線的交叉點位置(例如,交叉點11)發散至終端101~105的時序要求(例如,時序同步要求),以電路圖10來看,終端101~105與交叉點11之間的線路長度皆會相等或趨近於相等。
例如,以圖1來看,假設終端101與交叉點11之間的高速信號線111的長度實際上被設定為長度L1加上長度L2(即,L1+L2),終端102與交叉點11之間的高速信號線112的長度實際上被設定為長度L3加上長度L4(即,
L3+L4),終端103與交叉點11之間的高速信號線113的長度實際上被設定為長度L5加上長度L6(即,L5+L6),終端104與交叉點11之間的高速信號線114與高速信號線115的長度總合實際上被設定為長度L7加上長度L8(即,L7+L8),並且,終端105與交叉點11之間的高速信號線114與高速信號線116的長度總合實際上被設定為長度L7加上長度L9(即,L7+L9),則L1+L2=L3+L4=L5+L6=L7+L8=L7+L9。藉此,高速信號從交叉點11傳輸至終端101~105的時序可達到或趨近於同步。
因此,為使印刷電路板的電路佈局中高速信號線的交叉點位置在電路佈局階段中可以快速且正確地被決定,本發明實施例提出一種電路佈局方法,首先,其可在一電路佈局尚未完成時,預先於此未完成的電路佈局(以下統稱為未完成電路佈局)中設置定位元件,以代表多條高速信號線的交叉點,並將至少一定位元件於高速信號線的至少一交叉點進行一對一的關聯。然後,再調整至少一定位元件於未完成電路佈局中的位置。最後,根據至少一定位元件於未完成電路佈局中的位置,決定高速信號線的至少一交叉點於此未完成電路佈局中的位置,以根據上述決定結果產生已完成的電路佈局(以下統稱為已完成電路佈局)。
藉此,藉由預先設置的定位元件來對高速信號線的交叉點進行定位,可有效地減少以往耗費在決定或調整電路佈局中高速信號線的交叉點的時間。此外,本發明實施例更揭示了可用於體現上述電路佈局方法的電路佈局裝置。
為了使本發明之內容更容易明瞭,以下特舉實施例作為本發明確實能夠據以實施的範例。
圖2為根據本發明的一實施例所繪示的電路佈局裝置的功能方塊圖。請參照圖2,電路佈局裝置20可以是桌上型電腦、筆記型電腦(notebook)或平板電腦(Tablet PC)等可運行任意作業系統(Operating System,OS)的各式電腦設備。在本實施例中,電路佈局裝置20包括第一模組21、第二模組22、第三模組23、第四模組24以及第五模組25,其中第二模組22耦接至第一模組21,第三模組23耦接至第二模組22,第四模組24耦接至第三模組23,並且第五模組25耦接至第四模組24。
圖3為根據本發明的一實施例所繪示的電路佈局方法的流程示意圖。以下將以圖2搭配圖3的方式,來對本實施例的電路佈局裝置20與電路佈局方法進行說明。請參照圖2與圖3,在步驟S302中,第一模組21在對高速信號線具有交叉點拓撲結構要求的電路中,設置至少一定位元件。舉例來說,在本實施例中,第一模組21可以先判斷一電路中是否具有高速信號線的交叉點。然後,當第一模組21判斷此電路中具有一個或多個高速信號線的交叉點時,第一模組21即在此電路中設置與高速信號線的交叉點的數量相同的一個或複數個定位元件。
關於定位元件設置方式,在本實施例中,第一模組21例如是利用串連(series)或串接的方式將定位元件設置於此電路中。或者,第一模組21也可以是利用取代(replace)
的方式,將高速信號線的每一交叉點皆以定位元件取代等,本發明不對定位元件的設置方式進行限制。
特別是,在本實施例中,每一個定位元件皆可具有電路元件屬性(attribute)與電路板貫孔屬性等一般實體元件所具有的屬性或特性。或者,定位元件也可以分別具有電路元件屬性、電路板貫孔屬性等一般實體元件所具有的屬性或特性其中之一。舉例來說,在本實施例中,定位元件例如是電路佈局中常用的貫孔,或者不會對電路佈局整體運作造成太大影響具有上述屬性的各種元件,本發明不對其限制。
另外,在本實施例中,第一模組21還可以選取此電路中的至少一電路元件,並根據至少一電路元件的元件編號/代號/名稱等,對至少一定位元件進行命名。舉例來說,第一模組21可以根據此電路中最靠近或最鄰近一定位元件的電路元件的元件編號/代號/名稱等,來對此定位元件進行命名,例如設定此定位元件的元件編號或名稱等。在本實施例中,電路元件例如是電阻(Resistance)、電容(Capacitance)、電感(Inductance)、各式晶片(chip)或其他實體元件等,本發明不對電路元件的種類進行限制。
舉例來說,圖4為根據本發明的一實施例所繪示的對定位元件進行命名的示意圖。請參照圖4,電路40中包括終端401、終端402、高速信號線411~413以及接地點403。在將定位元件42設置(例如,串接)於電路40中之後,定位元件42被設置於高速信號線411~413的交叉點41
旁,以代表高速信號線的交叉點41。假設電阻43在電路40中顯示及/或使用的元件編號或名稱為「R717」,則最靠近電阻43的定位元件42的元件編號或名稱可以根據「R717」(即,電阻43的元件編號或名稱)而被設定,例如,在「R717」之前加入「V」而形成「VR717」等,以將「VR717」作為定位元件42的元件編號或名稱。
請再次參照圖2與圖3,在步驟S304中,第二模組22設定此電路的電氣約束規則(electrical constraint rule),並將至少一定位元件與多條高速信號線的至少一交叉點進行關聯(association),或者將至少一定位元件與多條高速信號線的至少一交叉點綁定(tie)等。在本實施例中,電氣約束規則可以是適用於各種電路佈局軟體(例如,Allegro)的電氣約束規則,且本發明不對電氣約束規則的種類與實施方式進行限制。
在本實施例中,第二模組22可以例如將定位元件與高速信號線的交叉點進行關聯或綁定的操作定義於電氣約束規則中。或者,第二模組22也可以根據電路佈局人員的設定操作而將每個高速信號線的交叉點的最佳設置位置的設置資訊,設定於此電氣約束規則中,以便後續根據此電氣約束規則來自動地產生相對應的電路佈局。
接續於步驟S304,在步驟S306中,第三模組23可以導入或載入(loading)於步驟S304中設定的電氣約束規則,以及對應於至少一定位元件的至少一定位元件資訊於初步產生的一電路佈局(以下統稱為未完成電路佈局)。
值得一提的是,在此提及的未完成電路佈局僅是根據此電路或此電路的拓樸結構所初步產生的電路佈局,而在線路與元件的設置上並沒有考量到相關的時序等規格需求。此外,定位元件資訊可以包括定位元件的元件編號/代號/名稱以及上述電路元件屬性及/或電路板貫孔屬性等資訊。
接著,在步驟S308中,第四模組24可以調整至少一定位元件於未完成電路佈局中的位置。舉例來說,在本實施例中,第四模組24可以根據一輸入操作及/或自動地調整至少一定位元件於未完成電路佈局中的位置,以使調整後的未完成電路佈局中的定位元件處在適當或正確的位置上,以便在後續的步驟中,可以根據定位元件的位置來決定高速信號線的交叉點的位置。例如,第四模組24可以根據於步驟S306中導入的電氣約束規則以及至少一定位元件資訊,調整至少一定位元件於未完成電路佈局中的位置。
然後,在步驟S310中,第五模組25根據至少一定位元件於未完成電路佈局中調整後的位置,決定這些高速信號線的至少一交叉點於未完成電路佈局中的位置,並根據至少一交叉點的位置自動地產生另一電路佈局(以下統稱為已完成電路佈局)。藉此,電路佈局人員不再需要耗費許多額外的時間在調整電路佈局中高速信號線的交叉點位置,而可由電路佈局裝置20自動地藉由一個或多個定位元件來對高速信號線的交叉點進行定位,並產生正確的電路佈局。或者,電路佈局人員也可藉由定位元件來得知高速
信號線的交叉點正確的設置位置,而可快速地完成電路佈局作業。
更具體地來看,當電路佈局人員使用電路佈局軟體(例如,Allegro)來進行印刷電路板的電路佈局操作時,電路佈局軟體可根據上述電氣約束規則來自動地執行相關的電路佈局。因此,在本實施例中,已完成電路佈局中各個元件/線路的詳細資訊與參數可以是在步驟S304中由電路佈局人員手動設定於上述電氣約束規則中,或者由電腦系統根據電路拓樸或電路圖自動地計算並設定於上述電氣約束規則中。
特別是,由於上述定位元件是屬於「實體」元件(即,類似於電阻或晶片等元件),且具有上述電路元件屬性與電路板貫孔屬性等一般實體元件所具有的屬性或特性。因此上述定位元件的相關參數(例如,數量參數與位置參數等)可以很明確地被定義於此電氣約束規則中。稍後,當此電氣約束規則被導入或載入之後,飛線(Ratsnests)等線路就可以從上述定位元件發散出去,而可協助完成上述已完成電路佈局。
圖5為根據本發明的一實施例所繪示的電路佈局的示意圖。請參照圖5,在電路佈局50中,高速信號線511~514的交叉位置為交叉點51,且交叉點51的位置就是根據定位元件(例如,貫孔)所在的位置而定的。也就是說,只要正確地決定並調整對應於交叉點51的定位元件在電路
佈局50中的位置,且不再將其任意移動或刪除,本發明可有效地維持電路佈局50整體架構與信號時序的正確性。
總而言之,以往電路佈局人員必須逐步地調整「虛擬的」或「懸浮於電路佈局上的」高速信號線的交叉點的位置,以使其可正確運作或達到高速信號的的時序要求,不僅費時又費工。而在本發明的實施例中,由於定位元件已預先被設置或綁定於高速信號線的交叉點,因此第五模組25可以很容易地根據「實體的」或「固定於電路佈局上的」定位元件,來決定此定位元件所對應的高速信號線的交叉點位置,並快速地完成正確的電路佈局。
另一方面,為了避免在圖3的步驟S302中由第一模組21所設置的定位元件會對已完成電路佈局造成影響,在本發明一實施例中,第五模組25也可以選擇性地從已完成電路佈局中移除定位元件。
舉例來說,假設第一模組21所加入的定位元件為貫孔,其實質上並不會對已完成電路佈局造成不良影響,故第五模組25移除或不移除此定位元件皆可。但是,在另一例中,假設第一模組21所加入的定位元件為非貫孔的其他實體元件(例如,電阻或其他晶片等元件),則此被加入的實體元件可能對已完成電路佈局造成不必要的影響,因此,在產生出已完成電路佈局之後,第五模組25可以從已完成電路佈局中移除此實體元件。
值得一提的是,第一模組21、第二模組22、第三模組23、第四模組24以及第五模組25例如是以邏輯電路元件
組成的硬體裝置,而可分別執行上述之功能。另外,這些模組也可以是儲存在電路佈局裝置20之記憶體(memory)中的韌體(firmware)程式或軟體模組,其可載入電路佈局裝置20的處理器,而分別執行上述功能。舉例來說,上述處理器可以是中央處理器(central processing unit,CPU),而上述記憶體則例如是各種非揮發性記憶體或其組合,例如唯讀記憶體(read-only memory,ROM)及/或快閃記憶體(flash memory),其中唯讀記憶體例如是可規化唯讀記憶體(programmable read-only memory,PROM)、電可改寫唯讀記憶體(electrically alterable read only memory,EAROM)、可擦可規化唯讀記憶體(erasable programmable read only memory,EPROM)及/或電可擦可規化唯讀記憶體(electrically erasable programmable read only memory,EEPROM)等。
綜上所述,本發明實施例的電路佈局方法與裝置,其可在對高速信號線具有交叉點拓撲結構要求的電路中設置定位元件(設置數量依高速信號線的交叉點的數量而定)之後,設定此電路的電氣約束規則,並將定位元件與高速信號線的交叉點進行關聯或綁定。接著,本發明可導入此電氣約束規則以及對應於定位元件的定位元件資訊於未完成電路佈局,並且調整定位元件於未完成電路佈局中的位置,以根據定位元件於此電路佈局中的位置,來決定高速信號線的交叉點於此電路佈局中的位置,並據以產生已完成電路佈局。
藉此,透過定位元件的設置,本發明實施例的電路佈局方法與裝置可對印刷電路板的電路佈局中高速信號線的交叉點的位置進行定位,進而有效地減少電路佈局人員耗費在選擇或調整印刷電路板的電路佈局中高速信號線的交叉點位置的時間。另外,於加入定位元件之後,本發明實施例的電路佈局方法與裝置還可將其移除,以避免其對原始的電路佈局造成影響。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、40‧‧‧電路
101~105、401、402‧‧‧終端
111~116、411~413、511~514‧‧‧高速信號線
121~123、43‧‧‧電阻
11、41、51‧‧‧交叉點
20‧‧‧電路佈局裝置
21‧‧‧第一模組
22‧‧‧第二模組
23‧‧‧第三模組
24‧‧‧第四模組
25‧‧‧第五模組
403‧‧‧接地點
42‧‧‧定位元件
50‧‧‧電路佈局
S302、S304、S306、S308、S310‧‧‧本發明一實施例的電路佈局方法各步驟
圖1為根據本發明的一實施例所繪示的電路圖。
圖2為根據本發明的一實施例所繪示的電路佈局裝置的功能方塊圖。
圖3為根據本發明的一實施例所繪示的電路佈局方法的流程示意圖。
圖4為根據本發明的一實施例所繪示的對定位元件進行命名的示意圖。
圖5為根據本發明的一實施例所繪示的電路佈局的示意圖。
S302、S304、S306、S308、S310‧‧‧電路佈局方法各步驟
Claims (10)
- 一種電路佈局方法,適用於一電路佈局裝置,包括:在對高速信號線具有交叉點拓撲結構要求的電路中設置至少一定位元件,其中該至少一定位元件分別具有一電路元件屬性和一電路板貫孔屬性;設定該電路的電氣約束規則,並將該至少一定位元件與多條高速信號線的至少一交叉點進行關聯;導入該電氣約束規則以及對應於該至少一定位元件的至少一定位元件資訊於一未完成電路佈局;調整該至少一定位元件於該未完成電路佈局中的位置;根據該至少一定位元件於該未完成電路佈局中調整後的位置,決定該些條高速信號線的該至少一交叉點於該未完成電路佈局中的位置,並根據該至少一交叉點的位置產生已完成電路佈局。
- 如申請專利範圍第1項所述之電路佈局方法,其中在對高速信號線具有交叉點拓撲結構要求的電路中設置該至少一定位元件的步驟包括:選取該電路中的至少一電路元件;以及根據該至少一電路元件的元件編號,對該至少一定位元件進行命名。
- 如申請專利範圍第1項所述之電路佈局方法,其中調整該至少一定位元件於該未完成電路佈局中的位置的步驟包括: 根據該電氣約束規則以及該至少一定位元件資訊,調整該至少一定位元件於該未完成電路佈局中的位置。
- 如申請專利範圍第1項所述之電路佈局方法,更包括:從該已完成電路佈局中移除該至少一定位元件。
- 如申請專利範圍第1項所述之電路佈局方法,其中該至少一定位元件包括貫孔。
- 一種電路佈局裝置,包括:一第一模組,用以在對高速信號線具有交叉點拓撲結構要求的電路中設置至少一定位元件,其中該至少一定位元件分別具有一電路元件屬性和一電路板貫孔屬性;一第二模組,耦接該第一模組,用以設定該電路的電氣約束規則,並將該至少一定位元件與多條高速信號線的至少一交叉點進行關聯;一第三模組,耦接該第二模組,用以導入該電氣約束規則以及對應於該至少一定位元件的至少一定位元件資訊於一未完成電路佈局;一第四模組,耦接該第三模組,用以調整該至少一定位元件於該未完成電路佈局中的位置;一第五模組,耦接該第四模組,用以根據該至少一定位元件於該未完成電路佈局中調整後的位置,決定該些條高速信號線的該至少一交叉點於該未完成電路佈局中的位置,並根據該至少一交叉點的位置產生已完成電路佈局。
- 如申請專利範圍第6項所述之電路佈局裝置,其中該第一模組更用以選取該電路中的至少一電路元件;以及根據該至少一電路元件的元件編號,對該至少一定位元件進行命名。
- 如申請專利範圍第6項所述之電路佈局裝置,其中該第四模組根據該電氣約束規則以及該至少一定位元件資訊,調整該至少一定位元件於該未完成電路佈局中的位置。
- 如申請專利範圍第6項所述之電路佈局裝置,其中該第五模組更用以從該已完成電路佈局中移除該至少一定位元件。
- 如申請專利範圍第6項所述之電路佈局裝置,其中該至少一定位元件包括貫孔。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101144173A TWI459874B (zh) | 2012-11-26 | 2012-11-26 | 電路佈局方法與裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101144173A TWI459874B (zh) | 2012-11-26 | 2012-11-26 | 電路佈局方法與裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201422078A true TW201422078A (zh) | 2014-06-01 |
TWI459874B TWI459874B (zh) | 2014-11-01 |
Family
ID=51393642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101144173A TWI459874B (zh) | 2012-11-26 | 2012-11-26 | 電路佈局方法與裝置 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI459874B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI566114B (zh) * | 2015-12-03 | 2017-01-11 | 英業達股份有限公司 | 印刷電路板佈局方法及系統 |
US9721053B2 (en) | 2015-11-26 | 2017-08-01 | Inventec (Pudong) Technology Corporation | Method and system for printed circuit board layout |
CN111143953A (zh) * | 2019-11-30 | 2020-05-12 | 浙江华云信息科技有限公司 | 一种基于交叉点算法和模拟退火算法的线路布局方法 |
-
2012
- 2012-11-26 TW TW101144173A patent/TWI459874B/zh not_active IP Right Cessation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9721053B2 (en) | 2015-11-26 | 2017-08-01 | Inventec (Pudong) Technology Corporation | Method and system for printed circuit board layout |
TWI566114B (zh) * | 2015-12-03 | 2017-01-11 | 英業達股份有限公司 | 印刷電路板佈局方法及系統 |
CN111143953A (zh) * | 2019-11-30 | 2020-05-12 | 浙江华云信息科技有限公司 | 一种基于交叉点算法和模拟退火算法的线路布局方法 |
CN111143953B (zh) * | 2019-11-30 | 2024-06-07 | 浙江华云信息科技有限公司 | 一种基于交叉点算法和模拟退火算法的线路布局方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI459874B (zh) | 2014-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103345885B (zh) | 箱体走线配置方法及装置和拼接式显示屏的配置方法 | |
US8402423B2 (en) | System and method for verifying PCB layout | |
US20190042684A1 (en) | Schematic Driven Analog Circuit Layout Automation | |
US8560294B1 (en) | Method and apparatus for an automated input/output buffer information specification model generator | |
CN109858092B (zh) | Pcb元件布局的方法、装置、计算机设备及存储介质 | |
TWI459874B (zh) | 電路佈局方法與裝置 | |
CN110222381B (zh) | 用于pcb装配的动态安装指引文件生成方法、系统、介质及终端 | |
CN102855337A (zh) | 自动化布线检查系统及方法 | |
CN115329713B (zh) | 一种布局模块、生成布线文件以及布线的方法、装置 | |
CN114818593A (zh) | 仿真方法、装置、电源线拓扑网络、测试电路及存储介质 | |
JP4136495B2 (ja) | 方向性結合器を含む回路の設計支援装置、その設計支援プログラム、及び回路の設計方法 | |
CN109214023B (zh) | 一种工艺设计工具包的测试方法及装置 | |
CN112235949A (zh) | 一种印刷电路板设计中差分过孔的挖洞方法、装置及设备 | |
CN103823912B (zh) | 电路布局方法与装置 | |
US20140310674A1 (en) | System and method for checking signal transmission line | |
JP2010257459A (ja) | プリント回路基板の設計仕様をシミュレーションするシステム及びその方法 | |
TWI528200B (zh) | 電路佈局調整方法 | |
WO2020000949A1 (zh) | 一种pcie链路的驱动系统及驱动调试系统 | |
CN108829574B (zh) | 测试数据铺设方法、测试服务器及计算机可读存储介质 | |
US8918749B2 (en) | Integrated circuit schematics having imbedded scaling information for generating a design instance | |
CN106802970B (zh) | 印刷电路板布局方法及系统 | |
US8255866B2 (en) | Computing device and method for checking distances between transmission lines and anti-pads arranged on printed circuit board | |
US20130254729A1 (en) | Device and method for checking signal transmission lines of pcb layout files | |
JP2004013821A (ja) | 半導体集積回路設計方法および設計装置 | |
CN102955868A (zh) | 布线检查系统及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |