TWI566114B - 印刷電路板佈局方法及系統 - Google Patents
印刷電路板佈局方法及系統 Download PDFInfo
- Publication number
- TWI566114B TWI566114B TW104140549A TW104140549A TWI566114B TW I566114 B TWI566114 B TW I566114B TW 104140549 A TW104140549 A TW 104140549A TW 104140549 A TW104140549 A TW 104140549A TW I566114 B TWI566114 B TW I566114B
- Authority
- TW
- Taiwan
- Prior art keywords
- node data
- circuit board
- printed circuit
- virtual
- physical
- Prior art date
Links
Description
本發明是關於一種印刷電路板佈局技術,特別是關於一種印刷電路板中,對於動態存取記憶體(Dynamic Random-Access Memory ,DRAM)與中央處理單元(Central Processing Unit,CPU)之間訊號的虛擬節點的佈局方法及系統。
在印刷電路板(Printed Circuit Board,PCB)訊號線設計中,零件間的訊號線包含多條分支線,且各個分支線的長度及對稱性需滿足一定的要求。
目前的電路板佈局軟體僅能計算零件接點至零件接點(PIN to PIN)的長度,若是零件至零件間出現訊號節點,例如穿孔(via)或是T點(訊號設計連接的方式如字母T),則佈局工程師必須以人工的方式將軟體提供的虛擬節點放置於訊號節點上,以供電路板佈局軟體計算訊號節點至零件接點的長度。
隨著印刷電路板設計複雜度的增加,人工配置虛擬節點的方式不僅容易因人為疏失而產生品質不良的問題,且缺乏效率。有鑑於此,如何設計一種自動配置虛擬節點的印刷電路板佈局方法,是相關技術人員亟需解決的一項課題。
本揭示內容之一態樣是在提供一種印刷電路板虛擬節點的佈局方法,包含以下步驟:取得該印刷電路板的一實體節點資料,其中該實體節點資料包含複數個實體節點於該印刷電路板的複數個實體節點資料結構與複數個實體節點座標;取得該印刷電路板的一虛擬節點資料,其中該虛擬節點資料包含複數個虛擬節點於該印刷電路板的複數個虛擬節點資料結構;根據該實體節點資料與該虛擬節點資料判斷該些實體節點與該些虛擬節點的對應關係;以及根據對應關係放置該些虛擬節點於該些實體節點座標。
依據本揭示內容之一實施例,取得該實體節點資料的步驟包含:取得該印刷電路板上複數個零件的複數個連接節點至連接節點(PIN to PIN)路徑資訊;以及根據該些連接節點至連接節點路徑資訊產生該些實體節點資料結構。
依據本揭示內容之一實施例,取得該虛擬節點資料的步驟包含:取得該印刷電路板上複數個訊號線路徑資訊;以及根據該些訊號線路徑資訊以產生該虛擬節點資料結構。
依據本揭示內容之一實施例,其中根據該實體節點資料與該虛擬節點資料判斷該些實體節點與該些虛擬節點的對應關係的步驟包含:比對該些實體節點資料結構與該些虛擬節點資料結構。
依據本揭示內容之一實施例,其中該些實體節點是穿孔(via)。
本揭示內容之另一態樣是在提供一種印刷電路板佈局系統,包含一處理單元以及一記憶單元。記憶單元用以儲存該實體節點資料以及虛擬節點資料。處理單元電性耦接記憶單元,並用以執行以下步驟:取得該印刷電路板的一實體節點資料,其中該實體節點資料包含複數個實體節點於該印刷電路板的複數個實體節點資料結構與複數個實體節點座標;取得該印刷電路板的一虛擬節點資料,其中該虛擬節點資料包含複數個虛擬節點於該印刷電路板的複數個虛擬節點資料結構;根據該實體節點資料與該虛擬節點資料判斷該些實體節點與該些虛擬節點的對應關係;以及根據對應關係放置該些虛擬節點於該些實體節點座標。
藉由本揭示內容所揭露之技術,虛擬節點的座標位置可自動並且準確地對應至印刷電路板的實體節點。如此一來,不僅可縮短印刷電路板佈局的設計時間,亦可降低人為疏失的可能。
以下將以實施方式對上述之說明作詳細的描述,並對本發明之技術方案提供進一步的解釋。
為了使本揭示內容之敘述更加詳盡與完備,可參照附圖及以下所述之各種實施例。但所提供之實施例並非用以限制本發明所涵蓋的範圍;步驟的描述亦非用以限制其執行之順序,任何由重新組合,所產生具有均等功效的裝置,皆為本發明所涵蓋的範圍。
於實施方式與申請專利範圍中,除非內文中對於冠詞有所特別限定,否則「一」與「該」可泛指單一個或複數個。將進一步理解的是,本文中所使用之「包含」、「包括」、「具有」及相似詞彙,指明其所記載的特徵、區域、整數、步驟、操作、元件與/或組件,但不排除其所述或額外的其一個或多個其它特徵、區域、整數、步驟、操作、元件、組件,與/或其中之群組。
另外,關於本文中所使用之「耦接」及「連接」,均可指二或多個元件相互直接作實體接觸或電性接觸,或是相互間接作實體接觸或電性接觸,而「耦接」還可指二或多個元件相互操作或動作。
請參照第1圖。第1圖係說明本揭示內容一實施例之印刷電路板佈局系統100示意圖。印刷電路板佈局系統100包含處理單元110與記憶單元120。記憶單元120用以儲存印刷電路板(Printed Circuit Board,PCB)的實體節點資料與虛擬節點資料。
上述實體節點表示印刷電路板上位於不同層的導線所連接的位置。舉例而言,實體節點可以是印刷電路板上的穿孔(via),其連接不同層的導線以符合印刷電路板上各種零件佈局需求。實體節點資料包含複數個實體節點於印刷電路板的複數個實體節點資料結構與複數個實體節點座標,例如零件U1依序經由實體節點V1、V2連接至零件U2的關係可表示但不限定為「U1←V1-V2→U2」,但本揭示內容不以此為限。
另外,使用者經由程式模擬得出零件之間的訊號控制資訊可進一步產生零件之間的控制關係。依據設計需求,當零件U1以同一連接點(pin)連接至零件U2與U3時,其連接路徑上的分岔點即為上述虛擬節點。虛擬節點資料包含複數個虛擬節點於印刷電路板的虛擬節點資料結構,例如零件U1依序經由虛擬節點T1、T2連接至零件U2的關係可表示為「U1←T1-T2→U2」,但本揭示內容不以此為限。
請同時參考第1圖與第2圖。第2圖係說明本揭示內容一實施例之印刷電路板佈局方法200流程圖。印刷電路板佈局方法200具有多個步驟S202~S208,其可應用於如第1圖所述的印刷電路板佈局系統100。然熟習本案之技藝者應瞭解到,在上述實施例中所提及的步驟,除特別敘明其順序者外,均可依實際需要調整其前後順序,甚至可同時或部分同時執行。具體實作方式如前揭示,此處不再重複敘述之。
處理單元110電性耦接記憶單元120,並用以執行以下步驟。步驟S202,取得印刷電路板的實體節點資料。
舉例而言,請參考第3A圖。第3A圖係說明本揭示內容一實施例之實體節點資料示意圖。如第3A圖所示,零件U1分別電性耦接至零件U2~U5的路徑分別表示為連接節點至連接節點路徑P11~P14。處理單元110可取得印刷電路板上所有零件的連接節點至連接節點(PIN to PIN)的路徑資訊,例如零件U1與零件U2的連接節點至連接節點路徑P11資訊表示為「U1←→U2」。接著,處理單元110根據印刷電路板上所有零件的連接節點至連接節點路徑P11~P14的資訊產生實體節點資料結構。具體而言,處理單元110可將「U1←→U2」的連接節點至連接節點路徑P11分解為零件U1至實體節點V1,實體節點V1至實體節點V2,以及實體節點V2至零件U2的路徑,例如表示為「U1←→V1+V1←→V2+V2←→U2」。處理單元110進一步依據「U1←→V1+V1←→V2+V2←→U2」而產生連接節點至連接節點路徑P11的實體節點資料結構,例如表示為「U1←V1-V2→U2」。因此,處理單元110可根據連接節點至連接節點路徑P11~P14的資訊分別產生實體節點資料結構,如表一所示。
<TABLE border="1" borderColor="#000000" width="_0001"><TBODY><tr><td> 連接節點至連接節點路徑 </td><td> 實體節點資料結構 </td></tr><tr><td> P11 (U1←→U2) </td><td> U1←V1-V2→U2 </td></tr><tr><td> P12 (U1←→U3) </td><td> U1←V1-V2→U3 </td></tr><tr><td> P13 (U1←→U4) </td><td> U1←V1-V3→U4 </td></tr><tr><td> P14 (U1←→U5) </td><td> U1←V1-V3→U5 </td></tr></TBODY></TABLE>表一 連接節點至連接節點路徑與實體節點資料結構
步驟S204,取得印刷電路板的虛擬節點資料。
舉例而言,請參考第3B圖、第3C圖。第3B圖係說明本揭示內容一實施例之訊號線路徑示意圖。第3C圖係說明本揭示內容一實施例之虛擬節點資料示意圖。如第3B圖所示,零件U1與零件U2~U5的訊號線路徑分別透過零件U1至虛擬節點T1~T3的訊號線路徑L1~L7表示。處理單元110可取得印刷電路板上所有零件的訊號線路徑L1~L7的資訊,例如零件U1與虛擬節點T1的訊號線路徑L1資訊表示為「U1←→T1」。接著,處理單元110根據印刷電路板上所有零件的訊號線路徑資訊產生虛擬節點資料結構。具體而言,處理單元110可組合零件U1至虛擬節點T1(U1←→T1)的訊號線路徑L1,虛擬節點T1至虛擬節點T2(T1←→T2)的訊號線路徑L6,與虛擬節點T2至零件U2(T2←→U2)的訊號線路徑L2,以產生零件U1與零件U2之間的訊號線路徑P21的虛擬節點資料結構,例如表示為「U1←T1-T2→U2」。因此,處理單元110可根據訊號線路徑L1~L7的資訊與零件U1~U5的資料結構分別產生零件U1~U5之間的訊號線路徑P21~P24與虛擬節點資料結構,如表二與第3C圖所示。
<TABLE border="1" borderColor="#000000" width="_0002"><TBODY><tr><td> 訊號線路徑 </td><td> 虛擬節點資料結構 </td></tr><tr><td> P21 (L1+L6+L2) </td><td> U1←T1-T2→U2 </td></tr><tr><td> P22 (L1+L6+L3) </td><td> U1←T1-T2→U3 </td></tr><tr><td> P23 (L1+L7+L4) </td><td> U1←T1-T3→U4 </td></tr><tr><td> P24 (L1+L7+L5) </td><td> U1←T1-T3→U5 </td></tr></TBODY></TABLE>表二 訊號線路徑與虛擬節點資料結構
於步驟S206,根據實體節點資料與虛擬節點資料判斷實體節點與虛擬節點的對應關係。 具體而言,處理單元110比對實體節點資料結構與虛擬節點資料結構。舉例而言,處理單元110依據連接節點至連接節點路徑P11的實體節點資料結構「U1←V1-V2→U2」依序比對表二的虛擬節點資料結構,並判斷虛擬節點資料結構「U1←T1-T2→U2」對應於實體節點資料結構「U1←V1-V2→U2」。類似地,處理單元110依據連接節點至連接節點路徑P12的實體節點資料結構「U1←V1-V2→U3」依序比對表二的虛擬節點資料結構,並判斷虛擬節點資料結構「U1←T1-T2→U3」對應於實體節點資料結構「U1←V1-V2→U3」。如上述,處理單元110依序比對實體節點資料結構與虛擬節點資料結構以產生表三的對應關係。因此,處理單元110可判斷出實體節點與虛擬節點的對應關係為虛擬節點T1對應實體節點V1,虛擬節點T2對應實體節點V2,以及虛擬節點T3對應實體節點V3。
<TABLE border="1" borderColor="#000000" width="_0003"><TBODY><tr><td> 實體節點資料結構 </td><td> 虛擬節點資料結構 </td></tr><tr><td> U1←V1-V2→U2 </td><td> U1←T1-T2→U2 </td></tr><tr><td> U1←V1-V2→U3 </td><td> U1←T1-T2→U3 </td></tr><tr><td> U1←V1-V3→U4 </td><td> U1←T1-T3→U4 </td></tr><tr><td> U1←V1-V3→U5 </td><td> U1←T1-T3→U5 </td></tr></TBODY></TABLE>表三 實體節點資料結構與虛擬節點資料結構
於步驟S208,根據對應關係放置虛擬節點於實體節點座標。具體而言,處理單元110依據實體節點V1~V3與虛擬節點T1~T3的對應關係與記憶單元120內的實體節點V1~V3座標,將虛擬節點T1~T3放置於對應的實體節點V1~V3座標上。
如此一來,無須人工協助,處理單元110即可將虛擬節點T1~T3自動且準確地放置於對應的實體節點V1~V3座標位置上。
實作上,處理單元110可以是獨立的微處理器(Microcontroller)或中央處理單元(Central Processing Unit,CPU)。記憶單元120可以是硬碟(Hard Disk)、光碟(Optical Disc)、或快閃記憶體(Flash Memory)。
綜上所述,本揭示內容得以經由上述實施例,虛擬節點的座標位置可自動並且準確地對應至印刷電路板的實體節點。如此一來,不僅可縮短印刷電路板佈局的設計時間,亦可降低人為疏失的可能。
雖然本揭示內容已以實施方式揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本揭示內容之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視申請專利範圍所界定者為準。
為讓本揭示內容之上述和其他目的、特徵、優點與實施例能更明顯易懂,所附符號之說明如下:
100‧‧‧印刷電路板佈局系統
110‧‧‧處理單元
120‧‧‧記憶單元
200‧‧‧印刷電路板佈局方法
S202~S208‧‧‧步驟
U1~U5‧‧‧零件
V1~V3‧‧‧實體節點
P11~P14‧‧‧連接節點至連接節點路徑
T1~T3‧‧‧虛擬節點
L1~L7、P21~P24‧‧‧訊號線路徑
100‧‧‧印刷電路板佈局系統
110‧‧‧處理單元
120‧‧‧記憶單元
200‧‧‧印刷電路板佈局方法
S202~S208‧‧‧步驟
U1~U5‧‧‧零件
V1~V3‧‧‧實體節點
P11~P14‧‧‧連接節點至連接節點路徑
T1~T3‧‧‧虛擬節點
L1~L7、P21~P24‧‧‧訊號線路徑
為了讓本發明之上述和其他目的、特徵、優點與實施例更明顯易懂,所附圖示之說明如下: 第1圖係說明本揭示內容一實施例之印刷電路板佈局系統示意圖; 第2圖係說明本揭示內容一實施例之印刷電路板佈局方法流程圖; 第3A圖係說明本揭示內容一實施例之實體節點資料示意圖; 第3B圖係說明本揭示內容一實施例之訊號線路徑示意圖;以及 第3C圖係說明本揭示內容一實施例之虛擬節點資料示意圖。
100‧‧‧印刷電路板佈局系統
110‧‧‧處理單元
120‧‧‧記憶單元
Claims (8)
- 一種印刷電路板佈局方法,包含:取得一印刷電路板的一實體節點資料,其中該實體節點資料包含複數個實體節點於該印刷電路板的複數個實體節點資料結構與複數個實體節點座標;取得該印刷電路板的一虛擬節點資料,其中該虛擬節點資料包含複數個虛擬節點於該印刷電路板的複數個虛擬節點資料結構;其中取得該虛擬節點資料的步驟包含:取得該印刷電路板上複數個訊號線路徑資訊;以及根據該些訊號線路徑資訊以產生該些虛擬節點資料結構;根據該實體節點資料與該虛擬節點資料判斷該些實體節點與該些虛擬節點的一對應關係;以及根據該對應關係放置該些虛擬節點於該些實體節點座標。
- 如請求項1所述的印刷電路板佈局方法,其中取得該實體節點資料的步驟包含:取得該印刷電路板上複數個零件的複數個連接節點至連接節點(PIN to PIN)路徑資訊;以及根據該些連接節點至連接節點路徑資訊產生該些實體節點資料結構。
- 如請求項1所述的印刷電路板佈局方法,其中根據該實體節點資料與該虛擬節點資料判斷該些實體節點與該些虛擬節點的對應關係的步驟包含:比對該些實體節點資料結構與該些虛擬節點資料結構。
- 如請求項1所述的印刷電路板佈局方法,其中該些實體節點是穿孔(via)。
- 一種印刷電路板佈局系統,包含:一記憶單元,用以儲存該印刷電路板的一實體節點資料與一虛擬節點資料;以及一處理單元,電性耦接該記憶單元並用以執行以下步驟:取得一印刷電路板的該實體節點資料,其中該實體節點資料包含複數個實體節點於該印刷電路板的複數個實體節點資料結構與複數個實體節點座標;取得該印刷電路板的該虛擬節點資料,其中該虛擬節點資料包含複數個虛擬節點於該印刷電路板的複數個虛擬節點資料結構;其中取得該虛擬節點資料的步驟包含:取得該印刷電路板上複數個訊號線路徑資訊;以及根據該些訊號線路徑資訊以產生該些虛擬節 點資料結構;根據該實體節點資料與該虛擬節點資料判斷該些實體節點與該些虛擬節點的一對應關係;以及根據該對應關係放置該些虛擬節點於該些實體節點座標。
- 如請求項5所述的印刷電路板佈局系統,其中取得該實體節點資料的步驟包含:取得該印刷電路板上複數個零件的複數個連接節點至連接節點路徑資訊;以及根據該些連接節點至連接節點路徑資訊產生該些實體節點資料結構。
- 如請求項5所述的印刷電路板佈局系統,其中根據該實體節點資料與該虛擬節點資料判斷該些實體節點與該些虛擬節點的對應關係的步驟包含:比對該些實體節點資料結構與該些虛擬節點資料結構。
- 如請求項5所述的印刷電路板佈局系統,其中該些實體節點是穿孔。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104140549A TWI566114B (zh) | 2015-12-03 | 2015-12-03 | 印刷電路板佈局方法及系統 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104140549A TWI566114B (zh) | 2015-12-03 | 2015-12-03 | 印刷電路板佈局方法及系統 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI566114B true TWI566114B (zh) | 2017-01-11 |
TW201721476A TW201721476A (zh) | 2017-06-16 |
Family
ID=58408097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104140549A TWI566114B (zh) | 2015-12-03 | 2015-12-03 | 印刷電路板佈局方法及系統 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI566114B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5838581A (en) * | 1995-09-29 | 1998-11-17 | Nec Corporation | Layout system for logic circuit |
CN1610485A (zh) * | 2003-10-24 | 2005-04-27 | 明基电通股份有限公司 | 印刷电路板布局图出图前的测试点的检查方法 |
CN1858750A (zh) * | 2005-11-08 | 2006-11-08 | 华为技术有限公司 | 印刷电路板的过孔和焊盘间导线长度控制的方法 |
US20080010625A1 (en) * | 2005-06-23 | 2008-01-10 | Bittner Adam M | Auto connection assignment system and method |
TW201422078A (zh) * | 2012-11-26 | 2014-06-01 | Inventec Corp | 電路佈局方法與裝置 |
-
2015
- 2015-12-03 TW TW104140549A patent/TWI566114B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5838581A (en) * | 1995-09-29 | 1998-11-17 | Nec Corporation | Layout system for logic circuit |
CN1610485A (zh) * | 2003-10-24 | 2005-04-27 | 明基电通股份有限公司 | 印刷电路板布局图出图前的测试点的检查方法 |
US20080010625A1 (en) * | 2005-06-23 | 2008-01-10 | Bittner Adam M | Auto connection assignment system and method |
CN1858750A (zh) * | 2005-11-08 | 2006-11-08 | 华为技术有限公司 | 印刷电路板的过孔和焊盘间导线长度控制的方法 |
TW201422078A (zh) * | 2012-11-26 | 2014-06-01 | Inventec Corp | 電路佈局方法與裝置 |
Also Published As
Publication number | Publication date |
---|---|
TW201721476A (zh) | 2017-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017215957A5 (zh) | ||
TW201729132A (zh) | 設計具有佈局前電阻電容資訊的積體電路的系統、方法以及相關電腦可讀媒體 | |
WO2017088540A1 (zh) | 一种基于元器件管脚连接关系进行网表比较的方法 | |
CN109492310B (zh) | 一种线路检查的方法及检查装置 | |
JP2006344033A (ja) | コンピュータ支援設計プログラム及びそのシステム | |
US8898606B1 (en) | Layout pattern correction for integrated circuits | |
KR102320823B1 (ko) | 집적 회로 및 그것의 레이아웃을 설계하는 방법 | |
TWI566114B (zh) | 印刷電路板佈局方法及系統 | |
WO2015196578A1 (zh) | 一种实现管脚复用的方法及装置 | |
CN106802970B (zh) | 印刷电路板布局方法及系统 | |
JP6433159B2 (ja) | 情報処理装置、方法及びプログラム | |
CN109492297B (zh) | 一种电力系统的电缆工程量统计方法、装置及系统 | |
US8839182B2 (en) | System and method for checking signal transmission line | |
TW201415267A (zh) | 電源pcb佈線模組化系統及方法 | |
TWI662870B (zh) | 印刷電路板佈線系統及方法 | |
JP2007219930A (ja) | シミュレーション方法およびプログラム | |
JP4841672B2 (ja) | 引出し配線方法、引出し配線プログラムおよび引出し配線装置 | |
CN107369192B (zh) | 一种连接关系处理方法及装置 | |
CN103793574B (zh) | 一种在单板上铺设铜箔的方法及装置 | |
WO2015068524A1 (ja) | 機器配置自動算出装置 | |
TW201435630A (zh) | 積體電路設計中之通孔嵌入 | |
US8527923B1 (en) | System, method, and computer program product for hierarchical formal hardware verification of floating-point division and/or square root algorithmic designs using automatic sequential equivalence checking | |
JP2021012689A (ja) | 多層構造内の経路ルーティングのための円形フレームの生成方法およびコンピューティング装置 | |
JP2006293701A (ja) | ネット表示プログラムおよびネット表示方法 | |
JPWO2021094873A5 (ja) | 管理システム |