TWI837732B - 半導體製造裝置及其製造方法 - Google Patents

半導體製造裝置及其製造方法 Download PDF

Info

Publication number
TWI837732B
TWI837732B TW111127102A TW111127102A TWI837732B TW I837732 B TWI837732 B TW I837732B TW 111127102 A TW111127102 A TW 111127102A TW 111127102 A TW111127102 A TW 111127102A TW I837732 B TWI837732 B TW I837732B
Authority
TW
Taiwan
Prior art keywords
substrate
value
wafer
gap
bonding
Prior art date
Application number
TW111127102A
Other languages
English (en)
Other versions
TW202326897A (zh
Inventor
森愛
蘆立浩明
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202326897A publication Critical patent/TW202326897A/zh
Application granted granted Critical
Publication of TWI837732B publication Critical patent/TWI837732B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

實施方式提供一種能夠將基板彼此適當地貼合的半導體製造裝置及其製造方法。實施方式的半導體製造裝置包括獲取第一基板與第二基板的倍率差的值的倍率差獲取部。所述裝置更包括變形量決定部，基於所述倍率差的值，決定保持所述第一基板或所述第二基板的吸盤的變形量的值。所述裝置更包括間隙決定部，基於所述變形量的值，決定所述第一基板與所述第二基板之間的間隙的值。所述裝置更包括貼合控制部，在將所述第一基板與所述第二基板貼合之前，將所述變形量控制為進行所述決定而得的值，且將所述間隙控制為進行所述決定而得的值。

Description

半導體製造裝置及其製造方法
[相關申請案的參照]本申請案享有以日本專利申請案2021-204521號(申請日：2021年12月16日)為基礎申請案的優先權。本申請案藉由參照該基礎申請案而包括基礎申請案的全部內容。
本揭示的實施方式是有關於一種半導體製造裝置及其製造方法。
在將基板彼此貼合時，有時使保持任一個基板的吸盤變形來修正該些基板的倍率差。在所述情況下，在吸盤的變形量過大的情況下或過小的情況下，有時無法將基板彼此適當地貼合。
本發明要解決的課題是提供一種能夠將基板彼此適當地貼合的半導體製造裝置及其製造方法。
實施方式的半導體製造裝置包括獲取第一基板與第二基板的倍率差的值的倍率差獲取部。所述裝置更包括變形量決定部，所述變形量決定部基於所述倍率差的值，決定保持所述第一基板或所述第二基板的吸盤的變形量的值。所述裝置更包括間隙決定部，所述間隙決定部基於所述變形量的值，決定所述第一基板與 所述第二基板之間的間隙的值。所述裝置更包括貼合控制部，所述貼合控制部在將所述第一基板與所述第二基板貼合之前，將所述變形量控制為進行所述決定而得的值，且將所述間隙控制為進行所述決定而得的值。
1、1':上晶圓
1a:晶圓
1b、2b:層間絕緣膜
1c、2c:金屬焊墊
2、2':下晶圓
2a:晶圓
3:已貼合晶圓
4、5、6:匣盒
10:晶圓搬送部
11、72:載置部
11a、58:載置台
12:搬送部
12a:搬送路徑
12b、21a:搬送機器人
20:晶圓處理部
21:搬送區塊
22、23、24、25:處理區塊
25a:內壁
25b:出入口
30:控制部
40:搬送區域
41:搬送模組
42:位置調整模組
42a、71:基台
42b:檢測部
43:反轉模組
43a:保持臂
43b:保持構件
43c:驅動部
43d、53c:支柱
50:貼合區域
51:上吸盤
52:下吸盤
53:上吸盤支撐部
53a:上部攝像部
53b:支撐構件
53d:撞擊件
54:下吸盤移動部
54a:下部攝像部
55、57:導軌
56:下吸盤移動部
61:貫通孔
62、63、74:抽吸管
64:致動器
65:缸體
66、67、76、77c:真空泵
73:測定部
75:通氣孔
77:變形部
77a:切換閥
77b:調節器
81:倍率差獲取部(功能區塊)
82:變形量決定部(功能區塊)
83:間隙決定部(功能區塊)
84:按壓力決定部(功能區塊)
85:貼合控制部(功能區塊)
A1、A2、B1、B2:直線
S:空間
S1~S5:步驟
Pa、Pb、Pc:端部
Ha、Hb、Hc:高度
Fa、Fb:抽吸力
α:角度
G、G1、G2:間隙
X、Y、Z、θ:方向
圖1的(a)~圖1的(c)是表示第一實施方式的半導體裝置的製造方法的剖面圖。
圖2是表示第一實施方式的半導體製造裝置的結構的平面圖。
圖3是表示第一實施方式的處理區塊25的結構的剖面圖。
圖4是表示第一實施方式的上吸盤51等的結構的剖面圖。
圖5的(a)及圖5的(b)是表示第一實施方式的下吸盤52等的結構的剖面圖。
圖6的(a)~圖6的(d)是表示第一實施方式的半導體製造裝置的動作的剖面圖。
圖7的(a)~圖7的(c)是表示第一實施方式的比較例的半導體製造裝置的動作的剖面圖。
圖8是表示第一實施方式的比較例的半導體製造裝置的動作的放大剖面圖。
圖9的(a)~圖9的(c)是表示第一實施方式的半導體製造裝置的動作的剖面圖。
圖10是用於說明第一實施方式的半導體製造裝置的動作的曲線圖。
圖11是表示第一實施方式的半導體製造裝置的動作的流程圖。
圖12是表示第一實施方式的控制部30的功能結構的方塊圖。
圖13的(a)~圖13的(c)是表示第一實施方式的變形例的半導體裝置的製造方法的剖面圖。
圖14是表示第一實施方式的另一變形例的半導體裝置的製造方法的剖面圖。
以下，參照圖式來說明本發明的實施方式。在圖1的(a)~圖14中，對相同的結構標注相同的符號，並省略重覆的說明。
(第一實施方式)
圖1的(a)~圖1的(c)是表示第一實施方式的半導體裝置的製造方法的剖面圖。
本實施方式的半導體裝置藉由將圖1的(a)所示的上晶圓1與圖1的(b)所示的下晶圓2貼合來製造。上晶圓1是第一基板的例子，下晶圓2是第二基板的例子。圖1的(c)表示包括相互貼合後的上晶圓1與下晶圓2的已貼合晶圓3。然後，將已貼合晶圓3切割為多個晶片(半導體裝置)。
圖1的(a)~圖1的(c)示出相互垂直的X方向、Y方向、及Z方向。在本說明書中，將+Z方向作為上方向進行處理， 將-Z方向作為下方向進行處理。-Z方向可與重力方向一致，亦可不與重力方向一致。
如圖1的(a)所示，上晶圓1包括：晶圓1a、形成在晶圓1a上的層間絕緣膜1b、以及形成在層間絕緣膜1b內的多個金屬焊墊1c。晶圓1a例如是Si(矽)晶圓等半導體晶圓。層間絕緣膜1b例如是包括SiO2膜(氧化矽膜)或SiN膜(氮化矽膜)等的積層絕緣膜。層間絕緣膜1b可包括記憶體單元陣列或電晶體等各種器件，亦可包括配線層或插塞層等各種導電層。金屬焊墊1c例如是包括Cu(銅)層等的金屬層。
如圖1(b)所示，下晶圓2包括：晶圓2a、形成在晶圓2a上的層間絕緣膜2b、以及形成在層間絕緣膜2b內的多個金屬焊墊2c。晶圓2a、層間絕緣膜2b、金屬焊墊2c的材料或結構分別與晶圓1a、層間絕緣膜1b、金屬焊墊1c的材料或結構相同。例如，上晶圓1包括記憶體單元陣列，下晶圓2包括控制所述記憶體單元陣列的電晶體。
如圖1的(c)所示，已貼合晶圓3包括下晶圓2、以及配置於下晶圓2上的上晶圓1。圖1的(c)所示的上晶圓1的朝向與圖1的(a)所示的上晶圓1的朝向相反。在圖1的(c)中，層間絕緣膜1b的下表面與層間絕緣膜2b的上表面黏接，各金屬焊墊1c的下表面與對應的金屬焊墊2c的上表面接合。
在製造本實施方式的半導體裝置時，有時因各晶圓前側與背側的膜應力差異不同或各晶圓彎曲程度不同使得形成在晶圓 1a上的圖案倍率與形成在晶圓2a上的圖案倍率不相同(亦即尺寸不同)。例如，有時金屬焊墊1c的倍率與金屬焊墊2c的倍率不相同。在所述情況下，各金屬焊墊1c有可能無法與對應的金屬焊墊2c適當地接合，而有可能產生接合部位的高電阻化或斷線等接合不良。
因此，在製造本實施方式的半導體裝置時，為了對上晶圓1與下晶圓2的圖案倍率差(在本文中又稱為倍率差)進行修正，使保持上晶圓1或下晶圓2的吸盤變形。然後，在使所述吸盤變形的狀態下，將上晶圓1與下晶圓2貼合。藉此，能夠將各金屬焊墊1c與對應的金屬焊墊2c適當地接合。例如，能夠修正0ppm~10ppm左右的對準偏差。稍後將描述倍率差的修正的更多細節。
圖2是表示第一實施方式的半導體製造裝置的結構的平面圖。本實施方式的半導體製造裝置是將上晶圓1與下晶圓2貼合的貼合裝置。
如圖2所示，本實施方式的半導體製造裝置包括：晶圓搬送部10、晶圓處理部20、以及控制部30。晶圓搬送部10將上晶圓1或下晶圓2自半導體製造裝置的框體的外部搬入到內部，或者將已貼合晶圓3自半導體製造裝置的框體的內部搬出至外部。晶圓處理部20對上晶圓1、下晶圓2、及已貼合晶圓3進行處理，例如將上晶圓1與下晶圓2貼合。控制部30對半導體製造裝置的各種動作進行控制，例如對晶圓搬送部10對各晶圓的搬 送、或晶圓處理部20對各晶圓的處理進行控制。
晶圓搬送部10包括載置各晶圓的載置部11、以及搬送各晶圓的搬送部12。載置部11包括多個載置台11a。搬送部12包括搬送路徑12a以及搬送機器人12b。
載置台11a用於載置收容有上晶圓1的匣盒4、或收容有下晶圓2的匣盒5、或用以收容已貼合晶圓3的匣盒6。圖2所示的兩個匣盒6是用於收容正常的已貼合晶圓3的匣盒6、以及用於收容異常的已貼合晶圓3的匣盒6。
搬送路徑12a沿X方向延伸。搬送機器人12b能夠在搬送路徑12a上沿±X方向移動，或在搬送路徑12a上沿繞Z方向的±θ方向旋轉。搬送機器人12b可在位於-Y方向的載置台11a與位於+Y方向的晶圓處理部20之間搬送各晶圓。藉此，可將各晶圓搬入框體的內部、或者將各晶圓搬出至框體的外部。
晶圓處理部20包括搬送各晶圓的搬送區塊21、以及對各晶圓進行處理的處理區塊22、處理區塊23、處理區塊24、處理區塊25。搬送區塊21包括搬送機器人21a。
搬送區塊21內的搬送機器人21a可在晶圓搬送部10與處理區塊22~處理區塊25之間搬送各晶圓。處理區塊22使上晶圓1、或下晶圓2、或已貼合晶圓3沿±Z方向移動。處理區塊23對上晶圓1或下晶圓2的表面進行改質。處理區塊24使上晶圓1或下晶圓2的表面親水化。處理區塊25將上晶圓1與下晶圓2貼合。
圖3是表示第一實施方式的處理區塊25的結構的剖面圖。
處理區塊25包括由處理區塊25的內壁25a隔開的搬送區域40以及貼合區域50。搬送區域40與貼合區域50利用設置於內壁25a的出入口25b而連通。搬送區域40是用於在處理區塊25的內部與外部之間對各晶圓進行搬送的區域。貼合區域50是用於將上晶圓1與下晶圓2貼合的區域。貼合區域50是貼合部的例子。
搬送區域40包括搬送模組41、位置調整模組42、以及反轉模組43。位置調整模組42包括基台42a、以及檢測部42b。反轉模組43包括保持臂43a、多個保持構件43b、驅動部43c、以及支柱43d。
搬送模組41沿X方向、Y方向、Z方向等搬送各晶圓。具體而言，搬送模組41將上晶圓1或下晶圓2自貼合區域50的外部搬入到內部，或者將已貼合晶圓3自貼合區域50的內部搬出至外部。
位置調整模組42調整各晶圓的凹口的朝向。具體而言，位置調整模組42中，利用基台42a對晶圓進行支撐，利用檢測部42b對基台42a上的晶圓的凹口的位置進行檢測，根據凹口的檢測位置利用基台42a使晶圓旋轉。藉此，調整凹口的朝向。
反轉模組43使上晶圓1的朝向反轉。具體而言，反轉模組43中，利用保持臂43a上的保持構件43b保持上晶圓1，利用保持臂43a使上晶圓1的朝向反轉。保持臂43a經由驅動部43c 而由支柱43d支撐，由驅動部43c驅動。藉此，上晶圓1的朝向反轉。例如，在反轉前的上晶圓1的金屬焊墊1c朝向+Z方向的情況下，反轉後的上晶圓1的金屬焊墊1c朝向-Z方向。
貼合區域50包括：上吸盤51、下吸盤52、上吸盤支撐部53、下吸盤移動部54、沿Y方向延伸的兩條導軌55、下吸盤移動部56、沿X方向延伸的兩條導軌57、以及載置台58。上吸盤支撐部53包括：上部攝像部53a、支撐構件53b、多個支柱53c、以及撞擊件53d。下吸盤移動部54包括下部攝像部54a。上吸盤支撐部53是第一支撐部的例子。下吸盤移動部54、導軌55、下吸盤移動部56、導軌57、及載置台58是第二支撐部的例子。撞擊件53d是按壓部的例子。
上吸盤51由上吸盤支撐部53支撐，自上側對上晶圓1進行保持。上吸盤支撐部53設置於處理區塊25的容器的頂面，自上側對上吸盤51進行支撐。具體而言，上吸盤支撐部53中，利用支撐構件53b對上吸盤51進行支撐，利用支柱53c對支撐構件53b進行支撐。上部攝像部53a設置於支撐構件53b，對下晶圓2進行拍攝。藉此，可檢測下晶圓2的狀態。撞擊件53d設置於支撐構件53b，對上晶圓1進行按壓。藉此，可將上晶圓1與下晶圓2貼合。
下吸盤52由下吸盤移動部54、導軌55、下吸盤移動部56、導軌57、及載置台58支撐，自下側對下晶圓2進行保持。下吸盤移動部54、導軌55、下吸盤移動部56、導軌57、及載置台 58設置於處理區塊25的容器的底面，自下側對下吸盤52進行支撐。下吸盤移動部54藉由在設置於下吸盤移動部56的導軌55上移動，可使下吸盤52沿±Y方向移動。下吸盤移動部56藉由在設置於載置台58的導軌57上移動，可使下吸盤52沿±X方向移動。進而，下吸盤移動部54藉由在±Z方向上移動，或者繞與Z方向平行的軸旋轉，可使下吸盤52升降或者旋轉。藉此，可使上晶圓1與下晶圓2之間的間隙增減。下部攝像部54a設置於下吸盤移動部54，對上晶圓1進行拍攝。藉此，可檢測上晶圓1的狀態。
圖4是表示第一實施方式的上吸盤51等的結構的剖面圖。
如圖4所示，本實施方式的貼合區域50更包括：貫通孔61、多個抽吸管62、多個抽吸管63、致動器64、缸體65、真空泵66、以及真空泵67。
貫通孔61貫通上吸盤51及支撐構件53b。致動器64與缸體65構成對上晶圓1進行按壓的撞擊件53d。具體而言，缸體65設置於支撐構件53b上。致動器64包括設置於缸體65內的上部、以及設置於貫通孔61內的下部。當致動器64的上部在缸體65內上下移動時，致動器64的下部亦在貫通孔61內上下移動。其結果，致動器64的下部對由上吸盤51保持的上晶圓1進行按壓。本實施方式的撞擊件53d由自未圖示的調節器供給的空氣來驅動。
抽吸管62、抽吸管63貫通上吸盤51，用於對上晶圓1 進行抽吸。本實施方式的上吸盤51藉由自抽吸管62、抽吸管63對上晶圓1進行抽吸來保持上晶圓1。真空泵66、真空泵67分別與抽吸管62、抽吸管63連接，自抽吸管62、抽吸管63對上晶圓1進行抽真空。上晶圓1藉由該抽真空的作用而得到保持。本實施方式的貼合區域50可相互獨立地對真空泵66與真空泵67進行驅動。抽吸管62、抽吸管63與真空泵66、真空泵67是抽吸部的例子。
本實施方式的貼合區域50可自抽吸管62、抽吸管63將向上的力作用至上晶圓1，且可自致動器64(撞擊件53d)將向下的力作用至上晶圓1。稍後將描述該些力的更多細節。
圖5的(a)及圖5的(b)是表示第一實施方式的下吸盤52等的結構的剖面圖。
圖5的(a)及圖5的(b)表示相同的下吸盤52成為不同的狀態的狀況。以下，參照圖5的(a)，對下吸盤52的細節進行說明。在所述說明中，亦適當參照圖5的(b)。
如圖5的(a)所示，本實施方式的下吸盤52包括基台71、載置部72、測定部73、多個抽吸管74、以及通氣孔75。另外，本實施方式的貼合區域50更包括作為下吸盤52用的構成要素的真空泵76以及變形部77。變形部77包括：切換閥77a、調節器77b、以及真空泵77c。
基台71自下側對載置有下晶圓2的載置部72進行支撐。在基台71與載置部72之間存在空間S。載置部72在俯視時 具有下晶圓2的直徑以上的直徑。如圖5的(a)所示，載置部72的厚度越接近載置部72的中心部變得越厚，越遠離載置部72的中心部變得越薄。載置部72例如由陶瓷材料形成。
載置部72可如圖5的(a)及圖5的(b)所示般變形。本實施方式的貼合區域50藉由使載置部72變形，可使載置於載置部72上的下晶圓2變形。藉此，能夠修正上晶圓1與下晶圓2的倍率差。本實施方式的貼合區域50藉由在利用載置部72使下晶圓2變形的狀態下，將上晶圓1與下晶圓2貼合，而可對金屬焊墊1c與金屬焊墊2c的對準偏差進行修正。圖5的(a)所示的載置部72具有平坦的上表面，其結果，下晶圓2的形狀亦變得平坦。圖5的(b)所示的載置部72具有彎曲成向上凸的形狀的上表面，其結果，下晶圓2的形狀亦彎曲成向上凸的形狀。
測定部73設置於基台71的中心部，對載置部72的位移量(變形量)進行測定。抽吸管74貫通基台71與載置部72，用於對下晶圓2進行抽吸。本實施方式的下吸盤52藉由自抽吸管74對下晶圓2進行抽吸來保持下晶圓2。真空泵76與抽吸管74連接，自抽吸管74對下晶圓2進行抽真空。下晶圓2藉由該抽真空的作用而得到保持。
通氣孔75貫通基台71，用於進行向空間S的供氣或自空間S的排氣。變形部77藉由向空間S供氣或自空間S排氣而使載置部72變形。具體而言，變形部77利用調節器77b進行向空間S的供氣，利用真空泵77c進行自空間S的排氣。供氣與排氣 的切換利用切換閥77a進行。
圖6的(a)~圖6的(d)是表示第一實施方式的半導體製造裝置的動作的剖面圖。圖6的(a)~圖6的(d)示出將由上吸盤51保持的上晶圓1與由下吸盤52保持的下晶圓2貼合的情況。
圖6的(a)示出開始貼合前的上晶圓1及下晶圓2。圖6的(a)示出自抽吸管62(圖4)作用於上晶圓1的抽吸力Fa、以及自抽吸管63(圖4)作用於上晶圓1的抽吸力Fb。在該時刻，撞擊件53d不與上晶圓1接觸，按壓力未自撞擊件53d作用於上晶圓1。
圖6的(a)還示出開始貼合前的上晶圓1與下晶圓2之間的間隙G。本實施方式的間隙G相當於上晶圓1的下表面與下晶圓2的上表面之間的距離(參照圖14)。圖6的(a)所示的間隙G為上晶圓1的中心部與下晶圓2的中心部之間的距離。上晶圓1的中心部為上晶圓1的中心軸上的部位，下晶圓2的中心部為下晶圓2的中心軸上的部位。
再者，圖6的(a)所示的下晶圓2可利用載置部72而變形。藉由在使下晶圓2變形的狀態下進行貼合，能夠對上晶圓1與下晶圓2的倍率差進行修正。
在將上晶圓1與下晶圓2貼合時，使真空泵66(圖4)停止，而停止自抽吸管62的抽真空。然後，一邊利用抽吸管63對上晶圓1進行抽吸，一邊利用撞擊件53d按壓上晶圓1(圖6 的(b))。在本實施方式中，撞擊件53d相對於下晶圓2的中心部按壓上晶圓1的中心部，抽吸管63對上晶圓1的中心部以外的部位進行抽吸。因此，上晶圓1與下晶圓2的貼合自上晶圓1及下晶圓2的中心部逐漸向外周部進展。即，上晶圓1與下晶圓2的接觸區域自上晶圓1及下晶圓2的中心部逐漸向外周部擴展。
貼合的進展在之後停滯。將其稱為等待狀態。圖6的(b)示出等待狀態下的上晶圓1及下晶圓2。
本實施方式的半導體製造裝置在貼合達到等待狀態時，在由撞擊件53d按壓上晶圓1的狀態下，使真空泵67(圖4)停止，而停止自抽吸管63的抽真空。其結果，上晶圓1落下至下晶圓2，上晶圓1與下晶圓2的貼合進一步進展(圖6的(c))。
如此，上晶圓1與下晶圓2的貼合進展至上晶圓1及下晶圓2的端部，貼合結束(圖6的(d))。圖6的(d)示出藉由將上晶圓1與下晶圓2貼合而獲得的已貼合晶圓3。
此處，對本實施方式的控制部30(圖2)的動作進行說明。
控制部30在開始貼合之前，獲取上晶圓1與下晶圓2的倍率差的值。然後，控制部30基於倍率差的值決定載置部72(下吸盤52)的變形量的值，基於變形量的值決定間隙G的值，且基於間隙G的值決定撞擊件53d的按壓力的值。
控制部30在開始貼合之前，將載置部72的變形量控制為進行所述決定而得的值，且將上晶圓1與下晶圓2之間的間隙G 控制為進行所述決定而得的值。然後，控制部30藉由對貼合區域50的動作進行控制，而如圖6的(a)~圖6的(d)所示般，將上晶圓1與下晶圓2貼合。在所述貼合期間，控制部30將載置部72的變形量控制為進行所述決定而得的值，且將撞擊件53d的按壓力控制為進行所述決定而得的值。另外，上晶圓1與下晶圓2之間的間隙G在開始貼合的時刻(圖6的(a)所示的時刻)被設定為進行所述決定而得的值。
根據本實施方式，藉由將變形量、間隙G、及按壓力控制為該些值，能夠將上晶圓1與下晶圓2較佳地貼合。稍後將描述此種效果的更多細節。
[比較例]
圖7的(a)~圖7的(c)是表示第一實施方式的比較例的半導體製造裝置的動作的剖面圖。
圖7的(a)、圖7的(b)、及圖7的(c)均示出圖6的(b)所示的等待狀態下的上晶圓1及下晶圓2。直線A1、直線A2穿過上晶圓1及下晶圓2的端部附近的部位。直線B1、直線B2穿過上晶圓1及下晶圓2的中心部與端部之間的部位。
在圖7的(a)中，下吸盤52的變形量變小，其結果，下晶圓2幾乎不變形。圖7的(a)示出上晶圓1與下晶圓2的接觸區域的端部Pa、以及相對於端部Pa而言的上晶圓1的上端部的高度Ha。端部Pa位於較直線B1、直線B2更靠外側處。
在圖7的(b)中，下吸盤52的變形量為中等程度，其 結果，下晶圓2略微變形。圖7的(b)示出上晶圓1與下晶圓2的接觸區域的端部Pb、以及相對於端部Pb而言的上晶圓1的上端部的高度Hb。端部Pb位於直線B1、直線B2上。
在圖7的(c)中，下吸盤52的變形量變大，其結果，下晶圓2大副變形。圖7的(c)示出上晶圓1與下晶圓2的接觸區域的端部Pc、以及相對於端部Pc而言的上晶圓1的上端部的高度Hc。端部Pc位於較直線B1、直線B2更靠內側處。
端部Pa、端部Pb、端部Pc是上晶圓1與下晶圓2的貼合的進展停滯的進展停止位置。直線B1、直線B2表示適當的進展停止位置。因此，圖7的(a)所示的下吸盤52的變形量過小，圖7的(c)所示的下吸盤52的變形量過大。另一方面，圖7的(b)所示的下吸盤52的變形量是適當的。
在將上晶圓1與下晶圓2貼合時，為了修正上晶圓1與下晶圓2的倍率差，使下吸盤52變形。因此，下吸盤52的變形量是基於上晶圓1與下晶圓2的倍率差而決定。但是，在下吸盤52的變形量過小的情況下或過大的情況下，進展停止位置會處於不適當的位置。
如圖7的(a)所示，若貼合的進展過大，則在成為等待狀態之前上晶圓1自上吸盤51剝離，藉此，上晶圓1與下晶圓2的貼合位置的誤差有可能變大。另一方面，如圖7的(c)所示，若貼合的進展過小，則上晶圓1與下晶圓2的貼合位置的誤差有可能變大。
圖8是表示第一實施方式的比較例的半導體製造裝置的動作的放大剖面圖。
在圖8中，向上的箭頭表示作用於上晶圓1的抽吸力，斜向的箭頭表示作用於上晶圓1的張力。張力可分解為向下的箭頭所表示的力與橫向的箭頭所表示的力。圖8進而示出斜向的箭頭與橫向的箭頭之間的角度α。
若上晶圓1與下晶圓2的貼合進展至上晶圓1的端部附近的部位，則角度α變大。藉此，與作用於上晶圓1的向上的力相比，欲將上晶圓1自上吸盤51剝離的向下的力變大。其結果，在成為等待狀態之前，上晶圓1會自上吸盤51剝離。
圖9的(a)~圖9的(c)是表示第一實施方式的半導體製造裝置的動作的剖面圖。
圖9的(a)、圖9的(b)、及圖9的(c)均表示圖6的(b)所示的等待狀態下的上晶圓1及下晶圓2。在圖9的(a)中，下吸盤52的變形量變小，其結果，下晶圓2幾乎不變形。在圖9的(b)中，下吸盤52的變形量為中等程度，其結果，下晶圓2略微變形。在圖9的(c)中，下吸盤52的變形量變大，其結果，下晶圓2大幅變形。本實施方式的端部Pa、端部Pb、端部Pc均位於直線B1、直線B2上。
此處，對開始貼合前的上晶圓1與下晶圓2之間的間隙G(參照圖6的(a))進行說明。
在開始所述比較例的貼合之前，在圖7的(a)、圖7的 (b)、及圖7的(c)的情況下，間隙G的值設定為相同的值。即，在所述比較例中，即使在下吸盤52的變形量的值不同的情況下，間隙G的值亦被設定為相同的值。
另一方面，在開始本實施方式的貼合之前，在圖9的(a)、圖9的(b)、及圖9的(c)的情況下，將間隙G的值設定為不同的值。即，在本實施方式中，在下吸盤52的變形量的值不同的情況下，間隙G的值亦被設定為不同的值。具體而言，以間隙G隨著下吸盤52的變形量的增加而減小的方式設定間隙G的值。例如，圖9的(a)的情況下的間隙G被設定為大的值，圖9的(c)的情況下的間隙G被設定為小的值。
若間隙G變大，則在貼合時上晶圓1難以與下晶圓2接觸。因此，圖9的(a)所示的端部Pa與圖7的(a)所示的端部Pa相比，難以接近上晶圓1及下晶圓2的端部。另一方面，若間隙G變小，則在貼合時上晶圓1容易與下晶圓2接觸。因此，圖9的(c)所示的端部Pc與圖7的(c)所示的端部Pc相比，容易接近上晶圓1及下晶圓2的端部。
因此，根據本實施方式，藉由隨著下吸盤52的變形量的增加而減小間隙G，能夠使端部Pa、端部Pb、端部Pc均接近直線B1、直線B2。即，根據本實施方式，即使在下吸盤52的變形量過小的情況下或過大的情況下，亦能夠將進展停止位置設為適當的位置。圖9的(a)、圖9的(b)、及圖9的(c)所示的端部Pa、端部Pb、端部Pc均位於直線B1、直線B2上。藉此，能 夠抑制在成為等待狀態之前上晶圓1自上吸盤51剝離，或上晶圓1與下晶圓2的貼合位置的誤差變大。
藉由隨著下吸盤52的變形量的增加而減小間隙G的值，使高度Ha、高度Hb、高度Hc的值一致。藉此，能夠使端部Pa、端部Pb、端部Pc的位置一致。
圖10是用於說明第一實施方式的半導體製造裝置的動作的曲線圖。
在圖10中，橫軸表示下吸盤52的變形量，縱軸表示開始貼合前的上晶圓1與下晶圓2之間的間隙G。圖10表示本實施方式的變形量與間隙G的關係。
在本實施方式中，以間隙G隨著下吸盤52的變形量的增加而減小的方式設定間隙G的值。藉此，即使下吸盤52的變形量變化為各種值，亦能夠將進展停止位置設為適當的位置。再者，間隙G在圖10中為變形量的一次函數，但亦可為以其他方式依賴於變形量的函數。
圖11是表示第一實施方式的半導體製造裝置的動作的流程圖。
首先，控制部30(圖2)獲取上晶圓1與下晶圓2的倍率差的值(步驟S1)。例如，本實施方式的半導體製造裝置內的測定器對上晶圓1與下晶圓2的倍率差的值進行測定，將所測定的值發送給控制部30。另一方面，本實施方式的半導體製造裝置外的測定器亦可對上晶圓1與下晶圓2的倍率差的值進行測定，將 所測定的值發送給控制部30。另外，本實施方式的半導體製造裝置的用戶亦可將上晶圓1與下晶圓2的倍率差的值輸入至控制部30。上晶圓1與下晶圓2的倍率差的值例如能夠藉由對上晶圓1及下晶圓2的對準標記進行檢測來測定。
其次，控制部30基於所述倍率差的值，決定下吸盤52的變形量的值(步驟S2)。在本實施方式中，以藉由將變形量控制為進行所述決定而得的值而使倍率差減小的方式決定變形量的值。例如，在步驟S1中獲取的倍率差的值小的情況下，將變形量的值決定為小的值。另一方面，在步驟S1中獲取的倍率差的值大的情況下，將變形量的值決定為大的值。根據本實施方式，藉由以此種方式決定變形量的值，能夠修正上晶圓1與下晶圓2的倍率差。在本實施方式中，修正後的倍率差的值小於修正前的倍率差的值。
其次，控制部30基於所述變形量的值，決定上晶圓1與下晶圓2之間的間隙G的值(步驟S3)。在本實施方式中，以間隙G隨著變形量的增加而減小的方式決定間隙G的值。例如，在步驟S2中決定的變形量的值小的情況下，將間隙G的值決定為大的值。另一方面，在步驟S2中決定的變形量的值大的情況下，將間隙G的值決定為小的值。根據本實施方式，藉由以此種方式決定間隙G的值，能夠將在等待狀態下上晶圓1與下晶圓2的貼合的進展停滯的進展停止位置設為適當的位置。
其次，控制部30基於所述間隙G的值，決定由撞擊件 53d(圖6等)按壓上晶圓1的按壓力的值(步驟S4)。在本實施方式中，以按壓力隨著間隙G的增加而增加的方式決定按壓力的值。例如，在步驟S3中決定的間隙G的值小的情況下，將按壓力的值決定為小的值。另一方面，在步驟S3中決定的間隙G的值大的情況下，將按壓力的值決定為大的值。根據本實施方式，藉由以此種方式決定按壓力的值，能夠以較佳的按壓力按壓上晶圓1。
其次，控制部30對本實施方式的半導體製造裝置的動作進行控制，將上晶圓1與下晶圓2貼合(步驟S5)。具體而言，控制部30在開始貼合之前，將下吸盤52的變形量控制為在步驟S2中進行決定而得的值，且將上晶圓1與下晶圓2之間的間隙G控制為在步驟S3中進行決定而得的值。然後，控制部30藉由對貼合區域50的動作進行控制，如圖6的(a)~圖6的(d)所示，將上晶圓1與下晶圓2貼合。在所述貼合期間，控制部30將下吸盤52的變形量控制為在步驟S2中進行決定而得的值，且將撞擊件53d的按壓力控制為在步驟S4中進行決定而得的值。另外，上晶圓1與下晶圓2之間的間隙G在開始貼合的時刻(圖6的(a)所示的時刻)被設定為在步驟S3中進行決定而得的值。藉此，能夠將上晶圓1與下晶圓2較佳地貼合。
本實施方式的半導體製造裝置將多個上晶圓1與多個下晶圓2按每一對上晶圓1與下晶圓2貼合。例如，將第一張上晶圓1與第一張下晶圓2貼合，其次將第二張上晶圓1與第二張下晶圓2貼合，其次將第三張上晶圓1與第三張下晶圓2貼合。
在本實施方式中，針對每對上晶圓1及下晶圓2來決定間隙G的值。例如，將貼合第一張上晶圓1與第一張下晶圓2時的間隙G設定為第一值，將貼合第二張上晶圓1與第二張下晶圓2時的間隙G設定為第二值，將貼合第三張上晶圓1與第三張下晶圓2時的間隙G設定為第三值。
圖12是表示第一實施方式的控制部30的功能結構的方塊圖。
控制部30包括：執行步驟S1的倍率差獲取部81、執行步驟S2的變形量決定部82、執行步驟S3的間隙決定部83、執行步驟S4的按壓力決定部84、以及執行步驟S5的貼合控制部85。該些功能區塊(81~85)分別可利用硬體來實現，亦可利用軟體來實現。
該些功能區塊例如藉由使控制部30內的處理器執行步驟S1~步驟S5的電腦程式來實現。在此種情況下，控制部30包括安裝有該程式的電腦可讀取的記錄介質。該程式的整體或一部分亦可自網路下載到該記錄介質中。
[變形例]
圖13的(a)~圖13的(c)是表示第一實施方式的變形例的半導體裝置的製造方法的剖面圖。
圖13的(a)示出上晶圓1、下晶圓2、以及事先貼合於上晶圓1的上晶圓1'。如此，作為本實施方式的貼合對象的上晶圓1亦可事先與另一上晶圓1'貼合。
圖13的(b)示出上晶圓1、下晶圓2、以及事先貼合於下晶圓2的下晶圓2'。如此，作為本實施方式的貼合對象的下晶圓2亦可事先與另一下晶圓2'貼合。
圖13的(c)示出上晶圓1、下晶圓2、事先貼合於上晶圓1的上晶圓1'、事先貼合於下晶圓2上的下晶圓2'。如此，作為本實施方式的貼合對象的上晶圓1及下晶圓2亦可事先分別與另一上晶圓1'及另一下晶圓2'貼合。
再者，圖13的(a)或圖13的(c)的上晶圓1亦可事先與兩張以上的上晶圓1'貼合。另外，圖13的(b)或圖13的(c)的下晶圓2亦可事先與兩張以上的下晶圓2'貼合。
圖14是表示第一實施方式的另一變形例的半導體裝置的製造方法的剖面圖。
圖14中，作為間隙G的例子，示出間隙G1與間隙G2。間隙G1是上晶圓1的中心部與下晶圓2的中心部之間的間隙。間隙G2是上晶圓1的中心部以外的部位與下晶圓2的中心部以外的部位之間的間隙。如此，本實施方式的間隙G可在上晶圓1及下晶圓2的中心部規定，亦可在上晶圓1及下晶圓2的中心部以外的部位規定。
如上所述，本實施方式的控制部30基於上晶圓1與下晶圓2的倍率差的值，決定下吸盤52的變形量的值，基於變形量的值，決定上晶圓1與下晶圓2之間的間隙G的值。進而，本實施方式的控制部30在開始貼合之前，將變形量控制為進行所述決 定而得的值，且將間隙G控制為進行所述決定而得的值。
因此，根據本實施方式，能夠將上晶圓1與下晶圓2較佳地貼合。例如，能夠將在等待狀態下上晶圓1與下晶圓2的貼合的進展停滯的進展停止位置設為適當的位置，藉此，能夠抑制在成為等待狀態之前上晶圓1自上吸盤51剝離，或者上晶圓1與下晶圓2的貼合位置的誤差變大。
具體而言，若貼合的進展過大，則在成為等待狀態之前上晶圓1自上吸盤51剝離，藉此，上晶圓1與下晶圓2的貼合位置的誤差有可能變大。另一方面，若貼合的進展過小，則上晶圓1與下晶圓2的貼合位置的誤差有可能變大。根據本實施方式，藉由將在等待狀態下上晶圓1與下晶圓2的貼合的進展停滯的進展停止位置設為適當的位置，能夠解決該些問題。
以上，對若干實施方式進行了說明，但該些實施方式是僅作為例子進行了提示，並非意圖限定發明的範圍。本說明書中說明的新穎的裝置及方法可藉由其他各種方式來實施。另外，可於不脫離發明的主旨的範圍內，對本說明書中說明的裝置及方法的方式進行各種省略、置換、變更。隨附的申請專利範圍及與其均等的範圍意圖包含發明的範圍或主旨中包含的此種方式或變形例。
1:上晶圓
2:下晶圓
3:已貼合晶圓
51:上吸盤
52:下吸盤
53d:撞擊件
64:致動器
Fa、Fb:抽吸力
G:間隙
X、Y、Z:方向

Claims (20)

  1. 一種半導體製造裝置，包括：倍率差獲取部，獲取第一基板與第二基板的圖案倍率差的值；變形量決定部，基於所述圖案倍率差的值，決定保持所述第一基板或所述第二基板的吸盤的變形量的值；間隙決定部，基於所述變形量的值，決定所述第一基板與所述第二基板之間的間隙的值；以及貼合控制部，在將所述第一基板與所述第二基板貼合之前，將所述變形量控制為進行所述決定而得的值，且將所述間隙控制為進行所述決定而得的值。
  2. 如請求項1所述的半導體製造裝置，其中所述變形量決定部以藉由將所述變形量控制為進行所述決定而得的值而使所述圖案倍率差減小的方式決定所述變形量的值。
  3. 如請求項1所述的半導體製造裝置，其中所述間隙決定部以所述間隙隨著所述變形量的增加而減少的方式決定所述間隙的值。
  4. 如請求項1所述的半導體製造裝置，其中所述間隙決定部決定所述第一基板的中心部與所述第二基板的中心部之間的所述間隙的值。
  5. 如請求項1所述的半導體製造裝置，更包括按壓力決定部，所述按壓力決定部基於所述間隙的值，決定按壓所述第一基板或所述第二基板的按壓力的值， 所述貼合控制部在將所述第一基板與所述第二基板貼合時，將所述按壓力控制為進行所述決定而得的值。
  6. 如請求項5所述的半導體製造裝置，其中所述按壓力決定部決定按壓所述第一基板或所述第二基板的中心部的按壓力的值。
  7. 如請求項5所述的半導體製造裝置，其中所述按壓力決定部決定按壓所述第一基板的按壓力的值，所述變形量決定部決定保持所述第二基板的吸盤的變形量的值。
  8. 如請求項1所述的半導體製造裝置，更包括貼合部，所述貼合部由所述貼合控制部控制而將所述第一基板與所述第二基板貼合。
  9. 如請求項8所述的半導體製造裝置，其中所述貼合部包括：抽吸部，對所述第一基板進行抽吸；以及按壓部，利用所述按壓力對所述第一基板進行按壓。
  10. 如請求項8所述的半導體製造裝置，其中所述貼合部包括：第一支撐部，對保持所述第一基板的吸盤進行支撐；以及第二支撐部，對保持所述第二基板的吸盤進行支撐，所述間隙藉由所述貼合控制部對所述第一支撐部或所述第二支撐部進行控制而被控制為進行所述決定而得的值。
  11. 一種半導體裝置的製造方法，包括：獲取第一基板與第二基板的圖案倍率差的值；基於所述圖案倍率差的值，決定保持所述第一基板或所述第 二基板的吸盤的變形量的值；基於所述變形量的值，決定所述第一基板與所述第二基板之間的間隙的值；在將所述第一基板與所述第二基板貼合之前，將所述變形量控制為進行所述決定而得的值，且將所述間隙控制為進行所述決定而得的值。
  12. 如請求項11所述的半導體裝置的製造方法，其中所述間隙的值是針對每對所述第一基板及所述第二基板而決定。
  13. 如請求項11所述的半導體裝置的製造方法，其中所述變形量的值以藉由將所述變形量控制為進行所述決定而得的值而使所述圖案倍率差減小的方式決定。
  14. 如請求項11所述的半導體裝置的製造方法，其中所述間隙的值以所述間隙隨著所述變形量的增加而減少的方式決定。
  15. 如請求項11所述的半導體裝置的製造方法，更包括：基於所述間隙的值，決定按壓所述第一基板或所述第二基板的按壓力的值，在將所述第一基板與所述第二基板貼合時，所述按壓力被控制為進行所述決定而得的值。
  16. 如請求項15所述的半導體裝置的製造方法，其中所述按壓力的值的決定是決定按壓所述第一基板或所述第二基 板的中心部的按壓力的值。
  17. 如請求項15所述的半導體裝置的製造方法，其中，所述按壓力的值的決定是決定按壓所述第一基板的按壓力的值，所述變形量的值的決定是決定保持所述第二基板的吸盤的變形量的值。
  18. 如請求項11所述的半導體裝置的製造方法，更包括：一邊將所述變形量控制為進行所述決定而得的值，且將所述間隙控制為進行所述決定而得的值，一邊利用貼合部將所述第一基板與所述第二基板貼合。
  19. 如請求項18所述的半導體裝置的製造方法，其中，所述貼合部包括：抽吸部，對所述第一基板進行抽吸；以及按壓部，利用所述按壓力對所述第一基板進行按壓。
  20. 如請求項18所述的半導體裝置的製造方法，其中，所述貼合部包括：第一支撐部，對保持所述第一基板的吸盤進行支撐；以及第二支撐部，對保持所述第二基板的吸盤進行支撐，藉由控制所述第一支撐部或所述第二支撐部，將所述間隙控制為進行所述決定而得的值。
TW111127102A 2021-12-16 2022-07-20 半導體製造裝置及其製造方法 TWI837732B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-204521 2021-12-16
JP2021204521A JP2023089792A (ja) 2021-12-16 2021-12-16 半導体製造装置およびその製造方法

Publications (2)

Publication Number Publication Date
TW202326897A TW202326897A (zh) 2023-07-01
TWI837732B true TWI837732B (zh) 2024-04-01

Family

ID=86744107

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111127102A TWI837732B (zh) 2021-12-16 2022-07-20 半導體製造裝置及其製造方法

Country Status (4)

Country Link
US (1) US20230197672A1 (zh)
JP (1) JP2023089792A (zh)
CN (1) CN116266542A (zh)
TW (1) TWI837732B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201740428A (zh) * 2015-12-28 2017-11-16 Nippon Kogaku Kk 基板貼合裝置及基板貼合方法
TW201802869A (zh) * 2016-03-28 2018-01-16 尼康股份有限公司 基板貼合裝置及基板貼合方法
TW202044334A (zh) * 2019-03-01 2020-12-01 日商尼康股份有限公司 疊層體形成裝置及疊層體形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201740428A (zh) * 2015-12-28 2017-11-16 Nippon Kogaku Kk 基板貼合裝置及基板貼合方法
TW201802869A (zh) * 2016-03-28 2018-01-16 尼康股份有限公司 基板貼合裝置及基板貼合方法
TW202044334A (zh) * 2019-03-01 2020-12-01 日商尼康股份有限公司 疊層體形成裝置及疊層體形成方法

Also Published As

Publication number Publication date
TW202326897A (zh) 2023-07-01
US20230197672A1 (en) 2023-06-22
CN116266542A (zh) 2023-06-20
JP2023089792A (ja) 2023-06-28

Similar Documents

Publication Publication Date Title
CN110416142B (zh) 接合装置、接合系统以及接合方法
CN109923640B (zh) 接合装置、接合系统、接合方法和计算机存储介质
JP4308772B2 (ja) 部品供給ヘッド装置、部品供給装置、部品実装装置、及び実装ヘッド部の移動方法
CN118748157A (zh) 接合装置和接合方法
JP5309503B2 (ja) 位置決め装置と、位置決め方法と、これらを有する半導体製造装置
JP4482598B2 (ja) ボンディング装置、ボンディング装置の補正量算出方法及びボンディング方法
TWI837732B (zh) 半導體製造裝置及其製造方法
JP5728770B2 (ja) 基板処理装置、基板処理方法、ならびに、プログラム
CN114556537A (zh) 接合系统和重合基板的检查方法
CN109923639A (zh) 接合装置、接合系统、接合方法和计算机存储介质
JP6244188B2 (ja) 接合装置、接合方法および接合システム
JP7234494B2 (ja) 接合装置および接合方法
TWI820540B (zh) 晶粒接合裝置及半導體裝置的製造方法
CN111615739A (zh) 基板处理装置、以及基板处理方法
JP2010166008A (ja) 基板搬送システム、露光装置およびデバイス製造方法
JP2023510411A (ja) 基板搬送方法および基板搬送装置
US20240312820A1 (en) Semiconductor manufacturing apparatus and method of manufacturing semiconductor device
JP2021082715A (ja) 基板吸着搬送装置
JP2014056980A (ja) ダイボンダ及びボンディング方法
JP3666471B2 (ja) ワークの位置決め装置およびワークの位置決め方法
WO2024043143A1 (ja) 基板処理装置、および基板処理方法
US11705426B2 (en) Bonding apparatus and bonding method
JP2003081213A (ja) 電子素子収容装置及び方法
KR102161527B1 (ko) 스테이지 유닛 및 이를 포함하는 다이 본딩 장치
TW202422777A (zh) 基板處理裝置及基板之固持方法