TWI835756B - 基板處理方法及基板處理裝置 - Google Patents

基板處理方法及基板處理裝置 Download PDF

Info

Publication number
TWI835756B
TWI835756B TW107138166A TW107138166A TWI835756B TW I835756 B TWI835756 B TW I835756B TW 107138166 A TW107138166 A TW 107138166A TW 107138166 A TW107138166 A TW 107138166A TW I835756 B TWI835756 B TW I835756B
Authority
TW
Taiwan
Prior art keywords
electrons
energy
electron beam
beam generator
molecules
Prior art date
Application number
TW107138166A
Other languages
English (en)
Other versions
TW201933458A (zh
Inventor
久保田紳治
永関一也
橫田聡裕
玉虫元
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201933458A publication Critical patent/TW201933458A/zh
Application granted granted Critical
Publication of TWI835756B publication Critical patent/TWI835756B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32321—Discharge generated by other radiation
    • H01J37/3233—Discharge generated by other radiation using charged particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Electron Sources, Ion Sources (AREA)

Abstract

本發明提供一種能夠向開口之深部供給離子之基板處理方法。 於本發明之一實施形態之基板處理方法中，使用基板處理裝置。基板處理裝置具有腔室本體、支持台、及電子束產生器。腔室本體於其中提供內部空間。支持台係以支持載置於其上之基板之方式構成。支持台具有電極。基板處理方法係於將基板載置於支持台上之狀態下執行。於基板處理方法中，為使電子附著於被供給至內部空間之處理氣體中之分子以產生負離子，而將具有第1能量之電子自電子束產生器供給至內部空間。為將負離子向基板拉近，而對支持台之電極施加正極性之偏壓電壓。

Description

基板處理方法及基板處理裝置
本發明之實施形態係關於一種基板處理方法及基板處理裝置。
於電子器件之製造中，執行基板處理。關於基板處理之一種，利用藉由處理氣體中之分子解離所獲得之離子而對基板進行處理。作為此種基板處理，已知有電漿處理。於電漿處理中，藉由激發處理氣體而產生電漿。利用來自所產生之電漿之離子對基板進行處理。例如，利用離子對基板進行蝕刻。
於下述專利文獻1中記載有電子束激發離子電漿產生裝置。專利文獻1中所記載之裝置構成為，使用電子束產生電漿，並利用來自該電漿之離子執行基板之乾式蝕刻。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開平7-272659號公報
[發明所欲解決之問題]
隨著對電子器件內之元件之高積體化等之要求，需要對開口之深部之基板處理。例如，必須使對具有較高之縱橫比之開口之深部的基板處理成為可能，或使於基板形成具有較高之縱橫比之開口之基板處理成為可能。為了進行對開口之深部之基板處理，要求向開口之深部供給離子。 [解決問題之技術手段]
於一態樣中，提供一種基板處理方法。基板處理方法包括以下步驟：(i)為使電子附著於被供給至基板處理裝置之腔室本體內之內部空間之處理氣體中的分子以產生負離子，而將具有第1能量之電子自電子束產生器供給至內部空間；及(ii)為將負離子向基板拉近，而對在內部空間中支持載置於其上之基板之支持台之電極施加正極性之偏壓電壓。
於一態樣之基板處理方法中，藉由使電子附著於處理氣體中之分子而產生負離子。因此，產生其重量較大之負離子。由於將該負離子向基板拉近，故而負離子之直進性變高，能夠向開口之深部供給負離子。
於供給電子之步驟之一實施形態中，不使處理氣體中之分子解離，而使電子附著於該分子。即，於一實施形態之基板處理方法中，藉由非解離性電子附著而產生負離子。
於一實施形態中，電子束產生器具有固態發射極、一對第1電極、第1電源、一對第2電極、及第2電源。第1電源構成為，對一對第1電極間施加電壓，以使一對第1電極間產生電場而自固態發射極發射電子。第2電源構成為，對一對第2電極間施加電壓，以使自固態發射極發射之電子加速。藉由對利用第2電源施加於一對第2電極間之電壓進行調整，而產生具有第1能量之電子。
於施加正極性之偏壓電壓之步驟之一實施形態中，利用負離子對基板進行蝕刻。
於一實施形態中，基板處理方法進而包括以下步驟：(iii)為使供給至內部空間之處理氣體中之分子解離以產生正離子，而將具有第2能量之電子自電子束產生器供給至內部空間，且第2能量較第1能量高；及(iv)為將正離子向基板拉近，而對在內部空間中支持載置於其上之基板之支持台之電極施加負極性之偏壓電壓。於該實施形態中，於將負離子供給至基板之後，將正離子供給至基板，或者於將正離子供給至基板之後，將負離子供給至基板。根據該實施形態，基板之帶電得到抑制，提高了離子相對於基板之直進性。因此，能夠向開口之深部供給具有較高之直進性之離子。因此，於對基板進行蝕刻之情形時，能夠形成具有較高之垂直性之開口。
於施加負極性之偏壓電壓之步驟之一實施形態中，利用正離子對基板進行蝕刻。
於一實施形態中，執行複數次包括以下步驟之序列：供給具有第1能量之電子之步驟、施加正極性之偏壓電壓之步驟、供給具有第2能量之電子之步驟、及施加負極性之偏壓電壓之步驟。即，交替地反覆進行利用負離子之基板處理及利用正離子之基板處理。
於一實施形態中，施加正極性之偏壓電壓之步驟係於執行供給具有第1能量之電子之步驟之後執行。於該實施形態中，於進行使負離子附著於處理氣體中之電子之處理之期間，不對支持台之電極施加正極性之偏壓電壓。因此，防止電子被拉入至支持台及基板。
於另一態樣中，提供一種基板處理裝置。基板處理裝置具備腔室本體、支持台、氣體供給部、電子束產生器、偏壓電源、及控制部。腔室本體於其中提供內部空間。支持台係以於內部空間中支持載置於其上之基板之方式構成。支持台具有電極。氣體供給部係以向內部空間供給處理氣體之方式構成。電子束產生器係以向內部空間供給電子之方式構成。偏壓電源係以產生偏壓電壓之方式構成，且電性連接於支持台之電極。控制部係以控制電子束產生器及偏壓電源之方式構成。控制部係(i)為使電子附著於被供給至內部空間之處理氣體中之分子以產生負離子，而以向內部空間供給具有第1能量之電子之方式控制電子束產生器(以下，稱為「第1控制」)；(ii)為將負離子向載置於支持台上之基板拉近，而以對支持台之電極施加正極性之偏壓電壓之方式控制偏壓電源(以下，稱為「第2控制」)。
於一實施形態中，第1能量係以不使處理氣體中之分子解離而使電子附著於該分子之方式設定。
於一實施形態中，電子束產生器具有固態發射極、一對第1電極、第1電源、一對第2電極、及第2電源。第1電源構成為，對一對第1電極間施加電壓，以使一對第1電極間產生電場而自固態發射極發射電子。第2電源構成為，對一對第2電極間施加電壓，以使自固態發射極發射之電子加速。為產生具有第1能量之電子，控制部以對施加於一對第2電極間之電壓進行調整之方式控制第2電源。
於一實施形態中，控制部係(iii)為使供給至內部空間之處理氣體中之分子解離以產生正離子，而以向內部空間供給具有較第1能量高之第2能量之電子之方式控制電子束產生器(以下，稱為「第3控制」)；(iv)為將正離子向支持於支持台上之基板拉近，而以對支持台之電極施加負極性之偏壓電壓之方式控制偏壓電源(以下，稱為「第4控制」)。
於一實施形態中，控制部執行複數次包括第1控制、第2控制、第3控制、及第4控制之控制序列。
於一實施形態中，於執行第1控制之後執行第2控制。 [發明之效果]
如以上說明般，能夠向開口之深部供給離子。
以下，參照圖式，對各種實施形態進行詳細說明。再者，於各圖式中，對相同或相當之部分標註相同符號。
圖1係表示一實施形態之基板處理方法之流程圖。圖1所示之基板處理方法(以下，稱為「方法MT」)係為了利用負離子對基板進行處理而執行。方法MT係使用基板處理裝置來執行。
圖2係表示一實施形態之基板處理裝置之圖。於圖2中，基板處理裝置10係以其一部分斷裂之狀態示出。基板處理裝置10可用於方法MT之執行。基板處理裝置10具備腔室本體12、支持台14、氣體供給部16、電子束產生器18、偏壓電源20、及控制部22。
腔室本體12於其中提供內部空間12s。腔室本體12具有大致圓筒形狀。腔室本體12例如係由鋁等材料形成。於腔室本體12之內部空間12s之側之表面形成有具有耐腐蝕性之膜。該膜例如可為藉由陽極氧化處理而形成之氧化鋁膜、或由氧化釔形成之膜等陶瓷製之膜。腔室本體12被接地。
於腔室本體12之側壁形成有通路12p。基板W於內部空間12s與腔室本體12之外部之間進行搬送時通過通路12p。通路12p可利用閘閥12g進行開閉。閘閥12g係沿著腔室本體12之側壁設置。
支持體23自腔室本體12之底部向上方延伸。支持體23係由具有絕緣性之材料形成。支持體23可由氧化鋁或石英等陶瓷形成。支持體23支持支持台14。支持台14設置於內部空間12s中。支持台14係以於內部空間12s中支持載置於其上之基板W之方式構成。
支持台14具有電極26。於一實施形態中，支持台14進而具有靜電吸盤28。電極26具有大致圓盤形狀。電極26係由鋁等金屬形成。靜電吸盤28設置於電極26上。基板W載置於靜電吸盤28上。靜電吸盤28具有介電體製之本體、及設置於該本體內之膜狀之電極。於靜電吸盤28之電極，經由開關而電性連接有直流電源。若對靜電吸盤28之電極施加來自直流電源之電壓，則於基板W與靜電吸盤28之間產生靜電引力。藉由產生之靜電引力，基板W向靜電吸盤28拉近而由靜電吸盤28保持。
於電極26連接有偏壓電源20。偏壓電源20係以產生用於將在內部空間12s中產生之離子拉入至基板W之偏壓用之電壓的方式構成。偏壓電源20為直流電源，且以於指定之期間內對電極26施加具有指定之極性及位準之電壓的方式構成。
於一實施形態中，於偏壓電源20連接有脈衝產生器40。脈衝產生器40係以向偏壓電源20提供脈衝信號PSB之方式構成。脈衝產生器40係藉由控制部22以於指定之期間具有第1位準且於其前後期間具有第2位準之方式設定脈衝信號PSB之信號位準。第1位準為高位準及低位準中之一者，第2位準為高位準及低位準中之另一者。偏壓電源20於脈衝信號PSB之信號位準為第1位準之期間，對電極26施加偏壓電壓。另一方面，偏壓電源20於脈衝信號PSB之信號位準為第2位準之期間，不對電極26施加偏壓電壓。偏壓電源20根據來自控制部22之控制信號而設定偏壓電壓之位準及偏壓電壓之極性(負極性或正極性)。
於一實施形態中，以包圍支持體23之方式設置構件29。構件29具有大致圓筒形狀，由鋁等導電性材料形成，且被接地。於構件29之表面形成有具有耐腐蝕性之膜。該膜例如可為藉由陽極氧化處理而形成之氧化鋁膜、或由氧化釔形成之膜等陶瓷製之膜。
於一實施形態中，以包圍電極26及靜電吸盤28之方式設置構件30。構件30於構件29上延伸。構件30具有大致圓筒形狀，且可由氧化鋁或石英等陶瓷形成。
腔室本體12之上端開口。腔室本體12之上端之開口係利用頂部32而關閉。頂部32於一實施形態中構成簇射頭。於頂部32中形成有氣體擴散室32d。於頂部32形成有複數個氣體噴出口32h。複數個氣體噴出口32h於氣體擴散室32d與內部空間12s之間沿鉛直方向延伸。
於氣體擴散室32d連接有氣體供給部16。氣體供給部16係以向內部空間12s供給氣體之方式構成。氣體供給部16具有氣體源群16s、閥群16a、流量控制器群16b、及閥群16c。氣體源群16s包含一個以上之氣體源。一個以上之氣體源係於方法MT中利用之一個以上之氣體之源。閥群16a及閥群16c之各者包含一個以上之閥。流量控制器群16b包含一個以上之流量控制器。一個以上之流量控制器之各者係質量流量控制器或壓力控制式流量控制器。氣體源群16s之一個以上之氣體源之各者經由閥群16a之對應之閥、流量控制器群16b之對應之流量控制器、及閥群16c之對應之閥而連接於氣體擴散室32d。自氣體供給部16輸出之氣體經由氣體擴散室32d及複數個氣體噴出口32h而供給至內部空間12s。氣體供給部16係以將要輸出之一個以上之氣體各者之流量設定為指定之流量的方式由控制部22控制。
於腔室本體12之底部形成有排氣口12e。於排氣口12e經由壓力調整閥38而連接有排氣裝置36。排氣裝置36具有渦輪分子泵及乾式真空泵等一個以上之真空泵。排氣裝置36及壓力調整閥38係以將內部空間12s中之壓力設定為指定之壓力的方式由控制部22控制。
電子束產生器18構成為，向內部空間12s供給電子以產生自氣體供給部16供給至內部空間12s之處理氣體中之分子之離子。於一實施形態中，於電子束產生器18連接有脈衝產生器40。脈衝產生器40係以向電子束產生器18提供脈衝信號PSA之方式構成。脈衝產生器40係藉由控制部22以於指定之期間具有第1位準且於其前後期間具有第2位準之方式設定脈衝信號PSA之信號位準。第1位準為高位準及低位準中之一者，第2位準為高位準及低位準中之另一者。電子束產生器18於脈衝信號PSA之信號位準為第1位準之期間，向內部空間12s供給電子。另一方面，電子束產生器18於脈衝信號PSA之信號位準為第2位準之期間，不產生電子。電子束產生器18係以根據來自控制部22之控制信號而設定供給至內部空間12s之電子之能量的方式構成。
電子束產生器18係以向內部空間12s供給具有單色性優異之能量之分佈之電子的方式構成。於一實施形態中，由電子束產生器18供給之電子之能量之分佈滿足ΔEi/Ei＜0.4。此處，Ei係由電子束產生器18供給之電子之能量之分佈中之峰值。ΔEi可為由電子束產生器18供給之電子之能量之分佈中之電子之能量的半值寬。再者，電子之能量之分佈係將橫軸設為電子之能量且將縱軸設為電子之個數之分佈。
圖3係可於圖2所示之基板處理裝置中使用之一實施形態之電子束產生器的局部放大剖視圖。圖3所示之電子束產生器18A可用作電子束產生器18。電子束產生器18A具有固態發射極50、電極52、電極54、電極56、第1電源58、及第2電源60。固態發射極50為電子之產生源。固態發射極50例如為奈米碳管。
電極52設置於基底基板62之一主面上。電極52係由導電性材料形成。電極52為膜狀或層狀之電極，且於基底基板62上提供一個以上之開口。固態發射極50自電極52之內部向電極52之一個以上之開口突出。
電極52與電極54構成一對第1電極。電極54係由導電性材料形成。電極54為膜狀或層狀之電極，且與電極52大致平行地延伸。電極54提供一個以上之開口。電極54之一個以上之開口係沿著與基底基板62之一主面正交之方向與電極52之一個以上的開口分別對向。於電極52與電極54之間設置有中間層64。中間層64係由絕緣材料形成。中間層64提供一個以上之空間。中間層64之一個以上之空間設置於電極52之一個以上之開口與電極54之一個以上的開口之間。
於電極52與電極54之間連接有第1電源58。第1電源58為直流電源(或脈衝電源)。第1電源58係以於脈衝信號PSA之信號位準為第1位準之期間對電極52與電極54之間(即，一對第1電極間)施加電壓的方式構成。若利用第1電源58對電極52與電極54之間施加電壓，則於電極52與電極54之間產生電場。藉由產生之電場自固態發射極50發射電子。
電極54與電極56構成一對第2電極。電極56係由導電性材料形成。電極56為膜狀或層狀之電極，且與電極54大致平行地延伸。電極56提供一個以上之開口。電極56之一個以上之開口係沿著與基底基板62之一主面正交之方向與電極54之一個以上的開口分別對向。於電極54與電極56之間設置有中間層66。中間層66係由絕緣材料形成。中間層66提供一個以上之空間。中間層66之一個以上之空間設置於電極54之一個以上之開口與電極56之一個以上的開口之間。
於電極54與電極56之間連接有第2電源60。第2電源60為可變直流電源。第2電源60係以於脈衝信號PSA之信號位準為第1位準之期間對電極54與電極56之間(即，一對第2電極間)施加電壓的方式構成。若利用第2電源60對電極54與電極56之間施加電壓，則於電極54與電極56之間產生電場。自固態發射極50發射之電子藉由電極54與電極56之間之電場而加速，自電極56之一個以上之開口發射並供給至內部空間12s。利用第2電源60施加於電極54與電極56之間之電壓之位準係以如下方式進行調整，即，藉由控制部22將自電子束產生器18A供給至內部空間12s之電子之能量設定為指定之能量。
於電子束產生器18A中，自固態發射極50發射之電子之能量具有由固態發射極50之材料決定之固有的能量。又，藉由在電極54與電極56之間加速而自電子束產生器18A發射之電子之能量係由利用第2電源60施加於電極54與電極56之間之電壓的位準來決定。因此，電子束產生器18A能夠向內部空間12s供給具有單色性優異之能量之分佈且具有所期望之能量的電子。
圖4係可於圖2所示之基板處理裝置中使用之另一實施形態之電子束產生器的局部放大剖視圖。圖4所示之電子束產生器18B可用作電子束產生器18。電子束產生器18B之電極52與電子束產生器18A之電極52不同，不提供開口。即，電子束產生器18B之電極52於基底基板62上均勻地延伸。固態發射極50自電極52之表面向由中間層64提供之一個以上之開口頂出。該電子束產生器18B亦能夠向內部空間12s供給具有單色性優異之能量之分佈且具有所期望之能量的電子。
返回至圖2。控制部22係如上所述般以控制基板處理裝置10之各部之方式構成。控制部22例如為電腦裝置，具有CPU(Central Processing Unit，中央處理單元)等處理器、記憶體等記憶裝置、顯示裝置、滑鼠及鍵盤等輸入裝置、以及控制信號之輸入輸出介面。於控制部22之記憶部記憶有控制程式及製程配方資料。控制部22之處理器執行控制程式，並按照製程配方資料對基板處理裝置10之各部進行控制。控制部22對電子束產生器18及偏壓電源20進行控制以執行方法MT。控制部22亦可進而對氣體供給部16、排氣裝置36、壓力調整閥38、及脈衝產生器40進行控制以執行方法MT。再者，關於執行方法MT時由控制部22執行之控制，即第1～第4控制，於下文進行敍述。
再次參照圖1。以下，以使用基板處理裝置10之情形為例，對方法MT進行說明。然而，方法MT亦可使用基板處理裝置以外之裝置來執行。於以下之說明中，除圖1以外，還參照圖5。圖5係與圖1所示之基板處理方法相關之時序圖。於圖5中，橫軸表示時間，縱軸表示電子之能量及偏壓電壓。圖5所示之電子之能量表示自電子束產生器18供給至內部空間12s之電子之能量。圖5所示之偏壓電壓表示自偏壓電源20施加於支持台14之電極26之偏壓電壓之位準。
於方法MT中，於執行步驟STa之前，將基板W載置於支持台14上，即靜電吸盤28上。基板W由靜電吸盤28保持。
於步驟STa中，開始處理氣體自氣體供給部16向內部空間12s之供給。於步驟STa中，由控制部22控制氣體供給部16。於在方法MT中 對基板W之矽膜進行蝕刻之情形時，處理氣體包含Cl2 氣體、HBr 氣體、SF6 氣體等一種以上之含鹵素之氣體。於在方法MT中對基板W之氧化矽膜進行蝕刻之情形時，處理氣體包含CF4 氣體、C4 F8 氣體等一種以上之氟碳氣體。於在方法MT中對基板W之氮化矽膜進行蝕刻之情形時，處理氣體包含CH2 F2 、CHF3 氣體等一種以上之氫氟碳氣體。處理氣體亦可包含如氧氣、稀有氣體之一種以上之其他氣體。
於步驟STa中開始之處理氣體之供給持續至包括下述步驟ST1～步驟ST4之序列之1次以上的執行結束為止。又，至少自於步驟STa中開始處理氣體之供給起至包括步驟ST1～步驟ST4之序列之1次以上的執行結束為止之期間，內部空間12s中之壓力藉由控制部22設定為指定之壓力。具體而言，控制部22為調整內部空間12s中之壓力，而對排氣裝置36及壓力調整閥38進行控制。
接下來，於方法MT中，執行步驟ST1。於步驟ST1中，將具有第1能量之電子自電子束產生器18供給至內部空間12s。於步驟ST1中，藉由利用控制部22執行第1控制，而控制電子束產生器18。
具體而言，控制部22係以如下方式控制脈衝產生器40，即，將於步驟ST1之執行期間具有第1位準且於其前後期間具有第2位準之脈衝信號PSA發送至電子束產生器18。第1電源58根據脈衝信號PSA，於步驟ST1之執行期間對電極52與電極54之間施加電壓。又，於步驟ST1中，控制部22將電壓設定信號提供至電子束產生器18。第2電源60 於由脈衝信號PSA特定之步驟ST1之執行期間，將具有與電壓設定信號對應之位準之電壓施加於電極54與電極56之間。於步驟ST1中，利用電子束產生器18產生具有第1能量之電子，並將該電子供給至內部空間12s。如圖5所示，第1能量較於下述步驟ST3中所產生之電子之第2能量低。第1能量係用以使電子附著於處理氣體中所包含之分子之能量，且由處理氣體中所包含之分子之物性唯一地決定。例如，第1能量為0.5 eV以下之能量。例如，於CF4 、C4 F8 、c-C4 F8 、Cl2 、SF6 等含鹵素之分子之情形時，第1能量亦為0.5 eV以下之能量。
於步驟ST1之執行期間，自電子束產生器18供給之電子附著於處理氣體中之分子。其結果為，產生處理氣體中之分子之負離子。例 如，於在方法MT中對基板W之矽膜進行蝕刻之情形時，產生Cl2 之負離子 、HBr之負離子、SF6 之負離子等一種以上之含鹵素之分子之負離子。於在方法MT中對基板W之氧化矽膜進行蝕刻之情形時，產生CF4 之負離子、C4 F8 之負離子等一種以上之氟碳分子之負離子。於在方法MT中對基板W之氮化矽膜進行蝕刻之情形時，產生CH2 F2 之負離子、CHF3 之負離子等一種以上之氫氟碳分子之負離子。於一實施形態之步驟ST1中，不使處理氣體中之分子解離，而電子附著於該分子。即，藉由非解離性電子附著而產生負離子。
後續步驟ST2係於執行步驟ST1之後執行。於一實施形態中，步驟ST2係自步驟ST1結束時起經過特定之時間長度之後執行。於步驟ST2中，利用偏壓電源20對支持台14之電極26施加正極性之偏壓電壓。於步驟ST2中，藉由利用控制部22執行第2控制，而控制偏壓電源20。
具體而言，控制部22係以如下方式控制脈衝產生器40，即，將於步驟ST2之執行期間具有第1位準且於其前後期間具有第2位準之脈衝信號PSB發送至偏壓電源20。又，控制部22將指定步驟ST2之執行期間之偏壓電壓之位準的電壓設定信號提供至偏壓電源20。偏壓電源20於由脈衝信號PSA特定之步驟ST2之執行期間將具有由電壓設定信號特定之位準之正極性之偏壓電壓施加於支持台14的電極26。
於步驟ST2之執行期間，將正極性之偏壓電壓施加於支持台14之電極26，因此，將於步驟ST1中在內部空間12s中產生之負離子向基板W拉近。於步驟ST2之執行期間，藉由負離子對基板W進行處理。
於一實施形態中，接下來執行步驟ST3。於步驟ST3中，將具有第2能量之電子自電子束產生器18供給至內部空間12s。於步驟ST2中，藉由利用控制部22執行第3控制，而控制電子束產生器18。
具體而言，控制部22係以如下方式控制脈衝產生器40，即，將於步驟ST3之執行期間具有第1位準且於其前後期間具有第2位準之脈衝信號PSA發送至電子束產生器18。第1電源58根據脈衝信號PSA，於步驟ST3之執行期間對電極52與電極54之間施加電壓。又，於步驟ST3中，控制部22將電壓設定信號提供至電子束產生器18。第2電源60於由脈衝信號PSA特定之步驟ST3之執行期間，將具有與電壓設定信號 對應之位準之電壓施加於電極54與電極56之間。於步驟ST3中，利用電子束產生器18產生具有第2能量之電子，並將該電子供給至內部空間12s。如圖5所示，第2能量較於步驟ST1中產生之電子之第1能量高。第2能量係用以使處理氣體中所包含之分子解離之能量，且由處理氣體中所包含之分子之物性唯一地決定。第2能量例如大於0.5 eV。第2能量可為10 eV以上或50 eV以上之能量。例如，使CF4 解離之電子之第2能量為4.3 eV以上，使SF6 解離之電子之第2能量大於0.5 eV，使c-C4 F8 解離之電子之第2能量為1.75 eV以上。
於步驟ST3之執行期間，自電子束產生器18供給之電子與處理氣體中之分子碰撞。其結果為，處理氣體中之分子解離，而產生正離子。例如，於在方法MT中對基板W之矽膜進行蝕刻之情形時，藉由Cl2 、HBr等一種以上之含鹵素之分子之解離而產生正離子。於在方法MT中對基板W之氧化矽膜進行蝕刻之情形時，藉由CF4 、C4 F8 等一種以上之氟碳分子之解離而產生正離子。於在方法MT中對基板W之氮化矽膜進行蝕刻之情形時，藉由CH2 F2 、CHF3 等一種以上之氫氟碳分子之解離而產生正離子。
於一實施形態中，接下來執行步驟ST4。於步驟ST4中，利用偏壓電源20對支持台14之電極26施加負極性之偏壓電壓。於步驟ST4中，藉由利用控制部22執行第4控制，而控制偏壓電源20。
具體而言，控制部22係以如下方式控制脈衝產生器40，即，將於步驟ST4之執行期間具有第1位準且於其前後期間具有第2位準之脈衝信號PSB發送至偏壓電源20。又，控制部22將指定步驟ST4之執行期間之偏壓電壓之位準的電壓設定信號提供至偏壓電源20。偏壓電源20於由脈衝信號PSA特定之步驟ST4之執行期間將具有由電壓設定信號特定之位準之負極性之偏壓電壓施加於支持台14的電極26。
於步驟ST4之執行期間，將負極性之偏壓電壓施加於支持台14之電極26，因此，將於步驟ST3中在內部空間12s中產生之正離子向基板W拉近。於步驟ST4之執行期間，藉由正離子對基板W進行處理。
於執行複數次包括步驟ST1～步驟ST4之序列、即包括第1～第4控制之控制序列之情形時，執行步驟ST5。於步驟ST5中，判定是否符合停止條件。停止條件係於包括步驟ST1～步驟ST4之序列之執行次數、即包括第1～第4控制之控制序列之執行次數達到特定次數之情形時被判定為符合條件者。若於步驟ST5中判定為不符合停止條件，則再次執行包括步驟ST1～步驟ST4之序列。另一方面，若於步驟ST5中判定為符合停止條件，則方法MT之執行結束。再者，包括步驟ST1～步驟ST4之序列之執行次數亦可為1次。
於方法MT中，藉由使電子附著於處理氣體中之分子而產生負離子。因此，產生其重量較大之負離子。由於將該負離子向基板W拉近，故而負離子之直進性變高，能夠向開口之深部供給負離子。例如能夠向具有較高之縱橫比之開口之深部供給負離子。
於一實施形態中，如上所述，於執行步驟ST1之後執行步驟ST2。於該實施形態中，於步驟ST1之執行期間，不對支持台14之電極26施加正極性之偏壓電壓。因此，防止於步驟ST1之執行期間，電子被拉入至支持台14及基板W。
以下，參照圖6、圖7(a)、圖7(b)、及圖8。圖6係可應用圖1所示之基板處理方法之一例之基板的局部放大剖視圖。圖7(a)係用以說明圖1所示之基板處理方法之步驟ST2之圖，圖7(b)係用以說明圖1所示之基板處理方法之步驟ST4之圖。圖8係對僅使用正離子之蝕刻進行說明之圖。
如圖6所示，可應用方法MT之一例之基板W具有基底區域UR、膜EF、及遮罩MK。膜EF設置於基底區域UR上。膜EF為任意之膜。膜EF例如為矽膜、氧化矽膜、或氮化矽膜。遮罩MK設置於膜EF上，且具有局部地覆蓋膜EF之圖案。於方法MT之一例中，對圖6所示之基板W之膜EF進行蝕刻。於該情形時，遮罩MK係由具有較膜EF之蝕刻速率低之蝕刻速率之材料形成。
於方法MT之步驟ST1中，電子附著於處理氣體中之分子，不使該分子解離，而產生該分子之負離子。所產生之負離子較藉由分子之解離所產生之離子重。於步驟ST2中，該負離子藉由對支持台14之電極26施加正極性之偏壓電壓而被拉入至基板W。因此，於步驟ST2中，將負離子對於基板W以較高之直進性照射。其結果為，向開口之深部供給負離子。例如，向具有較高之縱橫比之開口之深部供給負離子。因此，根據基於方法MT之蝕刻，能夠於開口之深部進行蝕刻。
於一實施形態中，於在步驟ST2中將負離子供給至基板W之後，於步驟ST4中將正離子供給至基板W，或者於在步驟ST4中將正離子供給至基板W之後，於步驟ST2中將負離子供給至基板W。即，於方法MT中，如圖7(a)所示，於基板W因正極性之電荷而帶電之情形時，向基板W供給負離子。又，於方法MT中，如圖7(b)所示，於基板W因負極性之電荷而帶電之情形時，向基板W供給正離子。
於僅利用正離子對基板W進行蝕刻之情形時，如圖8所示，基板W因正電荷而帶電。其結果為，正離子相對於基板W之直進性受損。因此，於僅利用正離子對基板W進行蝕刻之情形時，形成於基板W之開口之垂直性受損。即，形成相對於膜EF之厚度方向彎曲之開口。另一方面，於方法MT之一實施形態中，如上所述，於基板W因正極性之電荷而帶電之情形時，向基板W供給負離子，於基板W因負極性之電荷而帶電之情形時，向基板W供給正離子。因此，基板W之帶電得到抑制，提高了離子相對於基板W之直進性。其結果為，能夠向開口之深部供給具有較高之直進性之離子。因此，於對基板W進行蝕刻之情形時，能夠形成具有較高之垂直性之開口。例如，能夠向具有較高之縱橫比之開口之深部供給離子，從而能夠形成具有較高之垂直性且具有較高之縱橫比之開口。
以上，對各種實施形態進行了說明，但可不限定於上述實施形態而構成各種變化態樣。例如，於方法MT之序列內，亦可於執行步驟ST3及步驟ST4之後，執行步驟ST1及步驟ST2。
又，步驟ST3與步驟ST4之執行期間亦可與圖5之時序圖中之各者的執行期間不同。圖9係與圖1所示之基板處理方法相關之另一時序圖。於圖9中，步驟ST3與步驟ST4係於同一期間執行。由於在步驟ST4中將負極性之偏壓電壓施加於支持台14之電極，故而即便於步驟ST3中將電子供給至內部空間12s，亦不會使該電子向支持台14及基板W拉近。因此，能夠於同一期間執行步驟ST3與步驟ST4。
又，偏壓電源20亦可為產生高頻之高頻電源。利用偏壓電源20所產生之高頻之頻率及相位係以如下方式進行調整，即，於步驟ST1之執行期間，向支持台14之電極26提供正極性之電壓，於步驟ST4之執行期間，向支持台14之電極26提供負極之電壓。再者，於使用高頻電源作為偏壓電源20之情形時，於偏壓電源20與電極26之間設置用於阻抗匹配之整合器。
又，可於方法MT中使用之基板處理裝置只要能夠對供給至腔室本體之內部空間之電子的能量進行控制，能夠於對支持台之電極施加偏壓電壓期間，以及控制該偏壓電壓之極性及位準，則可為任意之基板處理裝置。例如，基板處理裝置之電子束產生器可為具有Spindt型固態發射極者，可為藉由來自固態發射極之熱電子發射而產生電子者，或者亦可為藉由雷射激發而自固態發射極產生電子者。
圖10係表示另一實施形態之基板處理裝置之圖。圖10所示之基板處理裝置101具備電子束產生器181而非電子束產生器18。又，基板處理裝置101具備頂部320而非頂部32。頂部320具有蓋體321及電極板322。蓋體321將腔室本體12之上端之開口關閉。
電極板322設置於蓋體321與支持台14之間，且大致水平地延伸。於蓋體321與電極板322之間提供氣體擴散室320d。於氣體擴散室320d連接有氣體供給部16。電極板322係由鋁等導電性之材料形成。電極板322被接地。於電極板322之表面形成有具有耐腐蝕性之膜。該膜例如可為藉由陽極氧化處理而形成之氧化鋁膜、或由氧化釔形成之膜等陶瓷製之膜。於電極板322形成有複數個貫通孔。電極板322之複數個貫通孔使氣體擴散室320d與內部空間12s連通。
電子束產生器181具有複數個單元18u、第1電源58、及第2電源60。複數個單元18u具有與圖3或圖4所示之單元18u相同之構成，且於蓋體321之正下方二維地排列。
電子束產生器181之複數個單元18u之各者包含用於自電極56之單一之開口發射電子之要素。具體而言，複數個單元18u之各者包含固態發射極50、電極52之一部分、中間層64之一部分、電極54之一部分、中間層66之一部分、及電極56之一部分。於複數個單元18u之各者中，由電極52之一部分提供之開口、由中間層64之一部分提供之空間、由電極54之一部分提供之開口、及由中間層66之一部分提供之空間與由電極56之一部分提供之單一之開口連通。於複數個單元18u之各者中，固態發射極50向由電極52之一部分提供之開口，或者向由中間層64之一部分提供之空間頂出。即便於電子束產生器181中，第1電源58亦於電極52與電極54之間連接，第2電源60亦於電極54與電極56之間連接。
於基板處理裝置101中，供給至氣體擴散室320d之氣體中之分子係藉由利用電子束產生器181產生之電子附著於該分子而成為負離子。或者，供給氣體至氣體擴散室320d之氣體中之分子係藉由利用電子束產生器181產生之電子與該分子碰撞而解離，成為正離子。於氣體擴散室320d內產生之離子藉由電極板322與支持台14之電極26之間之電場而加速，並供給至基板W。
10‧‧‧基板處理裝置 12‧‧‧腔室本體 12e‧‧‧排氣口 12g‧‧‧閘閥 12p‧‧‧通路 12s‧‧‧內部空間 14‧‧‧支持台 16‧‧‧氣體供給部 16a‧‧‧閥群 16b‧‧‧流量控制器群 16c‧‧‧閥群 16s‧‧‧氣體源群 18‧‧‧電子束產生器 18A‧‧‧電子束產生器 18B‧‧‧電子束產生器 18u‧‧‧單元 20‧‧‧偏壓電源 22‧‧‧控制部 23‧‧‧支持體 26‧‧‧電極 28‧‧‧靜電吸盤 29‧‧‧構件 30‧‧‧構件 32‧‧‧頂部 32d‧‧‧氣體擴散室 32h‧‧‧氣體噴出口 36‧‧‧排氣裝置 38‧‧‧壓力調整閥 40‧‧‧脈衝產生器 50‧‧‧固態發射極 52‧‧‧電極 54‧‧‧電極 56‧‧‧電極 58‧‧‧第1電源 60‧‧‧第2電源 62‧‧‧基底基板 64‧‧‧中間層 66‧‧‧中間層 181‧‧‧電子束產生器 320‧‧‧頂部 320d‧‧‧氣體擴散室 321‧‧‧蓋體 322‧‧‧電極板 EF‧‧‧膜 MK‧‧‧遮罩 MT‧‧‧方法 PSA‧‧‧脈衝信號 PSB‧‧‧脈衝信號 STa、ST1～ST5‧‧‧步驟 UR‧‧‧基底區域 W‧‧‧基板
圖1係表示一實施形態之基板處理方法之流程圖。 圖2係表示一實施形態之基板處理裝置之圖。 圖3係可於圖2所示之基板處理裝置中使用之一實施形態之電子束產生器的局部放大剖視圖。 圖4係可於圖2所示之基板處理裝置中使用之另一實施形態之電子束產生器的局部放大剖視圖。 圖5係與圖1所示之基板處理方法相關之時序圖。 圖6係可應用圖1所示之基板處理方法之一例之基板的局部放大剖視圖。 圖7(a)係用以說明圖1所示之基板處理方法之步驟ST2之圖，圖7(b)係用以說明圖1所示之基板處理方法之步驟ST4之圖。 圖8係對僅使用正離子之蝕刻進行說明之圖。 圖9係與圖1所示之基板處理方法相關之時序圖。 圖10係表示另一實施形態之基板處理裝置之圖。
MT‧‧‧方法
STa、ST1~ST5‧‧‧步驟

Claims (12)

  1. 一種基板處理方法，其包括以下步驟：將處理氣體供給至基板處理裝置之腔室本體之內部空間，以使上述處理氣體之分子存在於上述內部空間中；為使電子附著於被供給至上述內部空間之上述處理氣體中的上述分子以產生負離子，而將具有第1能量之電子自電子束產生器供給至上述腔室本體之上述內部空間；及為將上述負離子向基板拉近，而對在上述內部空間中支持載置於其上之該基板之支持台之電極施加正極性之偏壓電壓；且上述電子束產生器包括：固態發射極，其位於上述內部空間外部及上述電子束產生器內；一對第1電極，其位於上述內部空間外部及上述電子束產生器內；第1電源，其構成為對上述一對第1電極間施加電壓，以使上述一對第1電極間產生電場且自上述固態發射極發射電子；一對第2電極，其位於上述內部空間外部及上述電子束產生器內；及第2電源，其構成為對上述一對第2電極間施加電壓，以使自上述固態發射極發射之電子加速；且供給具有上述第1能量之電子之上述步驟包括：(i)利用上述第1電源對上述一對第1電極間施加電壓以形成上述電場且自上述電子束產生器內之上述固態發射極發射電子；及 (ii)利用上述第2電源對上述一對第2電極間施加電壓，以使來自上述固態發射極之電子加速離開上述電子束產生器且進入上述內部空間，其中離開上述電子束產生器之上述電子具有上述第1能量，該第1能量藉由施加於上述一對第2電極間之上述電壓控制，以不使分子解離而使離開上述電子束產生器之電子附著於上述內部空間中之上述分子，以形成上述分子之負離子。
  2. 如請求項1之基板處理方法，其中於施加上述正極性之偏壓電壓之上述步驟中，利用上述分子之上述負離子對上述基板進行蝕刻。
  3. 如請求項1之基板處理方法，其進而包括以下步驟：將具有第2能量之電子自上述電子束產生器供給至上述內部空間，且該第2能量較上述第1能量高，其中上述第2能量係足以使供給至上述內部空間之上述處理氣體中之上述分子解離以產生正離子，其中供給具有上述第2能量之電子之上述步驟係於與執行供給具有上述第1能量之電子之上述步驟不同之時間執行；及為將上述正離子向上述基板拉近，而對在上述內部空間中支持載置於其上之該基板之上述支持台之上述電極施加負極性之偏壓電壓。
  4. 如請求項3之基板處理方法，其中於施加負極性之偏壓電壓之上述步驟中，利用上述正離子對上述基板進行蝕刻。
  5. 如請求項3之基板處理方法，其執行複數次包括以下步驟之序列：供 給具有第1能量之電子之上述步驟、施加正極性之偏壓電壓之上述步驟、供給具有第2能量之電子之上述步驟、及施加負極性之偏壓電壓之上述步驟。
  6. 如請求項3之基板處理方法，其中施加上述正極性之偏壓電壓之上述步驟係於執行供給具有上述第1能量之上述電子之上述步驟之後執行；且施加上述負極性之偏壓電壓之上述步驟係於與執行供給具有上述第2能量之上述電子之上述步驟相同之時間或不同之時間執行；於將上述分子之上述負離子向上述基板拉近之上述步驟中，藉由施加上述正極性之偏壓電壓，上述分子之上述負離子較藉由施加上述負極性之偏壓電壓向上述基板拉近之上述正離子更重，此係由於供給附著於上述分子之具有上述第1能量之上述電子之上述步驟不使上述分子解離以形成分子之上述負離子，而供給具有上述第2能量之上述電子之上述步驟使上述分子解離以形成上述正離子。
  7. 如請求項1之基板處理方法，其中施加正極性之偏壓電壓之上述步驟係於執行供給具有第1能量之電子之上述步驟之後執行。
  8. 一種基板處理裝置，其具備：腔室本體，其係於其中提供內部空間；支持台，其係以於上述內部空間中支持載置於其上之基板之方式構成，且具有電極；氣體供給部，其係以向上述內部空間供給處理氣體之方式構成； 電子束產生器，其係以向上述內部空間供給電子之方式構成；偏壓電源，其係以產生偏壓電壓之方式構成，且電性連接於上述支持台之上述電極；及控制部，其係以控制上述電子束產生器及上述偏壓電源之方式構成；且上述控制部係為使電子附著於被供給至上述內部空間之上述處理氣體中之分子以產生分子之負離子，而以向上述內部空間供給具有第1能量之電子之方式控制上述電子束產生器；且為將分子之上述負離子向載置於上述支持台上之基板拉近，而以對上述支持台之上述電極施加正極性之偏壓電壓之方式控制上述偏壓電源；上述電子束產生器具有：固態發射極，其位於上述內部空間外部及上述電子束產生器內；一對第1電極，其位於上述內部空間外部及上述電子束產生器內；第1電源，其構成為對上述一對第1電極間施加電壓，以使上述一對第1電極間產生電場而自上述固態發射極發射電子；一對第2電極，其位於上述內部空間外部及上述電子束產生器內；及第2電源，其構成為對上述一對第2電極間施加電壓，以使自上述固態發射極發射之電子加速；且上述控制部構成為以供給具有上述第1能量之上述電子之方式控制上 述第1及第2電源，其包括：(i)控制上述第1電源對上述一對第1電極間施加電壓，以形成上述電場以自上述電子束產生器內之上述固態發射極發射電子，及(ii)控制上述第2電源對上述一對第2電極間施加電壓，以使來自上述固態發射極之電子加速以上述第1能量離開上述電子束產生器進入上述內部空間，其中上述控制部控制施加於上述一對第2電極間之上述電壓，以不使分子解離而使具有上述第1能量之離開上述電子束產生器之電子附著於上述內部空間中之上述分子，以形成上述分子之上述負離子。
  9. 如請求項8之基板處理裝置，其中上述控制部進而構成為為使供給至上述內部空間之上述處理氣體中之分子解離以產生正離子，而以向上述內部空間供給具有較第1能量高之第2能量之電子之方式控制上述電子束產生器；且為將上述正離子向支持於上述支持台上之上述基板拉近，而以對上述支持台之上述電極施加負極性之偏壓電壓之方式控制上述偏壓電源。
  10. 如請求項9之基板處理裝置，其中上述控制部係構成為執行複數次控制序列，該控制序列包括：以供給具有上述第1能量之上述電子之方式控制上述電子束產生器；以施加上述正極性之上述偏壓電壓之方式控制上述偏壓電源；以供給具有上述第2能量之上述電子之方式控制上述電子束產生器；及以施加上述負極性之上述偏壓電壓之方式控制上述偏壓電源。
  11. 如請求項9之基板處理裝置，其中上述控制部構成為控制施加上述正極性之偏壓電源之上述步驟於控制上述電子束產生器供給具有上述第1能量之電子以形成分子之上述負離子之上述步驟之後發生；且上述控制部構成為控制施加上述負極性之偏壓電源之上述步驟於與控制上述電子束產生器將具有上述第2能量之電子供給至上述內部空間以形成上述正離子之上述步驟相同之時間或不同之時間發生，且利用上述控制部控制上述電子束產生器：供給具有不使分子解離之上述第1能量之電子以形成分子之上述負離子，及供給具有使分子解離之上述第2能量之電子以形成正離子，以上述正極性之偏壓電壓向上述基板拉近之上述分子之負離子較以上述負極性之偏壓電壓向上述基板拉近之正離子更重。
  12. 如請求項8之基板處理裝置，其中上述控制部係於以供給具有上述第1能量之上述電子之方式控制上述電子束產生器，且其後以施加上述正極性之上述偏壓電壓之方式控制上述偏壓電源。
TW107138166A 2017-11-10 2018-10-29 基板處理方法及基板處理裝置 TWI835756B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017217120A JP7002921B2 (ja) 2017-11-10 2017-11-10 基板処理方法及び基板処理装置
JP2017-217120 2017-11-10

Publications (2)

Publication Number Publication Date
TW201933458A TW201933458A (zh) 2019-08-16
TWI835756B true TWI835756B (zh) 2024-03-21

Family

ID=66432843

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107138166A TWI835756B (zh) 2017-11-10 2018-10-29 基板處理方法及基板處理裝置

Country Status (5)

Country Link
US (1) US10886135B2 (zh)
JP (1) JP7002921B2 (zh)
KR (1) KR20190053800A (zh)
CN (2) CN109767967B (zh)
TW (1) TWI835756B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200939902A (en) * 2007-11-14 2009-09-16 Tokyo Electron Ltd Plasma processing device and plasma processing method semiconductor substrate
US20120258601A1 (en) * 2011-04-11 2012-10-11 Lam Research Corporation E-Beam Enhanced Decoupled Source for Semiconductor Processing
US20140302681A1 (en) * 2013-04-05 2014-10-09 Lam Research Corporation Internal plasma grid for semiconductor fabrication
US20160276134A1 (en) * 2015-03-17 2016-09-22 Applied Materials, Inc. Ion-ion plasma atomic layer etch process and reactor

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63110529A (ja) * 1986-10-29 1988-05-16 Hitachi Ltd イオンビ−ム発生装置および方法
JPH07120516B2 (ja) * 1990-07-26 1995-12-20 株式会社東芝 低エネルギ−電子の照射方法および照射装置
JPH05283369A (ja) * 1992-03-31 1993-10-29 Nippondenso Co Ltd 微細加工装置
JP3397438B2 (ja) 1994-03-30 2003-04-14 理化学研究所 電子ビーム励起イオンプラズマ発生装置
DE19929278A1 (de) * 1998-06-26 2000-02-17 Nissin Electric Co Ltd Verfahren zum Implantieren negativer Wasserstoffionen und Implantierungseinrichtung
US6511575B1 (en) * 1998-11-12 2003-01-28 Canon Kabushiki Kaisha Treatment apparatus and method utilizing negative hydrogen ion
JP2000311868A (ja) * 1999-04-27 2000-11-07 Canon Inc 負イオンを用いた表面処理装置及び表面処理方法及び半導体装置の製造方法
JP3929877B2 (ja) 2002-11-14 2007-06-13 株式会社リコー 電子線描画装置およびその要部の製造方法
DE102008032333A1 (de) 2008-07-09 2010-06-10 Drägerwerk AG & Co. KGaA Miniaturisierter nicht-radioaktiver Elektronenemitter
US20110139748A1 (en) * 2009-12-15 2011-06-16 University Of Houston Atomic layer etching with pulsed plasmas
US20130059448A1 (en) * 2011-09-07 2013-03-07 Lam Research Corporation Pulsed Plasma Chamber in Dual Chamber Configuration
JP2015204418A (ja) * 2014-04-15 2015-11-16 株式会社東芝 プラズマ処理装置及びプラズマ処理方法
DE112016001009B4 (de) 2015-03-02 2021-03-18 National Institute For Materials Science Emitter, Elektronenkanone verwendenden Emitter, die Elektronenkanone verwendende elektronische Vorrichtung und Verfahren zur Herstellung des Emitters
US9799494B2 (en) * 2015-04-03 2017-10-24 Tokyo Electron Limited Energetic negative ion impact ionization plasma
US10249495B2 (en) * 2016-06-28 2019-04-02 Applied Materials, Inc. Diamond like carbon layer formed by an electron beam plasma process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200939902A (en) * 2007-11-14 2009-09-16 Tokyo Electron Ltd Plasma processing device and plasma processing method semiconductor substrate
US20120258601A1 (en) * 2011-04-11 2012-10-11 Lam Research Corporation E-Beam Enhanced Decoupled Source for Semiconductor Processing
US20140302681A1 (en) * 2013-04-05 2014-10-09 Lam Research Corporation Internal plasma grid for semiconductor fabrication
US20160276134A1 (en) * 2015-03-17 2016-09-22 Applied Materials, Inc. Ion-ion plasma atomic layer etch process and reactor

Also Published As

Publication number Publication date
TW201933458A (zh) 2019-08-16
US20190148155A1 (en) 2019-05-16
JP2019087702A (ja) 2019-06-06
KR20190053800A (ko) 2019-05-20
CN112614770A (zh) 2021-04-06
JP7002921B2 (ja) 2022-01-20
US10886135B2 (en) 2021-01-05
CN109767967B (zh) 2021-01-12
CN109767967A (zh) 2019-05-17

Similar Documents

Publication Publication Date Title
US9972503B2 (en) Etching method
JP5802323B2 (ja) エッチング処理方法
US8641916B2 (en) Plasma etching apparatus, plasma etching method and storage medium
JP6382055B2 (ja) 被処理体を処理する方法
EP2911187A1 (en) Etching method
US20080317965A1 (en) Plasma processing apparatus and method
EP3089198A1 (en) Method for processing target object
US11315793B2 (en) Etching method and plasma processing apparatus
US10347499B2 (en) Method for etching layer to be etched
US20200111679A1 (en) Etching method
JP6327970B2 (ja) 絶縁膜をエッチングする方法
JP7366188B2 (ja) 電源システム
US9548214B2 (en) Plasma etching method of modulating high frequency bias power to processing target object
TWI835756B (zh) 基板處理方法及基板處理裝置
CN111048389A (zh) 等离子体处理方法和等离子体处理装置
KR20210035073A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
US11145493B2 (en) Plasma etching apparatus and plasma etching method
CN111146086B (zh) 蚀刻方法和等离子体处理装置
TW202105507A (zh) 用於高深寬比蝕刻的電漿蝕刻工具
JP2000058522A (ja) プラズマ処理装置およびプラズマ処理方法