TWI835354B - 半導體封裝結構及製備方法 - Google Patents
半導體封裝結構及製備方法 Download PDFInfo
- Publication number
- TWI835354B TWI835354B TW111139380A TW111139380A TWI835354B TW I835354 B TWI835354 B TW I835354B TW 111139380 A TW111139380 A TW 111139380A TW 111139380 A TW111139380 A TW 111139380A TW I835354 B TWI835354 B TW I835354B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- packaging structure
- substrate
- layer
- wafer stack
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- 238000000465 moulding Methods 0.000 claims abstract description 43
- 150000001875 compounds Chemical class 0.000 claims abstract description 34
- 235000012431 wafers Nutrition 0.000 claims description 226
- 239000000758 substrate Substances 0.000 claims description 183
- 238000004806 packaging method and process Methods 0.000 claims description 149
- 239000000945 filler Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 19
- 239000000463 material Substances 0.000 description 37
- 229910000679 solder Inorganic materials 0.000 description 21
- HUWSZNZAROKDRZ-RRLWZMAJSA-N (3r,4r)-3-azaniumyl-5-[[(2s,3r)-1-[(2s)-2,3-dicarboxypyrrolidin-1-yl]-3-methyl-1-oxopentan-2-yl]amino]-5-oxo-4-sulfanylpentane-1-sulfonate Chemical compound OS(=O)(=O)CC[C@@H](N)[C@@H](S)C(=O)N[C@@H]([C@H](C)CC)C(=O)N1CCC(C(O)=O)[C@H]1C(O)=O HUWSZNZAROKDRZ-RRLWZMAJSA-N 0.000 description 15
- 230000008054 signal transmission Effects 0.000 description 13
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 12
- 230000017525 heat dissipation Effects 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 239000012212 insulator Substances 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical class [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000003973 paint Substances 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
本案實施例公開了一種半導體封裝結構及製備方法，其中，所述半導體封裝結構，包括：第一封裝結構，包括中間層和模塑料，所述中間層上設置有第一連接墊，所述模塑料包裹所述中間層，並與所述第一連接墊共平面；第二封裝結構，設置在所述中間層上，與所述第一連接墊電連接；其中，所述第一封裝結構與所述第二封裝結構之間存在空隙。
Description
本案涉及半導體技術領域，尤其涉及一種半導體封裝結構及製備方法。
在所有部門，行業和地區，電子行業都在不斷要求提供更輕、更快、更小、多功能、更可靠和更具成本效益的產品。為了滿足眾多不同消費者的這些不斷增長的需求，需要集成更多的電路來提供所需的功能。在幾乎所有應用中，對減小尺寸，提高性能和改善積體電路功能的需求不斷增長。
有鑑於此，本案實施例提供一種半導體封裝結構及製備方法。
根據本案實施例的第一方面，提供了一種半導體封裝結構，包括：第一封裝結構，包括中間層和模塑料(molding compound)，所述中間層上設置有第一連接墊，所述模塑料包裹所述中間層，並與所述第一連接墊共平面；
第二封裝結構，設置在所述中間層上，與所述第一連接墊電連接；其中，所述第一封裝結構與所述第二封裝結構之間存在空隙。
根據本案實施例的第二方面，提供了一種半導體封裝結構的製備方法，包括：提供第一封裝結構，所述第一封裝結構包括中間層和模塑料，所述中間層上設置有第一連接墊，所述模塑料包裹所述中間層，並與所述第一連接墊共平面；提供第二封裝結構，將所述第二封裝結構設置在所述中間層上，所述第二封裝結構與所述第一連接墊電連接；其中，所述第一封裝結構與所述第二封裝結構之間存在空隙。
本案實施例中，通過設置中間層，可以使第一封裝結構與第二封裝結構通過中間層進行連接，如此，可實現不同容量的封裝結構之間的互連，使得不同封裝結構之間的組合更加靈活，從而能夠使得該半導體封裝結構可以適用於不同的應用場景。同時因為第一封裝結構和第二封裝結構是獨立封裝的，可以分別對第一封裝結構和第二封裝結構進行測試，從而可以更加快速的進行失效分析，由此在組成半導體封裝結構之後，可以不對整體結構進行測試。並且第二封裝結構與第一封裝結構之間存在空隙，由此增加了二者之間的間距，從而能提高第二封裝結構的散熱效率，減少熱量對晶片的影響。
1:圓環
2:載帶
10:基板
11:基板基材
12:基板上絕緣介質層
13:基板下絕緣介質層
14:基板上連接墊
15:基板下連接墊
16:基板連接通孔
17:基板連接凸塊
18:虛擬通道
21:第一晶片堆疊體
22:第二晶片堆疊體
210:第一晶片
220:第二晶片
211:第一上晶片
212:第一下晶片
221:第二上晶片
222:第二下晶片
201:引線墊
202:晶片連接墊
203:晶片連接焊球
30:中間層
31:第一連接墊
32:第二連接墊
33:信號通道
34:第一焊球
301:中間上絕緣介質層
302:中間基材
303:中間下絕緣介質層
40:模塑料
401:第一填料
50:引線
60:接合層
61:第一接合層
62:第二接合層
70:第二封裝結構
71:第二焊球
72:第二基板
80:填充層
801:第二填料
為了更清楚地說明本案實施例或現有技術中的技術方案，下面將對實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖
僅僅是本案的一些實施例，對於熟此技藝者來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。
圖1為本案實施例提供的半導體封裝結構的結構示意圖；圖2至圖5為本案實施例提供的半導體封裝結構的其他示例；圖6為公開實施例提供的半導體封裝結構的製備方法的流程示意圖；圖7a至圖7g為本案實施例提供的半導體封裝結構在製備過程中的器件結構示意圖。
下面將參照附圖更詳細地描述本案公開的示例性實施方式。雖然附圖中顯示了本案的示例性實施方式，然而應當理解，可以以各種形式實現本案，而不應被這裡闡述的具體實施方式所限制。相反，提供這些實施方式是為了能夠更透徹地理解本案，並且能夠將本案公開的範圍完整的傳達給本領域的技術人員。
在下文的描述中，給出了大量具體的細節以便提供對本案更為徹底的理解。然而，對於本領域技術人員而言顯而易見的是，本案可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本案發生混淆，對於本領域公知的一些技術特徵未進行描述；即，這裡不描述實際實施例的全部特徵，不詳細描述公知的功能和結構。
在附圖中，為了清楚，層、區、元件的尺寸以及其相對尺寸可能被誇大。自始至終相同附圖標記表示相同的元件。
應當明白，當元件或層被稱為“在......上”、“與......相鄰”、“連接到”或“耦合到”其它元件或層時，其可以直接地在其它元件或層上、與之相鄰、連接或耦合到其它元件或層，或者可以存在居間的元件或層。相反，當元件被稱為“直接在......上”、“與......直接相鄰”、“直接連接到”或“直接耦合到”其它元件或層時，則不存在居間的元件或層。應當明白，儘管可使用術語第一、第二、第三等描述各種元件、部件、區、層和/或部分，這些元件、部件、區、層和/或部分不應當被這些術語限制。這些術語僅僅用來區分一個元件、部件、區、層或部分與另一個元件、部件、區、層或部分。因此，在不脫離本案教導之下，下面討論的第一元件、部件、區、層或部分可表示為第二元件、部件、區、層或部分。而當討論的第二元件、部件、區、層或部分時，並不表明本案必然存在第一元件、部件、區、層或部分。
空間關係術語例如“在......下”、“在......下面”、“下麵的”、“在......之下”、“在......之上”、“上面的”等，在這裡可為了方便描述而被使用從而描述圖中所示的一個元件或特徵與其它元件或特徵的關係。應當明白，除了圖中所示的取向以外，空間關係術語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉，然後，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特徵將取向為在其它元件或特徵“上”。因此，示例性術語“在......下面”和“在......下”可包括上和下兩個取向。器件可以另外地取向(旋轉90度或其它取向)並且在此使用的空間描述語相應地被解釋。
在此使用的術語的目的僅在於描述具體實施例並且不作為本案的限制。在此使用時，單數形式的“一”、“一個”和“所述/該”也意圖包括複數形式，除非上下文清楚指出另外的方式。還應明白術語“組成”和/或“包括”，當在該說明書中使用時，確定所述特徵、整數、步驟、操作、元件和/或部件的存在，
但不排除一個或更多其它的特徵、整數、步驟、操作、元件、部件和/或組的存在或添加。在此使用時，術語“和/或”包括相關所列專案的任何及所有組合。
為了徹底理解本案，將在下列的描述中提出詳細的步驟以及詳細的結構，以便闡釋本案的技術方案。本案的較佳實施例詳細描述如下，然而除了這些詳細描述外，本案還可以具有其他實施方式。
本案實施例提供了一種半導體封裝結構。圖1為本案實施例提供的半導體封裝結構的結構示意圖。
參見圖1，所述半導體封裝結構，包括：第一封裝結構，包括中間層30和模塑料40，所述中間層30上設置有第一連接墊31，所述模塑料40包裹所述中間層30，並與所述第一連接墊31共平面；第二封裝結構70，設置在所述中間層30上，與所述第一連接墊31電連接；其中，所述第一封裝結構與所述第二封裝結構70之間存在空隙。
本案實施例中，通過設置中間層，可以使第一封裝結構與第二封裝結構通過中間層進行連接，如此，可實現不同容量的封裝結構之間的互連，使得不同封裝結構之間的組合更加靈活，從而能夠使得該半導體封裝結構可以適用於不同的應用場景。同時因為第一封裝結構和第二封裝結構是獨立封裝的，可以分別對第一封裝結構和第二封裝結構進行測試，從而可以更加快速的進行失效分析，由此在組成半導體封裝結構之後，可以不對整體結構進行測試。並且第二封裝結構與第一封裝結構之間存在空隙，由此增加了二者之間的間距，從而能提高第二封裝結構的散熱效率，減少熱量對晶片(第一封裝結構)的影響。第二封裝結構可拆卸的設置在第一封裝結構上，由此將不同容量的第二封裝結構設置在第一封裝結構上，提高第一封裝結構的利用率。
在一實施例中，所述第一封裝結構還包括：基板10；至少一個第一晶片堆疊體21，設置在所述基板10上；至少一個第二晶片堆疊體22，設置在所述基板10上，與所述第一晶片堆疊體21間隔設置；其中，所述中間層30設置在所述第一晶片堆疊體21和所述第二晶片堆疊體22上。
在本案實施例中，通過中間層將第一晶片堆疊體和第二晶片堆疊體進行互連，能夠減小打線的數量，節省打線製程。
在一些實施例中，所述基板10可以是再分佈基板。
所述基板10包括基板基材11和分別設置在所述基板基材11的上表面和下表面上的基板上絕緣介質層12和基板下絕緣介質層13。
所述基板基材11可以為矽基材、鍺基材、矽鍺基材、碳化矽基材、SOI(絕緣體上矽，Silicon On Insulator)基材或GOI(絕緣體上鍺，Germanium On Insulator)基材等，還可以為包括其他元素半導體或化合物半導體的基材，例如玻璃基材或III-V族化合物基材(例如氮化鎵基材或砷化鎵基材等)，還可以為疊層結構，例如Si/SiGe等，還可以其他外延結構，例如SGOI(絕緣體上鍺矽)等。
所述基板上絕緣介質層12和所述基板下絕緣介質層13可以為阻焊層，例如所述基板上絕緣介質層12和所述基板下絕緣介質層13的材料可以為綠漆。
所述基板10還包括位於所述基板上絕緣介質層12內的基板上連接墊14，位於所述基板下絕緣介質層13內的基板下連接墊15，以及貫穿所述基板基材11並將所述基板上連接墊14和所述基板下連接墊15彼此連接的基板連接通孔16。
所述基板上連接墊14和所述基板下連接墊15的材料可以包括鋁、銅、鎳、鎢、鉑和金中的至少一種。所述基板連接通孔16可以為穿矽通孔(TSV)。
基板上連接墊14與基板下連接墊15通過基板連接通孔16連接，從而能夠讓信號進行傳輸。同時，相鄰的兩個基板上連接墊14還可以通過重佈線層連接，從而能夠完成信號在基板上的傳輸。
所述基板10還包括基板連接凸塊17，所述基板連接凸塊17可將半導體封裝結構電連接到外部裝置上，可以從外部裝置接收用於操作晶片堆疊體的控制信號、功率信號和接地信號中的至少一個，或者可以從外部裝置接收將要被存儲在晶片堆疊體內的資料信號，也可將晶片堆疊體內的資料提供給外部裝置。
所述基板連接凸塊17包括導電材料。在本案實施例中，所述基板連接凸塊17為焊球，可以理解的是，本案實施例中提供的基板連接凸塊的形狀僅作為本案實施例中的一種下位的、可行的具體實施方式，並不構成對本案的限制，所述基板連接凸塊也可為其他形狀結構。基板連接凸塊的數量、間隔和位置不限於任何特定佈置，可以進行各種修改。
在一實施例中，所述第一晶片堆疊體21和所述第二晶片堆疊體22通過接合層60設置在所述基板10上。
所述第一晶片堆疊體21和所述第二晶片堆疊體22中的晶片可以為動態隨機存取記憶體(DRAM)晶片、靜態隨機存取記憶體(SRAM)晶片、快閃記憶體晶片、電可抹除可程式設計唯讀記憶體(EEPROM)晶片、相變隨機存取記憶體(PRAM)晶片、磁隨機存取記憶體(MRAM)晶片或電阻隨機存取記憶體(RRAM)晶片。
所述接合層60可以為DAF膜。
在一實施例中，如圖5所示，所述接合層包括第一接合層61和位於所述第一接合層61上的第二接合層62，所述第二接合層62的彈性模數大於所述第一接合層61的彈性模數。
本案實施例中，因為第一接合層與基板連接，主要起到接合的作用，第二接合層與晶片連接，主要起到防止晶片翹曲的作用，由於第二接合層的彈性模數較高，在切割過程中不會出現翹曲，第一接合層具有較低的彈性模數，在後續的工藝中不會影響基板與晶片的結合力。所述基板10上還包括虛擬通道18，所述接合層60位於所述虛擬通道18上，所述虛擬通道18的導熱係數大於所述接合層60的導熱係數。
本案實施例中，虛擬通道的導熱係數大於接合層的導熱係數，能夠將晶片工作產生的熱量更多的通過虛擬通道散發出去，提高散熱能力，減少對器件性能的影響。
所述虛擬通道18為基板上連接墊14、基板下連接墊15和基板連接通孔16組成，但是虛擬通道18的下方不形成基板連接凸塊17，無法實現信號傳輸，僅用作散熱處理。
在一些實施例中，虛擬通道的導熱係數比其他作為信號傳輸作用的基板上連接墊14、基板下連接墊15和基板連接通孔16組成的結構的導熱係數大，能夠減少熱量對信號傳輸的影響。
如圖1所示，所述第一晶片堆疊體21包括一個第一晶片210，所述第二晶片堆疊體22包括一個第二晶片220；其中，所述第一晶片210與所述第二晶片220通過所述中間層30電連接。
在一實施例中，所述第一晶片210或所述第二晶片220通過引線50連接所述基板10。
在圖1所示的實施例中，所述第一晶片210和所述第二晶片220通過中間層30進行互連，並且所述第一晶片210通過引線50與基板10連接，間接將第二晶片220連接至基板10。在其他實施例中，也可以是第二晶片通過引線與基板連接，間接將第一晶片連接至基板。
在此實施例中，因為第一晶片和第二晶片通過中間層進行信號傳輸，因此可以只對第一晶片和第二晶片中的一個進行打線，減少打線工藝。
圖2為本案另一實施例提供的半導體封裝結構的結構示意圖，圖3為本案又一實施例提供的半導體封裝結構的結構示意圖。如圖2和圖3所示，所述第一晶片堆疊體21包括堆疊設置的第一下晶片212和第一上晶片211，所述第二晶片堆疊體22包括堆疊設置的第二下晶片222和第二上晶片221；其中，所述中間層30設置在所述第一上晶片211和所述第二上晶片221上，所述第一上晶片211和所述第二上晶片221通過中間層30電連接。
在一實施例中，如圖2所示，所述第一上晶片211或所述第二上晶片221通過引線50連接所述基板10。
所述第一下晶片212和所述第二下晶片222分別通過引線50連接所述基板10。
在圖2所示的實施例中，所述第一上晶片211和所述第二上晶片221通過中間層30進行互連，並且所述第一上晶片211通過引線50與基板10連接，間接將第二上晶片221連接至基板10。在其他實施例中，也可以是第二上晶片通過引線與基板連接，間接將第一上晶片連接至基板。
在此實施例中，因為第一上晶片和第二上晶片通過中間層進行信號傳輸，因此可以只對第一上晶片和第二上晶片中的一個進行打線，減少打線工藝。同時由於第一下晶片和第二下晶片分別與第一上晶片和第二上晶片通過接合層隔離，無法實現信號傳輸，由此將第一下晶片和第二下晶片分別通過打線的方式與基板連接，進而實現信號的傳輸。
在一實施例中，如圖3所示，所述第一下晶片212和所述第一上晶片211電連接，所述第二下晶片222和所述第二上晶片221電連接。
具體地，所述第一下晶片212和所述第一上晶片211之間，以及所述第二下晶片222和所述第二上晶片221之間通過晶片連接墊202和晶片連接焊球203，以及位於所述第一上晶片211和所述第二上晶片221內的穿矽通孔(未圖示)進行連接。
在此實施例中，第一下晶片和第一上晶片可以直接進行信號傳輸，第二下晶片和第二上晶片可以直接進行信號傳輸，而第一上晶片和第二上晶片又可以通過中間層進行信號傳輸，因此，4個晶片可以僅進行一次打線，從而減少了打線工藝，降低了成本。
在一實施例中，所述中間層30包括：第一表面，所述第一連接墊31設置在所述第一表面上；第二表面，與所述第一表面相對設置，所述第二表面上設置有第二連接墊32；信號通道33，連接所述第一連接墊31和所述第二連接墊32。
所述第一連接墊31和所述第二連接墊32的材料可以包括鋁、銅、鎳、鎢、鉑和金中的至少一種。
所述中間層30包括中間基材302和分別位於所述中間基材302的上表面和下表面上的中間上絕緣介質層301和中間下絕緣介質層303。所述第一連接墊31位於所述中間上絕緣介質層301內，所述第二連接墊32位於所述中間下絕緣介質層303內。
所述中間基材可以為矽基材、鍺基材、矽鍺基材、碳化矽基材、SOI(絕緣體上矽，Silicon On Insulator)基材或GOI(絕緣體上鍺，Germanium On Insulator)基材等，還可以為包括其他元素半導體或化合物半導體的基材，例如玻璃基材或III-V族化合物基材(例如氮化鎵基材或砷化鎵基材等)，還可以為疊層結構，例如Si/SiGe等，還可以其他外延結構，例如SGOI(絕緣體上鍺矽)等。
所述中間上絕緣介質層301和所述中間下絕緣介質層303可以為阻焊層，例如所述中間上絕緣介質層和所述中間下絕緣介質層的材料可以為綠漆。
在一實施例中，所述第一晶片堆疊體21和所述第二晶片堆疊體22上包括引線墊201，所述引線墊201通過重佈線層連接所述第二連接墊32。
在此實施例中，所述重佈線層(未圖示)可以位於所述第一晶片堆疊體和所述第二晶片堆疊體的表面，也可以位於所述第一晶片堆疊體和所述第二晶片堆疊體的內部。
如圖1所示，所述第二連接墊32和所述引線墊201之間形成有第一焊球34，所述第一晶片堆疊體21和所述第二晶片堆疊體22上的引線墊201經過第一焊球34與第二連接墊32連接。
在一實施例中，連接所述第一晶片堆疊體21和所述第二晶片堆疊體22的所述第二連接墊32之間通過重佈線層連接。
在此實施例中，所述重佈線層可以位於所述中間層的表面，也可以位於所述中間層的內部。
在一實施例中，所述模塑料40與所述第一連接墊31共平面，這樣後續第二封裝結構與第一封裝結構連接後，使得第一封裝結構和第二封裝結構之間能夠具有較大的空隙，保證了第二封裝結構的散熱效率。
如果模塑料的表面高於第一連接墊的表面，則使得第一封裝結構和第二封裝結構之間的空隙減小，不利於散熱，同時在後續形成填充層時，不利於填充層的填充；如果第一連接墊的表面高於模塑料的表面，雖然可以增加空隙，但是模塑料可能無法覆蓋打線，導致打線暴露出來，不利於保護打線。
在一實施例中，所述第二封裝結構70包括第二焊球71，所述第二焊球71與所述中間層30上的第一連接墊31電連接。
所述第二封裝結構可以為通用快閃記憶體存儲(Universal File Store，UFS)。
所述第二封裝結構還包括第二基板72，所述第二基板72的結構與所述基板10的結構相同，這裡不再贅述。
所述第二焊球71位於所述第二基板72上。
圖4為本案另一實施例提供的半導體封裝結構的結構示意圖。如圖4所示，所述半導體封裝結構，還包括填充層80，所述填充層80填滿所述空隙。
所述填充層80的導熱係數大於所述模塑料40的導熱係數。
通過設置填充層，不僅可以使第一封裝結構和第二封裝結構之間具有密封的介面，減少第一封裝結構和第二封裝結構的金屬結構與外界空氣或其他材料的接觸，而且可以起到導熱作用。並且由於填充層的導熱係數較大，這樣更多的熱量能夠從填充層散失掉，減少熱量對第一封裝結構的影響。雖然填充層的導熱係數較大，同時由於填充層的熱膨脹係數與第一封裝結構和第二封裝結構的熱膨脹系統相匹配，這樣填充層的體積變化較小，不會對第一封裝結構和第二封裝結構產生向外的壓力，能夠保證結構的穩定性。
在一些實施例中，例如在填充層80內填充碳納米管填料，從而有利於從第二封裝結構中吸收更多的熱量，減少熱量對第一封裝結構的影響。
所述填充層80中的填料體積小於所述模塑料40中的填料體積。
如圖4所示，所述模塑料40中的填料為第一填料401，所述填充層80中的填料為第二填料801，第二填料801的體積小於第一填料401的體積。
所述模塑料40和所述填充層80的主體材料可以為環氧樹脂，填料可以為二氧化矽。
在此實施例中，由於模塑料填充的空隙較大，而第一封裝結構和第二封裝結構之間的空隙較小，由此選擇流動性較大的填充層，填充層中的填料體積小，主體材料的流動性大。
本案實施例提供的半導體封裝結構可應用於疊層封裝(Package on Package，PoP)結構的多製程封裝晶片(UFS Multi Chip Package，UMCP)。
本案實施例還提供了一種半導體封裝結構的製備方法，具體請參見附圖6，如圖所示，所述方法包括以下步驟：步驟601：提供第一封裝結構，所述第一封裝結構包括中間層和模塑料，所述中間層上設置有第一連接墊，所述模塑料包裹所述中間層，並與所述第一連接墊共平面；步驟602：提供第二封裝結構，將所述第二封裝結構設置在所述中間層上，所述第二封裝結構與所述第一連接墊電連接；其中，所述第一封裝結構與所述第二封裝結構之間存在空隙。
下面結合具體實施例對本案實施例提供的半導體封裝結構的製備方法作進一步詳細的說明。
圖7a至圖7g為本案實施例提供的半導體封裝結構在製備過程中的結構示意圖。
首先，參見圖7a至圖7e，執行步驟601，提供第一封裝結構，所述第一封裝結構包括中間層30和模塑料40，所述中間層30上設置有第一連接墊31，所述模塑料40包裹所述中間層30，並與所述第一連接墊31共平面。
具體地，先參見圖7a，提供基板10。
在一些實施例中，所述基板10可以是再分佈基板。
所述基板10包括基板基材11和分別設置在所述基板基材11的上表面和下表面上的基板上絕緣介質層12和基板下絕緣介質層13。
所述基板基材11可以為矽基材、鍺基材、矽鍺基材、碳化矽基材、SOI(絕緣體上矽，Silicon On Insulator)基材或GOI(絕緣體上鍺，Germanium On Insulator)基材等，還可以為包括其他元素半導體或化合物半導體的基材，例如玻璃基材或III-V族化合物基材(例如氮化鎵基材或砷化鎵基材等)，還可以為疊層結構，例如Si/SiGe等，還可以其他外延結構，例如SGOI(絕緣體上鍺矽)等。
所述基板上絕緣介質層12和所述基板下絕緣介質層13可以為阻焊層，例如所述基板上絕緣介質層12和所述基板下絕緣介質層13的材料可以為綠漆。
所述基板10還包括位於所述基板上絕緣介質層12內的基板上連接墊14，位於所述基板下絕緣介質層13內的基板下連接墊15，以及貫穿所述基板基材11並將所述基板上連接墊14和所述基板下連接墊15彼此連接的基板連接通孔16。
所述基板上連接墊14和所述基板下連接墊15的材料可以包括鋁、銅、鎳、鎢、鉑和金中的至少一種。所述基板連接通孔16可以為穿矽通孔(TSV)。
基板上連接墊14與基板下連接墊15通過基板連接通孔16連接，從而能夠讓信號進行傳輸。同時，相鄰的兩個基板上連接墊14還可以通過重佈線層連接，從而能夠完成信號在基板上的傳輸。
所述基板10還包括虛擬通道18，所述虛擬通道18為基板上連接墊14、基板下連接墊15和基板連接通孔16組成，但是虛擬通道18的下方不形成基板連接凸塊，無法實現信號傳輸，僅用作散熱處理。
在一些實施例中，虛擬通道的導熱係數比其他作為信號傳輸作用的基板上連接墊14、基板下連接墊15和基板連接通孔16組成的結構的導熱係數大，能夠減少熱量對信號傳輸的影響。
接著，參見圖7b，在所述基板10上形成至少一個第一晶片堆疊體21和至少一個第二晶片堆疊體22，第一晶片堆疊體21和所述第二晶片堆疊體22間隔設置。
具體地，先在所述基板10上形成接合層60，然後在所述接合層60上形成第一晶片堆疊體21和第二晶片堆疊體22。
所述接合層60可以為DAF膜。
在一實施例中，如圖5所示，所述接合層包括第一接合層61和位於所述第一接合層61上的第二接合層62，所述第二接合層62的彈性模數大於所述第一接合層61的彈性模數。
本案實施例中，因為第一接合層與基板連接，主要起到接合的作用，第二接合層與晶片連接，主要起到防止晶片翹曲的作用，由於第二接合層的彈性模數較高，在切割過程中不會出現翹曲，第一接合層具有較低的彈性模數，在後續的工藝中不會影響基板與晶片的結合力。
在一實施例中，所述接合層60位於所述虛擬通道18上，所述虛擬通道18的導熱係數大於所述接合層60的導熱係數。
本案實施例中，虛擬通道的導熱係數大於接合層的導熱係數，能夠將晶片工作產生的熱量更多的通過虛擬通道散發出去，提高散熱能力，減少對器件性能的影響。
繼續參見圖7b，在所述第一晶片堆疊體21和所述第二晶片堆疊體22上形成引線墊201，所述引線墊201可以通過重佈線層與後續形成的中間層上的第二連接墊連接。
接著，參見圖7c和圖7d，在所述第一晶片堆疊體21和所述第二晶片堆疊體22上形成中間層30。
具體地，先參見圖7c，在圓環1上粘貼載帶2，然後將中間層粘貼在載帶2上，此時的中間層為整片的條狀，對中間層進行切割，形成如圖7c所示的一個一個的單元。
在實際操作中，將所述中間層形成有中間上絕緣介質層的一面貼在載帶上，在形成有中間下絕緣介質層的一面上形成第一焊球。
接著，參見圖7d，將所述中間層30倒裝在所述第一晶片堆疊體21和所述第二晶片堆疊體22上，使第一焊球34與所述第一晶片堆疊體21和所述第二晶片堆疊體22連接。
在本案實施例中，通過中間層將第一晶片堆疊體和第二晶片堆疊體進行互連，能夠減小打線的數量，節省打線工藝。
所述中間層30包括：第一表面，所述第一連接墊31設置在所述第一表面上；第二表面，與所述第一表面相對設置，所述第二表面上設置有第二連接墊32；信號通道33，連接所述第一連接墊31和所述第二連接墊32。
所述第一連接墊31和所述第二連接墊32的材料可以包括鋁、銅、鎳、鎢、鉑和金中的至少一種。
所述中間層30還包括中間基材302和分別位於所述中間基材302的上表面和下表面上的中間上絕緣介質層301和中間下絕緣介質層303。所述第一連接墊31位於所述中間上絕緣介質層301內，所述第二連接墊32位於所述中間下絕緣介質層303內。
如圖7d所示，所述第一晶片堆疊體包括一個第一晶片210，所述第二晶片堆疊體包括一個第二晶片220，其中，所述第一晶片210與所述第二晶片220通過所述中間層30電連接。
接著，將所述第一晶片210或所述第二晶片220通過引線50連接至所述基板10。
在圖7d所示的實施例中，所述第一晶片210和所述第二晶片220通過中間層30進行互連，並且所述第一晶片210通過引線50與基板10連接，間接將第二晶片220連接至基板10。在其他實施例中，也可以是第二晶片通過引線與基板連接，間接將第一晶片連接至基板。在此實施例中，因為第一晶片和第二晶片通過中間層進行信號傳輸，因此可以只對第一晶片和第二晶片中的一個進行打線，減少打線工藝。
需要解釋的是，在圖7a至圖7g所示的實施例中，只示出了第一晶片堆疊體包括一個第一晶片，第二晶片堆疊體包括一個第二晶片的半導體封裝結構的製備方法，但第一晶片堆疊體和第二晶片堆疊體還包括其他堆疊結構。
例如，如圖2和圖3所示，所述第一晶片堆疊體21包括堆疊設置的第一下晶片212和第一上晶片211，所述第二晶片堆疊體22包括堆疊設置的第二下晶片222和第二上晶片221；其中，所述中間層30設置在所述第一上晶片211和所述第二上晶片221上，所述第一上晶片211和所述第二上晶片221通過中間層30電連接。
如圖2所示，所述第一上晶片211或所述第二上晶片221通過引線50連接所述基板10。
所述第一下晶片212和所述第二下晶片222分別通過引線50連接所述基板10。
在圖2所示的實施例中，所述第一上晶片211和所述第二上晶片221通過中間層30進行互連，並且所述第一上晶片211通過引線50與基板10連接，間接將第二上晶片221連接至基板10。在其他實施例中，也可以是第二上晶片通過引線與基板連接，間接將第一上晶片連接至基板。
在此實施例中，因為第一上晶片和第二上晶片通過中間層進行信號傳輸，因此可以只對第一上晶片和第二上晶片中的一個進行打線，減少打線
工藝。同時由於第一下晶片和第二下晶片分別與第一上晶片和第二上晶片通過接合層隔離，無法實現信號傳輸，由此將第一下晶片和第二下晶片分別通過打線的方式與基板連接，進而實現信號的傳輸。
如圖3所示，所述第一下晶片212和所述第一上晶片211電連接，所述第二下晶片222和所述第二上晶片221電連接。
具體地，所述第一下晶片212和所述第一上晶片211之間，以及所述第二下晶片222和所述第二上晶片221之間通過晶片連接墊202和晶片連接焊球203，以及位於所述第一上晶片211和所述第二上晶片221內的穿矽通孔(未圖示)進行連接。
在此實施例中，第一下晶片和第一上晶片可以直接進行信號傳輸，第二下晶片和第二上晶片可以直接進行信號傳輸，而第一上晶片和第二上晶片又可以通過中間層進行信號傳輸，因此，4個晶片可以僅進行一次打線，從而減少了打線工藝，降低了成本。
繼續參見圖7d，連接所述第一晶片堆疊體21和所述第二晶片堆疊體22的所述第二連接墊32之間通過重佈線層連接。
在此實施例中，所述重佈線層可以位於所述中間層的表面，也可以位於所述中間層的內部。
接著，參見圖7e，形成包裹所述第一晶片堆疊體21、所述第二晶片堆疊體22和所述中間層30的模塑料40。
本案實施例中，因為最終形成的模塑料與中間層的第一連接墊共平面，所以在形成模塑料的過程中，不需要用到異形模具，只需要使用形狀正常的模具，而形狀正常的模具因為形狀簡單，所以製作工藝簡單，成本較低。
並且後續第二封裝結構與第一封裝結構連接後，使得第一封裝結構和第二封裝結構之間能夠具有較大的空隙，保證了第二封裝結構的散熱效率。
如果模塑料的表面高於第一連接墊的表面，則使得第一封裝結構和第二封裝結構之間的空隙減小，不利於散熱，同時在後續形成填充層時，不利於填充層的填充；如果第一連接墊的表面高於模塑料的表面，雖然可以增加空隙，但是模塑料可能無法覆蓋打線，導致打線暴露出來，不利於保護打線。
繼續參見圖7e，在形成模塑料40後，在所述基板10的基板下連接墊15上形成基板連接凸塊17，所述基板連接凸塊17包括導電材料。
接著，參見圖7f，執行步驟602，提供第二封裝結構70，將所述第二封裝結構70設置在所述中間層30上，所述第二封裝結構70與所述第一連接墊31電連接；其中，所述第一封裝結構與所述第二封裝結構70之間存在空隙。
具體的，在所述第二封裝結構70上形成第二焊球71，所述第二焊球71與所述中間層30上的第一連接墊31電連接。
所述第二封裝結構還包括第二基板72，所述第二基板72的結構與所述基板10的結構相同，這裡不再贅述。
所述第二焊球71位於所述第二基板72上。
接著，參見圖7g，在所述第一封裝結構和所述第二封裝間隔70之間的空隙內形成填充層80。
所述填充層80的導熱係數大於所述模塑料40的導熱係數。
通過設置填充層，不僅可以使第一封裝結構和第二封裝結構之間具有密封的介面，減少第一封裝結構和第二封裝結構的金屬結構與外界空氣或其他材料的接觸，而且可以起到導熱作用。並且由於填充層的導熱係數較大，這樣更多的熱量能夠從填充層散失掉，減少熱量對第一封裝結構的影響。同時由於填充層的熱膨脹係數與第一封裝結構和第二封裝結構的熱膨脹系統相匹配，，這樣填充層的體積變化較小，不會對第一封裝結構和第二封裝結構產生向外的壓力，能夠保證結構的穩定性。
所述填充層80中的填料體積小於所述模塑料40中的填料體積。
如圖7g所示，所述模塑料40中的填料為第一填料401，所述填充層80中的填料為第二填料801，第二填料801的體積小於第一填料401的體積。
所述模塑料40和所述填充層80的主體材料可以為環氧樹脂，填料可以為二氧化矽。
在此實施例中，由於模塑料填充的空隙較大，而第一封裝結構和第二封裝結構之間的空隙較小，由此選擇流動性較大的填充層，填充層中的填料體積小，主體材料的流動性大。
以上所述，僅為本案的較佳實施例而已，並非用於限定本案的保護範圍，凡在本案的精神和原則之內所作的任何修改、均等替換和改進等，均應包含在本案的保護範圍之內。
10:基板
11:基板基材
12:基板上絕緣介質層
13:基板下絕緣介質層
14:基板上連接墊
15:基板下連接墊
16:基板連接通孔
17:基板連接凸塊
18:虛擬通道
21:第一晶片堆疊體
22:第二晶片堆疊體
201:引線墊
210:第一晶片
220:第二晶片
30:中間層
31:第一連接墊
32:第二連接墊
33:信號通道
34:第一焊球
301:中間上絕緣介質層
302:中間基材
303:中間下絕緣介質層
40:模塑料
50:引線
60:接合層
70:第二封裝結構
71:第二焊球
72:第二基板
Claims (10)
- 一種半導體封裝結構，其中包括：第一封裝結構，包括：基板、間隔設置在所述基板上的第一晶片堆疊體和第二晶片堆疊體、設置在所述第一晶片堆疊體和所述第二晶片堆疊體上的中間層、以及模塑料，其中，所述第一晶片堆疊體和所述第二晶片堆疊體通過所述中間層電連接，且所述第一晶片堆疊體中或所述第二晶片堆疊體中最頂部的晶片通過引線連接至所述基板；所述中間層上設置有第一連接墊，所述模塑料包裹所述中間層、所述引線、所述第一晶片堆疊體和所述第二晶片堆疊體並且所述模塑料與所述第一連接墊共平面；第二封裝結構，設置在所述中間層上，與所述第一連接墊電連接；其中，所述第一封裝結構與所述第二封裝結構之間存在空隙。
- 根據請求項1所述的半導體封裝結構，所述第一晶片堆疊體的數量為多個；所述第二晶片堆疊體的數量為多個。
- 根據請求項2所述的半導體封裝結構，其中所述第一晶片堆疊體包括一個第一晶片，所述第二晶片堆疊體包括一個第二晶片；其中，所述第一晶片與所述第二晶片通過所述中間層電連接，優選地，所述第一晶片或所述第二晶片通過引線連接所述基板。
- 根據請求項2所述的半導體封裝結構，其中所述第一晶片堆疊體包括堆疊設置的第一下晶片和第一上晶片，所述第二晶片堆疊體包括堆疊設置的第二下晶片和第二上晶片；其中，所述中間層設置在所述第一上晶片和所述第二上晶片上，所述第一上晶片和所述第二上晶片通過中間層電連接，優選地，所述第一上晶片或所述第二上晶片通過引線連接所述基板。
- 根據請求項4所述的半導體封裝結構，其中所述第一下晶片和所述第二下晶片分別通過引線連接所述基板。
- 根據請求項4所述的半導體封裝結構，其中所述第一下晶片和所述第一上晶片電連接，所述第二下晶片和所述第二上晶片電連接。
- 根據請求項1-6中任一項所述的半導體封裝結構，其中所述中間層包括：第一表面，所述第一連接墊設置在所述第一表面上；第二表面，與所述第一表面相對設置，所述第二表面上設置有第二連接墊；信號通道，連接所述第一連接墊和所述第二連接墊，優選地，所述第一晶片堆疊體和所述第二晶片堆疊體上包括引線墊，所述引線墊通過重佈線層連接所述第二連接墊，優選地，連接所述第一晶片堆疊體和所述第二晶片堆疊體的所述第二連接墊之間通過重佈線層連接。
- 根據請求項2所述的半導體封裝結構，其中所述第一晶片堆疊體和所述第二晶片堆疊體通過接合層設置在所述基板上，優選地，所述基板上包括虛擬通道，所述接合層位於所述虛擬通道上，所述虛擬通道的導熱係數大於所述接合層的導熱係數，優選地，所述接合層包括第一接合層和第二接合層，所述第二接合層位於所述第一接合層上，且所述第二接合層的彈性模數大於所述第一接合層的彈性模數。
- 根據請求項1所述的半導體封裝結構，其中還包括填充層，所述填充層填滿所述空隙，優選地，所述填充層的導熱係數大於所述模塑料的導熱係數，優選地，所述填充層中的填料體積小於所述模塑料中的填料體積。
- 一種半導體封裝結構的製備方法，其中包括：提供第一封裝結構，所述第一封裝結構包括基板、間隔設置在所述基板上的第一晶片堆疊體和第二晶片堆疊體、設置在所述第一晶片堆疊體和所述第二晶片堆疊體上的中間層、以及模塑料，其中，所述第一晶片堆疊體和所述第二晶片堆疊體通過所述中間層電連接，且所述第一晶片堆疊體中或所述第二晶片堆疊體中最頂部的晶片通過引線連接至所述基板；所述中間層上設置有第一連接墊，所述模塑料包裹所述中間層所述引線、所述第一晶片堆疊體和所述第二晶片堆疊體，並且所述模塑料與所述第一連接墊共平面；提供第二封裝結構，將所述第二封裝結構設置在所述中間層上，所述第二封裝結構與所述第一連接墊電連接；其中，所述第一封裝結構與所述第二封裝結構之間存在空隙。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210853472.6A CN117410261A (zh) | 2022-07-08 | 2022-07-08 | 半导体封装结构及制备方法 |
| CN202210853472.6 | 2022-07-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202306061A TW202306061A (zh) | 2023-02-01 |
| TWI835354B true TWI835354B (zh) | 2024-03-11 |
Family
ID=86605052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111139380A TWI835354B (zh) | 2022-07-08 | 2022-10-18 | 半導體封裝結構及製備方法 |
Country Status (3)
| Country | Link |
|---|---|
| CN (1) | CN117410261A (zh) |
| TW (1) | TWI835354B (zh) |
| WO (1) | WO2024007405A1 (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201314812A (zh) * | 2011-09-28 | 2013-04-01 | Taiwan Semiconductor Mfg | 半導體裝置的測試方法 |
| TW201415586A (zh) * | 2012-10-11 | 2014-04-16 | Taiwan Semiconductor Mfg Co Ltd | 封裝裝置及其製造方法 |
| TW201532234A (zh) * | 2014-02-13 | 2015-08-16 | Taiwan Semiconductor Mfg Co Ltd | 具有嵌入式表面配裝裝置的半導體封裝與其形成方法 |
| TW202101685A (zh) * | 2019-06-28 | 2021-01-01 | 台灣積體電路製造股份有限公司 | 封裝 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7901987B2 (en) * | 2008-03-19 | 2011-03-08 | Stats Chippac Ltd. | Package-on-package system with internal stacking module interposer |
| US8102666B2 (en) * | 2008-08-19 | 2012-01-24 | Stats Chippac Ltd. | Integrated circuit package system |
| US7859099B2 (en) * | 2008-12-11 | 2010-12-28 | Stats Chippac Ltd. | Integrated circuit packaging system having through silicon via with direct interconnects and method of manufacture thereof |
| US8518752B2 (en) * | 2009-12-02 | 2013-08-27 | Stats Chippac Ltd. | Integrated circuit packaging system with stackable package and method of manufacture thereof |
| KR102245770B1 (ko) * | 2013-10-29 | 2021-04-28 | 삼성전자주식회사 | 반도체 패키지 장치 |
| EP4020554A1 (en) * | 2020-12-22 | 2022-06-29 | MEDIATEK Inc. | Semiconductor device with dummy thermal features on interposer |
-
2022
- 2022-07-08 CN CN202210853472.6A patent/CN117410261A/zh active Pending
- 2022-08-04 WO PCT/CN2022/110253 patent/WO2024007405A1/zh unknown
- 2022-10-18 TW TW111139380A patent/TWI835354B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201314812A (zh) * | 2011-09-28 | 2013-04-01 | Taiwan Semiconductor Mfg | 半導體裝置的測試方法 |
| TW201415586A (zh) * | 2012-10-11 | 2014-04-16 | Taiwan Semiconductor Mfg Co Ltd | 封裝裝置及其製造方法 |
| TW201532234A (zh) * | 2014-02-13 | 2015-08-16 | Taiwan Semiconductor Mfg Co Ltd | 具有嵌入式表面配裝裝置的半導體封裝與其形成方法 |
| TW202101685A (zh) * | 2019-06-28 | 2021-01-01 | 台灣積體電路製造股份有限公司 | 封裝 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117410261A (zh) | 2024-01-16 |
| TW202306061A (zh) | 2023-02-01 |
| WO2024007405A1 (zh) | 2024-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9666571B2 (en) | Package-on-package structures | |
| TWI811383B (zh) | 半導體封裝 | |
| US20230099787A1 (en) | Semiconductor package and method of fabricating the same | |
| TW202109789A (zh) | 半導體封裝 | |
| TW202224037A (zh) | 在具有直接接合之微電子總成中之氣密式密封結構 | |
| TWI835354B (zh) | 半導體封裝結構及製備方法 | |
| TWI835286B (zh) | 半導體封裝結構及製備方法 | |
| US20240014196A1 (en) | Semiconductor package structure and manufacturing method | |
| TWM627599U (zh) | 封裝結構 | |
| WO2024082348A1 (zh) | 一种半导体封装结构及制备方法 | |
| US20240014190A1 (en) | Semiconductor package structure and method for fabracating the same | |
| TWI827247B (zh) | 半導體封裝元件及製備方法 | |
| TW202205600A (zh) | 半導體封裝 | |
| TWI835360B (zh) | 半導體封裝結構及製備方法 | |
| TWI828396B (zh) | 半導體封裝組件及製備方法 | |
| WO2024031745A1 (zh) | 一种半导体封装结构及其制备方法 | |
| TWI843185B (zh) | 半導體封裝件 | |
| WO2024031812A1 (zh) | 一种半导体封装结构及其制备方法 | |
| WO2024007406A1 (zh) | 一种半导体封装件 | |
| US20230422521A1 (en) | Stack-type semiconductor package | |
| US20240038728A1 (en) | Semiconductor package | |
| WO2024031740A1 (zh) | 一种半导体封装结构及其制备方法 | |
| US20220278010A1 (en) | Semiconductor package including a dummy chip | |
| CN117954417A (zh) | 一种半导体封装结构及制备方法 | |
| US20230122804A1 (en) | Semiconductor package and a method of manufacturing the semiconductor package |