TWI834344B - 積體電路半導體裝置 - Google Patents

Abstract

一種積體電路半導體裝置包括：下部電極，形成於基板上，所述基板在第一方向及與第一方向垂直的第二方向上延伸；以及支撐結構，對下部電極進行支撐。所述支撐結構包括：支撐圖案，環繞下部電極，在第一方向及第二方向上延伸且具有供下部電極通過的孔洞；以及凹凸結構，在支撐圖案的表面處具有多個凸部分及佈置於凸部分之間的多個凹部分，所述多個凸部分在與第一方向及第二方向垂直的第三方向上延伸。

Description

積體電路半導體裝置

本發明概念是有關於一種積體電路半導體裝置，且更具體而言是有關於一種包括電容器的積體電路半導體裝置。

[相關申請案的交叉參考]

本申請案是基於在2021年10月20日在韓國智慧財產局提出申請的韓國專利申請案第10-2021-0140490號且主張優先於所述韓國專利申請案，所述韓國專利申請案的揭露內容全文併入本案供參考。

隨著電子技術的發展，積體電路半導體裝置的按比例縮小已急劇擴大，且因此構成積體電路半導體裝置的圖案亦已小型化。與此種趨勢一致，需要開發一種具有小型化電容器的結構，所述電容器在維持所期望的電性特性的同時具有改善的電容。

本發明概念提供一種積體電路半導體裝置，即使當構成 電容器的下部電極的高度增大時，所述積體電路半導體裝置亦能夠防止下部電極傾斜或掉落，且進而能夠控制相鄰的下部電極之間的橋接缺陷的出現。橋接缺陷是指由於在相鄰的電極之間形成不期望的電流路徑(即，「橋接」)而產生洩漏電流的現象。舉例而言，當電極傾斜或掉落以接觸相鄰的電極或變得靠近相鄰的電極時，可能會在電極之間形成不期望的電流路徑(即，橋接)。

根據本發明概念的一個態樣，提供一種積體電路半導體裝置，所述積體電路半導體裝置包括：下部電極，形成於基板上，所述基板在第一方向及與所述第一方向垂直的第二方向上延伸；以及支撐結構，對所述下部電極進行支撐。所述支撐結構包括：支撐圖案，環繞所述下部電極，在所述第一方向及所述第二方向上延伸且具有供所述下部電極通過的第一孔洞；以及凹凸結構，在所述支撐圖案的表面處具有多個凸部分及佈置於所述凸部分之間的多個凹部分，所述多個凸部分在與所述第一方向及所述第二方向垂直的第三方向上延伸。

根據本發明概念的另一態樣，提供一種積體電路半導體裝置，所述積體電路半導體裝置包括：多個下部電極，在基板上彼此間隔開，所述基板在第一方向及與所述第一方向垂直的第二方向上延伸；支撐圖案，在所述第一方向及所述第二方向上延伸且具有供所述多個下部電極通過的多個第一孔洞；以及凹凸結構，在所述支撐圖案的表面處具有多個凸部分及佈置於所述凸部分之間的多個凹部分，所述多個凸部分在與所述第一方向及所述第二方向 垂直的第三方向上延伸。

根據本發明概念的另一態樣，提供一種積體電路半導體裝置，所述積體電路半導體裝置包括：多個下部電極，在基板上彼此間隔開，所述基板在第一方向及與所述第一方向垂直的第二方向上延伸；上部支撐結構，包括上部支撐圖案及上部凹凸結構，所述上部支撐圖案在所述第一方向及所述第二方向上延伸且具有供所述多個下部電極通過的多個第一孔洞，所述上部凹凸結構在所述上部支撐圖案的表面處具有多個上部凸部分及佈置於所述多個上部凸部分之間的多個上部凹部分，所述多個上部凸部分在與所述第一方向及所述第二方向垂直的第三方向上延伸；下部支撐結構，包括下部支撐圖案及下部凹凸結構，所述下部支撐圖案在所述基板與所述上部支撐結構之間在所述第一方向及所述第二方向上延伸，所述下部凹凸結構在所述下部支撐圖案的表面處具有在所述第三方向上延伸的多個下部凸部分及佈置於所述下部凸部分之間的多個下部凹部分；介電膜，與所述多個下部電極、所述上部支撐結構及所述下部支撐結構接觸；以及上部電極，面對所述多個下部電極，在所述上部電極與所述多個下部電極之間夾置有所述介電膜。

10:積體電路半導體裝置/積體半導體裝置

100、100-1:積體電路半導體裝置

110:基板

112:裝置分隔區域

120:下部結構

124:導電區域

126:絕緣膜

126H:開口

126P:絕緣圖案

132:第一模製膜

132P:第一模製圖案

134:第二模製膜

134P:第二模製圖案

142:下部支撐膜

142H、144H、BH:孔洞

142P、142P-1、142P-2、142P-3:下部支撐圖案

143H、143H-1、143H-2、143H-3:第二下部凹凸結構

143H'、143L':下部凹凸結構

143L、143L-1、143L-2、143L-3:第一下部凹凸結構

144:上部支撐膜

144P:上部支撐圖案

146H:第二上部凹凸結構

146H'、146L':上部凹凸結構

146L:第一上部凹凸結構

150:導電層

160:介電膜

1000:記憶體模組

1100:印刷電路板

1200:半導體封裝

2000:記憶卡

2100:控制器

2200、3200:記憶體

3000:系統

3100:處理器

3300:輸入/輸出裝置

3400:匯流排

3500:周邊裝置

1X-1X’、2X-2X’:線

AC:主動區域

BC:隱埋接觸件

BL:位元線

CA1、CA1-1、CA1-2、CA1-3:第一凹部分

CA2、CA2-1、CA2-2、CA2-3:第二凹部分

CP1:電容器

CR:隅角部分

CV1、CV1-1、CV1-2、CV1-3:第一凸部分

CV2、CV2-1、CV2-2、CV2-3:第二凸部分

DC:直接接觸件

EN1:部分

L1:參考符號/距離

L2:表面長度/參考符號

L3:參考

LE:下部電極

LH:下部孔洞/下部附加孔洞

LP:導電搭接墊

LSS、LSS-1、LSS-2、LSS-3、LSS-4、LSS-5:下部支撐結構

MP:罩幕圖案

MSP:模製結構圖案

MST:模製結構

P1:下表面

P2:上表面

UE:上部電極

UH:上部孔洞/上部附加孔洞

USS:上部支撐結構

WL:字元線

X、Y、Z:方向

藉由結合附圖閱讀以下詳細說明，將更清楚地理解本發明概念的實施例，在附圖中： 圖1是用於闡釋根據實施例的積體電路半導體裝置的記憶體胞元陣列區域的一些組件的示意性平面佈局。

圖2是示出根據實施例的積體電路半導體裝置的一些組件的平面圖。

圖3是示意性地示出沿著圖2所示1X-1X’線截取的橫截面的一些組件的剖視圖。

圖4及圖5是用於闡釋根據實施例的積體電路半導體裝置的下部支撐結構的放大剖視圖。

圖6及圖7是用於闡釋根據實施例的積體電路半導體裝置的下部支撐結構的放大剖視圖。

圖8是用於闡釋根據實施例的積體電路半導體裝置的下部支撐結構的放大剖視圖。

圖9是用於闡釋根據實施例的積體電路半導體裝置的下部支撐結構的放大剖視圖。

圖10是用於闡釋根據實施例的積體電路半導體裝置的下部支撐結構的放大剖視圖。

圖11是用於闡釋根據實施例的積體電路半導體裝置的下部支撐結構的放大剖視圖。

圖12是示出根據實施例的積體電路半導體裝置的一些組件的平面圖。

圖13是示意性地示出沿著圖12所示2X-2X’線截取的橫截面的一些組件的剖視圖。

圖14A至圖14F是示出根據實施例的製造積體電路半導體裝置的方法的剖視圖。

圖15A及圖15B是示出根據實施例的製造積體電路半導體裝置的方法的剖視圖。

圖16是根據本發明概念技術態樣的包括積體電路半導體裝置的記憶體模組的平面圖。

圖17是根據本發明概念技術態樣的包括積體電路半導體裝置的記憶卡的示意圖。

圖18是根據本發明概念技術態樣的包括積體電路半導體裝置的系統的示意圖。

在下文中，參照附圖詳細闡述本發明概念的實施例。圖式中相同的參考編號表示相同的元件，且因此將不再對其予以贅述。

圖1是用於闡釋根據實施例的積體電路半導體裝置的記憶體胞元陣列區域的一些組件的示意性平面佈局。

具體而言，積體電路半導體裝置10(例如動態隨機存取記憶體(dynamic random access memory，DRAM)裝置)可包括多個主動區域AC，所述多個主動區域AC被佈置成在平面上在X方向及Y方向的對角線方向上水平地延伸。多條字元線WL可在X方向上彼此平行地延伸穿過所述多個主動區域AC。在所述多條字 元線WL上，多條位元線BL可在與X方向相交的Y方向上彼此平行地延伸。所述多條位元線BL中的每一者可經由直接接觸件DC連接至主動區域AC。

在所述多條位元線BL之中的兩條相鄰的位元線之間可形成有多個隱埋接觸件BC。在所述多個隱埋接觸件BC上可分別形成有多個導電搭接墊LP。所述多個導電搭接墊LP中的每一者可被佈置成與隱埋接觸件BC的至少一部分交疊。在所述多個導電搭接墊LP上可分別形成有彼此間隔開的多個下部電極LE。所述多個下部電極LE可經由所述多個隱埋接觸件BC及所述多個導電搭接墊LP連接至所述多個主動區域AC。

圖2是示出根據實施例的積體電路半導體裝置的一些組件的平面圖，且圖3是示意性地示出沿著圖2所示1X-1X’線截取的橫截面的一些組件的剖視圖。

具體而言，圖2可為圖3所述上部支撐結構USS及下部支撐結構LSS的平面圖。圖2及圖3所示積體電路半導體裝置100可構成圖1所示積體電路半導體裝置10的一部分。

在圖2及圖3中省略或簡化積體電路半導體裝置100的組件中的一些組件。然而，積體電路半導體裝置100的組件並非僅限於圖2及圖3中所示的組件，且應被視為包括以下闡述的特性組件。

積體電路半導體裝置100可包括基板110及形成於基板110上的下部結構120，基板110包括多個主動區域AC。多個導 電區域124可通過下部結構120且連接至所述多個主動區域AC。

基板110可包含元素半導體(例如Si及Ge)或者化合物半導體(例如SiC、GaAs、InAs及InP)。基板110可包括半導體基板、形成於半導體基板上的至少一個絕緣膜或者包括至少一個導電區域的結構。導電區域可包括經雜質摻雜的阱或經雜質摻雜的結構。裝置分隔區域112可形成於基板110中且對所述多個主動區域AC進行界定。裝置分隔區域112可包括氧化物膜、氮化物膜或其組合。

在一些實施例中，下部結構120可包括氧化矽膜、氮化矽膜或包括其組合的絕緣膜。在其他實施例中，下部結構120可包括各種導電區域(例如配線層、接觸插塞、電晶體等)以及用於使所述各種導電區域絕緣的絕緣膜。

所述多個導電區域124可包含複晶矽、金屬、導電金屬氮化物、金屬矽化物或其組合。下部結構120可包括參照圖1闡述的所述多條位元線BL。所述多個導電區域124中的每一者可包括參照圖1闡述的隱埋接觸件BC及導電搭接墊LP。

在下部結構120及所述多個導電區域124上可佈置有具有多個開口126H的絕緣圖案126P。絕緣圖案126P可包括氮化矽膜、碳氮化矽膜、包含硼的氮化矽膜或其組合或者可由氮化矽膜、碳氮化矽膜、包含硼的氮化矽膜或其組合形成。儘管在積體半導體裝置10中包括多個相同的結構、裝置、膜、層、開口等，然而除非上下文清晰地另外指出，否則為了清晰起見，在說明通篇中將使 用單數形式「一個(a及an)」及「所述(the)」且所述單數形式旨在亦包括複數形式。

在導電區域124上可佈置有包括下部電極LE、介電膜160及上部電極UE的電容器CP1。下部電極LE可具有自導電區域124的上表面穿過絕緣圖案126P的開口126H在垂直方向(Z方向)上遠離基板110的方向上延伸的支柱形狀。介電膜160與上部電極UE可以所陳述次序形成於所述多個下部電極LE上。舉例而言，介電膜160的一部分可形成於上部電極UE與下部電極之間。

圖2及圖3示出其中下部電極LE具有支柱形狀的實例；然而，本發明概念的技術態樣並非僅限於此。舉例而言，下部電極LE可具有呈杯形狀或底部封閉的圓柱體形狀的橫截面結構。下部電極LE與上部電極UE可被佈置成相對於介電膜160彼此面對。

下部電極LE及上部電極UE可分別包括金屬膜、導電金屬氧化物膜、導電金屬氮化物膜、導電金屬氮氧化物膜或其組合或者可由金屬膜、導電金屬氧化物膜、導電金屬氮化物膜、導電金屬氮氧化物膜或其組合形成。在一些實施例中，下部電極LE及上部電極UE可各自包含以下材料或可由以下材料形成：Ti、Ti氧化物、Ti氮化物、Ti氮氧化物、Co、Co氧化物、Co氮化物、Co氮氧化物、Nb、Nb氧化物、Nb氮化物、Nb氮氧化物、Sn、Sn氧化物、Sn氮化物、Sn氮氧化物或其組合。

舉例而言，下部電極LE及上部電極UE可分別包含TiN、 CoN、NbN、SnO₂或其組合或者可由TiN、CoN、NbN、SnO₂或其組合形成；然而，本發明概念並非僅限於此。介電膜160可包含HfO₂、ZrO₂、Al₂O₃、La₂O₃、Ta₂O₃、Nb₂O₅、CeO₂、TiO₂、GeO₂或其組合；然而，本發明概念並非僅限於此。

下部電極LE可由上部支撐結構USS及下部支撐結構LSS進行支撐。下部支撐結構LSS可對下部電極LE的下部部分進行支撐。上部支撐結構USS可在與基板110垂直的垂直方向(Z方向)上與下部支撐結構LSS間隔開且對下部電極LE的上部部分進行支撐。舉例而言，上部支撐結構USS可不接觸下部支撐結構LSS。

上部支撐結構USS可包括上部支撐圖案144P及上部凹凸結構(即，第一上部凹凸結構146L及第二上部凹凸結構146H)。上部支撐圖案144P可環繞下部電極LE的上部部分且在與基板110平行的水平方向上延伸。

在上部支撐圖案144P中可形成有供所述多個下部電極LE通過的孔洞144H。上部支撐圖案144P的藉由孔洞144H暴露出的內表面可接觸並環繞下部電極LE的外表面。上部凹凸結構可包括分別佈置於上部支撐圖案144P的下表面及上表面處的第一上部凹凸結構146L及第二上部凹凸結構146H。第一上部凹凸結構146L及第二上部凹凸結構146H可分別包括上部凸部分及上部凹部分。

在一些實施例中，第一上部凹凸結構146L及第二上部 凹凸結構146H可為藉由對上部支撐圖案144P在Z方向上的厚度均勻性進行調整而獲得的奈米凹凸結構。奈米凹凸結構可為幾奈米的凹凸結構。在一些實施例中，第一上部凹凸結構146L及第二上部凹凸結構146H可為藉由對上部支撐圖案144P的表面粗糙度進行調整而獲得的奈米凹凸結構。

在一些實施例中，第一上部凹凸結構146L及第二上部凹凸結構146H可為形成於上部支撐圖案144P上的叢集結構(例如，靠近彼此進行定位的結構的集合)。如圖3中所示，舉例而言，第一上部凹凸結構146L及第二上部凹凸結構146H的凹凸佈置可為均勻的。然而，在一些實施例中，凹凸佈置可為不規則的(即，不均勻的)。

上部支撐圖案144P、第一上部凹凸結構146L及第二上部凹凸結構146H可包括氮化矽碳膜、包含硼的氮化矽膜或其組合或者可由氮化矽碳膜、包含硼的氮化矽膜或其組合形成。在一些實施例中，上部支撐圖案144P、第一上部凹凸結構146L及第二上部凹凸結構146H可包含相同的材料或者可由相同的材料形成。

下部支撐結構LSS可包括下部支撐圖案142P及下部凹凸結構(即，第一下部凹凸結構143L及第二下部凹凸結構143H)。下部支撐圖案142P可在與基板110平行的水平方向上延伸。下部支撐圖案142P可在Z方向上設置於處於基板110與上部支撐圖案144P之間的水準處。下部支撐圖案142P可與下部電極LE接觸。

在下部支撐圖案142P中可形成有供下部電極LE通過 的孔洞142H。下部電極LE可在垂直方向(Z方向)上通過形成於上部支撐圖案144P中的孔洞144H及形成於下部支撐圖案142P中的孔洞142H。下部支撐圖案142P的藉由孔洞142H暴露出的內表面可接觸並環繞下部電極LE的外表面。

下部凹凸結構可包括分別佈置於下部支撐圖案142P的下表面及上表面處的第一下部凹凸結構143L及第二下部凹凸結構143H。在一些實施例中，第一下部凹凸結構143L及第二下部凹凸結構143H可為藉由對下部支撐圖案142P在Z方向上的厚度均勻性進行調整而獲得的奈米凹凸結構。第一下部凹凸結構143L及第二下部凹凸結構143H可分別包括下部凸部分及下部凹部分。

在一些實施例中，第一下部凹凸結構143L及第二下部凹凸結構143H可為藉由對下部支撐圖案142P的表面粗糙度進行調整而獲得的奈米凹凸結構。在一些實施例中，第一下部凹凸結構143L及第二下部凹凸結構143H可為形成於下部支撐圖案142P上的叢集結構(例如，靠近彼此進行定位的結構的集合)。如圖3中所示，舉例而言，第一下部凹凸結構143L及第二下部凹凸結構143H的凹凸佈置可為均勻的。然而，在一些實施例中，凹凸佈置可為不規則的(即，不均勻的)。

下部支撐圖案142P、第一下部凹凸結構143L及第二下部凹凸結構143H可包括氮化矽碳膜、包含硼的氮化矽膜或其組合或者可由氮化矽碳膜、包含硼的氮化矽膜或其組合形成。在一些實施例中，下部支撐圖案142P、第一下部凹凸結構143L及第二下部 凹凸結構143H可包含相同的材料。

在一些實施例中，上部支撐結構USS與下部支撐結構LSS可包含相同的材料或者可由相同的材料形成。在實施例中，上部支撐結構USS及下部支撐結構LSS可包括氮化矽碳膜或者可由氮化矽碳膜形成。在一些實施例中，上部支撐結構USS與下部支撐結構LSS可包含不同的材料或者可由不同的材料形成。

在實施例中，上部支撐結構USS可包括氮化矽碳膜或者可由氮化矽碳膜形成，且下部支撐結構LSS可包括包含硼的氮化矽膜或者可由包含硼的氮化矽膜形成。然而，根據本發明概念的實施例，上部支撐結構USS及下部支撐結構LSS中所包含的材料並非僅限於前述實例，且可在本發明概念技術態樣的範圍內進行各種改變及潤飾。

儘管實施例的積體電路半導體裝置100被闡述為包括兩個支撐結構(即，上部支撐結構USS及下部支撐結構LSS)，然而積體電路半導體裝置100中可包括更多的支撐結構。如圖3中所示，舉例而言，實施例的積體電路半導體裝置100的上部支撐結構USS在Z方向上的厚度可大於下部支撐結構LSS的厚度。然而，積體電路半導體裝置100的上部支撐結構USS的厚度可小於下部支撐結構LSS的厚度。然而，上部支撐結構USS的厚度及下部支撐結構LSS的厚度並非僅限於此。

在積體電路半導體裝置100中，所述多個下部電極LE中的每一者的上部部分之間的空間可使用上部支撐結構USS進行 填充。在積體電路半導體裝置100中，所述多個下部電極LE中的每一者的下部部分之間的空間可使用下部支撐結構LSS進行填充。因此，即使當所述多個下部電極LE的高度增大且高寬比變得相對較大以改善所述多個電容器CP1的電容時，所述多個下部電極LE亦可在相對於基板110(在X方向及Y方向上延伸)的頂表面實質上垂直的方向(即，Z方向)上延伸。舉例而言，作為上部支撐結構USS及下部支撐結構LSS設置於下部電極LE之間的結果，下部電極LE可不傾斜或掉落。

藉由上部支撐結構USS中所包括的第一上部凹凸結構146L及第二上部凹凸結構146H以及下部支撐結構LSS中所包括的第一下部凹凸結構143L及第二下部凹凸結構143H，積體電路半導體裝置100可藉由增大相鄰的下部電極LE之間的表面長度來抑制橋接的出現。

圖4及圖5是用於闡釋根據實施例的積體電路半導體裝置的下部支撐結構的放大剖視圖。

具體而言，圖4是圖3所示部分EN1的放大剖視圖，且圖5是圖4所示下部支撐結構LSS的放大剖視圖。在圖3所示積體電路半導體裝置100中，下部支撐結構LSS可佈置於所述多個下部電極LE之間。

下部支撐結構LSS可包括下部支撐圖案142P及下部凹凸結構(即，第一下部凹凸結構143L及第二下部凹凸結構143H)。下部支撐圖案142P可與所述多個下部電極LE接觸。在一些實施 例中，下部支撐圖案142P、第一下部凹凸結構143L及第二下部凹凸結構143H可包含相同的材料或者可由相同的材料形成。

下部凹凸結構可包括分別佈置於下部支撐圖案142P的下表面及上表面處的第一下部凹凸結構143L及第二下部凹凸結構143H。第一下部凹凸結構143L可包括多個第一凸部分CV1及佈置於第一凸部分CV1之間的多個第一凹部分CA1。第二下部凹凸結構143H可包括多個第二凸部分CV2及佈置於第二凸部分CV2之間的多個第二凹部分CA2。

在一些實施例中，第一下部凹凸結構143L及第二下部凹凸結構143H可為藉由對下部支撐圖案142P在Z方向上的厚度均勻性或者表面粗糙度進行調整而獲得的奈米凹凸結構。舉例而言，在沈積下部支撐膜142(參見圖14B)以形成下部支撐圖案142P時，可藉由改變下部支撐膜142的沈積速率、沈積氣體或沈積製程參數且對下部支撐膜142在Z方向上的厚度均勻性或者表面粗糙度進行調整來獲得第一下部凹凸結構143L及第二下部凹凸結構143H。

在一些實施例中，第一下部凹凸結構143L及第二下部凹凸結構143H可為形成於下部支撐圖案142P上的叢集結構。參照圖4及圖5所示的構成第一下部凹凸結構143L的第一凸部分CV1及構成第二下部凹凸結構143H的第二凸部分CV2的佈置可為均勻的。然而，在一些實施例中，第一下部凹凸結構143L的第一凸部分CV1及第二下部凹凸結構143H的第二凸部分CV2的佈 置可為不規則的(即，不均勻的)。

在一些實施例中，第一下部凹凸結構143L及第二下部凹凸結構143H可具有帶有谷(valley)及脊(ridge)的波形形狀。在一些實施例中，第一下部凹凸結構143L及第二下部凹凸結構143H可具有橢圓形橫截面。

當圖3所示積體電路半導體裝置100包括第一下部凹凸結構143L及第二下部凹凸結構143H時，可藉由增大下部支撐結構LSS的表面長度L2來抑制下部電極LE之間的橋接的出現，如圖5中所示。舉例而言，藉由增大表面長度L2，電子在相鄰的下部電極LE之間必須行進的距離會增大。因此，可抑制下部電極LE之間的橋接。

舉例而言，圖5中的參考符號L1可表示不具有第一下部凹凸結構143L及第二下部凹凸結構143H的下部支撐結構的表面長度。舉例而言，若下部支撐結構LSS不包括第一下部凹凸結構143L及第二下部凹凸結構143H，則下部支撐結構的頂表面及底表面(在X方向及Y方向上延伸)將是實質上平坦的。如此一來，下部支撐結構LSS的頂表面及下部支撐結構LSS的底表面在X方向上的表面長度將各自等於L1。另外，L1等於在其之間設置有下部支撐結構LSS的相應的下部電極LE之間的距離。因此，L1亦可表示如圖5中所示的下部電極LE之間的距離。

圖5中的參考符號L2可表示下部電極LE之間的下部支撐結構LSS在X方向上的表面長度。作為包括第一下部凹凸結 構143L及第二下部凹凸結構143H的結果，L2大於L1。因此，圖3所示積體電路半導體裝置100可藉由將下部電極LE之間的下部支撐結構LSS的表面長度L2增大成大於下部電極LE之間的距離L1來抑制下部電極LE之間的橋接的出現。

在圖4及圖5中，為方便起見，本發明概念以包括下部支撐圖案142P、第一下部凹凸結構143L及第二下部凹凸結構143H的下部支撐結構LSS作為實例；然而，本發明概念亦可應用於包括上部支撐圖案144P、第一上部凹凸結構146L及第二上部凹凸結構146H的上部支撐結構USS。在下文中，為方便起見，藉由以下部支撐結構LSS作為實例來闡述本發明概念的技術態樣。

圖6及圖7是用於闡釋根據實施例的積體電路半導體裝置的下部支撐結構的放大剖視圖。

具體而言，圖6及圖7所示下部支撐結構LSS-1可為圖4及圖5所示下部支撐結構LSS的另一實施例。圖7是圖6所示下部支撐結構LSS-1的放大剖視圖。在圖6及圖7中，與圖4及圖5中的參考編號相同或相似的參考編號表示相同或相似的元件。

在圖3所示積體電路半導體裝置100中，下部支撐結構LSS-1可佈置於所述多個下部電極LE之間。下部支撐結構LSS-1可包括下部支撐圖案142P-1及下部凹凸結構(即，第一下部凹凸結構143L-1及第二下部凹凸結構143H-1)。下部支撐圖案142P-1、第一下部凹凸結構143L-1及第二下部凹凸結構143H-1可在結構上彼此有所區別。下部支撐圖案142P-1的下表面及上表面可為 與圖3所示基板110平行的平整(例如，實質上平坦的)表面。

下部凹凸結構可包括分別佈置於下部支撐圖案142P-1的下表面及上表面處的第一下部凹凸結構143L-1及第二下部凹凸結構143H-1。第一下部凹凸結構143L-1可包括多個第一凸部分CV1-1及佈置於第一凸部分CV1-1之間的多個第一凹部分CA1-1。第二下部凹凸結構143H-1可包括多個第二凸部分CV2-1及佈置於第二凸部分CV2-1之間的多個第二凹部分CA2-1。

在一些實施例中，第一下部凹凸結構143L-1及第二下部凹凸結構143H-1可為形成於下部支撐圖案142P-1上的叢集結構。如圖6及圖7中所示，構成第一下部凹凸結構143L-1的第一凸部分CV1-1及構成第二下部凹凸結構143H-1的第二凸部分CV2-1的佈置可為均勻的。然而，在一些實施例中，第一下部凹凸結構143L-1的第一凸部分CV1-1及第二下部凹凸結構143H-1的第二凸部分CV2-1的佈置可為不規則的(即，不均勻的)。

在一些實施例中，下部支撐圖案142P-1、第一下部凹凸結構143L-1及第二下部凹凸結構143H-1可包含不同的材料或者可由不同的材料形成。在一些實施例中，當下部支撐圖案142P-1、第一下部凹凸結構143L-1及第二下部凹凸結構143H-1包含不同的材料或者由不同的材料形成時，可藉由對第一下部凹凸結構143L-1及第二下部凹凸結構143H-1中所包含的材料的蝕刻速度進行控制來形成第一下部凹凸結構143L-1及第二下部凹凸結構143H-1。

在一些實施例中，第一下部凹凸結構143L-1及第二下部凹凸結構143H-1可為藉由對下部支撐圖案142P-1執行的微影製程而獲得的奈米凹凸結構。舉例而言，下部凹凸結構可包括藉由對下部支撐圖案142P-1執行的微影製程而獲得的第一下部凹凸結構143L-1及第二下部凹凸結構143H-1。

微影製程可為使用光阻的光微影製程或使用嵌段共聚物的嵌段共聚物微影。

在一些實施例中，第一下部凹凸結構143L-1及第二下部凹凸結構143H-1可具有帶有谷及脊的波形形狀。在一些實施例中，第一下部凹凸結構143L-1及第二下部凹凸結構143H-1可具有橢圓形橫截面。

當圖3所示積體電路半導體裝置100包括第一下部凹凸結構143L-1及第二下部凹凸結構143H-1時，可藉由增大下部電極LE之間的表面長度L2來抑制下部電極LE之間的橋接的出現，如圖7中所示。

圖8是用於闡釋根據實施例的積體電路半導體裝置的下部支撐結構的放大剖視圖。

具體而言，圖8所示下部支撐結構LSS-2可為圖4及圖5所示下部支撐結構LSS的另一實施例。在圖8中，與圖4及圖5中的參考編號相同或相似的參考編號表示相同或相似的元件。

下部支撐結構LSS-2可包括下部支撐圖案142P-2及下部凹凸結構(即，第一下部凹凸結構143L-2及第二下部凹凸結構 143H-2)。下部支撐圖案142P-2、第一下部凹凸結構143L-2及第二下部凹凸結構143H-2可在結構上彼此有所區別。下部支撐圖案142P-2的下表面P1及上表面P2可為平整(例如，實質上平坦的)表面。

在一些實施例中，下部支撐圖案142P-2、第一下部凹凸結構143L-2及第二下部凹凸結構143H-2可包含相同的材料或者可由相同的材料形成。在一些實施例中，下部支撐圖案142P-2、第一下部凹凸結構143L-2及第二下部凹凸結構143H-2可包含不同的材料或者可由不同的材料形成。

下部凹凸結構可包括分別佈置於下部支撐圖案142P-2的下表面及上表面處的第一下部凹凸結構143L-2及第二下部凹凸結構143H-2。第一下部凹凸結構143L-2可包括多個第一凸部分CV1-2及佈置於第一凸部分CV1-2之間的多個第一凹部分CA1-2。第二下部凹凸結構143H-2可包括多個第二凸部分CV2-2及佈置於第二凸部分CV2-2之間的多個第二凹部分CA2-2。

在一些實施例中，第一下部凹凸結構143L-2及第二下部凹凸結構143H-2可為藉由對下部支撐圖案142P-2執行的微影製程而獲得的奈米凹凸結構。舉例而言，下部凹凸結構可包括藉由對模製膜進行的微影製程而獲得的第一下部凹凸結構143L-2以及藉由對下部支撐圖案142P-2執行的微影製程而獲得的第二下部凹凸結構143H-2。

微影製程可為使用光阻的光微影製程或使用嵌段共聚 物的嵌段共聚物微影。

在一些實施例中，第一下部凹凸結構143L-2及第二下部凹凸結構143H-2可具有階梯形狀。在一些實施例中，第一下部凹凸結構143L-2及第二下部凹凸結構143H-2可具有矩形橫截面。在一些實施例中，與圖8中不同，第一下部凹凸結構143L-2及第二下部凹凸結構143H-2可具有帶有脊及谷的波形形狀。

當圖3所示積體電路半導體裝置100包括第一下部凹凸結構143L-2及第二下部凹凸結構143H-2時，可藉由增大圖3所示下部電極LE之間的下部支撐結構LSS-2的表面長度來抑制圖3所示下部電極LE之間的橋接的出現。

圖9是用於闡釋根據實施例的積體電路半導體裝置的下部支撐結構的放大剖視圖。

具體而言，下部支撐結構LSS-3可為圖4及圖5所示下部支撐結構LSS的另一實施例。圖9所示下部支撐結構LSS-3可與圖8所示下部支撐結構LSS-2相同，不同的是下部支撐圖案142P-3的隅角部分CR。在圖9中，與圖4、圖5及圖8中的參考編號相同或相似的參考編號表示相同或相似的元件。

下部支撐結構LSS-3可包括下部支撐圖案142P-3及下部凹凸結構(即，第一下部凹凸結構143L-2及第二下部凹凸結構143H-2)。下部支撐圖案142P-3、第一下部凹凸結構143L-2及第二下部凹凸結構143H-2可在結構上彼此有所區別。

在一些實施例中，下部支撐圖案142P-3、第一下部凹凸 結構143L-2及第二下部凹凸結構143H-2可包含相同的材料或者可由相同的材料形成。在一些實施例中，下部支撐圖案142P-3、第一下部凹凸結構143L-2及第二下部凹凸結構143H-2可包含不同的材料或者可由不同的材料形成。

下部支撐圖案142P-3的下表面P1及上表面P2可為平整(例如，實質上平坦的)表面。下部支撐圖案142P-3的隅角部分CR可具有彎曲表面。下部支撐圖案142P-3的隅角部分CR可與下部電極LE(參見圖4)接觸。下部支撐圖案142P-3的隅角部分CR可具有彎曲表面，所述彎曲表面具有朝向下部電極LE(參見圖4)漸縮的厚度。

當在下部支撐圖案142P-3的隅角部分CR處形成彎曲表面時，下部支撐結構LSS-3可藉由包括下部凹凸結構及隅角部分CR來增大下部電極LE(參見圖3)之間的下部支撐結構LSS-3的表面長度而抑制下部電極LE(參見圖3)之間的橋接的出現。參考L3可表示隅角部分CR的長度。

下部支撐結構LSS-3可包括第一下部凹凸結構143L-2及第二下部凹凸結構143H-2。下部凹凸結構可包括分別佈置於下部支撐圖案142P-2的下表面及上表面處的第一下部凹凸結構143L-2及第二下部凹凸結構143H-2。由於以上已闡述了第一下部凹凸結構143L-2及第二下部凹凸結構143H-2，因此在下文中不再對其予以贅述。

當下部支撐結構LSS-3包括下部支撐圖案142P-3的隅 角部分CR的彎曲表面以及位於下部支撐圖案142P-3上的第一下部凹凸結構143L-2及第二下部凹凸結構143H-2時，下部電極LE(參見圖3)之間的下部支撐結構LSS-3的表面長度可進一步增大，以抑制下部電極LE(參見圖3)之間的橋接的出現。

圖10是用於闡釋根據實施例的積體電路半導體裝置的下部支撐結構的放大剖視圖。

具體而言，下部支撐結構LSS-4可為圖4及圖5所示下部支撐結構LSS的另一實施例。下部支撐結構LSS-4可與圖8所示下部支撐結構LSS-2相同，不同的是下部凹凸結構(即，第一下部凹凸結構143L-3及第二下部凹凸結構143H-3)的結構。在圖10中，與圖4、圖5及圖8中的參考編號相同或相似的參考編號表示相同或相似的元件。

下部支撐結構LSS-4可包括下部支撐圖案142P-2、第一下部凹凸結構143L-3及第二下部凹凸結構143H-3。下部支撐圖案142P-2、第一下部凹凸結構143L-3及第二下部凹凸結構143H-3可在結構上彼此有所區別。下部支撐圖案142P-2的下表面P1及上表面P2可為平整(例如，實質上平坦的)表面。

在一些實施例中，下部支撐圖案142P-2、第一下部凹凸結構143L-3及第二下部凹凸結構143H-3可包含相同的材料或者可由相同的材料形成。在一些實施例中，下部支撐圖案142P-2、第一下部凹凸結構143L-3及第二下部凹凸結構143H-3可包含不同的材料或者可由不同的材料形成。

下部凹凸結構可包括分別佈置於下部支撐圖案142P-2的下表面及上表面處的第一下部凹凸結構143L-3及第二下部凹凸結構143H-3。第一下部凹凸結構143L-3可包括多個第一凸部分CV1-3及佈置於第一凸部分CV1-3之間的多個第一凹部分CA1-3。第二下部凹凸結構143H-3可包括多個第二凸部分CV2-3及佈置於第二凸部分CV2-3之間的多個第二凹部分CA2-3。

在一些實施例中，第一下部凹凸結構143L-3及第二下部凹凸結構143H-3可為藉由對下部支撐圖案142P-2執行的微影製程而獲得的奈米凹凸結構。舉例而言，下部凹凸結構可包括藉由對模製膜進行的微影製程而獲得的第一下部凹凸結構143L-3以及藉由對下部支撐圖案142P-2執行的微影製程而獲得的第二下部凹凸結構143H-3。

微影製程可為使用光阻的光微影製程或使用嵌段共聚物的嵌段共聚物微影。

在一些實施例中，構成第一下部凹凸結構143L-3的第一凸部分CV1-3及構成第二下部凹凸結構143H-3的第二凸部分CV2-3可具有三角形形狀的橫截面。在一些實施例中，與圖10中不同，構成第一下部凹凸結構143L-3的第一凸部分CV1-3及構成第二下部凹凸結構143H-3的第二凸部分CV2-3可具有菱形形狀的橫截面。

當下部支撐結構LSS-4包括第一下部凹凸結構143L-2及第二下部凹凸結構143H-2時，可藉由增大圖3所示下部電極LE 之間的下部支撐結構LSS-4的表面長度來抑制圖3所示下部電極LE之間的橋接的出現。

圖11是用於闡釋根據實施例的積體電路半導體裝置的下部支撐結構的放大剖視圖。

具體而言，下部支撐結構LSS-5可為圖4及圖5所示下部支撐結構LSS的另一實施例。下部支撐結構LSS-5可與圖10所示下部支撐結構LSS-4相同，不同的是下部支撐圖案142P-3的隅角部分CR。在圖11中，與圖4、圖5及圖10中的參考編號相同或相似的參考編號表示相同或相似的元件。

下部支撐結構LSS-5可包括下部支撐圖案142P-3及下部凹凸結構(即，第一下部凹凸結構143L-3及第二下部凹凸結構143H-3)。下部支撐圖案142P-3、第一下部凹凸結構143L-3及第二下部凹凸結構143H-3可在結構上彼此有所區別。

在一些實施例中，下部支撐圖案142P-3、第一下部凹凸結構143L-3及第二下部凹凸結構143H-3可包含相同的材料或者可由相同的材料形成。在一些實施例中，下部支撐圖案142P-3、第一下部凹凸結構143L-3及第二下部凹凸結構143H-3可包含不同的材料或者可由不同的材料形成。

下部支撐圖案142P-3的下表面P1及上表面P2可為平整(例如，實質上平坦的)表面。下部支撐圖案142P-3的隅角部分CR可具有彎曲表面。下部支撐圖案142P-3的隅角部分CR可與下部電極LE(參見圖4)接觸。下部支撐圖案142P-3的隅角部 分CR可具有彎曲表面，所述彎曲表面具有朝向下部電極LE(參見圖4)漸縮的厚度。

當在下部支撐圖案142P-3的隅角部分CR處形成彎曲表面時，下部支撐結構LSS-5可藉由包括下部凹凸結構及隅角部分CR來增大下部電極LE(參見圖3)之間的下部支撐結構LSS-5的表面長度來抑制下部電極LE(參見圖3)之間的橋接的出現。參考L3可表示隅角部分CR的長度。

下部支撐結構LSS-5可包括第一下部凹凸結構143L-3及第二下部凹凸結構143H-3。下部凹凸結構可包括分別佈置於下部支撐圖案142P-3的下表面及上表面處的第一下部凹凸結構143L-3及第二下部凹凸結構143H-3。由於以上已闡述了第一下部凹凸結構143L-3及第二下部凹凸結構143H-3，因此在下文中不再對其予以贅述。

當下部支撐結構LSS-5包括下部支撐圖案142P-3的隅角部分CR的彎曲表面、位於下部支撐圖案142P-3上的第一下部凹凸結構143L-3及第二下部凹凸結構143H-3時，下部電極LE(參見圖3)之間的下部支撐結構LSS-3的表面長度可進一步增大，以抑制下部電極LE(參見圖3)之間的橋接的出現。

圖12是示出根據實施例的積體電路半導體裝置的一些組件的平面圖，且圖13是示意性地示出沿著圖12所示2X-2X'線截取的橫截面的一些組件的剖視圖。

具體而言，積體電路半導體裝置100-1可與圖2及圖3 所示積體電路半導體裝置100相同，不同的是形成於下部電極LE之間的附加孔洞(即，下部附加孔洞LH及上部附加孔洞UH)。在圖12及圖13中，與圖2及圖3中的參考編號相同或相似的參考編號表示相同或相似的元件。

積體電路半導體裝置100-1可包括由上部支撐結構USS及下部支撐結構LSS進行支撐的下部電極LE。在下部支撐結構LSS中(即，在下部支撐圖案142P中)可形成有供所述多個下部電極LE通過的多個孔洞142H及多個下部附加孔洞LH。所述多個孔洞142H與所述多個下部附加孔洞LH可佈置於同一平面上。

在上部支撐結構USS中(即，在上部支撐圖案144P中)可形成有供所述多個下部電極LE通過的多個孔洞144H及多個上部附加孔洞UH。所述多個孔洞144H與所述多個上部附加孔洞UH可佈置於同一平面上。

圖12示出所述多個上部附加孔洞UH及所述多個下部附加孔洞LH中的每一者具有大致菱形形狀的平面圖，其中四個相鄰的下部電極LE是每一頂點；然而，平面圖可具有多邊形形狀，例如三角形形狀及正方形形狀。上部附加孔洞UH及下部附加孔洞LH中的每一者的平面圖並非僅限於對圖12的說明，且可在本發明概念技術態樣的範圍內進行各種改變及潤飾。

積體電路半導體裝置100-1可包括下部支撐結構LSS及下部附加孔洞LH且可包括上部支撐結構USS及上部附加孔洞UH。下部支撐結構LSS不對所述多個下部電極LE的所有部分進行支 撐。上部支撐結構USS不對所述多個下部電極LE的所有部分進行支撐。

圖14A至圖14F是示出根據實施例的製造積體電路半導體裝置的方法的剖視圖。

具體而言，圖14A至圖14F是用於闡釋製造圖2及圖3所示積體電路半導體裝置100的方法的圖。圖14A至圖14F中相同的參考編號表示與圖2及圖3中相同的元件，且因此將不再對其予以贅述。

參照圖14A，可在基板110上形成下部結構120及通過下部結構120且連接至主動區域AC的導電區域124，基板110的主動區域AC由裝置分隔區域112進行界定。然後，可形成覆蓋下部結構120及導電區域124的絕緣膜126。

絕緣膜126可在後續製程中用作蝕刻停止層。絕緣膜126可包括相對於下部結構120具有蝕刻選擇性的絕緣體。在一些實施例中，絕緣膜126可包括氮化矽膜、氮化矽碳膜、包含硼的氮化矽膜或其組合或者可由氮化矽膜、氮化矽碳膜、包含硼的氮化矽膜或其組合形成。

參照圖14B，可在絕緣膜126上形成模製結構MST。模製結構MST可包括多個模製層及多個支撐層。舉例而言，模製結構MST可包括第一模製膜132、具有下部凹凸結構143L'及143H'的下部支撐膜142、第二模製膜134及具有上部凹凸結構146L'及146H'的上部支撐膜144，所述組件以所陳述次序堆疊於絕緣膜126 上。

第一模製膜132及第二模製膜134中的每一者可包含相對於包括氟化銨(NH₄F)、氫氟酸(hydrofluoric acid，HF)及水的蝕刻劑具有相對高的蝕刻速率的材料，使得所述材料可藉由剝離製程而被蝕刻劑移除。在一些實施例中，第一模製膜132及第二模製膜134中的每一者可包括氧化物膜、氮化物膜或其組合或者可由氧化物膜、氮化物膜或其組合形成。然而，第一模製膜132及第二模製膜134中所包含的材料並非僅限於前述材料，且可在本發明概念技術態樣的範圍內進行各種改變及潤飾。此外，模製結構MST的堆疊次序並非僅限於對圖14B的說明，且可在本發明概念技術態樣的範圍內進行各種改變及潤飾。

具有下部凹凸結構143L'及143H'的下部支撐膜142以及具有上部凹凸結構146L'及146H'的上部支撐膜144中的每一者可包括氮化矽碳膜、包含硼的氮化矽膜或其組合或者可由氮化矽碳膜、包含硼的氮化矽膜或其組合形成。在一些實施例中，具有下部凹凸結構143L'及143H'的下部支撐膜142與具有上部凹凸結構146L'及146H'的上部支撐膜144可包含相同的材料或者可由相同的材料形成。在一些實施例中，具有下部凹凸結構143L'及143H'的下部支撐膜142與具有上部凹凸結構146L'及146H'的上部支撐膜144可包含不同的材料或者可由不同的材料形成。

在一些實施例中，具有下部凹凸結構143L'及143H'的下部支撐膜142及具有上部凹凸結構146L'及146H'的上部支撐膜 144可分別包括氮化矽碳膜或者可由氮化矽碳膜形成。在其他實施例中，具有下部凹凸結構143L'及143H'的下部支撐膜142可包括氮化矽碳膜或者可由氮化矽碳膜形成，且具有上部凹凸結構146L'及146H'的上部支撐膜144可包括包含硼的氮化矽膜或者可由包含硼的氮化矽膜形成。然而，根據本發明概念的實施例，具有下部凹凸結構143L'及143H'的下部支撐膜142及具有上部凹凸結構146L'及146H'的上部支撐膜144中所包含的材料並非僅限於前述材料，且可在本發明概念技術態樣的範圍內進行各種改變及潤飾。

在一些實施例中，下部凹凸結構143L'及143H'可為藉由對下部支撐膜142的厚度均勻性進行調整而獲得的奈米凹凸結構。在一些實施例中，當在第一模製膜132上沈積下部支撐膜142時，可藉由改變下部支撐膜142的沈積速率、沈積氣體或沈積製程參數且對下部支撐膜142的厚度均勻性進行調整來獲得下部凹凸結構143L'及143H'。

上部凹凸結構146L'及146H'可為藉由對上部支撐膜144的厚度均勻性進行調整而獲得的奈米凹凸結構。在一些實施例中，當在第二模製膜134上沈積上部支撐膜144時，可藉由改變上部支撐膜144的沈積速率、沈積氣體或沈積製程參數且對上部支撐膜144的厚度均勻性進行調整來獲得上部凹凸結構146L'及146H'。

參照圖14C，在模製結構MST上形成罩幕圖案MP之後，可藉由使用罩幕圖案MP作為蝕刻罩幕且使用絕緣膜126作為蝕刻停止層對模製結構MST進行非等向性蝕刻來形成多個孔洞 BH。罩幕圖案MP可包括氮化物膜、氧化物膜、複晶矽膜、光阻層或其組合或者可由氮化物膜、氧化物膜、複晶矽膜、光阻層或其組合形成。

因此，可獲得對所述多個孔洞BH進行界定的模製結構圖案MSP。模製結構圖案MSP可包括第一模製圖案132P、具有第一下部凹凸結構143L及第二下部凹凸結構143H的下部支撐圖案142P、第二模製圖案134P及具有第一上部凹凸結構146L及第二上部凹凸結構146H的上部支撐圖案144P。

形成所述多個孔洞BH的製程可更包括對模製結構MST的非等向性蝕刻的結果進行濕式處理。當執行非等向性蝕刻及所述結果的濕式處理時，亦可對絕緣膜126進行局部蝕刻，且可獲得具有所述多個開口126H的絕緣圖案126P，所述多個開口126H暴露出所述多個導電區域124。在對非等向性蝕刻的結果進行濕式處理的實例性製程中，可使用包括稀釋的硫酸過氧化物溶液的蝕刻劑。

參照圖14D，在移除罩幕圖案MP之後，作為圖14C中所示的移除的結果，可形成導電層150。導電層150可被形成為對所述多個孔洞BH進行填充。導電層150可包括金屬膜、導電金屬氧化物膜、導電金屬氮化物膜、導電金屬氮氧化物膜或其組合。

在一些實施例中，導電層150可包含以下材料或者可由以下材料形成：Ti、Ti氧化物、Ti氮化物、Ti氮氧化物、Co、Co氧化物、Co氮化物、Co氮氧化物、Nb、Nb氧化物、Nb氮化物、 Nb氮氧化物、Sn、Sn氧化物、Sn氮化物、Sn氮氧化物或其組合。舉例而言，導電層150可包含TiN、CoN、NbN、SnO₂或其組合或者可由TiN、CoN、NbN、SnO₂或其組合形成；然而，本發明概念並非僅限於此。為了形成導電層150，可使用化學氣相沈積(chemical vapor deposition，CVD)、電漿增強型CVD(plasma enhanced CVD，PECVD)、金屬有機CVD(metal organic CVD，MOCVD)或原子層沈積(atomic layer deposition，ALD)。

參照圖14E，可使用回蝕製程或化學機械研磨(chemical mechanical polishing，CMP)製程來局部地移除導電層150，直至作為模製結構圖案MSP的最上部層的第二上部凹凸結構146H的上表面在參照圖14D闡述的結果中被暴露出。因此，可獲得由導電層150中的所述多個孔洞BH(參見圖14D)內部的剩餘部分形成的所述多個下部電極LE。

參照圖14F，可藉由濕式製程移除第一模製圖案132P及第二模製圖案134P。在藉由濕式製程移除第一模製圖案132P及第二模製圖案134P的製程中，可使用包括氟化銨(NH₄F)、氫氟酸(HF)及水的蝕刻劑。在移除第一模製圖案132P及第二模製圖案134P之後，所述多個下部電極LE的側壁可被暴露出，且在所述多個下部電極LE之間的空間中，可保留上部支撐圖案144P、第一上部凹凸結構146L、第二上部凹凸結構146H、下部支撐圖案142P、第一下部凹凸結構143L及第二下部凹凸結構143H。

因此，上部支撐圖案144P、第一上部凹凸結構146L及 第二上部凹凸結構146H可為上部支撐結構USS，且下部支撐圖案142P、第一下部凹凸結構143L及第二下部凹凸結構143H可為下部支撐結構LSS。

然後，可形成覆蓋下部電極LE的暴露表面的介電膜160。可使用ALD製程形成介電膜160。介電膜160可包含HfO₂、ZrO₂、Al₂O₃、La₂O₃、Ta₂O₃、Nb₂O₅、CeO₂、TiO₂、GeO₂或其組合或者可由HfO₂、ZrO₂、Al₂O₃、La₂O₃、Ta₂O₃、Nb₂O₅、CeO₂、TiO₂、GeO₂或其組合形成；然而，本發明概念並非僅限於此。

此後，如圖3中所示，藉由形成上部電極UE以覆蓋介電膜160，可製造包括電容器CP1的積體電路半導體裝置100。為了形成上部電極UE，可使用CVD、MOCVD、PVD或ALD製程。

圖15A及圖15B是示出根據實施例的製造積體電路半導體裝置的方法的剖視圖。

具體而言，圖15A及圖15B是用於闡釋製造圖12及圖13所示積體電路半導體裝置100-1的方法的圖。圖15A及圖15B中相同的參考編號表示與圖12及圖13中相同的元件，且因此將不再對其予以贅述。製造圖12及圖13所示積體電路半導體裝置100-1的方法可包括圖14A至圖14E所示製造方法。

參照圖15A，在執行圖14E所示製造製程之後，可局部地移除具有第一上部凹凸結構146L及第二上部凹凸結構146H的上部支撐圖案144P以形成多個上部孔洞UH，且可經由所述多個上部孔洞UH以濕式方式移除第二模製圖案134P。

然後，可局部地移除具有經由所述多個上部孔洞UH暴露出的第一下部凹凸結構143L及第二下部凹凸結構143H的下部支撐圖案142P以形成多個下部孔洞LH，且藉由經由所述多個下部孔洞LH以濕式方式移除第一模製圖案132P，絕緣圖案126P的上表面可被暴露出。所述多個上部孔洞UH及所述多個下部孔洞LH中的每一者的平面圖可如圖12中所示。

上部孔洞UH及下部孔洞LH中的所述多個下部電極LE的側壁以及具有第一下部凹凸結構143L及第二下部凹凸結構143H的下部支撐圖案142P的側壁及具有第一上部凹凸結構146L及第二上部凹凸結構146H的上部支撐圖案144P的側壁可被暴露出。

此外，在所述多個下部電極LE之間的空間中，可保留上部支撐圖案144P、第一上部凹凸結構146L、第二上部凹凸結構146H、下部支撐圖案142P、第一下部凹凸結構143L及第二下部凹凸結構143H。上部支撐圖案144P、第一上部凹凸結構146L及第二上部凹凸結構146H可為上部支撐結構USS，且下部支撐圖案142P、第一下部凹凸結構143L及第二下部凹凸結構143H可為下部支撐結構LSS。

參照圖15B，可形成覆蓋圖15A中所示的下部電極LE的暴露表面的介電膜160。可使用ALD製程形成介電膜160。介電膜160可包含HfO₂、ZrO₂、Al₂O₃、La₂O₃、Ta₂O₃、Nb₂O₅、CeO₂、TiO₂、GeO₂或其組合或者可由HfO₂、ZrO₂、Al₂O₃、La₂O₃、Ta₂O₃、 Nb₂O₅、CeO₂、TiO₂、GeO₂或其組合形成；然而，本發明概念並非僅限於此。

此後，如圖13中所示，藉由形成上部電極UE以覆蓋介電膜160，可製造包括電容器CP1的積體電路半導體裝置100-1。為了形成上部電極UE，可使用CVD、MOCVD、PVD或ALD製程。

圖16是根據本發明概念技術態樣的包括積體電路半導體裝置的記憶體模組的平面圖。

具體而言，記憶體模組1000可包括印刷電路板1100及多個半導體封裝1200。根據本發明概念技術態樣的實施例，所述多個半導體封裝1200可包括積體電路半導體裝置100或100-1。

根據本發明概念技術態樣的記憶體模組1000可為具有僅安裝於印刷電路板的一個側上的多個半導體封裝1200的單行內記憶體模組(single in-lined memory module，SIMM)或者是具有佈置於兩個側上的所述多個半導體封裝1200的雙行內記憶體模組(dual in-lined memory module，DIMM)。此外，根據本發明概念技術態樣的記憶體模組1000可為具有先進記憶體緩衝器(advanced memory buffer，AMB)的全緩衝DIMM(fully buffered DIMM，FBDIMM)，所述先進記憶體緩衝器(AMB)被配置成自外部向所述多個半導體封裝1200中的每一者提供訊號。

圖17是根據本發明概念技術態樣的包括積體電路半導體裝置的記憶卡的示意圖。

具體而言，記憶卡2000可被佈置成使得控制器2100與記憶體2200可交換電性訊號。舉例而言，記憶體2200可因應於來自控制器2100的指令發射資料。

根據本發明概念技術態樣的實施例，記憶體2200可包括積體電路半導體裝置100或100-1。記憶卡2000可構成各種類型的記憶卡，例如，記憶條卡、智慧媒體(smart media，SM)卡、安全數位(secure digital，SD)卡、迷你SD卡、多媒體卡(multimedia card，MMC)等。

圖18是根據本發明概念技術態樣的包括積體電路半導體裝置的系統的示意圖。

具體而言，在系統3000中，處理器3100、記憶體3200及輸入/輸出裝置3300可使用匯流排3400來執行相互資料通訊。系統3000的記憶體3200可包括隨機存取記憶體(RAM)及唯讀記憶體(read only memory，ROM)。此外，系統3000可包括周邊裝置3500，例如軟碟驅動機及光碟(compact disk，CD)ROM驅動機。

根據本發明概念技術態樣的實施例，記憶體3200可包括積體電路半導體裝置100或100-1。記憶體3200可儲存用於處理器3100的操作的代碼及資料。系統3000可用於行動電話、MP3播放器、導航儀(navigation)、可攜式多媒體播放器(portable multimedia player，PMP)、固態磁碟(solid state disk，SSD)或家用電器。

儘管已參照本發明概念的實施例具體示出並闡述了本發明概念，然而應理解，可在不背離以下申請專利範圍的精神及範圍的條件下對其進行形式及細節上的各種改變。

10:積體電路半導體裝置/積體半導體裝置

AC:主動區域

BC:隱埋接觸件

BL:位元線

DC:直接接觸件

LE:下部電極

LP:導電搭接墊

WL:字元線

X、Y:方向

Claims (10)

1. 一種積體電路半導體裝置，包括：下部電極，形成於基板上，所述基板在第一方向及與所述第一方向垂直的第二方向上延伸；以及支撐結構，對所述下部電極進行支撐，其中所述支撐結構包括支撐圖案，環繞所述下部電極，在所述第一方向及所述第二方向上延伸且具有供所述下部電極通過的第一孔洞；以及凹凸結構，在所述支撐圖案的表面處具有多個凸部分及佈置於所述多個凸部分之間的多個凹部分，所述多個凸部分在與所述第一方向及所述第二方向垂直的第三方向上延伸。
2. 如請求項1所述的積體電路半導體裝置，其中所述支撐結構包括下部支撐結構及上部支撐結構，所述下部支撐結構對所述下部電極的下部部分進行支撐，所述上部支撐結構在所述第三方向上與所述下部支撐結構間隔開且對所述下部電極的上部部分進行支撐。
3. 如請求項1所述的積體電路半導體裝置，其中所述支撐結構更包括通過所述支撐圖案的第二孔洞，且在平面圖中，所述第二孔洞具有對相鄰的所述下部電極進行連接的多邊形形狀。
4. 如請求項1所述的積體電路半導體裝置，其中所述凹凸結構是形成於所述支撐圖案上的奈米凹凸結構。
5. 如請求項1所述的積體電路半導體裝置，其中所述 凹凸結構包括形成於所述支撐圖案的第一表面處的第一凹凸結構及形成於所述支撐圖案的與所述支撐圖案的所述第一表面相對的第二表面處的第二凹凸結構。
6. 如請求項1所述的積體電路半導體裝置，其中所述凹凸結構具有波形形狀或階梯形狀，且其中構成所述凹凸結構的所述凸部分的橫截面具有三角形形狀、矩形形狀或橢圓形形狀。
7. 一種積體電路半導體裝置，包括：多個下部電極，在基板上彼此間隔開，所述基板在第一方向及與所述第一方向垂直的第二方向上延伸；支撐圖案，在所述第一方向及所述第二方向上延伸且具有供所述多個下部電極通過的多個第一孔洞；以及凹凸結構，在所述支撐圖案的表面處具有多個凸部分及佈置於所述多個凸部分之間的多個凹部分，所述多個凸部分在與所述第一方向及所述第二方向垂直的第三方向上延伸。
8. 如請求項7所述的積體電路半導體裝置，其中所述凹凸結構包括形成於所述支撐圖案的所述表面上的叢集結構，且其中所述支撐圖案的所述表面是在所述第一方向及所述第二方向上延伸的平整表面。
9. 一種積體電路半導體裝置，包括：多個下部電極，在基板上彼此間隔開，所述基板在第一方向及與所述第一方向垂直的第二方向上延伸； 上部支撐結構，包括上部支撐圖案，在所述第一方向及所述第二方向上延伸且具有供所述多個下部電極通過的多個第一孔洞，以及上部凹凸結構，在所述上部支撐圖案的表面處具有多個上部凸部分及佈置於所述多個上部凸部分之間的多個上部凹部分，所述多個上部凸部分在與所述第一方向及所述第二方向垂直的第三方向上延伸；下部支撐結構，包括下部支撐圖案，在所述基板與所述上部支撐結構之間在所述第一方向及所述第二方向上延伸，以及下部凹凸結構，在所述下部支撐圖案的表面處具有在所述第三方向上延伸的多個下部凸部分及佈置於所述多個下部凸部分之間的多個下部凹部分；介電膜，與所述多個下部電極、所述上部支撐結構及所述下部支撐結構接觸；以及上部電極，面對所述多個下部電極，在所述上部電極與所述多個下部電極之間具有所述介電膜。
10. 如請求項9所述的積體電路半導體裝置，其中所述上部凹凸結構包括形成於所述上部支撐圖案的第一表面處的第一上部凹凸結構及形成於所述上部支撐圖案的與所述上部支撐圖案的所述第一表面相對的第二表面處的第二上部凹凸結構，且所述下部凹凸結構包括形成於所述下部支撐圖案的第一表面 處的第一下部凹凸結構及形成於所述下部支撐圖案的與所述下部支撐圖案的所述第一表面相對的第二表面處的第二下部凹凸結構，且其中所述上部凸部分及所述下部凸部分的橫截面具有三角形形狀、矩形形狀或橢圓形形狀。

Images