TWI831194B - 過溫保護電路、積體電路晶片及資訊處理裝置 - Google Patents
過溫保護電路、積體電路晶片及資訊處理裝置 Download PDFInfo
- Publication number
- TWI831194B TWI831194B TW111116281A TW111116281A TWI831194B TW I831194 B TWI831194 B TW I831194B TW 111116281 A TW111116281 A TW 111116281A TW 111116281 A TW111116281 A TW 111116281A TW I831194 B TWI831194 B TW I831194B
- Authority
- TW
- Taiwan
- Prior art keywords
- terminal
- coupled
- type mosfet
- drain
- gate
- Prior art date
Links
- 230000010365 information processing Effects 0.000 title claims description 8
- 238000009966 trimming Methods 0.000 claims abstract description 69
- 238000013461 design Methods 0.000 abstract description 8
- 238000011990 functional testing Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 238000012360 testing method Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 3
- 238000012552 review Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本發明揭示一種過溫保護電路，其整合在一積體電路之中，且包括：其負輸入端耦接一參考電壓的一比較器、一負溫度係數單元以及一偏置電流產生單元。依據本發明之設計，在對所述過溫保護電路進行功能測試時，可以一工作電流驅動該偏置電流產生單元，使該偏置電流產生單元依據至少一修調信號產生一第一偏置電流與一第二偏置電流以偏置該負溫度係數單元。接著，該負溫度係數單元依據該第一偏置電流與該第二偏置電流產生一負溫度係數電壓至該比較器的負輸入端。如此，只要量測該負溫度係數電壓對應所述修調信號之變化量，便可以確認所述過溫保護電路是否功能正常。換句話說，具有本發明之過溫保護電路的積體電路晶片可以在常溫(27℃)下進行過溫保護的功能測試。
Description
本發明係關於積體電路晶片(IC chip)之技術領域，尤指整合在積體電路晶片之中的一種過溫保護電路。
已知，控制晶片、驅動晶片等積體電路晶片被大量、廣泛地應用在各種電子裝置及電子控制裝置之中。隨著半導體製造技術的穩定進步，集成在單一積體電路晶片之中的電阻、電容、二極體以及電晶體的數量也越來越多，使得積體電路晶片的操作頻率和效能大幅提升。尤其，對於驅動晶片而言，其功耗會伴隨著輸出電流的提高而增加，使得晶片溫度升高。因此，為了避免晶片溫度持續升高造成晶片燒毀，習知技術係於積體電路晶片之中整合有過溫保護電路。
圖1為習知的一種過溫保護電路的拓樸圖。如圖1所示，習知的過溫保護電路1a包括：一比較器11a、一參考電壓提供單元12a、一負溫度係數元件(Negative temperature coefficient, NTC)13a、一第一緩衝器14a、以及一第二緩衝器15a，其中，該參考電壓提供單元12a提供一參考電壓V
REF至該比較器11a的正輸入端。另一方面，該負溫度係數元件13a為一NPN型BJT元件，其集極端耦接該比較器11a的負輸入端及其基極端，且其射極端耦接至接地端。隨著溫度的升高，所述NPN型BJT元件的Vbe電壓會變小，且Vbe的電壓變化約為-2.2 mV/℃。因此，Vbe電壓被稱為負溫度係數電壓。
依此設計，在溫度超過一閥值溫度的情況下，所述負溫度係數電壓Vbe會小於參考電壓V
REF，使得該比較器11a所輸出的一過溫偵測信號OTP會具有高準位，從而觸發積體電路晶片之過溫保護，使晶片停止工作，避免燒壞晶片。值得說明的是，當溫度降低至一設定溫度之時，晶片在經過一個遲滯之後會重新開始工作。
通常，所述閥值溫度係設定在100℃附近。因此，在對包含過溫保護電路之積體電路晶片執行一過溫保護功能測試時，必須先將積體電路晶片置於一高溫箱之中，利用該高溫箱提供100℃的高溫條件以觸發該積體電路晶片之過溫保護功能。然而，在100℃的高溫環境中進行測試的過程中，晶片內部的其它電子元件有可能受到影響而導致特性飄移。此外，只能在高溫箱內進行晶片的過溫保護測試，這在某種程度上係增加晶片測試的難度，而且此類方法的誤差較大。因此，有必要對習知的過溫保護電路進行變更設計，使具有變更設計之過溫保護電路的積體電路晶片可以在常溫下進行測試，而無需使用高溫箱。
由上述說明可知，本領域亟需一種新式的過溫保護電路。
本發明之主要在於提供一種過溫保護電路，其整合在一積體電路之中，使得具有本發明之過溫保護電路的積體電路晶片可以在常溫(27℃)下進行過溫保護的功能測試，無需使用高溫箱。
為達成上述目的，本發明提出所述過溫保護電路的一實施例，其包括：
一比較器，具有一正輸入端、一負輸入端與一輸出端，且該正輸入端耦接一參考電壓；
一負溫度係數單元，具有一第一端與一第二端，且該第一端耦接該比較器的負輸入端；以及
一偏置電流產生單元，耦接一工作電流以及至少一修調信號，且耦接該負溫度係數單元的該第一端與該第二端；
其中，在該工作電流的驅動下，該偏置電流產生單元依據所述修調信號產生一第一偏置電流與一第二偏置電流並將其分別傳送至該負溫度係數單元的該第一端與該第二端，使該負溫度係數單元的該第一端輸出一負溫度係數電壓至該比較器的該負輸入端。
在一實施例中，該偏置電流產生單元包括：
一電流產生單元，耦接該工作電流，且在該工作電流的驅動下，產生一第一電流；
一電流輸出單元，耦接該電流產生單元以接收該第一電流；以及
一修調單元，耦接至該電流輸出單元和該電流產生單元之間的一共接點，且同時耦接至少一所述修調信號；
其中，該修調單元依據所述修調信號產生一修調電流至該共接點，使該電流輸出單元依據該修調電流和該第一電流產生該第一偏置電流和該第二偏置電流，並將其分別傳送至該負溫度係數單元的該第一端與該第二端。
在一實施例中，該負溫度係數單元包括：
一第一PNP型BJT元件，具有一射極端、一集極端與一基極端，其中，該射極端耦接該第一端，且該集極端耦接至一接地端；以及
一第二PNP型BJT元件，具有一射極端、一集極端與一基極端，其中，該射極端耦接該第二端及該第一PNP型BJT元件的該基極端，該集極端和該基極端皆耦接至該接地端。
在一實施例中，該電流產生單元包括：
一第一N型MOSFET元件，具有一閘極端、一源極端與一汲極端，其中，該汲極端耦接該工作電流；
一第二N型MOSFET元件，具有一閘極端、一源極端與一汲極端，其中，該閘極端耦接該第一N型MOSFET元件的該閘極端，且該汲極端經由一第一共接線耦接該閘極端；
一第三N型MOSFET元件，具有一閘極端、一源極端與一汲極端，其中，該汲極端耦接該第一N型MOSFET元件的該源極端，且該源極端耦接一接地端；以及
一第四N型MOSFET元件，具有一閘極端、一源極端與一汲極端，其中，該閘極端耦接該第三N型MOSFET元件的該閘極端，該汲極端經由一第二共接線耦接該閘極端以及該第二N型MOSFET元件的該源極端，且該源極端耦接該接地端。
在一實施例中，該電流輸出單元包括：
一第一P型MOSFET元件，具有一閘極端、一源極端與一汲極端，其中，該汲極端耦接該第二N型MOSFET元件的該汲極端，該源極端耦接該接地端，且該汲極端還經由一第三共接線而耦接至該閘極端；
一第二P型MOSFET元件，具有一閘極端、一源極端與一汲極端，其中，該汲極端用以輸出所述第二偏置電流，且該汲極端和該閘極端皆耦接至該第三共接線；
一第三P型MOSFET元件，具有一閘極端、一源極端與一汲極端，其中，該汲極端耦接該第一P型MOSFET元件的該源極端，該源極端耦接一工作電壓，且該汲極端還經由一第四共接線而耦接至該閘極端；
一第四P型MOSFET元件，具有一閘極端、一源極端與一汲極端，其中，該源極端耦接該工作電壓，且該汲極端和該閘極端皆耦接至該第四共接線；
一第五P型MOSFET元件，具有一閘極端、一源極端與一汲極端，其中，該源極端耦接該工作電壓，且該汲極端耦接至該第四共接線；以及
一第六P型MOSFET元件，具有一閘極端、一源極端與一汲極端，其中，該源極端耦接該第五P型MOSFET元件的該汲極端，該閘極端耦接至該第三共接線，且該汲極端用以輸出所述第一偏置電流。
在一實施例中，該修調單元包括：
一第五N型MOSFET元件，具有一閘極端、一源極端與一汲極端，其中，該閘極端與該汲極端皆耦接至該第一共接線；
一第六N型MOSFET元件，具有一閘極端、一源極端與一汲極端，其中，該閘極端與該汲極端皆耦接至該第二共接線，該汲極端還耦接至該第五N型MOSFET元件的該源極端，且該源極端耦接至該接地端；
一第七N型MOSFET元件，具有一閘極端、一源極端與一汲極端，其中，該源極端耦接至該第五N型MOSFET元件的該汲極端，該閘極端耦接一個所述修調信號，且該汲極端經由一第五共接線而耦接該第一共接線及該第三共接線；
一第八N型MOSFET元件，具有一閘極端、一源極端與一汲極端，其中，該閘極端與該汲極端皆耦接至該第一共接線；
一第九N型MOSFET元件，具有一閘極端、一源極端與一汲極端，其中，該閘極端與該汲極端皆耦接至該第二共接線，該汲極端還耦接至該第八N型MOSFET元件的該源極端，且該源極端耦接至該接地端；
一第十N型MOSFET元件，具有一閘極端、一源極端與一汲極端，其中，該源極端耦接至該第八N型MOSFET元件的該汲極端，該閘極端耦接一個所述修調信號，且該汲極端耦接至該第七N型MOSFET元件的該源極端與該第五N型MOSFET元件的該汲極端之間的共接點；
一第十一N型MOSFET元件，具有一閘極端、一源極端與一汲極端，其中，該閘極端與該汲極端皆耦接至該第一共接線；
一第十二N型MOSFET元件，具有一閘極端、一源極端與一汲極端，其中，該閘極端與該汲極端皆耦接至該第二共接線，該汲極端還耦接至該第十一N型MOSFET元件的該源極端，且該源極端耦接至該接地端；
一第十三N型MOSFET元件，具有一閘極端、一源極端與一汲極端，其中，該源極端耦接至該第十一N型MOSFET元件的該汲極端，該閘極端耦接一個所述修調信號，且該汲極端經由該第五共接線而耦接該第一共接線及該第三共接線；
一第十四N型MOSFET元件，具有一閘極端、一源極端與一汲極端，其中，該閘極端與該汲極端皆耦接至該第一共接線；
一第十五N型MOSFET元件，具有一閘極端、一源極端與一汲極端，其中，該閘極端與該汲極端皆耦接至該第二共接線，該汲極端還耦接至該第十四N型MOSFET元件的該源極端，且該源極端耦接至該接地端；
一第十六N型MOSFET元件，具有一閘極端、一源極端與一汲極端，其中，該源極端耦接至該第十四N型MOSFET元件的該汲極端，該閘極端耦接一個所述修調信號，且該汲極端耦接至該第十三N型MOSFET元件的該源極端與該第十一N型MOSFET元件的該汲極端之間的共接點；
一第十七N型MOSFET元件，具有一閘極端、一源極端與一汲極端，其中，該閘極端耦接至該第一共接線；
一第十八N型MOSFET元件，具有一閘極端、一源極端與一汲極端，其中，該閘極端與該汲極端皆耦接至該第二共接線，該汲極端還耦接至該第十七N型MOSFET元件的該源極端，且該源極端耦接至該接地端；以及
一第十九N型MOSFET元件，具有一閘極端、一源極端與一汲極端，其中，該源極端耦接至該第十七N型MOSFET元件的該汲極端，該閘極端耦接一個所述修調信號，且該汲極端經由該第五共接線而耦接該第一共接線及該第三共接線。
本發明同時提出一種積體電路晶片，其特徵在於具有一過溫保護電路，且該過溫保護電路包括：
一比較器，具有一正輸入端、一負輸入端與一輸出端，且該正輸入端耦接一參考電壓；
一負溫度係數單元，具有一第一端與一第二端，且該第一端耦接該比較器的負輸入端；以及
一偏置電流產生單元，耦接一工作電流以及至少一修調信號，且耦接該負溫度係數單元的該第一端與該第二端；
其中，在該工作電流的驅動下，該偏置電流產生單元依據所述修調信號產生一第一偏置電流與一第二偏置電流，並將其分別傳送至該負溫度係數單元的該第一端與該第二端，使該負溫度係數單元的該第一端輸出一負溫度係數的電壓至該比較器的該負輸入端。
在一實施例中，該偏置電流產生單元包括：
一電流產生單元，耦接該工作電流，且在該工作電流的驅動下產生一第一電流；
一電流輸出單元，耦接該電流產生單元以接收該第一電流；以及
一修調單元，耦接至該電流輸出單元和該電流產生單元之間的一共接點，且同時耦接至少一所述修調信號；
其中，該修調單元依據所述修調信號產生一修調電流至該共接點，使該電流輸出單元依據該修調電流和該第一電流產生該第一偏置電流和該第二偏置電流，並將其分別傳送至該負溫度係數單元的該第一端與該第二端。
進一步地，本發明還提供一種資訊處理裝置，係具有至少一個積體電路晶片，且其特徵在於，所述積體電路晶片含有如前所述本發明之過溫保護電路。
在可行的實施例中，所述資訊處理裝置為選自於由智慧型電視、智慧型手機、智慧型手錶、智慧手環、平板電腦、桌上型電腦、筆記型電腦、一體式電腦、工業電腦、伺服器電腦、金融交易裝置、車載娛樂系統、門禁裝置、指紋打卡裝置、和電子式門鎖所組成群組之中的一種電子裝置。
為使 貴審查委員能進一步瞭解本發明之結構、特徵、目的、與其優點，茲附以圖式及較佳具體實施例之詳細說明如後。
請參閱圖2，其顯示本發明之一種過溫保護電路的拓樸圖。本發明揭示一種過溫保護電路1，用以整合在一積體電路晶片(IC chip)之中，使該積體電路晶片具有過溫保護之功能。如圖2所示，本發明之過溫保護電路1主要包括：一比較器11、一負溫度係數單元12以及一偏置電流產生單元13，其中，該比較器11具有一正輸入端、一負輸入端與一輸出端，且該正輸入端耦接一參考電壓提供單元10以接收一參考電壓V
REF。並且，該輸出端耦接一第一緩衝器14與一第二緩衝器15。
依據本發明之設計，該負溫度係數單元12具有一第一端與一第二端，且該第一端耦接該比較器11的負輸入端。並且，該偏置電流產生單元13耦接一工作電流Ibias以及至少一修調信號，且耦接該負溫度係數單元12的該第一端與該第二端。在一實施例中，該負溫度係數單元12包括：一第一PNP型BJT元件Q1與一第二PNP型BJT元件Q2，該第一PNP型BJT元件Q1的射極端耦接該第一端，且該集極端耦接至一接地端。另一方面，該第二PNP型BJT元件Q2的射極端耦接該第一端及該第一PNP型BJT元件Q1的該基極端，該集極端和該基極端皆耦接至該接地端。
圖3為圖2所示之偏置電流產生單元13的方塊圖。依據圖2與圖3可知，在一實施例中，該偏置電流產生單元13包括：一電流產生單元131、一電流輸出單元132以及一修調單元133，其中該電流產生單元131耦接該工作電流Ibias，且在該工作電流Ibias的驅動之下產生一第一電流I1。並且，該電流輸出單元132耦接該電流產生單元131以接收該第一電流I1。值得注意的是，在該偏置電流產生單元13之中，該修調單元133耦接至少一修調信號，且同時耦接至該電流輸出單元132和該電流產生單元131之間的一共接點。依此設計，在該工作電流Ibias的驅動下，該修調單元133依據所述修調信號產生一修調電流(Triming current)至該共接點，使該電流輸出單元132依據該修調電流和該第一電流I1產生該第一偏置電流IBP_1U<0>和該第二偏置電流IBP_1U<1>，並將其分別傳送至該負溫度係數單元12的該第一端與該第二端，使該負溫度係數單元12的該第一端輸出一負溫度係數電壓Vbe至該比較器11的該負輸入端。
應知道，一個PNP型BJT元件包含由一個P型摻雜區、一個N型摻雜區和另一個P型摻雜區所組成的二個二極體，其中，基極端設在該N型摻雜區，且兩個P型摻雜區分別設有射極端和集極端。進一步地，應知道二極體電流可利用以下式(1)計算：
…………(1)，
其中，I
S為飽和電流，Vbe為基-射電壓，V
T為熱電壓。
換句話說，基-射電壓Vbe係和二極體電流有關。因此，通過調節二極體電流的方式可以改變基-射電壓Vbe，亦即負溫度係數電壓。因此，本發明利用設計一個偏置電流產生單元13，其耦接一工作電流Ibias以及至少一修調信號。在該工作電流Ibias的驅動下，通過變更所述修調信號可以改變該偏置電流產生單元13所輸出的第一偏置電流I
BP_1U＜0＞與第二偏置電流I
BP_1U＜1＞的值。從而，在該第一偏置電流I
BP_1U＜0＞與該第二偏置電流I
BP_1U＜1＞的驅動下，該第一PNP型BJT元件Q1與該第二PNP型BJT元件Q2的基-射電壓Vbe也會跟著變動。
由前述說明可知，只要量測該負溫度係數電壓Vbe對應所述修調信號之變化量，便可以確認所述過溫保護電路1是否功能正常。故而，具有本發明之過溫保護電路1的積體電路晶片可以在常溫(27℃)下進行過溫保護的功能測試。下表(1)整理出負溫度係數電壓Vbe的變化量與不同修調信號的關係。
表(1)
| Trim ＜2＞ | Trim ＜1＞ | Trim ＜0＞ | Triming Current (μA) | Vbe (V) | Variation (%) |
| 1 | 1 | 1 | 3.52 | 1.229 | 1.57 |
| 1 | 1 | 0 | 4.52 | 1.242 | 2.64 |
| 1 | 0 | 1 | 5.53 | 1.253 | 3.55 |
| 1 | 0 | 0 | 6.53 | 1.263 | 4.38 |
| 0 | 1 | 1 | 1.01 | 1.162 | -3.97 |
| 0 | 1 | 0 | 1.51 | 1.183 | -2.23 |
| 0 | 0 | 1 | 2.02 | 1.199 | -0.91 |
| 0 | 0 | 0 | 2.52 | 1.21 | 0.00 |
圖4顯示負溫度係數電壓Vbe相對於溫度的曲線圖。如圖3與圖4所示，在常溫(27℃)環境下，可以設定不同的修調信號(即，Trim＜0＞、Trim＜1＞、Trim＜2＞)以變更該偏置電流產生單元13所輸出的該第一偏置電流I
BP_1U＜0＞和該第二偏置電流I
BP_1U＜1＞。應知道，在絕對零度(即，0K)時，Vbe電壓是一個確定的值。因此，可以在常溫(27℃)下通入該第一偏置電流I
BP_1U＜0＞和該第二偏置電流I
BP_1U＜1＞至該第一PNP型BJT元件Q1和該第二PNP型BJT元件Q2，並量測基-射電壓Vbe對應該二偏置電流之變化量。如圖4所示，若量測結果顯示Vbe電壓的變化呈線性，且在一個有限的變化範圍內，那麼可以確定所述過溫保護電路1是可以正常運作的。
圖5為圖3所示之偏置電流產生單元13的電路拓樸圖。如圖5與圖3所示，在一實施例中，該電流產生單元131包括：一第一N型MOSFET元件Mn1、一第二N型MOSFET元件Mn2、一第三N型MOSFET元件Mn3、以及一第四N型MOSFET元件Mn4。其中，該第一N型MOSFET元件Mn1的汲極端耦接該工作電流Ibias，且該第二N型MOSFET元件Mn2的汲極端經由一第一共接線CN1耦接其閘極端，而該第二N型MOSFET元件Mn2的閘極端耦接該第一N型MOSFET元件Mn1的閘極端。另一方面，該第三N型MOSFET元件Mn3的汲極端耦接該第一N型MOSFET元件Mn1的源極端，且其源極端係接地。再者，該第四N型MOSFET元件Mn4閘極端耦接該第三N型MOSFET元件Mn3的閘極端，其源極端接地，且其汲極端經由一第二共接線CN2耦接其閘極端以及該第二N型MOSFET元件Mn2的源極端。
如圖5與圖3所示，在一實施例中，該電流輸出單元132包括：一第一P型MOSFET元件Mp1、一第二P型MOSFET元件Mp2、一第三P型MOSFET元件Mp3、一第四P型MOSFET元件Mp4、一第五P型MOSFET元件Mp5、以及一第六P型MOSFET元件Mp6。其中，該第一P型MOSFET元件Mp1的汲極端耦接該第二N型MOSFET元件Mn2的汲極端，其源極端接地，且其汲極端還經由一第三共接線CN3而耦接其閘極端。並且，該第二P型MOSFET元件Mp2的汲極端和閘極端皆耦接至該第三共接線CN3，且其汲極端用以輸出所述第二偏置電流IBP_1U<1>。另一方面，該第三P型MOSFET元件Mp3的汲極端耦接該第一P型MOSFET元件Mp1的源極端，其源極端耦接一工作電壓VDD，且其汲極端還經由一第四共接線CN4而耦接其閘極端。
更詳細地說明，該第四P型MOSFET元件Mp4的源極端耦接該工作電壓VDD，且其汲極端和其閘極端皆耦接至該第四共接線CN4。如圖5所示，該第五P型MOSFET元件Mp5的源極端耦接該工作電壓VDD，且其閘極端耦接至該第四共接線CN4。並且，該第六P型MOSFET元件Mp6的源極端耦接該第五P型MOSFET元件Mp5的汲極端，其閘極端耦接至該第三共接線CN3，且其汲極端用以輸出所述第一偏置電流IBP_1U<0>。
如圖5與圖3所示，在一實施例中，該修調單元133包括：一第五N型MOSFET元件Mn5、一第六N型MOSFET元件Mn6、一第七N型MOSFET元件Mn7、一第八N型MOSFET元件Mn8、一第九N型MOSFET元件Mn9、一第十N型MOSFET元件Mn10、一第十一N型MOSFET元件Mn11、一第十二N型MOSFET元件Mn12、一第十三N型MOSFET元件Mn13、一第十四N型MOSFET元件Mn14、一第十五N型MOSFET元件Mn15、一第十六N型MOSFET元件Mn16、一第十七N型MOSFET元件Mn17、一第十八N型MOSFET元件Mn18、以及一第十九N型MOSFET元件Mn19。其中，該第五N型MOSFET元件Mn5的閘極端與汲極端皆耦接至該第一共接線CN1，且該第六N型MOSFET元件Mn6的閘極端與汲極端皆耦接至該第二共接線CN2。並且，該第六N型MOSFET元件Mn6的源極端耦接至接地端，且其汲極端還耦接至該第五N型MOSFET元件Mn5的源極端。
依據本發明之設計，該第七N型MOSFET元件Mn7的源極端耦接至該第五N型MOSFET元件Mn5的汲極端，其閘極端耦接一個所述修調信號Trim＜0＞，且其汲極端經由一第五共接線CN5而耦接該第一共接線CN1及該第三共接線CN3。另一方面，該第八N型MOSFET元件Mn8的閘極端與汲極端皆耦接至該第一共接線CN1，且該第九N型MOSFET元件Mn9的閘極端與汲極端皆耦接至該第二共接線CN2。並且，該第九N型MOSFET元件Mn9的源極端耦接至接地端，且其汲極端還耦接至該第八N型MOSFET元件Mn8的源極端。
如圖5所示，該第十N型MOSFET元件Mn10的源極端耦接至該第八N型MOSFET元件Mn8的汲極端，其閘極端耦接一個所述修調信號Trim＜2＞，且其汲極端耦接至該第七N型MOSFET元件Mn7的源極端與該第五N型MOSFET元件Mn5的汲極端之間的共接點。另一方面，該第十一N型MOSFET元件Mn11的閘極端與汲極端皆耦接至該第一共接線CN1，且該第十二N型MOSFET元件Mn12的閘極端與汲極端皆耦接至該第二共接線CN2。並且，該第十二N型MOSFET元件Mn12的源極端耦接至接地端，且其汲極端還耦接至該第十一N型MOSFET元件Mn11的源極端。
更詳細地說明，該第十三N型MOSFET元件Mn13的源極端耦接至該第十一N型MOSFET元件Mn11的汲極端，其閘極端耦接一個所述修調信號Trim＜1＞，且其汲極端經由該第五共接線CN5而耦接該第一共接線CN1及該第三共接線CN3。另一方面，該第十四N型MOSFET元件Mn14的閘極端與汲極端皆耦接至該第一共接線CN1，且該第十五N型MOSFET元件Mn15的閘極端與汲極端皆耦接至該第二共接線CN2。並且，該第十五N型MOSFET元件Mn15的源極端耦接至接地端，且其汲極端還耦接至該第十四N型MOSFET元件Mn14的該源極端。
依據本發明之設計，該第十六N型MOSFET元件Mn16的源極端耦接至該第十四N型MOSFET元件Mn14的汲極端，其閘極端耦接一個所述修調信號Trim＜2＞，且其汲極端耦接至該第十三N型MOSFET元件Mn13的源極端與該第十一N型MOSFET元件Mn11的汲極端之間的共接點。另一方面，該第十七N型MOSFET元件Mn17的閘極端耦接至第一共接線CN1，且該第十八N型MOSFET元件Mn18的閘極端與汲極端皆耦接至該第二共接線CN2。並且，該第十八N型MOSFET元件Mn18的源極端耦接至接地端，且其汲極端還耦接至該第十七N型MOSFET元件Mn17的源極端。再者，該第十九N型MOSFET元件Mn19的源極端耦接至該第十七N型MOSFET元件Mn17的汲極端，其閘極端耦接一個所述修調信號Trim＜2＞，且其汲極端經由該第五共接線CN5而耦接該第一共接線CN1及該第三共接線CN3。
如此，上述已完整且清楚地說明本發明之過溫保護電路；並且，經由上述可得知本發明具有下列優點：
(1)本發明揭示一種過溫保護電路，其整合在一積體電路之中，並且，具有本發明之過溫保護電路的積體電路晶片可以在常溫(27℃)下進行過溫保護的功能測試，無需使用高溫箱。
(2)本發明同時提出一種資訊處理裝置，係具有至少一個積體電路晶片，且其特徵在於，所述積體電路晶片含有如前所述本發明之過溫保護電路。
(3)在可行的實施例中，所述資訊處理裝置為選自於由智慧型電視、智慧型手機、智慧型手錶、智慧手環、平板電腦、桌上型電腦、筆記型電腦、一體式電腦、工業電腦、伺服器電腦、金融交易裝置、車載娛樂系統、門禁裝置、指紋打卡裝置、和電子式門鎖所組成群組之中的一種電子裝置。
必須加以強調的是，前述本案所揭示者乃為較佳實施例，舉凡局部之變更或修飾而源於本案之技術思想而為熟習該項技藝之人所易於推知者，俱不脫本案之專利權範疇。
綜上所陳，本案無論目的、手段與功效，皆顯示其迥異於習知技術，且其首先發明合於實用，確實符合發明之專利要件，懇請 貴審查委員明察，並早日賜予專利俾嘉惠社會，是為至禱。
1a:過溫保護電路
11a:比較器
12a:參考電壓提供單元
13a:負溫度係數元件
14a:第一緩衝器
15a:第二緩衝器
1:過溫保護電路
10:參考電壓提供單元
11:比較器
12:負溫度係數單元
13:偏置電流產生單元
131:電流產生單元
132:電流輸出單元
133:修調單元
14:第一緩衝器
15:第二緩衝器
Mn1:第一N型MOSFET元件
Mn2:第二N型MOSFET元件
Mn3:第三N型MOSFET元件
Mn4:第四N型MOSFET元件
Mp1:第一P型MOSFET元件
Mp2:第二P型MOSFET元件
Mp3:第三P型MOSFET元件
Mp4:第四P型MOSFET元件
Mp5:第五P型MOSFET元件
Mp6:第六P型MOSFET元件
Mn5:第五N型MOSFET元件
Mn6:第六N型MOSFET元件
Mn7:第七N型MOSFET元件
Mn8:第八N型MOSFET元件
Mn9:第九N型MOSFET元件
Mn10:第十N型MOSFET元件
Mn11:第十一N型MOSFET元件
Mn12:第十二N型MOSFET元件
Mn13:第十三N型MOSFET元件
Mn14:第十四N型MOSFET元件
Mn15:第十五N型MOSFET元件
Mn16:第十六N型MOSFET元件
Mn17:第十七N型MOSFET元件
Mn18:第十八N型MOSFET元件
Mn19:第十九N型MOSFET元件
CN1:第一共接線
CN2:第二共接線
CN3:第三共接線
CN4:第四共接線
CN5:第五共接線
圖1為習知的一種過溫保護電路的拓樸圖；
圖2為本發明之一種過溫保護電路的拓樸圖；
圖3為圖2所示之偏置電流產生單元的方塊圖；
圖4為負溫度係數電壓相對於溫度的曲線圖；以及
圖5為圖3所示之偏置電流產生單元的電路拓樸圖。
1:過溫保護電路
10:參考電壓提供單元
11:比較器
12:負溫度係數單元
13:偏置電流產生單元
14:第一緩衝器
15:第二緩衝器
Claims (10)
- 一種過溫保護電路，包括：一比較器11，具有一正輸入端、一負輸入端與一輸出端，且該正輸入端耦接一參考電壓VREF；一負溫度係數單元12，具有一第一端與一第二端，且該第一端耦接該比較器11的負輸入端；以及一偏置電流產生單元13，耦接一工作電流Ibias以及至少一修調信號，且耦接該負溫度係數單元12的該第一端與該第二端；其中，在該工作電流Ibias的驅動下，該偏置電流產生單元13依據所述修調信號產生一第一偏置電流IBP_1U<0>與一第二偏置電流IBP_1U<1>，並將其分別傳送至該負溫度係數單元12的該第一端與該第二端，使該負溫度係數單元12的該第一端輸出一負溫度係數電壓Vbe至該比較器11的該負輸入端。
- 如請求項1所述之過溫保護電路，其中，該偏置電流產生單元13包括：一電流產生單元131，耦接該工作電流Ibias，且在該工作電流Ibias的驅動下，產生一第一電流I1；一電流輸出單元132，耦接該電流產生單元131以接收該第一電流I1；以及一修調單元133，耦接至該電流輸出單元132和該電流產生單元131之間的一共接點，且同時耦接至少一所述修調信號； 其中，該修調單元133依據所述修調信號產生一修調電流至該共接點，使該電流輸出單元132依據該修調電流和該第一電流I1產生該第一偏置電流IBP_1U<0>和該第二偏置電流IBP_1U<1>。
- 如請求項2所述之過溫保護電路，其中，該負溫度係數單元12包括：一第一PNP型BJT元件Q1，具有一射極端、一集極端與一基極端，其中，該射極端耦接該第一端，且該集極端耦接至一接地端；以及一第二PNP型BJT元件Q2，具有一射極端、一集極端與一基極端，其中，該射極端耦接該第二端及該第一PNP型BJT元件Q1的該基極端，該集極端和該基極端皆耦接至該接地端。
- 如請求項2所述之過溫保護電路，其中，該電流產生單元131包括：一第一N型MOSFET元件Mn1，具有一閘極端、一源極端與一汲極端，其中，該汲極端耦接該工作電流Ibias；一第二N型MOSFET元件Mn2，具有一閘極端、一源極端與一汲極端，其中，該閘極端耦接該第一N型MOSFET元件Mn1的該閘極端，且該汲極端經由一第一共接線CN1耦接該閘極端；一第三N型MOSFET元件Mn3，具有一閘極端、一源極端與一汲極端，其中，該汲極端耦接該第一N型MOSFET元件Mn1的該源極端，且該源極端耦接一接地端；以及 一第四N型MOSFET元件Mn4，具有一閘極端、一源極端與一汲極端，其中，該閘極端耦接該第三N型MOSFET元件Mn3的該閘極端，該汲極端經由一第二共接線CN2耦接該閘極端以及該第二N型MOSFET元件Mn2的該源極端，且該源極端耦接該接地端。
- 如請求項4所述之過溫保護電路，其中，該電流輸出單元132包括：一第一P型MOSFET元件Mp1，具有一閘極端、一源極端與一汲極端，其中，該汲極端耦接該第二N型MOSFET元件Mn2的該汲極端，該源極端耦接一第四共接線CN4，且該汲極端還經由一第三共接線CN3而耦接至該閘極端；一第二P型MOSFET元件Mp2，具有一閘極端、一源極端與一汲極端，其中，該汲極端用以輸出所述第二偏置電流IBP_1U<1>，且該汲極端和該閘極端皆耦接至該第三共接線CN3；一第三P型MOSFET元件Mp3，具有一閘極端、一源極端與一汲極端，其中，該汲極端耦接該第一P型MOSFET元件Mp1的該源極端，該源極端耦接一工作電壓VDD，且該汲極端還經由該第四共接線CN4而耦接至該閘極端；一第四P型MOSFET元件Mp4，具有一閘極端、一源極端與一汲極端，其中，該源極端耦接該工作電壓VDD，且該汲極端和該閘極端皆耦接至該第四共接線CN4； 一第五P型MOSFET元件Mp5，具有一閘極端、一源極端與一汲極端，其中，該源極端耦接該工作電壓VDD，且該閘極端耦接至該第四共接線CN4；以及一第六P型MOSFET元件Mp6，具有一閘極端、一源極端與一汲極端，其中，該源極端耦接該第五P型MOSFET元件Mp5的該汲極端，該閘極端耦接至該第三共接線CN3，且該汲極端用以輸出所述第一偏置電流IBP_1U<0>。
- 如請求項5所述之過溫保護電路，其中，該修調單元133包括：一第五N型MOSFET元件Mn5，具有一閘極端、一源極端與一汲極端，其中，該閘極端與該汲極端皆耦接至該第一共接線CN1；一第六N型MOSFET元件Mn6，具有一閘極端、一源極端與一汲極端，其中，該閘極端與該汲極端皆耦接至該第二共接線CN2，該汲極端還耦接至該第五N型MOSFET元件Mn5的該源極端，且該源極端耦接至該接地端；一第七N型MOSFET元件Mn7，具有一閘極端、一源極端與一汲極端，其中，該源極端耦接至該第五N型MOSFET元件Mn5的該汲極端，該閘極端耦接一個所述修調信號Trim<0>，且該汲極端經由一第五共接線CN5而耦接該第一共接線CN1及該第三共接線CN3；一第八N型MOSFET元件Mn8，具有一閘極端、一源極端與一汲極端，其中，該閘極端與該汲極端皆耦接至該第一共接線CN1； 一第九N型MOSFET元件Mn9，具有一閘極端、一源極端與一汲極端，其中，該閘極端與該汲極端皆耦接至該第二共接線CN2，該汲極端還耦接至該第八N型MOSFET元件Mn8的該源極端，且該源極端耦接至該接地端；一第十N型MOSFET元件Mn10，具有一閘極端、一源極端與一汲極端，其中，該源極端耦接至該第八N型MOSFET元件Mn8的該汲極端，該閘極端耦接一個所述修調信號Trim<2>，且該汲極端耦接至該第七N型MOSFET元件Mn7的該源極端與該第五N型MOSFET元件Mn5的該汲極端之間的共接點；一第十一N型MOSFET元件Mn11，具有一閘極端、一源極端與一汲極端，其中，該閘極端與該汲極端皆耦接至該第一共接線CN1；一第十二N型MOSFET元件Mn12，具有一閘極端、一源極端與一汲極端，其中，該閘極端與該汲極端皆耦接至該第二共接線CN2，該汲極端還耦接至該第十一N型MOSFET元件Mn11的該源極端，且該源極端耦接至該接地端；一第十三N型MOSFET元件Mn13，具有一閘極端、一源極端與一汲極端，其中，該源極端耦接至該第十一N型MOSFET元件Mn11的該汲極端，該閘極端耦接一個所述修調信號Trim<1>，且該汲極端經由該第五共接線CN5而耦接該第一共接線CN1及該第三共接線CN3；一第十四N型MOSFET元件Mn14，具有一閘極端、一源極端與一汲極端，其中，該閘極端與該汲極端皆耦接至該第一共接線CN1；一第十五N型MOSFET元件Mn15，具有一閘極端、一源極端與一汲極端，其中，該閘極端與該汲極端皆耦接至該第二共接線CN2， 該汲極端還耦接至該第十四N型MOSFET元件Mn14的該源極端，且該源極端耦接至該接地端；一第十六N型MOSFET元件Mn16，具有一閘極端、一源極端與一汲極端，其中，該源極端耦接至該第十四N型MOSFET元件Mn14的該汲極端，該閘極端耦接一個所述修調信號Trim<2>，且該汲極端耦接至該第十三N型MOSFET元件Mn13的該源極端與該第十一N型MOSFET元件Mn11的該汲極端之間的共接點；一第十七N型MOSFET元件Mn17，具有一閘極端、一源極端與一汲極端，其中，該閘極端耦接至該第一共接線CN1；一第十八N型MOSFET元件Mn18，具有一閘極端、一源極端與一汲極端，其中，該閘極端耦接至該第二共接線CN2，該汲極端還耦接至該第十七N型MOSFET元件Mn17的該源極端，且該源極端耦接至該接地端；以及一第十九N型MOSFET元件Mn19，具有一閘極端、一源極端與一汲極端，其中，該源極端耦接至該第十七N型MOSFET元件Mn17的該汲極端，該閘極端耦接一個所述修調信號Trim<2>，且該汲極端經由該第五共接線CN5而耦接該第一共接線CN1及該第三共接線CN3。
- 一種積體電路晶片，其特徵在於，具有一如請求項1所述之過溫保護電路。
- 如請求項7所述之積體電路晶片，其中，該偏置電流產生單元13包括：一電流產生單元131，耦接該工作電流Ibias，且在該工作電流Ibias的驅動下，產生一第一電流I1；一電流輸出單元132，耦接該電流產生單元131以接收該第一電流I1；以及一修調單元133，耦接至該電流輸出單元132和該電流產生單元131之間的一共接點，且同時耦接至少一所述修調信號；其中，該修調單元133依據所述修調信號產生一修調電流至該共接點，使該電流輸出單元132依據該修調電流和該第一電流I1產生該第一偏置電流IBP_1U<0>和該第二偏置電流IBP_1U<1>。
- 一種資訊處理裝置，係具有至少一個積體電路晶片，且其特徵在於，所述積體電路晶片含有如請求項1至請求項6之任一項所述之過溫保護電路。
- 如請求項9所述之資訊處理裝置，其中，所述資訊處理裝置為選自於由智慧型電視、智慧型手機、智慧型手錶、智慧手環、平板電腦、桌上型電腦、筆記型電腦、一體式電腦、工業電腦、伺服器電腦、金融交易裝置、車載娛樂系統、門禁裝置、指紋打卡裝置、和電子式門鎖所組成群組之中的一種電子裝置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111116281A TWI831194B (zh) | 2022-04-28 | 2022-04-28 | 過溫保護電路、積體電路晶片及資訊處理裝置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111116281A TWI831194B (zh) | 2022-04-28 | 2022-04-28 | 過溫保護電路、積體電路晶片及資訊處理裝置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202343924A TW202343924A (zh) | 2023-11-01 |
| TWI831194B true TWI831194B (zh) | 2024-02-01 |
Family
ID=89720210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111116281A TWI831194B (zh) | 2022-04-28 | 2022-04-28 | 過溫保護電路、積體電路晶片及資訊處理裝置 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI831194B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5497285A (en) * | 1993-09-14 | 1996-03-05 | International Rectifier Corporation | Power MOSFET with overcurrent and over-temperature protection |
| TW200939625A (en) * | 2008-03-03 | 2009-09-16 | Holtek Semiconductor Inc | Over-temperature protection circuit and method thereof |
| TW201223143A (en) * | 2010-11-17 | 2012-06-01 | Delta Electronics Inc | Driver for driving power switch element |
| US20200287530A1 (en) * | 2019-03-07 | 2020-09-10 | Analog Devices International Unlimited Company | Integrated and distributed over temperature protection for power management switches |
| TWM630812U (zh) * | 2022-04-28 | 2022-08-11 | 大陸商北京集創北方科技股份有限公司 | 過溫保護電路、積體電路晶片及資訊處理裝置 |
-
2022
- 2022-04-28 TW TW111116281A patent/TWI831194B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5497285A (en) * | 1993-09-14 | 1996-03-05 | International Rectifier Corporation | Power MOSFET with overcurrent and over-temperature protection |
| TW200939625A (en) * | 2008-03-03 | 2009-09-16 | Holtek Semiconductor Inc | Over-temperature protection circuit and method thereof |
| TW201223143A (en) * | 2010-11-17 | 2012-06-01 | Delta Electronics Inc | Driver for driving power switch element |
| US20200287530A1 (en) * | 2019-03-07 | 2020-09-10 | Analog Devices International Unlimited Company | Integrated and distributed over temperature protection for power management switches |
| TWM630812U (zh) * | 2022-04-28 | 2022-08-11 | 大陸商北京集創北方科技股份有限公司 | 過溫保護電路、積體電路晶片及資訊處理裝置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202343924A (zh) | 2023-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5952035B2 (ja) | ローパスフィルタ回路及びボルテージレギュレータ | |
| US8310275B2 (en) | High voltage tolerant input/output interface circuit | |
| US7980759B2 (en) | Temperature sensing circuit for low voltage operation | |
| US20100111137A1 (en) | Temperature sensing circuit using cmos switch-capacitor | |
| TWM630812U (zh) | 過溫保護電路、積體電路晶片及資訊處理裝置 | |
| US20090224804A1 (en) | Detecting circuit and electronic apparatus using detecting circuit | |
| US7692492B2 (en) | Operational amplifier | |
| TWI831194B (zh) | 過溫保護電路、積體電路晶片及資訊處理裝置 | |
| JP2009147040A (ja) | 半導体集積回路装置 | |
| US20070290669A1 (en) | Reference voltage generator circuit | |
| CN101660953A (zh) | 温度检测电路 | |
| US6759891B2 (en) | Thermal shutdown circuit with hysteresis and method of using | |
| US7098720B1 (en) | High impedance thermal shutdown circuit | |
| JP2794880B2 (ja) | パワーｉｃの過熱検出回路とその構造 | |
| JP2016213981A (ja) | 過熱保護回路並びにこれを用いた半導体集積回路装置及び車両 | |
| JP2015007970A (ja) | 半導体集積回路 | |
| CN114353976A (zh) | 温度检测电路 | |
| US20060291123A1 (en) | Providing accurate detection of chip overheat and local overheat conditions in integrated circuits | |
| TWI817871B (zh) | 參考電壓產生電路、電子晶片以及資訊處理裝置 | |
| JP3042256B2 (ja) | パワートランジスタ温度保護回路装置 | |
| Tsai et al. | Layout consideration and circuit solution to prevent EOS failure induced by latchup test in a high-voltage integrated circuits | |
| JP2549729B2 (ja) | 半導体集積回路 | |
| CN114690830B (zh) | 带隙基准电路、开关电源及电源管理芯片 | |
| JP2019078619A (ja) | 半導体装置及び電子機器 | |
| JPH0541429A (ja) | 半導体ｉｃウエーハおよび半導体ｉｃの製造方法 |