TWI830298B - 記憶體元件及其形成方法 - Google Patents

記憶體元件及其形成方法 Download PDF

Info

Publication number
TWI830298B
TWI830298B TW111127444A TW111127444A TWI830298B TW I830298 B TWI830298 B TW I830298B TW 111127444 A TW111127444 A TW 111127444A TW 111127444 A TW111127444 A TW 111127444A TW I830298 B TWI830298 B TW I830298B
Authority
TW
Taiwan
Prior art keywords
layer
sot
ferromagnetic free
stt
bottom electrode
Prior art date
Application number
TW111127444A
Other languages
English (en)
Other versions
TW202312160A (zh
Inventor
邱日照
鄒亞叡
陳韋任
劉致為
林劭昱
王智麟
Original Assignee
台灣積體電路製造股份有限公司
國立臺灣大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司, 國立臺灣大學 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202312160A publication Critical patent/TW202312160A/zh
Application granted granted Critical
Publication of TWI830298B publication Critical patent/TWI830298B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

一種記憶體元件包含自旋軌道轉移(SOT)底部電極、SOT鐵磁自由層、第一穿隧能障層、自旋轉移力矩(STT)鐵磁自由層、第二穿隧能障層、及參考層。SOT鐵磁自由層位於SOT底部電極之上。SOT鐵磁自由層具有可藉由SOT底部電極使用自旋霍爾作用或Ra sh ba作用切換的磁性定向。第一穿隧能障層位於SOT鐵磁自由層之上。STT鐵磁自由層位於第一穿隧能障層之上，並具有可使用STT作用切換的磁性定向。第二穿隧能障層位於STT鐵磁自由層之上。第二穿隧能障層具有的厚度不同於第一穿隧能障層的厚度。參考層在第二穿隧能障層之上並具有固定的磁性定向。

Description

記憶體元件及其形成方法
本發明是有關於一種記憶體元件及其形成方法。
在積體電路(IC)元件中，磁阻隨機存取記憶體(MRAM)為用於下一世代嵌入式記憶體元件的新興技術。MRAM為一種非揮發性記憶體，其中數據儲存在磁性記憶體元素中。在簡單的配置中，每個單元具有兩個鐵磁板，每個均可保持磁場，由薄絕緣層隔開。MRAM具有簡單的單元結構及互補金屬氧化物半導體(CMOS)邏輯相容製程，與其他非揮發性記憶體結構相比較，可獲得製造複雜性以及成本的減少。
在一些實施例中，記憶體元件包含自旋軌道轉移(SOT)底部電極、SOT鐵磁自由層、第一穿隧能障層、自旋轉移力矩(STT)鐵磁自由層、自旋轉移力矩(STT)鐵磁自由層、第二穿隧能障層、及參考層。SOT鐵磁自由層位 於SOT底部電極之上。SOT鐵磁自由層具有可藉由SOT底部電極使用自旋霍爾作用(SHE)或Rashba作用切換的磁性定向。第一穿隧能障層位於SOT鐵磁自由層之上。自旋轉移力矩(STT)鐵磁自由層位於第一穿隧能障層之上。STT鐵磁自由層具有可使用STT作用切換的磁性定向。第二穿隧能障層位於STT鐵磁自由層之上。第二穿隧能障層具有的厚度不同於第一穿隧能障層的厚度。參考層在第二穿隧能障層之上並具有固定的磁性定向。
在一些實施例中，記憶體元件包含底部電極、自旋軌道轉移(SOT)磁性隧道效應連接點(MTJ)、及自旋轉移力矩(STT)MTJ。SOT MTJ包含位於底部電極之上的第一自由層、位於第一自由層之上的第一穿隧能障層、及位於第一穿隧能障層之上的第二自由層。第一及第二自由層的每個均具有可切換的磁性定向。STT MTJ位於SOT MTJ之上。STT MTJ包含第二自由層、第二自由層之上的第二穿隧能障層、及參考層。參考層具有固定磁性定向。
在一些實施例中，記憶體元件的形成方法包含在介電層中形成底部電極通孔(BEVA)；在底部電極層上沉積第一鐵磁自由層；在第一鐵磁自由層上沉積第一穿隧能障層；在第一穿隧能障層上沉積第二鐵磁自由層；在第二鐵磁自由層上沉積第二穿隧能障層；在第二穿隧能障層上沉積參考層；在參考層上沉積間隔件層；在間隔件層上沉積緩衝層；在緩衝層上沉積固定層；在固定層之上形成喔第一圖案化遮罩；及進行第一蝕刻製程以圖案化固定層、緩 衝層、間隔件層、參考層、第二穿隧能障層、第二鐵磁自由層、第一穿隧能障層、及第一鐵磁自由層，以藉由使用第一個圖案化遮罩作為蝕刻遮罩形成圖案。
3-3’:線
BLSTT:STT位元線
BLSOT:SOT位元線
Hx:x方向磁場
FL1:STT鐵磁自由層
FL2:SOT鐵磁自由層
SL:源極線
T1,T2:存取電晶體
ISTT,ISOT:電流
PR1~PR4:圖案化遮罩
VREAD,VDD:電壓
WL1:第一字線
WL2:第二字線
d1:直徑
t1,t2,th1:厚度
lh1:長度
wd1:寬度
10:記憶體元件
12:SOT-STT混合MRAM單元
14:底部電極通孔
24:導電通孔
100:基材
100A:層間介電層
100B:金屬化圖案
101:介電層
101a,109a:通孔
102,110:擴散阻擋層
103,111:填充金屬
104:自旋軌道力矩底部電極
105:記憶體堆疊
106:人工反鐵磁層
107:封裝層
108:第一層間介電層
109:第二層間介電層
113:第一穿隧能障層
115:第二穿隧能障層
116:參考層
120,122:[Co/Pt]N多層
121:SAF間隔件
124:硬質遮罩
130:間隔件層
132:緩衝層
1000:方法
1002~1028:方塊
FL1:STT鐵磁自由層
FL2:SOT鐵磁自由層
MTJ1:上磁性隧道效應連接點(MTJ)堆疊
MTJ2:下磁性隧道效應連接點(MTJ)堆疊
當與隨附圖式一起閱讀時，可由下文實施方式最佳地理解本揭露內容的態樣。應注意到根據此產業中之標準實務，各種特徵並未按比例繪製。實際上，為論述的清楚性，可任意增加的或減少各種特徵的尺寸。
第1圖為根據一些實施例之記憶體元件的示意截面視圖。
第2圖為例示根據一些實施例，自旋軌道力矩(SOT)-自旋轉移力矩(STT)混合磁阻隨機存取記憶體(MRAM)單元的微磁性模擬的示意圖。
第3圖為沿著第2圖中線3-3’的截面視圖。
第4A圖例示根據一些實施例，SOT-STT MRAM混合單元的參考層、上鐵磁自由層、及下鐵磁自由層的磁性定向或極性。
第4B圖例示對應至第4A圖，SOT-STT MRAM混合單元的讀取空間。
第5圖為根據一些其他實施例，SOT-STT混合MRAM單元的示意性截面視圖。
第6圖例示在一些實施例中，SOT-STT混合MRAM單元的示意電路簡圖。
第7圖例示被用於操作第6圖電路之各種電壓的表格。
第8圖例示在一些實施例中，SOT-STT混合MRAM單元的示意電路簡圖。
第9圖例示被用於操作第8圖電路之各種電壓的表格。
第10圖例示在本揭露內容的一些實施例中，使用STT作用的寫入操作。
第11圖例示第10圖的STT寫入操作的模擬結果。
第12圖例示在本揭露內容的一些實施例中，使用自旋霍爾作用(SHE)或Rashba作用的SOT寫入操作。
第13圖例示第12圖的SOT寫入操作的模擬結果。
第14圖為列出在本揭露內容的一些實施例中，STT鐵磁自由層及SOT鐵磁自由層的範例參數的表格。
第15A圖、15B圖及、第15C圖為根據本揭露內容的各種態樣，產製具有SOT-STT混合MRAM單元的記憶體元件的方法的流程圖。
第16至29圖為根據本揭露內容的各種態樣，在產製記憶體元件的方法的各個階段的記憶體元件的截面視圖。
以下揭露內容提供用於實行所提供的標的的不同特徵的許多不同的實施例或範例。後文描述組件及佈置之特定範例以簡化本揭露內容。當然，此等僅為範例且未意圖具限制性。舉例而言，在後文的描述中，在第二特徵之上或上之第一特徵的形成可包含其中以直接接觸方式形成 第一特徵及第二特徵的實施例，且亦可包含其中在第一特徵與第二特徵間形成額外特徵，使得第一特徵及第二特徵可不直接接觸之實施例。此外，在各種範例中，本揭露內容可能重複元件符號及/或字母。此重複係出於簡單及清楚的目的，且重複本身並不規範所論述的各種實施例及/或配置間之關係。
進一步地，為便於描述，本文中可使用諸如「在...之下」、「在...下方」、「較低」、「在...上方」、「較高」、及類似者的空間相對術語，以描述圖式中所例示之一個元件或特徵與另一元件(等)或特徵(等)的關係。除圖式中所描繪之定向之外，空間相對術語亦預期涵蓋元件在使用或操作中之不同定向。設備能以其他方式定向(旋轉90度或以其他定向)，且本文中使用之空間相對描述語可同樣以相應的方式解釋。
第1圖為根據一些實施例之記憶體元件10的示意截面視圖。第2圖為例示根據一些實施例，自旋軌道力矩(SOT)-自旋轉移力矩(STT)混合磁阻隨機存取記憶體(MRAM)單元12的微磁性模擬的示意圖。第3圖為沿著第2圖中線3-3’的截面視圖。參考第1至3圖。記憶體元件10包含基材100及SOT-STT混合MRAM單元12。根據本揭露內容的一些實施例，SOT-STT混合MRAM單元12形成在基材100的邏輯區之內。基材100將通過各種類的清潔、分層、圖案化、蝕刻、及摻雜步驟。本文中的術語「基材」通常係指在其上形成各種層及元件元素的 塊狀基材。在一些實施例中，塊狀基材包含，舉例而言，矽或化合物半導體，諸如GaAs、InP、SiGe、或SiC。層的範例包含介電層、摻雜層、多晶矽層、或導電層。元件元素的範例包含電晶體(例如，平面FET、FinFET、奈米片材FET)、電阻器、及/或電容器，它們可通過互連接層互連接至額外積體電路。
在一些實施例中，基材100具有互連接結構，該互連接結構具有層間介電(ILD)層或金屬間介電層(IMD)層100A，帶有在層間介電層100A中形成的金屬化圖案100B。層間介電層100A可為氧化矽、氟化矽玻璃(FSG)、碳摻雜氧化矽、原矽酸四乙酯(TEOS)形成的氧化物、磷矽酸玻璃(PSG)、硼磷矽酸玻璃(BPSG)、Black Diamond®(加州聖塔克拉拉的應用材料公司)、非晶氟化碳、低k值介電材料、類似物、或其等的組合。金屬化圖案100B可為鋁、鋁合金、銅、銅合金、鈦、氮化鈦、鉭、氮化鉭、鎢、類似物、及/或其等的組合。金屬化圖案100B及層間介電層100A的形成可為雙鑲嵌製程及/或單一鑲嵌製程。
介電層101位於基材100上。在介電層101之內形成兩個底部電極通孔(BEVA)14且兩個底部電極通孔包含擴散阻擋層102及擴散阻擋層102之上的填充金屬103。在一些實施例中，底部電極通孔14通過金屬化圖案100B電性地連接至一個或更多個下層電子元件，諸如一個或更多個電晶體。在一些實施例中，填充金屬103為銅(Cu) 或類似物。在一些實施例中，擴散阻擋層102為氮化鈦(TiN)層、氮化鉭(TaN)層或鉭(Ta)層，其可充當合適的阻擋層以防止金屬擴散。擴散阻擋層102可具有從1nm至1μm範圍內的厚度。填充金屬103可具有從1nm至1μm範圍內的厚度。在一些實施例中，介電層101包含氧化矽、氟化矽玻璃(FSG)、碳摻雜氧化矽、原矽酸四乙酯(TEOS)形成的氧化物、磷矽酸玻璃(PSG)、硼磷矽酸玻璃(BPSG)、非晶氟化碳、低k值介電材料、類似物、或其等的組合。
自旋軌道力矩(SOT)底部電極104位於底部電極通孔14之上及介電層101之上。自旋軌道力矩底部電極104可為單一層狀結構或多層狀結構。在一些其他實施例中，自旋軌道力矩底部電極104包含與底部電極通孔14的填充金屬103不同的材料。在一些實施例中，自旋軌道力矩底部電極104為具有強烈自旋-軌道相互作用的重金屬層，包含鉭(Ta)、鎢(W)、鉑(Pt)、類似物、及/或其等的組合。自旋軌道力矩底部電極104可具有的長度1h1(沿著x軸)可在10nm至1μm(例如，80nm)的範圍內、寬度wd1(沿著y軸)可在10nm至1μm(例如，40nm)的範圍內、及厚度th1(沿著z軸)在從0.1nm至100nm(例如，3nm)的範圍內。自旋軌道力矩底部電極104為自旋軌道有源層，其具有強烈自旋-軌道相互作用並可用於切換SOT鐵磁自由層FL2的磁性定向。自旋軌道力矩底部電極104被使用於生成自旋軌道磁場。更具體而 言，在平面中驅動通過自旋軌道力矩底部電極104的電流及伴隨的自旋軌道相互作用可能致使自旋軌道磁場。該自旋軌道磁場等效於SOT鐵磁自由層FL2中磁化的自旋軌道力矩。因此，力矩及磁場可互換地稱作自旋軌道場及自旋軌道力矩。這反映自旋軌道相互作用為自旋軌道力矩及自旋軌道場的起源這一事實。自旋軌道力矩發生在自旋軌道力矩底部電極104中的平面中驅動的電流及自旋軌道相互作用。相反地，自旋轉移力矩為由於垂直於平面的電流流動通過MTJ堆疊。
SOT-STT混合MRAM單元12包含記憶體堆疊105、上層的人工反鐵磁(SAF)層106、及位於自旋軌道力矩底部電極104上的硬質遮罩124。舉例而言，記憶體堆疊105為磁性隧道效應連接點(MTJ)堆疊並從底部至頂部包含SOT鐵磁自由層FL2、第一穿隧能障層113、STT鐵磁自由層FL1、第二穿隧能障層115、及參考層116。將人工反鐵磁層106配置成固定參考層116的磁性定向。為了清楚起見，第2圖中已省略人工反鐵磁層106及硬質遮罩124。人工反鐵磁層106亦稱作「固定層」。將硬質遮罩124充作記憶體堆疊105的頂部電極。
將SOT鐵磁自由層FL2、第一穿隧能障層113及STT鐵磁自由層FL1統稱作SOT MTJ堆疊MTJ2、或自旋軌道力矩(SOT)磁性隧道效應連接點(MTJ)堆疊MTJ2在整個描述中。將STT鐵磁自由層FL1、第二穿隧能障層115、及參考層116在整個說明書中統稱作上MTJ 堆疊MTJ1或自旋轉移力矩(STT)磁性隧道效應連接點(MTJ)堆疊MTJ1。下MTJ堆疊MTJ2為自旋軌道力矩(SOT)MTJ堆疊。上MTJ堆疊MTJ1為自旋轉移力矩(STT)MTJ堆疊。舉例而言，藉由自旋霍爾作用(SHE)或Rashba作用切換STT鐵磁自由層FL1，且藉由STT作用切換SOT鐵磁自由層FL2。結果為，下MTJ堆疊MTJ2亦稱作自旋軌道力矩(SOT)磁性隧道效應連接點(MTJ)堆疊。上MTJ堆疊MTJ1亦稱作自旋轉移力矩(STT)磁性隧道效應連接點(MTJ)堆疊。
SOT鐵磁自由層FL2具有在通過自旋軌道力矩底部電極104施加足以切換磁性定向的平面內電流時，藉由自旋霍爾作用(SHE)或Rashba作用被自由切換的磁性定向。相反地，當MTJ堆疊MTJ1接收至足以切換STT鐵磁自由層的磁性定向的垂直於平面的電流時，STT鐵磁自由層FL1具有可由STT作用被自由切換的磁性定向FL1。因而，SOT鐵磁自由層FL2能夠在兩種狀態中的一個間改變其磁性定向，這導致兩種不同的MTJ2電阻對應至存儲在下MTJ堆疊MTJ2中的二進制數據狀態；STT鐵磁自由層FL1亦能在兩種狀態中的一個之間改變其磁性定向，這會致使兩種不同的MTJ1電阻，它們對應至儲存在上MTJ堆疊MTJ1中的二進制數據狀態。結果為，SOT-STT混合MRAM單元12具有歸因於MTJ1二進制數據狀態及MTJ2二進制數據狀態的四元數據狀態(即，四個數據狀態)。
SOT鐵磁自由層FL2及STT鐵磁自由層FL1中的每個均包含鐵磁材料並可為單層或多層狀結構。舉例而言，在一些實施例中，SOT鐵磁自由層FL2及STT鐵磁自由層FL1可為由鐵(Fe)、鈷(Co)、Fe/Co基的合金、鈷-鐵-硼(CoFeB)、CoFe形成的單一層、FeB、或類似物。在一些其他實施例中，SOT鐵磁自由層FL2及STT鐵磁自由層FL1可為由夾在兩個鐵磁層之間的間隔件層形成的三層結構。舉例而言，SOT鐵磁自由層FL2及STT鐵磁自由層FL1可為由夾有包含非磁性材料(例如，鉭(Ta))的間隔件層的CoFeB層形成的三層結構。穿隧能障層113、115可為氧化鎂(MgO)、氧化鋁(Al2O3)、或其他化合物。
人工反鐵磁層106可用於將參考層116的磁性方向固定在固定方向。通過改變STT鐵磁自由層FL1相對於參考層116的磁性定向，固定參考層116的磁方向允許上MTJ堆疊MTJ1在低電阻狀態與高電阻狀態之間被切換。人工反鐵磁層106可為由[Co/Pt]N多層120、合成反鐵磁(SAF)間隔件121、及[Co/Pt]N多層122形成的三層結構，如為平面式鐵磁層則106可為一整體的反鐵磁材料。SAF間隔件121可包含Ru、Ir或類似者並具有在從0.1nm至10nm的範圍內的厚度，舉例而言，0.1nm至5nm。兩個[Co/Pt]N多層120、122的循環數(N)可為1至10。[Co/Pt]N多層120、122的厚度可為0.1nm至100nm。
在一些實施例中，下MTJ堆疊MTJ2被定位於自旋軌道力矩底部電極104上，其為重金屬層，具有大的自旋-軌道相互作用。SOT鐵磁自由層FL2與自旋軌道力矩底部電極104直接接觸。藉由通過自旋軌道力矩底部電極104注入的平面內電流在自旋軌道耦合作用之下引發自旋力矩，其通常包含Rashba作用或自旋霍爾作用(「SHE作用」)中的一種或更多種。
Rashba作用或SHE作用由在於載流導體(例如，自旋軌道力矩底部電極104))的橫向邊界處的自旋累積組成，自旋的方向在相對邊界處相反。自旋積累不需要磁場。充電電流在自旋軌道力矩底部電極104中流動，使得SHE作用產生致使自旋擴散然後自旋積累的自旋排序。自旋累積為自旋軌道力矩底部電極104中的自旋電流的結果，並導致電子在具有共同自旋狀態(例如，自旋向上或自旋向下)的自旋軌道力矩底部電極104的表面處累積。將自旋積累被轉移至SOT鐵磁自由層FL2中，這引發SOT鐵磁自由層FL2的磁進動及/或磁化方向的切換。
寫入電流不沿著垂直方向流經通過下MTJ堆疊及上MTJ堆疊。相反，寫入電流在平面方向流經通過自旋軌道力矩底部電極104。通過自旋霍爾作用(SHE)或Rashba作用設置SOT鐵磁自由層FL2中的磁化極性。更具體而言，當電流在自旋軌道力矩底部電極104中平面內注入時，自旋軌道耦合導致正交自旋電流，該正交自旋電流在SOT鐵磁自由層FL2中創造自旋扭力矩並引發磁 化反轉。平行磁化(「P狀態」)導致較低的電阻，由於電子更有可能穿隧效應通過穿隧能障層，而反平行磁化(「AP狀態」)導致更高的電阻，由於電子不太可能通過穿隧能障層。將下MTJ堆疊MTJ2的P狀態界定成邏輯「0」，將AP狀態界定成邏輯「1」。
在一些實施例中，在第二穿隧能障層115之上形成參考層116。參考層116具有「固定」的磁性定向，由於為參考層116的磁性定向被人工反鐵磁層106固定，如先前論述。在上MTJ堆疊MTJ1中，將資訊儲存在STT鐵磁自由層FL1的磁性狀態中。參考層116提供讀取及寫入所需要的參考幀。藉由兩種現象驅動上MTJ堆疊MTJ1功能：用於讀取的穿隧效應磁阻(TMR)作用及用於寫入的自旋轉移力矩(STT)作用。TMR作用致使上MTJ堆疊MTJ1的電阻明顯地取決於磁性層的相對定向：反平行狀態(AP狀態)下的電阻可能大於平行狀態(P狀態)若干倍。它使STT鐵磁自由層FL1的磁性狀態能被感應並因此讀取儲存的資訊。STT作用使流動通過上MTJ堆疊MTJ1的電子能在參考層116與STT鐵磁自由層FL1之間轉移自旋角度動量，這致使對STT鐵磁自由層FL1的磁化產生轉力矩。若轉力矩足夠強烈，則它使STT鐵磁自由層FL1的磁性狀態可被改變，因此可寫入資訊。亦即，由於穿隧效應磁阻作用，參考層116與STT鐵磁自由層FL1之間的電阻值隨著STT鐵磁自由層FL1中的磁化極性切換而改變。將上MTJ堆疊MTJ1的P狀態界定成邏輯「0」， 將AP狀態界定成邏輯「1」。SOT鐵磁自由層FL2及STT鐵磁自由層FL1的易軸可在平面內或垂直(沿著z方向)。
參考第4A圖，例示參考層116、STT鐵磁自由層FL1、及SOT鐵磁自由層FL2的磁性定向或極性。在一些實施例中，參考層116具有固定的磁性定向或極性，例如，在如單向箭頭所圖示的向上方向，垂直於基材平面或SOT-STT混合MRAM單元12所在的平面。在一些實施例中，參考層116包含合適的鐵磁材料諸如CoFeB、CoFe、FeB、Fe、類似物、或其等的組合。SOT-STT混合MRAM單元12的參考層116、STT鐵磁自由層FL1及SOT鐵磁自由層FL2的磁性定向可致使被標記為R(0,0)、R(1,0)、R(0,1)、及R(1,1)的四個電阻狀態，它們對應至儲存在SOT-STT混合MRAM單元12中的四元數據狀態。
電阻狀態R(0,0)代表上MTJ堆疊MTJ1處於平行狀態(即，參考層116及STT鐵磁自由層FL1的磁性定向平行)，下MTJ堆疊MTJ2亦處於平行狀態(即，STT鐵磁自由層FL1及SOT鐵磁自由層FL2的磁性定向平行)。電阻狀態R(1,0)代表上MTJ堆疊MTJ1處於平行狀態(即，參考層116及STT鐵磁自由層FL1的磁性定向反平行)，下MTJ堆疊MTJ2亦處於平行狀態(即，STT鐵磁自由層FL1及SOT鐵磁自由層FL2的磁性定向平行)。電阻狀態R(0,1)代表上MTJ堆疊MTJ1處於平行狀態(即，參考層116及STT鐵磁自由層FL1的磁性定 向平行)，下MTJ堆疊MTJ2亦處於反平行狀態(即，STT鐵磁自由層FL1及SOT鐵磁自由層FL2的磁性定向平行)。電阻狀態R(1,1)代表上MTJ堆疊MTJ1抗反應處於反平行狀態(即，參考層116及STT鐵磁自由層FL1的磁抗反應取向反平行)，下MTJ堆疊MTJ2亦處於反平行狀態(即，STT鐵磁自由層FL1及SOT鐵磁自由層FL2的磁性定向反平行)。
在第一穿隧能障層113具有0.8nm至1.0nm的厚度，諸如0.9nm，的一些實施例的情況中，下MTJ堆疊MTJ2的電阻在P狀態下為約8.4kΩ，在AP狀態下為約21.2kΩ。在第二穿隧能障層115具有0.7nm至0.9nm的厚度，諸如0.8nm的一些實施例的情況中，上MTJ堆疊MTJ1的電阻在P狀態下為約4.2kΩ，在AP狀態下為約10.6kΩ。以此方式，電阻狀態R(0,0)約為12.6kΩ。電阻狀態R(1,0)約為19kΩ。電阻狀態R(0,1)約為25.4kΩ。電阻狀態R(1,1)約為31.8kΩ。如第4B圖中所例示，如此電阻狀態結果的量將確保可接受的讀取空間RM(例如，約6.4kΩ)。
再次參照第2圖及第3圖，下MTJ堆疊MTJ2及上MTJ堆疊MTJ1在俯視圖中具有相同的大小。換言之，下MTJ堆疊MTJ2具有與上MTJ堆疊MTJ1的俯視輪廓相同的俯視輪廓。下MTJ堆疊MTJ2及上MTJ堆疊MTJ1的形狀可為圓形、橢圓形、力矩形、或正方形，並具有或不具有圓形角落。在下MTJ堆疊MTJ2及上MTJ 堆疊MTJ1具有圓形俯視圖的一些實施例的情況中，下MTJ堆疊MTJ2及上MTJ堆疊MTJ1的層的直徑d1相同。舉例而言，參考層116、第二穿隧能障層115、STT鐵磁自由層FL1、第一穿隧能障層113、及SOT鐵磁自由層FL2具有相同的直徑d1。在一些實施例中，穿隧能障層115、113、STT鐵磁自由層FL1及SOT鐵磁自由層FL2的直徑在1nm至1mm的範圍內，諸如30nm。結果為，下MTJ堆疊MTJ2的連接點大小及上MTJ堆疊MTJ1的連接點大小在從1nm至1mm的範圍內，諸如30nm。
在一些實施例中，STT鐵磁自由層FL1具有的厚度與SOT鐵磁自由層FL2的厚度相同。穿隧能障層113、115的電阻與其大小有關。藉由控制穿隧能障層113、115的厚度彼此不同，可微調下MTJ堆疊MTJ2及上MTJ堆疊MTJ1的電阻。參照第3圖，第一穿隧能障層113具有的厚度t1小於第二穿隧能障層115的厚度t2。以此方式，下MTJ堆疊MTJ2的電阻面積(RA)乘積可大於上MTJ堆疊MTJ1的電阻面積(RA)乘積，使得下MTJ堆疊MTJ2的反並聯狀態電阻(Rap)及並聯狀態電阻(Rp)可分別不同於上MTJ堆疊MTJ1的反並聯狀態電阻(Rap)及並聯狀態電阻(Rp)。舉例而言，下MTJ堆疊MTJ2的並聯狀態電阻(Rp)大於上MTJ堆疊MTJ1的並聯狀態電阻(Rp)，且下MTJ堆疊MTJ2的反並聯狀態電阻(Rap)大於上MTJ堆疊MTJ1的反並聯狀態電阻(Rap)，此乃歸 因於MTJ2具有比上MTJ並聯MTJ1更厚的隧道效應阻擋。然而，在一些其他實施例中，MTJ堆疊具有不同的隧道效應阻擋厚度關係。舉例而言，上MTJ堆疊MTJ1可具有比下MTJ堆疊MTJ2更厚的隧道效應阻擋厚度。在此情況下，下MTJ堆疊MTJ2的並聯狀態電阻(Rp)小於上MTJ堆疊MTJ1的並聯狀態電阻(Rp)，且下MTJ堆疊MTJ2的反並聯狀態電阻(Rap)小於上MTJ堆疊MTJ1的反並聯狀態電阻(Rap)。
可藉由變化第二穿隧能障層115的厚度t1及第一穿隧能障層113的厚度t2而不改變其直徑來微調垂直堆疊的下MTJ堆疊MTJ2及上MTJ堆疊MTJ1的電阻。以此方式，下MTJ堆疊MTJ2及上MTJ堆疊MTJ1可使用相同的遮罩圖案化，並允許在不增加單元面積的情況下加倍記憶體密度。其產製製程在形成SOT MTJ單元時亦為適合產製。
下MTJ堆疊MTJ2及上MTJ堆疊MTJ1的電阻面積(RA)乘積隨著第一穿隧能障層113的厚度t1及第二穿隧能障層115的厚度增加而增加。在一些實施例中，第一穿隧能障層113的厚度t1大於第二穿隧能障層115的厚度t2。穿隧能障層113、115的厚度t1、t2可在從0.1nm至10nm的範圍內。下MTJ堆疊MTJ2及上MTJ堆疊MTJ1的電阻面積(RA)在0.1Ω-mm2至10000Ω-mm2的範圍內。舉例而言，在第一穿隧能障層113具有約0.9nm的厚度的一些實施例情況中，，下MTJ堆疊 的電阻面積(RA)乘積為約6Ω-μm2。在第二穿隧能障層115具有約0.8nm的厚度的一些實施例的情況中，上MTJ堆疊MTJ1的電阻面積(RA)乘積為約3Ω-μm2。下MTJ堆疊MTJ2及上MTJ堆疊MTJ1中的每個均具有在從1%至1000%，諸如150%的範圍內的隧道效應磁阻(TMR)比值。
第5圖為根據一些其他實施例，SOT-STT混合MRAM單元12a的示意性截面視圖。參考第5圖。SOT-STT混合MRAM單元12a類似於第3圖中的SOT-STT混合MRAM單元12，除了SOT-STT混合MRAM單元12a進一步包含間隔件層130及參考層116上的上層緩衝層132之外。間隔件層130的材料可包含鉭(Ta)、鎢(W)、鉬(Mo)、或類似物。將間隔件層130配置成從可包含CoFeB的參考層116吸收硼，並破壞CoFeB的主體中心立方(bcc)晶格的紋理。因而，間隔件層130係指硼吸收層或擴散阻擋層。緩衝層132可包含鉑(Pt)、Ta、釕(Ru)、或類似物。緩衝層132為上層的人工反鐵磁(SAF)層106提供面對中心立方(fcc)晶格的結晶度。緩衝層132可包含銥錳(IrMn)、人工反鐵磁(SAF)材料(例如，[Co/Pt]N多層/SAF間隔件/[Co/Pt]N多層，如為平面式鐵磁層則106可為一整體的反鐵磁材料)，其中SAF間隔件可包含Ru、Ir、或具有在0.1nm至10nm範圍內的厚度、或類似物，兩個[Co/Pt]N多層的循環數(N)可為1至10，[Co/Pt]N多層的厚度可為0.1nm至100 nm。
第6圖例示在一些實施例中，SOT-STT混合MRAM單元的示意電路簡圖。第7圖例示被用於操作第6圖電路之各種電壓的表格。SOT-STT混合MRAM單元包含兩個存取電晶體T1、T2。位元線BL耦合至自旋軌道力矩底部電極104的第一端子(例如，圖中的右側)。源極線SL通過存取電晶體T2耦合至自旋軌道力矩底部電極104的第二端子(例如，圖中左側)，且亦通過存取電晶體T1耦合至上MTJ堆疊MTJ1的頂部端部。第一字線WL1耦合至存取電晶體T1的閘極端子。第二字線WL2耦合至存取電晶體T2的閘極端子。更詳細地，存取電晶體T1具有耦合至上MTJ堆疊MTJ1的參考層116的第一源極/汲極端子，其為STT MTJ耦合至源極線SL的第二源極/汲極端子，及閘極端子耦合至第一字線WL1；存取電晶體T2具有耦合至自旋軌道力矩底部電極104的第二端的第一源極/汲極端子、耦合至源極線SL的第二源極/汲極端子及耦合至第二字線WL2的閘極端子。
在SOT鐵磁自由層FL2的寫入操作中，藉由向第二字線WL2施加大於存取電晶體T2的閾值電壓的電壓VDD使存取電晶體T2導通，藉由向第一字線WL1施加零電壓使存取電晶體T1保持關閉，因此在源極線SL與位元線BL之間形成通過自旋軌道力矩底部電極104的導電路徑。位元線電壓及源極線電壓因此形成致使電流流動通過自旋軌道力矩底部電極104的電位差值。在一些情況下， 在SOT鐵磁自由層FL2的寫入操作中，小電流(小於流動通過自旋軌道力矩底部電極104的電流)可在MTJ堆疊MTJ1、MTJ2內側流動，且第一穿隧能障層113可阻止如此電流。若位元線電壓為0伏特(V)，源極線電壓為VDD，則SOT鐵磁自由層FL2從第二磁性定向(例如，向下方向)切換至第一磁性定向(例如，向上方向)藉由自旋霍爾作用(SHE)或Rashba作用。若位元線電壓為VDD，源極線電壓為0，則SOT鐵磁自由層FL2藉由自旋霍爾作用(SHE)或Rashba作用從第一磁性定向切換至第二磁性定向。若SOT鐵磁自由層FL2的各向異性垂直，則需要外部磁場來破壞對稱性。在此範例中，自旋霍爾角度為正，磁場方向為從第6圖中自旋軌道力矩底部電極104的右側至左側。
在STT鐵磁自由層FL1的寫入操作中，藉由向第一字線WL1施加大於存取電晶體T1的閾值電壓的電壓VDD使存取電晶體管T1導通，藉由向第一字線WL2施加零電壓使存取電晶體T2保持關閉，因此在源極線SL與位元線BL之間形成通過MTJ堆疊MTJ1、MTJ2及自旋軌道力矩底部電極104的導電路徑。位元線電壓及源極線電壓因此形成致使電流流動通過MTJ堆疊及自旋軌道力矩底部電極104的電位差值。在一些實施例中，參考層116被固定成具有第一磁性定向(即，向上方向)。若位元線電壓為VDD，源極線電壓為0，則STT鐵磁自由層FL1藉由STT作用從第二磁性定向(例如，向下方向)切換至第一 磁性定向(例如，向上方向)。若位元線電壓為0，源極線電壓為VDD，則STT鐵磁自由層FL1從第一磁性定向切換至第二磁性定向。
在寫入第6圖的混合MRAM單元時，首先進行對STT鐵磁自由層FL1的STT寫入操作，因為在一些實施例中，STT寫入操作可分配SOT鐵磁自由層FL2的狀態(不為模擬的情況)，接著對SOT鐵磁自由層FL2執行SOT寫入操作。在參考層116被固定成具有第一磁性取向(即，向上方向)的一些實施例中，在STT寫入操作及SOT寫入操作二者均完成之後，若STT鐵磁自由層FL1及SOT鐵磁自由層FL2二者均處於第一磁性定向混合MRAM單元將具有第一電阻狀態R(0,0)；若STT鐵磁自由層FL1處於第一磁性定向但是SOT鐵磁自由層FL2處於第二磁性定向(即，向下方向)，則混合MRAM單元將具有第二電阻狀態R(0,1)；若STT鐵磁自由層FL1及SOT鐵磁自由層FL2二者均處於第二磁性定向，則混合MRAM單元將具有第三電阻狀態R(1,0)；若STT鐵磁自由層FL1處於第二磁性定向而SOT鐵磁自由層FL2處於第一磁性定向，則混合MRAM單元將具有電阻R(1,1)。
在第6圖的混合MRAM單元的讀取操作中，藉由向第一字線WL1施加大於存取電晶體T1的閾值電壓的電壓VDD使存取電晶體T1導通，藉由向第二字線WL2施加電壓0使存取電晶體T2保持關閉，因此在源極線SL與 位元線BL之間形成通過MTJ堆堆疊MTJ1、MTJ2、及通過自旋軌道力矩底部電極104的導電路徑。非零讀取電壓VREAD被施加至位元線BL，零電壓被施加至源極線SL，這繼而形成致使讀取電流流動通過MTJ堆疊及自旋軌道力矩底部電極104的電位差值，從而讀出儲存在混合MRAM單元中的數據。在一些實施例中，讀取電壓VREAD可小於VDD，以便防止讀取干擾。舉例而言，若讀取電壓VREAD等於VDD，則流動通過MTJ堆疊的讀取電流可能會切換STT鐵磁自由層FL1的磁性定向，因此導致讀取干擾，從而致使儲存在混合MRAM單元中的數據被丟失。
第8圖例示在一些實施例中，SOT-STT混合MRAM單元的示意電路簡圖。第9圖例示被用於操作第8圖電路之各種電壓的表格。在第8圖中，STT位元線BLSTT耦合至上MTJ堆疊的頂部端部，且SOT位元線BLSOT通過耦合至自旋軌道力矩底部電極104的第一端子(例如，圖中右側)通過存取電晶體T1。源極線SL通過存取電晶體T2耦合至自旋軌道力矩底部電極104的第二端子(例如，圖中的左側)。第一字線WL1耦合至存取電晶體T1的閘極端子。第二字線WL2耦合至存取電晶體T2的閘極端子。更詳細地，存取電晶體T1具有耦合至自旋軌道力矩底部電極104的第一端，第二源極/汲極端子耦合至SOT位元線BLSOT，及耦合至第一字線WL1；存取電晶體T2具有耦合至自旋軌道力矩底部電極104的第二端的第一源極/汲極端子、耦合至源極線SL的第二源極/汲極端 子及耦合至第二字線WL2的閘極端子。(HERE)將STT位元線BLSTT耦合至上MTJ堆疊MTJ1的參考層116，其為STT MTJ。
在SOT鐵磁自由層FL2的寫入操作中，藉由向第二字線WL2施加大於存取電晶體T1的閾值電壓的電壓VDD使存取電晶體T1導通，且亦]藉由向第二字線WL2施加大於存取電晶體T2的閾值電壓的電壓VDD使存取電晶體T2導通，因此在源極線SL與SOT位元線BLSOT之間形成通過自旋軌道力矩底部電極104的導電路徑。SOT位元線電壓及源極線電壓因此形成致使電流流動通過自旋軌道力矩底部電極104的電位差值。在一些情況下，在SOT鐵磁自由層FL2的寫入操作中，小電流(小於流動通過自旋軌道力矩底部電極104的電流)可在MTJ堆疊MTJ1、MTJ2內側流動，且第一穿隧能障層113可阻止如此電流。若位元線電壓為0伏特(V)，源極線電壓為VDD，則SOT鐵磁自由層FL2從第二磁性定向(例如，向下方向)切換至第一磁性定向(例如，向上方向)藉由自旋霍爾作用(SHE)或Rashba作用。若位元線電壓為VDD，源極線電壓為0，則SOT鐵磁自由層FL2藉由自旋霍爾作用(SHE)或Rashba作用從第一磁性定向切換至第二磁性定向。在SOT鐵磁自由層FL2的寫入操作中，STT位元線保持成零電壓。若SOT鐵磁自由層FL2的各向異性垂直，則需要外部磁場來破壞對稱性。在此範例中，自旋霍爾角度為正，磁場方向為從第8圖中SOT底部電極的右側至左側。
在STT鐵磁自由層FL1的第一次寫入操作中，藉由向第一字線WL1施加電壓0使存取電晶體T1保持關閉，藉由向第二字線WL2施加大於存取電晶體T2的閾值電壓之電壓VDD使電晶體T2導通，因此在源極線SL與STT位元線BLSTT之間形成通過MTJ堆疊MTJ1、MTJ2、及自旋軌道力矩底部電極104的導電路徑。位元線電壓及源極線電壓因此形成致使電流流動通過MTJ堆疊及自旋軌道力矩底部電極104的電位差值。在STT鐵磁自由層FL1的第一次寫入操作中，STT位元線電壓為0，源極線電壓為VDD，其繼而藉由STT作用將STT鐵磁自由層FL1從第二磁性定向(例如，向下方向)切換至第一個磁方向(例如，向上方向)。在STT鐵磁自由層FL1的第一次寫入操作中，SOT位元線保持為零電壓。
在STT鐵磁自由層F L1的第二次寫入操作中，藉由向第二字線WL2施加電壓0使存取電晶體T2保持關閉，藉由向第一字線WL1施加大於存取電晶體T1的閾值電壓的電壓VDD使存取電晶體T1導通，因此在STT位元線BLSTT與SOT位元線BLSOT之間形成通過MTJ堆疊MTJ1、MTJ2、及自旋軌道力矩底部電極104的導電路徑。STT位元線電壓及SOT位元線電壓因此形成致使電流流動通過MTJ堆疊及自旋軌道力矩底部電極104的電位差值。在STT鐵磁自由層FL1的第二次寫入操作中，STT位元線電壓為VDD，且SOT位元線電壓為0，繼而藉由STT作用將STT鐵磁自由層FL1從第一磁性定向 (例如，向下方向)切換至第二個磁方向(例如，向上方向)。在STT鐵磁自由層FL1的第二次寫入操作中，源極線保持為零電壓，其繼而防止源極退化作用。
在寫入第8圖的MRAM單元時，首先進行對STT鐵磁自由層FL1的STT寫入操作，接著進行對SOT鐵磁自由層FL2的SOT寫入操作。在參考層116被固定成具有第一磁性取向(即，向上方向)的一些實施例中，在STT寫入操作及SOT寫入操作二者均完成之後，若STT鐵磁自由層FL1及SOT鐵磁自由層FL2二者均處於第一磁性定向混合MRAM單元將具有第一電阻狀態R(0,0)；若STT鐵磁自由層FL1處於第一磁性定向但是SOT鐵磁自由層FL2處於第二磁性定向(即，向下方向)，則混合MRAM單元將具有第二電阻狀態R(0,1)；若STT鐵磁自由層FL1及SOT鐵磁自由層FL2二者均處於第二磁性定向，則混合MRAM單元將具有第三電阻狀態R(1,0)；若STT鐵磁自由層FL1處於第二磁性定向而SOT鐵磁自由層FL2處於第一磁性定向，則混合MRAM單元將具有電阻R(1,1)。
在第8圖的混合MRAM單元的讀取操作中，藉由向第一字線WL1施加大於存取電晶體T1的閾值電壓的電壓VDD使存取電晶體T1導通，藉由向第二字線WL2施加零電壓使存取電晶體T2保持關閉，因此在SOT位元線BLSOT與STT位元線BLSTT之間形成通過MTJ堆疊MTJ1、MTJ2、及自旋軌道力矩底部電極104的導電路 徑。將非零讀取電壓VREAD被施加至SOT位元線BLSOT，零電壓被施加至STT位元線BLSTT，這繼而形成致使讀取電流流動通過MTJ堆疊及自旋軌道力矩底部電極104的電位差值，從而讀出儲存在混合MRAM單元中的數據。在一些實施例中，讀取電壓VREAD可小於VDD，以便防止讀取干擾。在一些實施例中，在讀取操作期間，源極線保持零電壓。
第10圖例示在本揭露內容的一些實施例中，使用STT作用的寫入操作。第11圖例示第10圖的STT寫入操作的模擬結果。在一些實施例中，可藉由電流ISTT獨立地切換STT鐵磁自由層FL1。舉例而言，當足夠的電流ISTT流動通過MTJ堆疊時，STT鐵磁自由層FL1從第二磁性定向(例如，向下方向)切換至第一磁性定向(例如，向上方向)，但是磁性SOT鐵磁自由層FL2的方向保持不變，如第11圖中第一行的磁化MZ/MS所例示。以此方式，下MTJ堆疊MTJ2原始的並聯磁性狀態(即，低電阻狀態)切換至反並聯磁性狀態(即，高電阻狀態)，原始的反並聯磁性狀態(即，高電阻狀態)上MTJ堆疊MTJ1的電阻切換到並聯磁性狀態(即，低電阻狀態)，且MTJ堆疊的總電阻增加，此乃歸因於MTJ2電阻的增加大於MTJ1電阻的降低，如第11圖中的第二行中的電阻RMTJ所例示。因此將混合MRAM單元從電阻狀態R(1,0)切換至電阻狀態R(0,1)。在一些實施例中，對MTJ堆疊施加x方向磁場Hx，且x方向磁場Hx在290至310 Oe的範圍內。
第12圖例示在本揭露內容的一些實施例中，使用自旋霍爾作用(SHE)或Rashba作用的寫入操作。第13圖例示第12圖的模擬結果。在一些實施例中，可藉由電流ISOT獨立地切換SOT鐵磁自由層FL2。舉例而言，當足夠的電流ISOT流動通過自旋軌道力矩底部電極104時，SOT鐵磁自由層FL2從第二磁性定向(例如，向下方向)切換至第一磁性定向(例如，向上方向)，但是磁性SOT鐵磁自由層FL2的方向保持不變，如第13圖中第一行的磁化MZ/MS所例示。以此方式，下MTJ堆疊MTJ2原始的並聯磁性狀態(即，低電阻狀態)切換至反並聯磁性狀態(即，高電阻狀態)，反並聯磁性狀態(即，高電阻狀態)MTJ堆疊MTJ1的伴隨電阻保持不變，總電阻的增加與MTJ2電阻的增加大致上相同，如第13圖中第二行中的電阻RMTJ所例示。應注意到，為了清楚起見，在第5、6、8、10、及12圖中已省略硬質遮罩124。
第14圖為列出在本揭露內容的一些實施例中，STT鐵磁自由層FL1及SOT鐵磁自由層的範例參數的表格。在第14圖中，當施加至STT鐵磁自由層FL1的寫入電流ISTT為50±1μA時，STT鐵磁自由層FL1具有的Gilbert阻尼常數(α)為0.005±0.0001，飽和磁化(Ms)為800emu/cm3，交換剛度(Aex)為20±2(pJ/m)，交界各向異性常數(Ki)為1(mJ/m2)，自旋極化為0.65±0.1。當施加至SOT鐵磁自由層FL2的寫入電流ISOT為1.5±0.1mA時，SOT鐵磁自由層FL2 具有的Gilbert阻尼常數(α)為0.01±0.0001，飽和磁化(Ms)為800±10emu/cm3，交換剛度(Aex)為20±2(pJ/m)，交界各向異性常數(Ki)為1(mJ/m2)，自旋極化為0.65±0.1。
在一些實施例中，混合MRAM單元12的自旋霍爾角度(θSH)為0.3至0.4，諸如0.32。在一些實施例中，SOT鐵磁自由層FL2的電性電阻率為140μΩ-cm至160μΩ-cm，諸如150μΩ-cm。在一些實施例中，STT鐵磁自由層FL1及SOT鐵磁自由層FL2具有1±0.1nm的厚度。在一些實施例中，自旋軌道力矩底部電極104具有3±0.1nm的厚度。在一些實施例中，第一穿隧能障層113具有的厚度約為1.2nm。在一些實施例中，第二穿隧能障層115具有的厚度約為1nm。在一些實施例中，參考層116具有的厚度為1.5nm±0.1nm。
可將記憶體元件10集成在CMOS生產線後端(BEOL)平台中的任意互連接層以用於嵌入式記憶體應用。記憶體元件10適用於應獨立地MRAM及嵌入式MRAM二者。
第15A至15C圖為根據本揭露內容的各種態樣，產製具有SOT-STT混合MRAM單元12的記憶體元件10的方法1000的流程圖。第16至29圖為根據本揭露內容的各種態樣10，在產製記憶體元件的方法1000的各個階段的記憶體元件10的截面視圖。參照第15A圖及第16圖的方塊1002，在基材100上形成介電層101。介電 層101的厚度可具有在1nm至1μm的範圍內。可藉由可接受的沉積技術，諸如化學氣相沉積(CVD)、原子層沉積(ALD)、物理氣相沉積(PVD)、類似者、及/或其等的組合，形成介電層101。備選地對介電層101進行化學機械拋光(CMP)製程，直到實現符合需求的厚度。介電層101可為，舉例而言，二氧化矽層、碳化矽層、氮化矽層、碳氧化矽層、氧氮化矽層、低k值介電(例如，具有小於約3.9的介電常數)層、極低k值(ELK)介電(例如，具有小於約2.5的介電常數)層、類似物、或其等的組合。
參照第15A圖及第17圖的方塊1004，在介電層101之上形成圖案化遮罩PR1。舉例而言，在介電層101之上形成抗蝕劑層，接著使用合適的光微影製程將抗蝕劑層圖案化成圖案化遮罩PR1，使得介電層101的部分被圖案化遮罩PR1曝光。在一些實施例中，圖案化遮罩PR1為光抗蝕劑。範例性光微影製程可包含光抗蝕劑塗層(例如，旋塗)、軟烘烤、遮罩對準、曝光、曝光後烘烤、顯影光抗蝕劑、漂洗、乾燥(例如，硬烘烤)、其他合適的製程、或其等的組合。
參照第15A圖及第18圖的方塊1006，使用圖案化遮罩PR1作為蝕刻遮罩蝕刻介電層101，以在介電層101中形成通孔開口101a。接著使用諸如灰化的合適製程去除圖案化遮罩PR1。
參照第15A圖及第19圖的方塊1008，接著在介電層101的通孔開口101a之內形成兩個底部電極通孔 (BEVA)14。底部電極通孔14的範例性形成方法包含沿著開口形成擴散阻擋層102，接著在擴散阻擋層102的凹陷中填充填充金屬103，並進行平坦化製程，諸如CMP製程，以去除多餘的擴散阻擋層102及介電層101中通孔101a外側的填充金屬103的材料。填充金屬103及擴散阻擋層102的形成可範例性地使用CVD、PVD、ALD、類似物、及/或其等的組合所進行。介電層101中的通孔101a中其餘的填充金屬103及擴散阻擋層102可充作底部電極通孔14。擴散阻擋層102及填充金屬103的材料細節已參照第1圖進行論述，因此在本文中不再贅述。在一些實施例中，擴散阻擋層102具有的厚度為10nm至1μm的範圍內，填充金屬103的厚度為10nm至1μm的範圍內。在一些實施例中，一個底部電極通孔14充作SOT底部電極的第一端子，電性地耦合至位元線，另一個BEVA作為SOT底部電極的第二端子，通過存取電晶體電性地耦合至源極線，從而實行如第6圖中所例示的電路。在一些實施例中，一個底部電極通孔14充作通過第一存取電晶體電性地耦合至SOT位元線的SOT底部電極的第一端子，且另一個BEVA充作通過第二存取電晶體電性地耦合至源極線的SOT底部電極的第二端子，從而實行如第8圖中所例示的電路。
參照第15A圖及第20A圖的方塊1010A，在底部電極通孔14及介電層101上形成自旋軌道力矩(SOT)底部電極104。在一些實施例中，自旋軌道力矩底部電極 104可包含Ta、W、Pt、或類似物、及藉由合適的成膜方法，包含物理氣相沉積(PVD)，包含濺鍍、分子束磊晶術(MBE)、脈衝雷射沉積(PLD)、原子層沉積(ALD)、電子光束(e-beam)磊晶術、化學氣相沉積(CVD)、或衍生CVD製程，進一步包含低壓力CVD(LPCVD)、超高真空CVD(UHVCVD)、減少壓力的CVD(RPCVD)、電鍍覆、或其等的任何組合，形成SOT底部電極。
參照第15A圖及第20B圖的方塊1010B，在自旋軌道力矩底部電極104上形成SOT鐵磁自由層FL2。可藉由合適的膜形成方法，包含MBE、PLD、ALD的PVD、電子光束(e-beam)磊晶術、CVD、或進一步包含低壓力CVD(LPCVD)、超高壓力的衍生CVD製程、真空CVD(UHVCVD)、減少壓力的CVD(RPCVD)、電鍍覆、或其等的任何組合，形成SOT鐵磁自由層FL2。舉例而言，在一些實施例中，SOT鐵磁自由層FL2可為由鐵(Fe)、鈷(Co)、Fe/Co基的合金、鈷-鐵-硼(CoFeB)、CoFe、FeB、或類似物形成的單一層。在一些其他實施例中，SOT鐵磁自由層FL2可為由夾在兩個鐵磁層之間的間隔件層形成的三層結構。舉例而言，SOT鐵磁自由層FL2可為由夾在包含非磁性材料(例如，鉭(Ta))的間隔件層的CoFeB層形成的三層結構。參照第1至3圖在先前論述SOT鐵磁自由層FL2的材料及厚度。
參照第15B圖及第20C圖的方塊1010C，在SOT鐵磁自由層FL2上形成第一穿隧能障層113。可藉 由合適的膜形成方法，包含MBE、PLD、ALD的PVD、電子光束(e-beam)磊晶術、CVD、或進一步包含低壓力CVD(LPCVD)、超高壓力的衍生CVD製程、真空CVD(UHVCVD)、減少壓力的CVD(RPCVD)、電鍍覆、或其等的任何組合，形成第一穿隧能障層113。第一穿隧能障層113可為氧化鎂(MgO)並具有不同於隨後所形成的第二穿隧能障層115的厚度t2(參照第20E圖)。
參照第15B圖及第20D圖的方塊1010D，在第一穿隧能障層113上形成STT鐵磁自由層FL1。可藉由合適的膜形成方法，包含MBE、PLD、ALD的PVD、電子光束(e-beam)磊晶術、CVD、或進一步包含低壓力CVD(LPCVD)、超高壓力的衍生CVD製程、真空CVD(UHVCVD)、減少壓力的CVD(RPCVD)、電鍍覆、或其等的任何組合，形成STT鐵磁自由層FL1。舉例而言，在一些實施例中，STT鐵磁自由層FL1可為由鐵(Fe)、鈷(Co)、Fe/Co基的合金、鈷-鐵-硼(CoFeB)、CoFe、FeB、或類似物形成的單一層。在一些其他實施例中，STT鐵磁自由層FL1可為由夾在兩個鐵磁層之間的間隔件層形成的三層結構。舉例而言，STT鐵磁自由層FL1可為由夾在包含非磁性材料(例如，鉭(Ta))的間隔件層的CoFeB層形成的三層結構。
參照第15B圖及第20E圖的方塊1010E，在STT鐵磁自由層FL1上形成第二穿隧能障層115。可藉由合適的膜形成方法，包含MBE、PLD、ALD的PVD、電子光 束(e-beam)磊晶術、CVD、或進一步包含低壓力CVD(LPCVD)、超高壓力的衍生CVD製程、真空CVD(UHVCVD)、減少壓力的CVD(RPCVD)、電鍍覆、或其等的任何組合，形成第二穿隧能障層115。在一些實施例中，第二穿隧能障層115可包含與第一穿隧能障層113的材料相同的材料，舉例而言，氧化鎂(MgO)。第二穿隧能障層115具有的厚度t1不同於第一穿隧能障層113的厚度t2。舉例而言，厚度t1小於厚度t2。如上述，藉由控制第一穿隧能障層113的厚度t2及第二穿隧能障層115的厚度t1彼此的不同，可微調不同MTJ堆疊的電阻。參照第4A至4B圖在先前論述與對應至電阻的厚度t1及厚度t2的值的細節。
參照第15B圖的方塊1010F及第20F圖，在第二穿隧能障層115上形成參考層116。可藉由合適的膜形成方法，包含MBE、PLD、ALD的PVD、電子光束(e-beam)磊晶術、CVD、或進一步包含低壓力CVD(LPCVD)、超高壓力的衍生CVD製程、真空CVD(UHVCVD)、減少壓力的CVD(RPCVD)、電鍍覆、或其等的任何組合，形成參考層116。在一些實施例中，參考層116包含合適的鐵磁材料諸如CoFeB、CoFe、FeB、Fe、類似物、或其等的組合，並具有在從0.1nm至100nm範圍內的厚度。SOT鐵磁自由層FL2、第一穿隧能障層113、STT鐵磁自由層FL1、第二穿隧能障層115、及參考層116組合稱作記憶體堆疊105。
參照第15B圖及第20G圖的方塊1010G，在參考層116上形成。人工反鐵磁(SAF)層106、硬質遮罩124、及圖案化遮罩PR2、可藉由合適的膜形成方法，包含MBE、PLD、ALD的PVD、電子光束(e-beam)磊晶術、CVD、或進一步包含低壓力CVD(LPCVD)、超高壓力的衍生CVD製程、真空CVD(UHVCVD)、減少壓力的CVD(RPCVD)、電鍍覆、或其等的任何組合，形成參考層106。人工反鐵磁層106可為由[Co/Pt]N多層120、合成反鐵磁(SAF)間隔件121、及[Co/Pt]N多層122形成的三層結構，如為平面式鐵磁層則106可為一整體的反鐵磁材料。在一些實施例中，[Co/Pt]N多層120及[Co/Pt]N多層120各自具有0.1nm至50nm範圍內的厚度。兩個[Co/Pt]N多層120、122的循環數(N)可為1至10。在一些實施例中，SAF間隔件121具有0.1nm至10nm範圍內的厚度，舉例而言，0.1nm至5nm。SAF間隔件121可包含Ru、Ir、或類似物。圖案化遮罩PR2為，舉例而言，在硬質遮罩124之上形成的抗蝕劑層，接著使用合適的光微影製程將其圖案化成圖案化遮罩PR2，使得硬質遮罩124的部分被圖案化遮罩PR2曝光。在一些實施例中，圖案化遮罩PR2為光抗蝕劑。範例性光微影製程可包含光抗蝕劑塗層(例如，旋塗)、軟烘烤、遮罩對準、曝光、曝光後烘烤、顯影光抗蝕劑、漂洗、乾燥(例如，硬烘烤)、其他合適的製程、或其等的組合。
記憶體堆疊105可具有從0.1nm到100nm範 圍內的厚度。人工反鐵磁層106可具有在1nm至1μm的範圍內的厚度。SOT底部電極可具有0.1nm至100nm範圍內的厚度。參照第1至3圖在先前論述記憶體堆疊105及人工反鐵磁層106的其他細節在。
參照第15B圖及第21圖的方塊1012，使用圖案化遮罩PR2作為蝕刻遮罩來蝕刻硬質遮罩124。接著使用諸如灰化的合適製程去除圖案化遮罩PR2、及/或蝕刻。在一些實施例中，硬質遮罩124使用金屬材料以進一步保護MTJ支柱(例如，記憶體堆疊105)免受蝕刻。在此種情況下，硬質遮罩124亦充作MTJ支柱(例如，記憶體堆疊105)的頂部電極。不需要去除(製程)。硬質遮罩可具有從1nm至1μm範圍內的厚度。材料包含合適的金屬材料諸如氮化鈦(TiN)、Ru、Ta、類似物，或其等的組合。
參照第15C圖及第22圖的方塊1014，使用硬質遮罩124作為蝕刻遮罩來蝕刻人工反鐵磁層106及下層記憶體堆疊105。
參照第15C圖及第23圖的方塊1016，封裝層107封裝自旋軌道力矩底部電極104、記憶體堆疊105、人工反鐵磁層106、及硬質遮罩124，且在封裝層107上沉積第一層間介電(ILD)層108。在一些實施例中，封裝層107包含SiN、類似物、或其等的組合。可使用CVD、ALD或PVD類似者、及/或其等的組合來形成封裝層107。在封裝層107之上形成第一層間介電層108。在一些實施例中，第一層間介電層108可具有與介電層101相同的材 料。在一些其他實施例中，第一層間介電層108可具有與介電層101不同的材料。在一些實施例中，第一層間介電層108包含氧化矽、氟化矽玻璃(FSG)、碳摻雜氧化矽、原矽酸四乙酯(TEOS)形成的氧化物、磷矽酸玻璃(PSG)、硼磷矽酸玻璃(BPSG)、Black Diamond®(加州聖塔克拉拉的應用材料公司)、非晶氟化碳、低k值介電材料、類似物、或其等的組合。進行平坦化製程，諸如CMP製程，以去除第一層間介電層108及封裝層107的多餘材料以暴露人工反鐵磁層106。
參照第15C圖及第24圖的方塊1018，在硬質遮罩124及第一層間介電層108上形成圖案化遮罩PR3。舉例而言，在SAF層及第一層間介電層108之上形成抗蝕劑層，接著使用合適的光微影製程將抗蝕劑層圖案化成圖案化遮罩PR3，使得第一層間介電層108的部分被圖案化遮罩PR3曝光。在一些實施例中，圖案化遮罩PR3為光抗蝕劑。範例性光微影製程可包含光抗蝕劑塗層(例如，旋塗)、軟烘烤、遮罩對準、曝光、曝光後烘烤、顯影光抗蝕劑、漂洗、乾燥(例如，硬烘烤)、其他合適的製程、或其等的組合。
參照第15C圖及第25圖的方塊1020，蝕刻第一層間介電層108、封裝層107、及自旋軌道力矩底部電極104。介電層101被暴露。接著使用諸如灰化的合適製程去除圖案化遮罩PR3、及/或蝕刻。
參照第15C圖及第26圖的方塊1022，在第一層 間介電層108上沉積第二層間介電層109。第二層間介電層109與介電層101接觸。進行平坦化製程，諸如CMP製程，以去除第二層間介電層109的多餘材料。第二層間介電層109具有在1nm至1μm範圍內的厚度。在一些實施例中，第二層間介電層109包含氧化矽、氟化矽玻璃(FSG)、碳摻雜氧化矽、原矽酸四乙酯(TEOS)形成的氧化物、磷矽酸玻璃(PSG)、硼磷矽酸玻璃(BPSG)、Black Diamond®(加州聖塔克拉拉的應用材料公司)、非晶氟化碳、低k值介電材料、類似物、或其等的組合。
參照第15C圖及第27圖的方塊1024，在第二層間介電層109之上形成圖案化遮罩PR4。舉例而言，在第二層間介電層109之上形成抗蝕劑層，接著使用合適的光微影製程將抗蝕劑層圖案化成圖案化遮罩PR4，使得第二層間介電層109的部分被圖案化遮罩PR4曝光。在一些實施例中，圖案化遮罩PR4為光抗蝕劑。範例性光微影製程可包含光抗蝕劑塗層(例如，旋塗)、軟烘烤、遮罩對準、曝光、曝光後烘烤、顯影光抗蝕劑、漂洗、乾燥(例如，硬烘烤)、其他合適的製程、或其等的組合。
參照第15C圖及第28圖的方塊1026，圖案化第二層間介電層109以在其中形成通孔109a。此後接著使用諸如灰化的合適製程去除圖案化遮罩PR4、及/或蝕刻。通過通孔109a暴露硬質遮罩104、封裝層107、及第一層間介電層108的頂部。
參照第15C圖及第29圖的方塊1028，在通孔 109a中及硬質遮罩124之上形成導電通孔24。導電通孔24的範例性形成方法包含沿著通孔109a形成擴散阻擋層110，接著在擴散阻擋層110的凹陷中填充填充金屬111，並進行平坦化製程，諸如CMP製程，以去除多餘的擴散阻擋層110及第二層間介電層109中通孔109a外側的填充金屬111的材料。其餘的填充金屬111及第二層間介電層109中的通孔109a中的擴散阻擋層110的組合可充作導電通孔24。導電通孔24電性地連接至下層硬質遮罩124。在一些實施例中，填充金屬111為銅(Cu)或類似物。填充金屬111及擴散阻擋層110的形成可範例性地使用CVD、PVD、ALD、類似物、及/或其等的組合所進行。在一些實施例中，擴散阻擋層110為由Ta層及Ta層之上的TaN層形成的多層，其可充當合適的阻擋層以防止金屬擴散。CMP製程可選擇性地停止在第二層間介電層109。在一些實施例中，填充金屬111具有在10nm至1μm的範圍內的厚度。在一些實施例中，擴散阻擋層110具有在10nm至1μm的範圍內的厚度。
基於以上論述，可看出本揭露內容提供優點。然而，應當瞭解，其他實施例可提供額外的優點，且在本文中不必然揭露所有優點，且對於所有實施例均不需要特定的優點。一個優點為可實現使用STT作用及自旋霍爾作用(SHE)或Rashba作用二者所寫入的混合MRAM單元。另一個優點為SOT-STT混合MRAM單元可藉由使用SOT隧道效應阻擋與STT隧道效應阻擋之間的厚度差異 來具有四元數據狀態。另一個優點為可使用相同的光遮罩在單一光微影及蝕刻製程中圖案化SOT MTJ堆疊及STT MTJ堆疊，從而簡化SOT-STT混合MRAM單元的產製。
在一些實施例中，記憶體元件包含自旋軌道轉移(SOT)底部電極、SOT鐵磁自由層、第一穿隧能障層、自旋轉移力矩(STT)鐵磁自由層、自旋轉移力矩(STT)鐵磁自由層、第二穿隧能障層、及參考層。SOT鐵磁自由層位於SOT底部電極之上。SOT鐵磁自由層具有可藉由SOT底部電極使用自旋霍爾作用(SHE)或Rashba作用切換的磁性定向。第一穿隧能障層位於SOT鐵磁自由層之上。自旋轉移力矩(STT)鐵磁自由層位於第一穿隧能障層之上。STT鐵磁自由層具有可使用STT作用切換的磁性定向。第二穿隧能障層位於STT鐵磁自由層之上。第二穿隧能障層具有的厚度不同於第一穿隧能障層的厚度。參考層在第二穿隧能障層之上並具有固定的磁性定向。在一些實施例中，之記憶體元件進一步包含在參考層之上的合成反鐵磁(SAF)層。在一些實施例中，第一穿隧能障層的厚度大於第二穿隧能障層的厚度。在一些實施例中，SOT鐵磁自由層具有與STT鐵磁自由層相同的橫向尺寸，且橫向尺寸為在與SOT底部電極的主表面平行的方向上量測的。在一些實施例中，SOT鐵磁自由層具有與STT鐵磁自由層的側壁對齊的側壁。在一些實施例中，第一穿隧能障層具有與第二穿隧能障層相同的橫向尺寸，且橫向尺寸為在與SOT 底部電極的主表面平行的方向上量測的。在一些實施例中，第一穿隧能障層具有與第二穿隧能障層的側壁對齊的側壁。在一些實施例中，SOT鐵磁自由層、第一穿隧能障層及、STT鐵磁自由層共同地形成第一磁性隧道效應連接點。在一些實施例中，STT鐵磁自由層、第二穿隧能障層、及參考層共同地形成第二磁性隧性道效應連接點。在一些實施例中，第一磁性隧道效應連接點具有第一高電阻狀態及第一低電阻狀態，第二磁性隧道效應連接點具有第二高電阻狀態及第二低電阻狀態，且其中第一磁性隧道效應連接點的第一高電阻狀態具有與第二磁性隧道效應連接點的第二高電阻狀態不同的電阻值。在一些實施例中，第一磁性隧道效應連接點的第一低電阻狀態具有與第二磁性隧道效應連接點的第二低電阻狀態不同的電阻值。
在一些實施例中，記憶體元件包含底部電極、自旋軌道轉移(SOT)磁性隧道效應連接點(MTJ)、及自旋轉移力矩(STT)MTJ。SOT MTJ包含位於底部電極之上的第一自由層、位於第一自由層之上的第一穿隧能障層、及位於第一穿隧能障層之上的第二自由層。第一及第二自由層的每個均具有可切換的磁性定向。STT MTJ位於SOT MTJ之上。STT MTJ包含第二自由層、第二自由層之上的第二穿隧能障層、及參考層。參考層具有固定磁性定向。在一些實施例中，記憶體元件進一步包含底部電極下方的兩個底部電極通孔在一些實施例中，記憶體元件進一步包含第一存取電晶體，具有電性地耦合至STT MTJ的參考 層的第一源極/汲極端子，第二存取電晶體，具有電性地耦合至底部電極的第一端子的第一源極/汲極端子；位元線，電性地耦合至底部電極的第二端子，及源極線，電性地耦合至第一存取電晶體的第二源極/汲極端子及第二存取電晶體的第二源極/汲極端子。在一些實施例中，記憶體元件進一步包含第一存取電晶體，具有電性地耦合至底部電極的第一端子的第一源極/汲極端子，第二存取電晶體，具有電性地耦合至底部電極的第一端子的第二源極/汲極端子，第一位元線，電性地耦合至第一存取電晶體的第二源極/汲極區，源極線，電性地耦合至第二存取電晶體的第二源極/汲極區，及第二位元線，耦合至STT MTJ的參考層。在一些實施例中，第一穿隧能障層具有的厚度不同於第二穿隧能障層的厚度。在一些實施例中，第一穿隧能障層具有的厚度大於第二穿隧能障層的厚度。在一些實施例中，第一穿隧能障層具有的厚度小於第二穿隧能障層的厚度。
在一些實施例中，記憶體元件的形成方法包含在介電層中形成底部電極通孔(BEVA)；在底部電極層上沉積第一鐵磁自由層；在第一鐵磁自由層上沉積第一穿隧能障層；在第一穿隧能障層上沉積第二鐵磁自由層；在第二鐵磁自由層上沉積第二穿隧能障層；在第二穿隧能障層上沉積參考層；在參考層上沉積間隔件層；在間隔件層上沉積緩衝層；在緩衝層上沉積固定層；在固定層之上形成喔第一圖案化遮罩；及進行第一蝕刻製程以圖案化固定層、緩衝層、間隔件層、參考層、第二穿隧能障層、第二鐵磁自 由層、第一穿隧能障層、及第一鐵磁自由層，以藉由使用第一個圖案化遮罩作為蝕刻遮罩形成圖案。在一些實施例中，方法進一步包含在第一蝕刻製程之後去除第一圖案化遮，在封裝層上沉積層間介電(ILD)層，在參考層之上形成第二圖案化遮罩，及進行第二蝕刻製程以將底部電極層圖案化成藉由使用第二圖案化遮罩作為蝕刻遮罩形成的底部電極。底部電極覆蓋兩個BEVA。
上述概述數種實施例的特徵，以便熟習此項技藝者可更瞭解本揭露內容的態樣。熟習此項技藝者應當理解，熟習此項技藝者可輕易地使用本揭露內容作為設計或修改其他製程及結構之基礎，以實現本文中所介紹之實施例的相同目的及/或達成相同優點。熟習此項技藝者亦應當認知，此均等構造不脫離本揭露內容的精神及範圍，且在不脫離本揭露內容之精神及範圍之情況下，熟習此項技藝者可在本文中進行各種改變、替換、及變更。
10:記憶體元件
12:SOT-STT混合MRAM單元
14:底部電極通孔
24:導電通孔
100:基材
100A:金屬間介電層
100B:金屬化圖案
101:介電層
102,110:擴散阻擋層
103,111:填充金屬
104:自旋軌道力矩底部電極
105:記憶體堆疊
106:人工反鐵磁層
107:封裝層
108:第一層間介電層
109:第二層間介電層
113:第一穿隧能障層
115:第二穿隧能障層
116:參考層
120,122:[Co/Pt]N多層
121:人工反鐵磁間隔件
124:硬質遮罩
FL1:STT鐵磁自由層
FL2:SOT鐵磁自由層
MTJ1:上磁性隧道效應連接點(MTJ)堆疊
MTJ2:下磁性隧道效應連接點(MTJ)堆疊

Claims (10)

  1. 一種記憶體元件，包括：一自旋軌道轉移(SOT)底部電極；該SOT底部電極之上的一SOT鐵磁自由層，該SOT鐵磁自由層具有可藉由該SOT底部電極使用一自旋霍爾效應(SHE)或Rashba作用切換的一磁性定向；該SOT鐵磁自由層之上的一第一穿隧能障層；在該第一穿隧能障層之上的一自旋轉移力矩(STT)鐵磁自由層，該STT鐵磁自由層具有可使用一STT作用切換的一磁性定向；在該STT鐵磁自由層之上的一第二穿隧能障層，該第二穿隧能障層具有的一厚度不同於該第一穿隧能障層的一厚度；及一參考層，在該第二穿隧能障層之上並具有一固定的磁性定向。
  2. 如請求項1所述之記憶體元件，進一步包括在該參考層之上的一合成反鐵磁(SAF)層。
  3. 如請求項1所述之記憶體元件，其中該第一穿隧能障層的該厚度大於該第二穿隧能障層的該厚度。
  4. 如請求項1所述之記憶體元件，其中該SOT 鐵磁自由層具有與該STT鐵磁自由層相同的一橫向尺寸，且該橫向尺寸為在與該SOT底部電極的一主表面平行的一方向上量測的。
  5. 如請求項1所述之記憶體元件，其中該SOT鐵磁自由層具有與該STT鐵磁自由層的一側壁對齊的一側壁。
  6. 如請求項1所述之記憶體元件，其中該第一穿隧能障層具有與該第二穿隧能障層相同的一橫向尺寸，且該橫向尺寸為在與該SOT底部電極的一主表面平行的一方向上量測的。
  7. 一種記憶體元件，包括：一底部電極；一自旋軌道轉移(SOT)磁性隧道效應連接點(MTJ)，包括位於該底部電極之上的一第一自由層、位於該第一自由層之上的一第一穿隧能障層、及位於該第一穿隧能障層之上的一第二自由層，第一及第二自由層的每個均具有可切換的一磁性定向；及該SOT MTJ之上的一自旋轉移力矩(STT)MTJ，該STT MTJ包括一第二自由層、該第二自由層之上的一第二穿隧能障層、及一參考層，該參考層具有一固定的磁性定向。
  8. 如請求項7所述之記憶體元件，進一步包括該底部電極下方的兩個底部電極通孔。
  9. 一種記憶體元件的形成方法，包括以下步驟：在一介電層中形成底部電極通孔；在該底部電極通孔上沉積一底部電極層；在該底部電極層上沉積一第一鐵磁自由層；在該第一鐵磁自由層上沉積一第一穿隧能障層；在該第一穿隧能障層上沉積一第二鐵磁自由層；在該第二鐵磁自由層上沉積一第二穿隧能障層；在該第二穿隧能障層上沉積一參考層；在該參考層上沉積一間隔件層；在該間隔件層上沉積一緩衝層；在該緩衝層上沉積一固定層；在該固定層之上形成一第一圖案化遮罩；及進行一第一蝕刻製程以圖案化該固定層、該緩衝層、該間隔件層、該參考層、該第二穿隧能障層、該第二鐵磁自由層、該第一穿隧能障層、及該第一鐵磁自由層，以藉由使用該第一個圖案化遮罩作為一蝕刻遮罩形成一圖案。
  10. 如請求項9所述之方法，進一步包括以下步驟：在該第一蝕刻製程之後去除該第一圖案化遮罩；在該圖案上沉積一封裝層； 在該封裝層上沉積一層間介電層；在該參考層之上形成一第二圖案化遮罩；及進行一第二蝕刻製程以將該底部電極層圖案化成藉由使用該第二圖案化遮罩作為一蝕刻遮罩形成的一底部電極，其中該底部電極覆蓋兩個底部電極通孔。
TW111127444A 2021-07-23 2022-07-21 記憶體元件及其形成方法 TWI830298B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163225189P 2021-07-23 2021-07-23
US63/225,189 2021-07-23
US17/736,652 2022-05-04
US17/736,652 US20230027792A1 (en) 2021-07-23 2022-05-04 Memory device and formation method thereof

Publications (2)

Publication Number Publication Date
TW202312160A TW202312160A (zh) 2023-03-16
TWI830298B true TWI830298B (zh) 2024-01-21

Family

ID=83779931

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111127444A TWI830298B (zh) 2021-07-23 2022-07-21 記憶體元件及其形成方法

Country Status (3)

Country Link
US (1) US20230027792A1 (zh)
CN (1) CN217719653U (zh)
TW (1) TWI830298B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12016251B2 (en) * 2021-08-25 2024-06-18 International Business Machines Corporation Spin-orbit torque and spin-transfer torque magnetoresistive random-access memory stack

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10516096B2 (en) * 2018-03-28 2019-12-24 Globalfoundries Singapore Pte. Ltd. Magnetic random access memory structures, integrated circuits, and methods for fabricating the same
US10573688B2 (en) * 2017-09-20 2020-02-25 Imec Vzw Magnetic junction device having an inter-layer stack between a hard magnetic layer and a reference layer, and associated magnetic random access memory
US10770213B2 (en) * 2017-01-02 2020-09-08 Imec Vzw Magnetoresistive device comprising chromium
WO2021084366A1 (en) * 2019-11-01 2021-05-06 International Business Machines Corporation Modified double magnetic tunnel junction structure suitable for beol integration

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10770213B2 (en) * 2017-01-02 2020-09-08 Imec Vzw Magnetoresistive device comprising chromium
US10573688B2 (en) * 2017-09-20 2020-02-25 Imec Vzw Magnetic junction device having an inter-layer stack between a hard magnetic layer and a reference layer, and associated magnetic random access memory
US10516096B2 (en) * 2018-03-28 2019-12-24 Globalfoundries Singapore Pte. Ltd. Magnetic random access memory structures, integrated circuits, and methods for fabricating the same
WO2021084366A1 (en) * 2019-11-01 2021-05-06 International Business Machines Corporation Modified double magnetic tunnel junction structure suitable for beol integration

Also Published As

Publication number Publication date
US20230027792A1 (en) 2023-01-26
TW202312160A (zh) 2023-03-16
CN217719653U (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
JP3906139B2 (ja) 磁気ランダムアクセスメモリ
TWI727351B (zh) 半導體元件、磁阻式隨機存取記憶體元件及其製造方法
US20190103555A1 (en) Method of integration of a magnetoresistive structure
US20160254440A1 (en) Integration of spintronic devices with memory device
TWI774108B (zh) 半導體磁阻隨機存取記憶體元件及其製作方法
CN107045881A (zh) 底部钉扎sot‑mram位结构和制造方法
TWI779555B (zh) 磁記憶體裝置及其製造方法
JP2008227499A (ja) 磁気トンネル接合素子およびその形成方法、磁気ランダムアクセスメモリ
TWI801863B (zh) 磁性記憶體裝置
US7554145B2 (en) Magnetic memory cells and manufacturing methods
US11081153B2 (en) Magnetic memory device with balancing synthetic anti-ferromagnetic layer
TW202034547A (zh) 自旋軌道轉矩磁性裝置及其製造方法
US20220328559A1 (en) SOT MRAM Having Dielectric Interfacial Layer and Method Forming Same
TWI830298B (zh) 記憶體元件及其形成方法
JP2024518876A (ja) 低抵抗率スピンホール効果（ｓｈｅ）書き込みラインを有するスピン軌道トルク（ｓｏｔ）磁気抵抗ランダムアクセスメモリ（ｍｒａｍ）
TW202236271A (zh) 記憶體裝置
TW202236709A (zh) 記憶體元件
US20230403948A1 (en) Magneto-resistive random-access memory (mram) devices and methods of forming the same
US20230397501A1 (en) Memory device and formation method thereof
US11456411B2 (en) Method for fabricating magnetic tunneling junction element with a composite capping layer
US12016251B2 (en) Spin-orbit torque and spin-transfer torque magnetoresistive random-access memory stack
CN116249429A (zh) 存储器、存储器器件和制造方法
CN112750855A (zh) 磁性存储器件、磁性存储器及其形成方法