CN217719653U - 记忆体元件 - Google Patents

记忆体元件 Download PDF

Info

Publication number
CN217719653U
CN217719653U CN202221860694.2U CN202221860694U CN217719653U CN 217719653 U CN217719653 U CN 217719653U CN 202221860694 U CN202221860694 U CN 202221860694U CN 217719653 U CN217719653 U CN 217719653U
Authority
CN
China
Prior art keywords
layer
sot
stt
spin
ferromagnetic free
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202221860694.2U
Other languages
English (en)
Inventor
邱日照
邹亚叡
陈韦任
刘致为
林劭昱
王智麟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Application granted granted Critical
Publication of CN217719653U publication Critical patent/CN217719653U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

一种记忆体元件包含自旋轨道转移(SOT)底部电极、SOT铁磁自由层、第一穿隧能障层、自旋转移力矩(STT)铁磁自由层、第二穿隧能障层、及参考层。SOT铁磁自由层位于SOT底部电极之上。SOT铁磁自由层具有可通过SOT底部电极使用自旋霍尔作用或Rashba作用切换的磁性定向。第一穿隧能障层位于SOT铁磁自由层之上。STT铁磁自由层位于第一穿隧能障层之上，并具有可使用STT作用切换的磁性定向。第二穿隧能障层位于STT铁磁自由层之上。第二穿隧能障层具有的厚度不同于第一穿隧能障层的厚度。参考层在第二穿隧能障层之上并具有固定的磁性定向。

Description

记忆体元件
技术领域
本实用新型实施例是有关于一种记忆体元件。
背景技术
在集成电路(IC)元件中，磁阻随机存取记忆体(MRAM)为用于下一世代嵌入式记忆体元件的新兴技术。MRAM为一种非挥发性记忆体，其中数据储存在磁性记忆体元素中。在简单的配置中，每个单元具有两个铁磁板，每个均可保持磁场，由薄绝缘层隔开。MRAM具有简单的单元结构及互补金属氧化物半导体(CMOS)逻辑相容制程，与其他非挥发性记忆体结构相比较，可获得制造复杂性以及成本的减少。
实用新型内容
在一些实施例中，记忆体元件包含自旋轨道转移(SOT)底部电极、SOT铁磁自由层、第一穿隧能障层、自旋转移力矩(STT)铁磁自由层、自旋转移力矩(STT)铁磁自由层、第二穿隧能障层、及参考层。SOT铁磁自由层位于SOT底部电极之上。SOT铁磁自由层具有可通过SOT底部电极使用自旋霍尔作用(SHE)或Rashba作用切换的磁性定向。第一穿隧能障层位于SOT铁磁自由层之上。自旋转移力矩(STT)铁磁自由层位于第一穿隧能障层之上。STT铁磁自由层具有可使用STT作用切换的磁性定向。第二穿隧能障层位于STT铁磁自由层之上。第二穿隧能障层具有的厚度不同于第一穿隧能障层的厚度。参考层在第二穿隧能障层之上并具有固定的磁性定向。
在一些实施例中，记忆体元件进一步包括在该参考层之上的一合成反铁磁(SAF)层。
在一些实施例中，其中该第一穿隧能障层的该厚度大于该第二穿隧能障层的该厚度。
在一些实施例中，其中该自旋轨道转移(SOT)铁磁自由层具有与该自旋转移力矩(STT)铁磁自由层相同的一横向尺寸，且该横向尺寸为在与该自旋轨道转移(SOT)底部电极的一主表面平行的一方向上量测的。
在一些实施例中，其中该自旋轨道转移(SOT)铁磁自由层具有与该自旋转移力矩(STT)铁磁自由层的一侧壁对齐的一侧壁。在一些实施例中，记忆体元件包含底部电极、自旋轨道转移(SOT)磁性隧道效应连接点(MTJ)、及自旋转移力矩(STT)MTJ。SOT MTJ包含位于底部电极之上的第一自由层、位于第一自由层之上的第一穿隧能障层、及位于第一穿隧能障层之上的第二自由层。第一自由层及第二自由层的每个均具有可切换的磁性定向。STTMTJ位于SOT MTJ之上。STT MTJ包含第二自由层、第二自由层之上的第二穿隧能障层、及参考层。参考层具有固定磁性定向。
在一些实施例中，记忆体元件进一步包括该底部电极下方的两个底部电极通孔。
在一些实施例中，记忆体元件进一步包括一第一存取晶体管，具有电性地耦合至该自旋转移力矩(STT)磁性隧道效应连接点(MTJ)的该参考层的一第一源极/漏极端子；一第二存取晶体管，具有电性地耦合至该底部电极的一第一端子的一第一源极/漏极端子；一位元线，电性地耦合至该底部电极的一第二端子；及一源极线，电性地耦合至该第一存取晶体管的一第二源极/漏极端子及该第二存取晶体管的一第二源极/漏极端子。
在一些实施例中，记忆体元件包含自旋轨道转移(SOT)底部电极、SOT铁磁自由层、第一穿隧能障层、自旋转移力矩(STT)铁磁自由层、自旋转移力矩(STT)铁磁自由层、第二穿隧能障层、及参考层。SOT铁磁自由层位于SOT底部电极之上。SOT铁磁自由层具有可通过SOT底部电极使用自旋霍尔作用(SHE)或Rashba作用切换的磁性定向。第一穿隧能障层位于SOT铁磁自由层之上。自旋转移力矩(STT)铁磁自由层位于第一穿隧能障层之上。STT铁磁自由层具有可使用STT作用切换的磁性定向。第二穿隧能障层位于STT铁磁自由层之上。第二穿隧能障层具有的厚度不同于第一穿隧能障层的厚度。第一穿隧能障层具有与第二穿隧能障层相同的一横向尺寸，且横向尺寸为在与SOT底部电极的一主表面平行的一方向上量测的。参考层在第二穿隧能障层之上并具有固定的磁性定向。
在一些实施例中，其中该第一穿隧能障层具有与该第二穿隧能障层的一侧壁对齐的一侧壁。
附图说明
当与随附附图一起阅读时，可由下文实施方式最佳地理解本揭露内容的态样。应注意到根据此产业中的标准实务，各种特征并未按比例绘制。实际上，为论述的清楚性，可任意增加的或减少各种特征的尺寸。
图1为根据一些实施例的记忆体元件的示意截面视图；
图2为例示根据一些实施例，自旋轨道力矩(SOT)-自旋转移力矩(STT)混合磁阻随机存取记忆体(MRAM)单元的微磁性模拟的示意图；
图3为沿着图2中线3-3’的截面视图；
图4A例示根据一些实施例，SOT-STT MRAM混合单元的参考层、上铁磁自由层、及下铁磁自由层的磁性定向或极性；
图4B例示对应至图4A，SOT-STT MRAM混合单元的读取空间；
图5为根据一些其他实施例，SOT-STT混合MRAM单元的示意性截面视图；
图6例示在一些实施例中，SOT-STT混合MRAM单元的示意电路简图；
图7例示被用于操作图6电路的各种电压的表格；
图8例示在一些实施例中，SOT-STT混合MRAM单元的示意电路简图；
图9例示被用于操作图8电路的各种电压的表格；
图10例示在本揭露内容的一些实施例中，使用STT作用的写入操作；
图11例示图10的STT写入操作的模拟结果；
图12例示在本揭露内容的一些实施例中，使用自旋霍尔作用(SHE)或Rashba作用的SOT写入操作；
图13例示图12的SOT写入操作的模拟结果；
图14为列出在本揭露内容的一些实施例中，STT铁磁自由层及SOT铁磁自由层的范例参数的表格；
图15A、图15B及、图15C为根据本揭露内容的各种态样，产制具有SOT-STT混合MRAM单元的记忆体元件的方法的流程图；
图16至29为根据本揭露内容的各种态样，在产制记忆体元件的方法的各个阶段的记忆体元件的截面视图。
【符号说明】
3-3’:线
BLSTT:STT位元线
BLSOT:SOT位元线
Hx:x方向磁场
FL1:STT铁磁自由层
FL2:SOT铁磁自由层
SL:源极线
T1,T2:存取晶体管
ISTT,ISOT:电流
PR1～PR4:图案化遮罩
VREAD,VDD:电压
WL1:第一字线
WL2:第二字线
d1:直径
t1,t2,th1:厚度
lh1:长度
wd1:宽度
10:记忆体元件
12:SOT-STT混合MRAM单元
14:底部电极通孔
24:导电通孔
100:基材
100A:层间介电层
100B:金属化图案
101:介电层
101a,109a:通孔
102,110:扩散阻挡层
103,111:填充金属
104:自旋轨道力矩底部电极
105:记忆体堆叠
106:人工反铁磁层
107:封装层
108:第一层间介电层
109:第二层间介电层
113:第一穿隧能障层
115:第二穿隧能障层
116:参考层
120,122:[Co/Pt]N多层
121:SAF间隔件
124:硬质遮罩
130:间隔件层
132:缓冲层
1000:方法
1002～1028:方块
FL1：STT铁磁自由层
FL2：SOT铁磁自由层
MTJ1：上磁性隧道效应连接点(MTJ)堆叠
MTJ2：下磁性隧道效应连接点(MTJ)堆叠
具体实施方式
以下揭露内容提供用于实行所提供的标的的不同特征的许多不同的实施例或范例。后文描述组件及布置的特定范例以简化本揭露内容。当然，此等仅为范例且未意图具限制性。举例而言，在后文的描述中，在第二特征之上或上的第一特征的形成可包含其中以直接接触方式形成第一特征及第二特征的实施例，且亦可包含其中在第一特征与第二特征间形成额外特征，使得第一特征及第二特征可不直接接触的实施例。此外，在各种范例中，本揭露内容可能重复元件符号及/或字母。此重复是出于简单及清楚的目的，且重复本身并不规范所论述的各种实施例及/或配置间的关系。
进一步地，为便于描述，本文中可使用诸如“在...之下”、“在...下方”、“较低”、“在...上方”、“较高”、及类似者的空间相对术语，以描述附图中所例示的一个元件或特征与另一元件(等)或特征(等)的关系。除附图中所描绘的定向之外，空间相对术语亦预期涵盖元件在使用或操作中的不同定向。设备能以其他方式定向(旋转90度或以其他定向)，且本文中使用的空间相对描述语可同样以相应的方式解释。
图1为根据一些实施例的记忆体元件10的示意截面视图。图2为例示根据一些实施例，自旋轨道力矩(SOT)-自旋转移力矩(STT)混合磁阻随机存取记忆体(MRAM)单元12的微磁性模拟的示意图。图3为沿着图2中线3-3’的截面视图。参考图1至3。记忆体元件10包含基材100及SOT-STT混合MRAM单元12。根据本揭露内容的一些实施例，SOT-STT混合MRAM单元12形成在基材100的逻辑区之内。基材100将通过各种类的清洁、分层、图案化、蚀刻、及掺杂步骤。本文中的术语“基材”通常是指在其上形成各种层及元件元素的块状基材。在一些实施例中，块状基材包含，举例而言，硅或化合物半导体，诸如GaAs、InP、SiGe、或SiC。层的范例包含介电层、掺杂层、多晶硅层、或导电层。元件元素的范例包含晶体管(例如，平面FET、FinFET、纳米片材FET)、电阻器、及/或电容器，它们可通过互连接层互连接至额外集成电路。
在一些实施例中，基材100具有互连接结构，该互连接结构具有层间介电(ILD)层或金属间介电层(IMD)层100A，带有在层间介电层100A中形成的金属化图案100B。层间介电层100A可为氧化硅、氟化硅玻璃(FSG)、碳掺杂氧化硅、原硅酸四乙酯(TEOS)形成的氧化物、磷硅酸玻璃(PSG)、硼磷硅酸玻璃(BPSG)、Black
Figure BDA0003753025240000061
(加州圣塔克拉拉的应用材料公司)、非晶氟化碳、低k值介电材料、类似物、或其等的组合。金属化图案100B可为铝、铝合金、铜、铜合金、钛、氮化钛、钽、氮化钽、钨、类似物、及/或其等的组合。金属化图案100B及层间介电层100A的形成可为双镶嵌制程及/或单一镶嵌制程。
介电层101位于基材100上。在介电层101之内形成两个底部电极通孔(BEVA)14且两个底部电极通孔包含扩散阻挡层102及扩散阻挡层102之上的填充金属103。在一些实施例中，底部电极通孔14通过金属化图案100B电性地连接至一个或更多个下层电子元件，诸如一个或更多个晶体管。在一些实施例中，填充金属103为铜(Cu)或类似物。在一些实施例中，扩散阻挡层102为氮化钛(TiN)层、氮化钽(TaN)层或钽(Ta)层，其可充当合适的阻挡层以防止金属扩散。扩散阻挡层102可具有从1nm至1μm范围内的厚度。填充金属103可具有从1nm至1μm范围内的厚度。在一些实施例中，介电层101包含氧化硅、氟化硅玻璃(FSG)、碳掺杂氧化硅、原硅酸四乙酯(TEOS)形成的氧化物、磷硅酸玻璃(PSG)、硼磷硅酸玻璃(BPSG)、非晶氟化碳、低k值介电材料、类似物、或其等的组合。
自旋轨道力矩(SOT)底部电极104位于底部电极通孔14之上及介电层101之上。自旋轨道力矩底部电极104可为单一层状结构或多层状结构。在一些其他实施例中，自旋轨道力矩底部电极104包含与底部电极通孔14的填充金属103不同的材料。在一些实施例中，自旋轨道力矩底部电极104为具有强烈自旋-轨道相互作用的重金属层，包含钽(Ta)、钨(W)、铂(Pt)、类似物、及/或其等的组合。自旋轨道力矩底部电极104可具有的长度lh1(沿着x轴)可在10nm至1μm(例如，80nm)的范围内、宽度wd1(沿着y轴)可在10nm至1μm(例如，40nm)的范围内、及厚度th1(沿着z轴)在从0.1nm至100nm(例如，3nm)的范围内。自旋轨道力矩底部电极104为自旋轨道有源层，其具有强烈自旋-轨道相互作用并可用于切换SOT铁磁自由层FL2的磁性定向。自旋轨道力矩底部电极104被使用于生成自旋轨道磁场。更具体而言，在平面中驱动通过自旋轨道力矩底部电极104的电流及伴随的自旋轨道相互作用可能致使自旋轨道磁场。该自旋轨道磁场等效于SOT铁磁自由层FL2中磁化的自旋轨道力矩。因此，力矩及磁场可互换地称作自旋轨道场及自旋轨道力矩。这反映自旋轨道相互作用为自旋轨道力矩及自旋轨道场的起源这一事实。自旋轨道力矩发生在自旋轨道力矩底部电极104中的平面中驱动的电流及自旋轨道相互作用。相反地，自旋转移力矩为由于垂直于平面的电流流动通过MTJ堆叠。
SOT-STT混合MRAM单元12包含记忆体堆叠105、上层的人工反铁磁(SAF)层106、及位于自旋轨道力矩底部电极104上的硬质遮罩124。举例而言，记忆体堆叠105为磁性隧道效应连接点(MTJ)堆叠并从底部至顶部包含SOT铁磁自由层FL2、第一穿隧能障层113、STT铁磁自由层FL1、第二穿隧能障层115、及参考层116。将人工反铁磁层106配置成固定参考层116的磁性定向。为了清楚起见，图2中已省略人工反铁磁层106及硬质遮罩124。人工反铁磁层106亦称作“固定层”。将硬质遮罩124充作记忆体堆叠105的顶部电极。
将SOT铁磁自由层FL2、第一穿隧能障层113及STT铁磁自由层FL1统称作SOT MTJ堆叠MTJ2、或自旋轨道力矩(SOT)磁性隧道效应连接点(MTJ)堆叠MTJ2在整个描述中。将STT铁磁自由层FL1、第二穿隧能障层115、及参考层116在整个说明书中统称作上MTJ堆叠MTJ1或自旋转移力矩(STT)磁性隧道效应连接点(MTJ)堆叠MTJ1。下MTJ堆叠MTJ2为自旋轨道力矩(SOT)MTJ堆叠。上MTJ堆叠MTJ1为自旋转移力矩(STT)MTJ堆叠。举例而言，通过自旋霍尔作用(SHE)或Rashba作用切换STT铁磁自由层FL1，且通过STT作用切换SOT铁磁自由层FL2。结果为，下MTJ堆叠MTJ2亦称作自旋轨道力矩(SOT)磁性隧道效应连接点(MTJ)堆叠。上MTJ堆叠MTJ1亦称作自旋转移力矩(STT)磁性隧道效应连接点(MTJ)堆叠。
SOT铁磁自由层FL2具有在通过自旋轨道力矩底部电极104施加足以切换磁性定向的平面内电流时，通过自旋霍尔作用(SHE)或Rashba作用被自由切换的磁性定向。相反地，当MTJ堆叠MTJ1接收至足以切换STT铁磁自由层的磁性定向的垂直于平面的电流时，STT铁磁自由层FL1具有可由STT作用被自由切换的磁性定向FL1。因而，SOT铁磁自由层FL2能够在两种状态中的一个间改变其磁性定向，这导致两种不同的MTJ2电阻对应至存储在下MTJ堆叠MTJ2中的二进制数据状态；STT铁磁自由层FL1亦能在两种状态中的一个之间改变其磁性定向，这会致使两种不同的MTJ1电阻，它们对应至储存在上MTJ堆叠MTJ1中的二进制数据状态。结果为，SOT-STT混合MRAM单元12具有归因于MTJ1二进制数据状态及MTJ2二进制数据状态的四元数据状态(即，四个数据状态)。
SOT铁磁自由层FL2及STT铁磁自由层FL1中的每个均包含铁磁材料并可为单层或多层状结构。举例而言，在一些实施例中，SOT铁磁自由层FL2及STT铁磁自由层FL1可为由铁(Fe)、钴(Co)、Fe/Co基的合金、钴-铁-硼(CoFeB)、CoFe形成的单一层、FeB、或类似物。在一些其他实施例中，SOT铁磁自由层FL2及STT铁磁自由层FL1可为由夹在两个铁磁层之间的间隔件层形成的三层结构。举例而言，SOT铁磁自由层FL2及STT铁磁自由层FL1可为由夹有包含非磁性材料(例如，钽(Ta))的间隔件层的CoFeB层形成的三层结构。穿隧能障层113、115可为氧化镁(MgO)、氧化铝(Al2O3)、或其他化合物。
人工反铁磁层106可用于将参考层116的磁性方向固定在固定方向。通过改变STT铁磁自由层FL1相对于参考层116的磁性定向，固定参考层116的磁方向允许上MTJ堆叠MTJ1在低电阻状态与高电阻状态之间被切换。人工反铁磁层106可为由[Co/Pt]N多层120、合成反铁磁(SAF)间隔件121、及[Co/Pt]N多层122形成的三层结构，如为平面式铁磁层则106可为一整体的反铁磁材料。SAF间隔件121可包含Ru、Ir或类似者并具有在从0.1nm至10nm的范围内的厚度，举例而言，0.1nm至5nm。两个[Co/Pt]N多层120、122的循环数(N)可为1至10。[Co/Pt]N多层120、122的厚度可为0.1nm至100nm。
在一些实施例中，下MTJ堆叠MTJ2被定位于自旋轨道力矩底部电极104上，其为重金属层，具有大的自旋-轨道相互作用。SOT铁磁自由层FL2与自旋轨道力矩底部电极104直接接触。通过通过自旋轨道力矩底部电极104注入的平面内电流在自旋轨道耦合作用之下引发自旋力矩，其通常包含Rashba作用或自旋霍尔作用(“SHE作用”)中的一种或更多种。
Rashba作用或SHE作用由在于载流导体(例如，自旋轨道力矩底部电极104))的横向边界处的自旋累积组成，自旋的方向在相对边界处相反。自旋积累不需要磁场。充电电流在自旋轨道力矩底部电极104中流动，使得SHE作用产生致使自旋扩散然后自旋积累的自旋排序。自旋累积为自旋轨道力矩底部电极104中的自旋电流的结果，并导致电子在具有共同自旋状态(例如，自旋向上或自旋向下)的自旋轨道力矩底部电极104的表面处累积。将自旋积累被转移至SOT铁磁自由层FL2中，这引发SOT铁磁自由层FL2的磁进动及/或磁化方向的切换。
写入电流不沿着垂直方向流经通过下MTJ堆叠及上MTJ堆叠。相反，写入电流在平面方向流经通过自旋轨道力矩底部电极104。通过自旋霍尔作用(SHE)或Rashba作用设置SOT铁磁自由层FL2中的磁化极性。更具体而言，当电流在自旋轨道力矩底部电极104中平面内注入时，自旋轨道耦合导致正交自旋电流，该正交自旋电流在SOT铁磁自由层FL2中创造自旋扭力矩并引发磁化反转。平行磁化(“P状态”)导致较低的电阻，由于电子更有可能穿隧效应通过穿隧能障层，而反平行磁化(“AP状态”)导致更高的电阻，由于电子不太可能通过穿隧能障层。将下MTJ堆叠MTJ2的P状态界定成逻辑“0”，将AP状态界定成逻辑“1”。
在一些实施例中，在第二穿隧能障层115之上形成参考层116。参考层116具有“固定”的磁性定向，由于为参考层116的磁性定向被人工反铁磁层106固定，如先前论述。在上MTJ堆叠MTJ1中，将信息储存在STT铁磁自由层FL1的磁性状态中。参考层116提供读取及写入所需要的参考帧。通过两种现象驱动上MTJ堆叠MTJ1功能：用于读取的穿隧效应磁阻(TMR)作用及用于写入的自旋转移力矩(STT)作用。TMR作用致使上MTJ堆叠MTJ1的电阻明显地取决于磁性层的相对定向：反平行状态(AP状态)下的电阻可能大于平行状态(P状态)若干倍。它使STT铁磁自由层FL1的磁性状态能被感应并因此读取储存的信息。STT作用使流动通过上MTJ堆叠MTJ1的电子能在参考层116与STT铁磁自由层FL1之间转移自旋角度动量，这致使对STT铁磁自由层FL1的磁化产生转力矩。若转力矩足够强烈，则它使STT铁磁自由层FL1的磁性状态可被改变，因此可写入信息。亦即，由于穿隧效应磁阻作用，参考层116与STT铁磁自由层FL1之间的电阻值随着STT铁磁自由层FL1中的磁化极性切换而改变。将上MTJ堆叠MTJ1的P状态界定成逻辑“0”，将AP状态界定成逻辑“1”。SOT铁磁自由层FL2及STT铁磁自由层FL1的易轴可在平面内或垂直(沿着z方向)。
参考图4A，例示参考层116、STT铁磁自由层FL1、及SOT铁磁自由层FL2的磁性定向或极性。在一些实施例中，参考层116具有固定的磁性定向或极性，例如，在如单向箭头所图示的向上方向，垂直于基材平面或SOT-STT混合MRAM单元12所在的平面。在一些实施例中，参考层116包含合适的铁磁材料诸如CoFeB、CoFe、FeB、Fe、类似物、或其等的组合。SOT-STT混合MRAM单元12的参考层116、STT铁磁自由层FL1及SOT铁磁自由层FL2的磁性定向可致使被标记为R(0,0)、R(1,0)、R(0,1)、及R(1,1)的四个电阻状态，它们对应至储存在SOT-STT混合MRAM单元12中的四元数据状态。
电阻状态R(0,0)代表上MTJ堆叠MTJ1处于平行状态(即，参考层116及STT铁磁自由层FL1的磁性定向平行)，下MTJ堆叠MTJ2亦处于平行状态(即，STT铁磁自由层FL1及SOT铁磁自由层FL2的磁性定向平行)。电阻状态R(1,0)代表上MTJ堆叠MTJ1处于平行状态(即，参考层116及STT铁磁自由层FL1的磁性定向反平行)，下MTJ堆叠MTJ2亦处于平行状态(即，STT铁磁自由层FL1及SOT铁磁自由层FL2的磁性定向平行)。电阻状态R(0,1)代表上MTJ堆叠MTJ1处于平行状态(即，参考层116及STT铁磁自由层FL1的磁性定向平行)，下MTJ堆叠MTJ2亦处于反平行状态(即，STT铁磁自由层FL1及SOT铁磁自由层FL2的磁性定向平行)。电阻状态R(1,1)代表上MTJ堆叠MTJ1抗反应处于反平行状态(即，参考层116及STT铁磁自由层FL1的磁抗反应取向反平行)，下MTJ堆叠MTJ2亦处于反平行状态(即，STT铁磁自由层FL1及SOT铁磁自由层FL2的磁性定向反平行)。
在第一穿隧能障层113具有0.8nm至1.0nm的厚度，诸如0.9nm，的一些实施例的情况中，下MTJ堆叠MTJ2的电阻在P状态下为约8.4kΩ，在AP状态下为约21.2kΩ。在第二穿隧能障层115具有0.7nm至0.9nm的厚度，诸如0.8nm的一些实施例的情况中，上MTJ堆叠MTJ1的电阻在P状态下为约4.2kΩ，在AP状态下为约10.6kΩ。以此方式，电阻状态R(0,0)约为12.6kΩ。电阻状态R(1,0)约为19kΩ。电阻状态R(0,1)约为25.4kΩ。电阻状态R(1,1)约为31.8kΩ。如图4B中所例示，如此电阻状态结果的量将确保可接受的读取空间RM(例如，约6.4kΩ)。
再次参照图2及图3，下MTJ堆叠MTJ2及上MTJ堆叠MTJ1在俯视图中具有相同的大小。换言之，下MTJ堆叠MTJ2具有与上MTJ堆叠MTJ1的俯视轮廓相同的俯视轮廓。下MTJ堆叠MTJ2及上MTJ堆叠MTJ1的形状可为圆形、椭圆形、力矩形、或正方形，并具有或不具有圆形角落。在下MTJ堆叠MTJ2及上MTJ堆叠MTJ1具有圆形俯视图的一些实施例的情况中，下MTJ堆叠MTJ2及上MTJ堆叠MTJ1的层的直径d1相同。举例而言，参考层116、第二穿隧能障层115、STT铁磁自由层FL1、第一穿隧能障层113、及SOT铁磁自由层FL2具有相同的直径d1。在一些实施例中，穿隧能障层115、113、STT铁磁自由层FL1及SOT铁磁自由层FL2的直径在1nm至1mm的范围内，诸如30nm。结果为，下MTJ堆叠MTJ2的连接点大小及上MTJ堆叠MTJ1的连接点大小在从1nm至1mm的范围内，诸如30nm。
在一些实施例中，STT铁磁自由层FL1具有的厚度与SOT铁磁自由层FL2的厚度相同。穿隧能障层113、115的电阻与其大小有关。通过控制穿隧能障层113、115的厚度彼此不同，可微调下MTJ堆叠MTJ2及上MTJ堆叠MTJ1的电阻。参照图3，第一穿隧能障层113具有的厚度t1小于第二穿隧能障层115的厚度t2。以此方式，下MTJ堆叠MTJ2的电阻面积(RA)乘积可大于上MTJ堆叠MTJ1的电阻面积(RA)乘积，使得下MTJ堆叠MTJ2的反并联状态电阻(Rap)及并联状态电阻(Rp)可分别不同于上MTJ堆叠MTJ1的反并联状态电阻(Rap)及并联状态电阻(Rp)。举例而言，下MTJ堆叠MTJ2的并联状态电阻(Rp)大于上MTJ堆叠MTJ1的并联状态电阻(Rp)，且下MTJ堆叠MTJ2的反并联状态电阻(Rap)大于上MTJ堆叠MTJ1的反并联状态电阻(Rap)，此乃归因于MTJ2具有比上MTJ并联MTJ1更厚的隧道效应阻挡。然而，在一些其他实施例中，MTJ堆叠具有不同的隧道效应阻挡厚度关系。举例而言，上MTJ堆叠MTJ1可具有比下MTJ堆叠MTJ2更厚的隧道效应阻挡厚度。在此情况下，下MTJ堆叠MTJ2的并联状态电阻(Rp)小于上MTJ堆叠MTJ1的并联状态电阻(Rp)，且下MTJ堆叠MTJ2的反并联状态电阻(Rap)小于上MTJ堆叠MTJ1的反并联状态电阻(Rap)。
可通过变化第二穿隧能障层115的厚度t1及第一穿隧能障层113的厚度t2而不改变其直径来微调垂直堆叠的下MTJ堆叠MTJ2及上MTJ堆叠MTJ1的电阻。以此方式，下MTJ堆叠MTJ2及上MTJ堆叠MTJ1可使用相同的遮罩图案化，并允许在不增加单元面积的情况下加倍记忆体密度。其产制制程在形成SOT MTJ单元时亦为适合产制。
下MTJ堆叠MTJ2及上MTJ堆叠MTJ1的电阻面积(RA)乘积随着第一穿隧能障层113的厚度t1及第二穿隧能障层115的厚度增加而增加。在一些实施例中，第一穿隧能障层113的厚度t1大于第二穿隧能障层115的厚度t2。穿隧能障层113、115的厚度t1、t2可在从0.1nm至10nm的范围内。下MTJ堆叠MTJ2及上MTJ堆叠MTJ1的电阻面积(RA)在0.1Ω-mm2至10000Ω-mm2的范围内。举例而言，在第一穿隧能障层113具有约0.9nm的厚度的一些实施例情况中，下MTJ堆叠的电阻面积(RA)乘积为约6Ω-μm2。在第二穿隧能障层115具有约0.8nm的厚度的一些实施例的情况中，上MTJ堆叠MTJ1的电阻面积(RA)乘积为约3Ω-μm2。下MTJ堆叠MTJ2及上MTJ堆叠MTJ1中的每个均具有在从1％至1000％，诸如150％的范围内的隧道效应磁阻(TMR)比值。
图5为根据一些其他实施例，SOT-STT混合MRAM单元12a的示意性截面视图。参考图5。SOT-STT混合MRAM单元12a类似于图3中的SOT-STT混合MRAM单元12，除了SOT-STT混合MRAM单元12a进一步包含间隔件层130及参考层116上的上层缓冲层132之外。间隔件层130的材料可包含钽(Ta)、钨(W)、钼(Mo)、或类似物。将间隔件层130配置成从可包含CoFeB的参考层116吸收硼，并破坏CoFeB的主体中心立方(bcc)晶格的纹理。因而，间隔件层130系指硼吸收层或扩散阻挡层。缓冲层132可包含铂(Pt)、Ta、钌(Ru)、或类似物。缓冲层132为上层的人工反铁磁(SAF)层106提供面对中心立方(fcc)晶格的结晶度。缓冲层132可包含铱锰(IrMn)、人工反铁磁(SAF)材料(例如，[Co/Pt]N多层/SAF间隔件/[Co/Pt]N多层，如为平面式铁磁层则106可为一整体的反铁磁材料)，其中SAF间隔件可包含Ru、Ir、或具有在0.1nm至10nm范围内的厚度、或类似物，两个[Co/Pt]N多层的循环数(N)可为1至10，[Co/Pt]N多层的厚度可为0.1nm至100nm。
图6例示在一些实施例中，SOT-STT混合MRAM单元的示意电路简图。图7例示被用于操作图6电路的各种电压的表格。SOT-STT混合MRAM单元包含两个存取晶体管T1、T2。位元线BL耦合至自旋轨道力矩底部电极104的第一端子(例如，图中的右侧)。源极线SL通过存取晶体管T2耦合至自旋轨道力矩底部电极104的第二端子(例如，图中左侧)，且亦通过存取晶体管T1耦合至上MTJ堆叠MTJ1的顶部端部。第一字线WL1耦合至存取晶体管T1的栅极端子。第二字线WL2耦合至存取晶体管T2的栅极端子。更详细地，存取晶体管T1具有耦合至上MTJ堆叠MTJ1的参考层116的第一源极/漏极端子，其为STT MTJ耦合至源极线SL的第二源极/漏极端子，及栅极端子耦合至第一字线WL1；存取晶体管T2具有耦合至自旋轨道力矩底部电极104的第二端的第一源极/漏极端子、耦合至源极线SL的第二源极/漏极端子及耦合至第二字线WL2的栅极端子。
在SOT铁磁自由层FL2的写入操作中，通过向第二字线WL2施加大于存取晶体管T2的阈值电压的电压VDD使存取晶体管T2导通，通过向第一字线WL1施加零电压使存取晶体管T1保持关闭，因此在源极线SL与位元线BL之间形成通过自旋轨道力矩底部电极104的导电路径。位元线电压及源极线电压因此形成致使电流流动通过自旋轨道力矩底部电极104的电位差值。在一些情况下，在SOT铁磁自由层FL2的写入操作中，小电流(小于流动通过自旋轨道力矩底部电极104的电流)可在MTJ堆叠MTJ1、MTJ2内侧流动，且第一穿隧能障层113可阻止如此电流。若位元线电压为0伏特(V)，源极线电压为VDD，则SOT铁磁自由层FL2从第二磁性定向(例如，向下方向)切换至第一磁性定向(例如，向上方向)通过自旋霍尔作用(SHE)或Rashba作用。若位元线电压为VDD，源极线电压为0，则SOT铁磁自由层FL2通过自旋霍尔作用(SHE)或Rashba作用从第一磁性定向切换至第二磁性定向。若SOT铁磁自由层FL2的各向异性垂直，则需要外部磁场来破坏对称性。在此范例中，自旋霍尔角度为正，磁场方向为从图6中自旋轨道力矩底部电极104的右侧至左侧。
在STT铁磁自由层FL1的写入操作中，通过向第一字线WL1施加大于存取晶体管T1的阈值电压的电压VDD使存取晶体管管T1导通，通过向第一字线WL2施加零电压使存取晶体管T2保持关闭，因此在源极线SL与位元线BL之间形成通过MTJ堆叠MTJ1、MTJ2及自旋轨道力矩底部电极104的导电路径。位元线电压及源极线电压因此形成致使电流流动通过MTJ堆叠及自旋轨道力矩底部电极104的电位差值。在一些实施例中，参考层116被固定成具有第一磁性定向(即，向上方向)。若位元线电压为VDD，源极线电压为0，则STT铁磁自由层FL1通过STT作用从第二磁性定向(例如，向下方向)切换至第一磁性定向(例如，向上方向)。若位元线电压为0，源极线电压为VDD，则STT铁磁自由层FL1从第一磁性定向切换至第二磁性定向。
在写入图6的混合MRAM单元时，首先进行对STT铁磁自由层FL1的STT写入操作，因为在一些实施例中，STT写入操作可分配SOT铁磁自由层FL2的状态(不为模拟的情况)，接着对SOT铁磁自由层FL2执行SOT写入操作。在参考层116被固定成具有第一磁性取向(即，向上方向)的一些实施例中，在STT写入操作及SOT写入操作二者均完成之后，若STT铁磁自由层FL1及SOT铁磁自由层FL2二者均处于第一磁性定向混合MRAM单元将具有第一电阻状态R(0,0)；若STT铁磁自由层FL1处于第一磁性定向但是SOT铁磁自由层FL2处于第二磁性定向(即，向下方向)，则混合MRAM单元将具有第二电阻状态R(0,1)；若STT铁磁自由层FL1及SOT铁磁自由层FL2二者均处于第二磁性定向，则混合MRAM单元将具有第三电阻状态R(1,0)；若STT铁磁自由层FL1处于第二磁性定向而SOT铁磁自由层FL2处于第一磁性定向，则混合MRAM单元将具有电阻R(1,1)。
在图6的混合MRAM单元的读取操作中，通过向第一字线WL1施加大于存取晶体管T1的阈值电压的电压VDD使存取晶体管T1导通，通过向第二字线WL2施加电压0使存取晶体管T2保持关闭，因此在源极线SL与位元线BL之间形成通过MTJ堆堆叠MTJ1、MTJ2、及通过自旋轨道力矩底部电极104的导电路径。非零读取电压VREAD被施加至位元线BL，零电压被施加至源极线SL，这继而形成致使读取电流流动通过MTJ堆叠及自旋轨道力矩底部电极104的电位差值，从而读出储存在混合MRAM单元中的数据。在一些实施例中，读取电压VREAD可小于VDD，以便防止读取干扰。举例而言，若读取电压VREAD等于VDD，则流动通过MTJ堆叠的读取电流可能会切换STT铁磁自由层FL1的磁性定向，因此导致读取干扰，从而致使储存在混合MRAM单元中的数据被丢失。
图8例示在一些实施例中，SOT-STT混合MRAM单元的示意电路简图。图9例示被用于操作图8电路的各种电压的表格。在图8中，STT位元线BLSTT耦合至上MTJ堆叠的顶部端部，且SOT位元线BLSOT通过耦合至自旋轨道力矩底部电极104的第一端子(例如，图中右侧)通过存取晶体管T1。源极线SL通过存取晶体管T2耦合至自旋轨道力矩底部电极104的第二端子(例如，图中的左侧)。第一字线WL1耦合至存取晶体管T1的栅极端子。第二字线WL2耦合至存取晶体管T2的栅极端子。更详细地，存取晶体管T1具有耦合至自旋轨道力矩底部电极104的第一端，第二源极/漏极端子耦合至SOT位元线BLSOT，及耦合至第一字线WL1；存取晶体管T2具有耦合至自旋轨道力矩底部电极104的第二端的第一源极/漏极端子、耦合至源极线SL的第二源极/漏极端子及耦合至第二字线WL2的栅极端子。(HERE)将STT位元线BLSTT耦合至上MTJ堆叠MTJ1的参考层116，其为STT MTJ。
在SOT铁磁自由层FL2的写入操作中，通过向第二字线WL2施加大于存取晶体管T1的阈值电压的电压VDD使存取晶体管T1导通，且亦]通过向第二字线WL2施加大于存取晶体管T2的阈值电压的电压VDD使存取晶体管T2导通，因此在源极线SL与SOT位元线BLSOT之间形成通过自旋轨道力矩底部电极104的导电路径。SOT位元线电压及源极线电压因此形成致使电流流动通过自旋轨道力矩底部电极104的电位差值。在一些情况下，在SOT铁磁自由层FL2的写入操作中，小电流(小于流动通过自旋轨道力矩底部电极104的电流)可在MTJ堆叠MTJ1、MTJ2内侧流动，且第一穿隧能障层113可阻止如此电流。若位元线电压为0伏特(V)，源极线电压为VDD，则SOT铁磁自由层FL2从第二磁性定向(例如，向下方向)切换至第一磁性定向(例如，向上方向)通过自旋霍尔作用(SHE)或Rashba作用。若位元线电压为VDD，源极线电压为0，则SOT铁磁自由层FL2通过自旋霍尔作用(SHE)或Rashba作用从第一磁性定向切换至第二磁性定向。在SOT铁磁自由层FL2的写入操作中，STT位元线保持成零电压。若SOT铁磁自由层FL2的各向异性垂直，则需要外部磁场来破坏对称性。在此范例中，自旋霍尔角度为正，磁场方向为从图8中SOT底部电极的右侧至左侧。
在STT铁磁自由层FL1的第一次写入操作中，通过向第一字线WL1施加电压0使存取晶体管T1保持关闭，通过向第二字线WL2施加大于存取晶体管T2的阈值电压的电压VDD使晶体管T2导通，因此在源极线SL与STT位元线BLSTT之间形成通过MTJ堆叠MTJ1、MTJ2、及自旋轨道力矩底部电极104的导电路径。位元线电压及源极线电压因此形成致使电流流动通过MTJ堆叠及自旋轨道力矩底部电极104的电位差值。在STT铁磁自由层FL1的第一次写入操作中，STT位元线电压为0，源极线电压为VDD，其继而通过STT作用将STT铁磁自由层FL1从第二磁性定向(例如，向下方向)切换至第一个磁方向(例如，向上方向)。在STT铁磁自由层FL1的第一次写入操作中，SOT位元线保持为零电压。
在STT铁磁自由层FL1的第二次写入操作中，通过向第二字线WL2施加电压0使存取晶体管T2保持关闭，通过向第一字线WL1施加大于存取晶体管T1的阈值电压的电压VDD使存取晶体管T1导通，因此在STT位元线BLSTT与SOT位元线BLSOT之间形成通过MTJ堆叠MTJ1、MTJ2、及自旋轨道力矩底部电极104的导电路径。STT位元线电压及SOT位元线电压因此形成致使电流流动通过MTJ堆叠及自旋轨道力矩底部电极104的电位差值。在STT铁磁自由层FL1的第二次写入操作中，STT位元线电压为VDD，且SOT位元线电压为0，继而通过STT作用将STT铁磁自由层FL1从第一磁性定向(例如，向下方向)切换至第二个磁方向(例如，向上方向)。在STT铁磁自由层FL1的第二次写入操作中，源极线保持为零电压，其继而防止源极退化作用。
在写入图8的MRAM单元时，首先进行对STT铁磁自由层FL1的STT写入操作，接着进行对SOT铁磁自由层FL2的SOT写入操作。在参考层116被固定成具有第一磁性取向(即，向上方向)的一些实施例中，在STT写入操作及SOT写入操作二者均完成之后，若STT铁磁自由层FL1及SOT铁磁自由层FL2二者均处于第一磁性定向混合MRAM单元将具有第一电阻状态R(0,0)；若STT铁磁自由层FL1处于第一磁性定向但是SOT铁磁自由层FL2处于第二磁性定向(即，向下方向)，则混合MRAM单元将具有第二电阻状态R(0,1)；若STT铁磁自由层FL1及SOT铁磁自由层FL2二者均处于第二磁性定向，则混合MRAM单元将具有第三电阻状态R(1,0)；若STT铁磁自由层FL1处于第二磁性定向而SOT铁磁自由层FL2处于第一磁性定向，则混合MRAM单元将具有电阻R(1,1)。
在图8的混合MRAM单元的读取操作中，通过向第一字线WL1施加大于存取晶体管T1的阈值电压的电压VDD使存取晶体管T1导通，通过向第二字线WL2施加零电压使存取晶体管T2保持关闭，因此在SOT位元线BLSOT与STT位元线BLSTT之间形成通过MTJ堆叠MTJ1、MTJ2、及自旋轨道力矩底部电极104的导电路径。将非零读取电压VREAD被施加至SOT位元线BLSOT，零电压被施加至STT位元线BLSTT，这继而形成致使读取电流流动通过MTJ堆叠及自旋轨道力矩底部电极104的电位差值，从而读出储存在混合MRAM单元中的数据。在一些实施例中，读取电压VREAD可小于VDD，以便防止读取干扰。在一些实施例中，在读取操作期间，源极线保持零电压。
图10例示在本揭露内容的一些实施例中，使用STT作用的写入操作。图11例示图10的STT写入操作的模拟结果。在一些实施例中，可通过电流ISTT独立地切换STT铁磁自由层FL1。举例而言，当足够的电流ISTT流动通过MTJ堆叠时，STT铁磁自由层FL1从第二磁性定向(例如，向下方向)切换至第一磁性定向(例如，向上方向)，但是磁性SOT铁磁自由层FL2的方向保持不变，如图11中第一行的磁化MZ/MS所例示。以此方式，下MTJ堆叠MTJ2原始的并联磁性状态(即，低电阻状态)切换至反并联磁性状态(即，高电阻状态)，原始的反并联磁性状态(即，高电阻状态)上MTJ堆叠MTJ1的电阻切换到并联磁性状态(即，低电阻状态)，且MTJ堆叠的总电阻增加，此乃归因于MTJ2电阻的增加大于MTJ1电阻的降低，如图11中的第二行中的电阻RMTJ所例示。因此将混合MRAM单元从电阻状态R(1,0)切换至电阻状态R(0,1)。在一些实施例中，对MTJ堆叠施加x方向磁场Hx，且x方向磁场Hx在290至310Oe的范围内。
图12例示在本揭露内容的一些实施例中，使用自旋霍尔作用(SHE)或Rashba作用的写入操作。图13例示图12的模拟结果。在一些实施例中，可通过电流ISOT独立地切换SOT铁磁自由层FL2。举例而言，当足够的电流ISOT流动通过自旋轨道力矩底部电极104时，SOT铁磁自由层FL2从第二磁性定向(例如，向下方向)切换至第一磁性定向(例如，向上方向)，但是磁性SOT铁磁自由层FL2的方向保持不变，如图13中第一行的磁化MZ/MS所例示。以此方式，下MTJ堆叠MTJ2原始的并联磁性状态(即，低电阻状态)切换至反并联磁性状态(即，高电阻状态)，反并联磁性状态(即，高电阻状态)MTJ堆叠MTJ1的伴随电阻保持不变，总电阻的增加与MTJ2电阻的增加大致上相同，如图13中第二行中的电阻RMTJ所例示。应注意到，为了清楚起见，在第5、6、8、10、及12图中已省略硬质遮罩124。
图14为列出在本揭露内容的一些实施例中，STT铁磁自由层FL1及SOT铁磁自由层的范例参数的表格。在图14中，当施加至STT铁磁自由层FL1的写入电流ISTT为50±1μA时，STT铁磁自由层FL1具有的Gilbert阻尼常数(α)为0.005±0.0001，饱和磁化(Ms)为800emu/cm3，交换刚度(Aex)为20±2(pJ/m)，交界各向异性常数(Ki)为1(mJ/m2)，自旋极化为0.65±0.1。当施加至SOT铁磁自由层FL2的写入电流ISOT为1.5±0.1mA时，SOT铁磁自由层FL2具有的Gilbert阻尼常数(α)为0.01±0.0001，饱和磁化(Ms)为800±10emu/cm3，交换刚度(Aex)为20±2(pJ/m)，交界各向异性常数(Ki)为1(mJ/m2)，自旋极化为0.65±0.1。
在一些实施例中，混合MRAM单元12的自旋霍尔角度(θSH)为0.3至0.4，诸如0.32。在一些实施例中，SOT铁磁自由层FL2的电性电阻率为140μΩ-cm至160μΩ-cm，诸如150μΩ-cm。在一些实施例中，STT铁磁自由层FL1及SOT铁磁自由层FL2具有1±0.1nm的厚度。在一些实施例中，自旋轨道力矩底部电极104具有3±0.1nm的厚度。在一些实施例中，第一穿隧能障层113具有的厚度约为1.2nm。在一些实施例中，第二穿隧能障层115具有的厚度约为1nm。在一些实施例中，参考层116具有的厚度为1.5nm±0.1nm。
可将记忆体元件10集成在CMOS生产线后端(BEOL)平台中的任意互连接层以用于嵌入式记忆体应用。记忆体元件10适用于应独立地MRAM及嵌入式MRAM二者。
图15A至15C为根据本揭露内容的各种态样，产制具有SOT-STT混合MRAM单元12的记忆体元件10的方法1000的流程图。图16至29为根据本揭露内容的各种态样10，在产制记忆体元件的方法1000的各个阶段的记忆体元件10的截面视图。参照图15A及图16的方块1002，在基材100上形成介电层101。介电层101的厚度可具有在1nm至1μm的范围内。可通过可接受的沉积技术，诸如化学气相沉积(CVD)、原子层沉积(ALD)、物理气相沉积(PVD)、类似者、及/或其等的组合，形成介电层101。备选地对介电层101进行化学机械抛光(CMP)制程，直到实现符合需求的厚度。介电层101可为，举例而言，二氧化硅层、碳化硅层、氮化硅层、碳氧化硅层、氧氮化硅层、低k值介电(例如，具有小于约3.9的介电常数)层、极低k值(ELK)介电(例如，具有小于约2.5的介电常数)层、类似物、或其等的组合。
参照图15A及图17的方块1004，在介电层101之上形成图案化遮罩PR1。举例而言，在介电层101之上形成抗蚀剂层，接着使用合适的光微影制程将抗蚀剂层图案化成图案化遮罩PR1，使得介电层101的部分被图案化遮罩PR1曝光。在一些实施例中，图案化遮罩PR1为光抗蚀剂。范例性光微影制程可包含光抗蚀剂涂层(例如，旋涂)、软烘烤、遮罩对准、曝光、曝光后烘烤、显影光抗蚀剂、漂洗、干燥(例如，硬烘烤)、其他合适的制程、或其等的组合。
参照图15A及图18的方块1006，使用图案化遮罩PR1作为蚀刻遮罩蚀刻介电层101，以在介电层101中形成通孔开口101a。接着使用诸如灰化的合适制程去除图案化遮罩PR1。
参照图15A及图19的方块1008，接着在介电层101的通孔开口101a之内形成两个底部电极通孔(BEVA)14。底部电极通孔14的范例性形成方法包含沿着开口形成扩散阻挡层102，接着在扩散阻挡层102的凹陷中填充填充金属103，并进行平坦化制程，诸如CMP制程，以去除多余的扩散阻挡层102及介电层101中通孔101a外侧的填充金属103的材料。填充金属103及扩散阻挡层102的形成可范例性地使用CVD、PVD、ALD、类似物、及/或其等的组合所进行。介电层101中的通孔101a中其余的填充金属103及扩散阻挡层102可充作底部电极通孔14。扩散阻挡层102及填充金属103的材料细节已参照图1进行论述，因此在本文中不再赘述。在一些实施例中，扩散阻挡层102具有的厚度为10nm至1μm的范围内，填充金属103的厚度为10nm至1μm的范围内。在一些实施例中，一个底部电极通孔14充作SOT底部电极的第一端子，电性地耦合至位元线，另一个BEVA作为SOT底部电极的第二端子，通过存取晶体管电性地耦合至源极线，从而实行如图6中所例示的电路。在一些实施例中，一个底部电极通孔14充作通过第一存取晶体管电性地耦合至SOT位元线的SOT底部电极的第一端子，且另一个BEVA充作通过第二存取晶体管电性地耦合至源极线的SOT底部电极的第二端子，从而实行如图8中所例示的电路。
参照图15A及图20A的方块1010A，在底部电极通孔14及介电层101上形成自旋轨道力矩(SOT)底部电极104。在一些实施例中，自旋轨道力矩底部电极104可包含Ta、W、Pt、或类似物、及通过合适的成膜方法，包含物理气相沉积(PVD)，包含溅镀、分子束磊晶术(MBE)、脉冲激光沉积(PLD)、原子层沉积(ALD)、电子光束(e-beam)磊晶术、化学气相沉积(CVD)、或衍生CVD制程，进一步包含低压力CVD(LPCVD)、超高真空CVD(UHVCVD)、减少压力的CVD(RPCVD)、电镀覆、或其等的任何组合，形成SOT底部电极。
参照图15A及图20B的方块1010B，在自旋轨道力矩底部电极104上形成SOT铁磁自由层FL2。可通过合适的膜形成方法，包含MBE、PLD、ALD的PVD、电子光束(e-beam)磊晶术、CVD、或进一步包含低压力CVD(LPCVD)、超高压力的衍生CVD制程、真空CVD(UHVCVD)、减少压力的CVD(RPCVD)、电镀覆、或其等的任何组合，形成SOT铁磁自由层FL2。举例而言，在一些实施例中，SOT铁磁自由层FL2可为由铁(Fe)、钴(Co)、Fe/Co基的合金、钴-铁-硼(CoFeB)、CoFe、FeB、或类似物形成的单一层。在一些其他实施例中，SOT铁磁自由层FL2可为由夹在两个铁磁层之间的间隔件层形成的三层结构。举例而言，SOT铁磁自由层FL2可为由夹在包含非磁性材料(例如，钽(Ta))的间隔件层的CoFeB层形成的三层结构。参照图1至3在先前论述SOT铁磁自由层FL2的材料及厚度。
参照图15B及图20C的方块1010C，在SOT铁磁自由层FL2上形成第一穿隧能障层113。可通过合适的膜形成方法，包含MBE、PLD、ALD的PVD、电子光束(e-beam)磊晶术、CVD、或进一步包含低压力CVD(LPCVD)、超高压力的衍生CVD制程、真空CVD(UHVCVD)、减少压力的CVD(RPCVD)、电镀覆、或其等的任何组合，形成第一穿隧能障层113。第一穿隧能障层113可为氧化镁(MgO)并具有不同于随后所形成的第二穿隧能障层115的厚度t2(参照图20E)。
参照图15B及图20D的方块1010D，在第一穿隧能障层113上形成STT铁磁自由层FL1。可通过合适的膜形成方法，包含MBE、PLD、ALD的PVD、电子光束(e-beam)磊晶术、CVD、或进一步包含低压力CVD(LPCVD)、超高压力的衍生CVD制程、真空CVD(UHVCVD)、减少压力的CVD(RPCVD)、电镀覆、或其等的任何组合，形成STT铁磁自由层FL1。举例而言，在一些实施例中，STT铁磁自由层FL1可为由铁(Fe)、钴(Co)、Fe/Co基的合金、钴-铁-硼(CoFeB)、CoFe、FeB、或类似物形成的单一层。在一些其他实施例中，STT铁磁自由层FL1可为由夹在两个铁磁层之间的间隔件层形成的三层结构。举例而言，STT铁磁自由层FL1可为由夹在包含非磁性材料(例如，钽(Ta))的间隔件层的CoFeB层形成的三层结构。
参照图15B及图20E的方块1010E，在STT铁磁自由层FL1上形成第二穿隧能障层115。可通过合适的膜形成方法，包含MBE、PLD、ALD的PVD、电子光束(e-beam)磊晶术、CVD、或进一步包含低压力CVD(LPCVD)、超高压力的衍生CVD制程、真空CVD(UHVCVD)、减少压力的CVD(RPCVD)、电镀覆、或其等的任何组合，形成第二穿隧能障层115。在一些实施例中，第二穿隧能障层115可包含与第一穿隧能障层113的材料相同的材料，举例而言，氧化镁(MgO)。第二穿隧能障层115具有的厚度t1不同于第一穿隧能障层113的厚度t2。举例而言，厚度t1小于厚度t2。如上述，通过控制第一穿隧能障层113的厚度t2及第二穿隧能障层115的厚度t1彼此的不同，可微调不同MTJ堆叠的电阻。参照图4A至4B在先前论述与对应至电阻的厚度t1及厚度t2的值的细节。
参照图15B的方块1010F及图20F，在第二穿隧能障层115上形成参考层116。可通过合适的膜形成方法，包含MBE、PLD、ALD的PVD、电子光束(e-beam)磊晶术、CVD、或进一步包含低压力CVD(LPCVD)、超高压力的衍生CVD制程、真空CVD(UHVCVD)、减少压力的CVD(RPCVD)、电镀覆、或其等的任何组合，形成参考层116。在一些实施例中，参考层116包含合适的铁磁材料诸如CoFeB、CoFe、FeB、Fe、类似物、或其等的组合，并具有在从0.1nm至100nm范围内的厚度。SOT铁磁自由层FL2、第一穿隧能障层113、STT铁磁自由层FL1、第二穿隧能障层115、及参考层116组合称作记忆体堆叠105。
参照图15B及图20G的方块1010G，在参考层116上形成。人工反铁磁(SAF)层106、硬质遮罩124、及图案化遮罩PR2、可通过合适的膜形成方法，包含MBE、PLD、ALD的PVD、电子光束(e-beam)磊晶术、CVD、或进一步包含低压力CVD(LPCVD)、超高压力的衍生CVD制程、真空CVD(UHVCVD)、减少压力的CVD(RPCVD)、电镀覆、或其等的任何组合，形成参考层106。人工反铁磁层106可为由[Co/Pt]N多层120、合成反铁磁(SAF)间隔件121、及[Co/Pt]N多层122形成的三层结构，如为平面式铁磁层则106可为一整体的反铁磁材料。在一些实施例中，[Co/Pt]N多层120及[Co/Pt]N多层120各自具有0.1nm至50nm范围内的厚度。两个[Co/Pt]N多层120、122的循环数(N)可为1至10。在一些实施例中，SAF间隔件121具有0.1nm至10nm范围内的厚度，举例而言，0.1nm至5nm。SAF间隔件121可包含Ru、Ir、或类似物。图案化遮罩PR2为，举例而言，在硬质遮罩124之上形成的抗蚀剂层，接着使用合适的光微影制程将其图案化成图案化遮罩PR2，使得硬质遮罩124的部分被图案化遮罩PR2曝光。在一些实施例中，图案化遮罩PR2为光抗蚀剂。范例性光微影制程可包含光抗蚀剂涂层(例如，旋涂)、软烘烤、遮罩对准、曝光、曝光后烘烤、显影光抗蚀剂、漂洗、干燥(例如，硬烘烤)、其他合适的制程、或其等的组合。
记忆体堆叠105可具有从0.1nm到100nm范围内的厚度。人工反铁磁层106可具有在1nm至1μm的范围内的厚度。SOT底部电极可具有0.1nm至100nm范围内的厚度。参照图1至3在先前论述记忆体堆叠105及人工反铁磁层106的其他细节在。
参照图15B及图21的方块1012，使用图案化遮罩PR2作为蚀刻遮罩来蚀刻硬质遮罩124。接着使用诸如灰化的合适制程去除图案化遮罩PR2、及/或蚀刻。在一些实施例中，硬质遮罩124使用金属材料以进一步保护MTJ支柱(例如，记忆体堆叠105)免受蚀刻。在此种情况下，硬质遮罩124亦充作MTJ支柱(例如，记忆体堆叠105)的顶部电极。不需要去除(制程)。硬质遮罩可具有从1nm至1μm范围内的厚度。材料包含合适的金属材料诸如氮化钛(TiN)、Ru、Ta、类似物，或其等的组合。
参照图15C及图22的方块1014，使用硬质遮罩124作为蚀刻遮罩来蚀刻人工反铁磁层106及下层记忆体堆叠105。
参照图15C及图23的方块1016，封装层107封装自旋轨道力矩底部电极104、记忆体堆叠105、人工反铁磁层106、及硬质遮罩124，且在封装层107上沉积第一层间介电(ILD)层108。在一些实施例中，封装层107包含SiN、类似物、或其等的组合。可使用CVD、ALD或PVD类似者、及/或其等的组合来形成封装层107。在封装层107之上形成第一层间介电层108。在一些实施例中，第一层间介电层108可具有与介电层101相同的材料。在一些其他实施例中，第一层间介电层108可具有与介电层101不同的材料。在一些实施例中，第一层间介电层108包含氧化硅、氟化硅玻璃(FSG)、碳掺杂氧化硅、原硅酸四乙酯(TEOS)形成的氧化物、磷硅酸玻璃(PSG)、硼磷硅酸玻璃(BPSG)、Black
Figure BDA0003753025240000231
(加州圣塔克拉拉的应用材料公司)、非晶氟化碳、低k值介电材料、类似物、或其等的组合。进行平坦化制程，诸如CMP制程，以去除第一层间介电层108及封装层107的多余材料以暴露人工反铁磁层106。
参照图15C及图24的方块1018，在硬质遮罩124及第一层间介电层108上形成图案化遮罩PR3。举例而言，在SAF层及第一层间介电层108之上形成抗蚀剂层，接着使用合适的光微影制程将抗蚀剂层图案化成图案化遮罩PR3，使得第一层间介电层108的部分被图案化遮罩PR3曝光。在一些实施例中，图案化遮罩PR3为光抗蚀剂。范例性光微影制程可包含光抗蚀剂涂层(例如，旋涂)、软烘烤、遮罩对准、曝光、曝光后烘烤、显影光抗蚀剂、漂洗、干燥(例如，硬烘烤)、其他合适的制程、或其等的组合。
参照图15C及图25的方块1020，蚀刻第一层间介电层108、封装层107、及自旋轨道力矩底部电极104。介电层101被暴露。接着使用诸如灰化的合适制程去除图案化遮罩PR3、及/或蚀刻。
参照图15C及图26的方块1022，在第一层间介电层108上沉积第二层间介电层109。第二层间介电层109与介电层101接触。进行平坦化制程，诸如CMP制程，以去除第二层间介电层109的多余材料。第二层间介电层109具有在1nm至1μm范围内的厚度。在一些实施例中，第二层间介电层109包含氧化硅、氟化硅玻璃(FSG)、碳掺杂氧化硅、原硅酸四乙酯(TEOS)形成的氧化物、磷硅酸玻璃(PSG)、硼磷硅酸玻璃(BPSG)、Black
Figure BDA0003753025240000232
(加州圣塔克拉拉的应用材料公司)、非晶氟化碳、低k值介电材料、类似物、或其等的组合。
参照图15C及图27的方块1024，在第二层间介电层109之上形成图案化遮罩PR4。举例而言，在第二层间介电层109之上形成抗蚀剂层，接着使用合适的光微影制程将抗蚀剂层图案化成图案化遮罩PR4，使得第二层间介电层109的部分被图案化遮罩PR4曝光。在一些实施例中，图案化遮罩PR4为光抗蚀剂。范例性光微影制程可包含光抗蚀剂涂层(例如，旋涂)、软烘烤、遮罩对准、曝光、曝光后烘烤、显影光抗蚀剂、漂洗、干燥(例如，硬烘烤)、其他合适的制程、或其等的组合。
参照图15C及图28的方块1026，图案化第二层间介电层109以在其中形成通孔109a。此后接着使用诸如灰化的合适制程去除图案化遮罩PR4、及/或蚀刻。通过通孔109a暴露硬质遮罩104、封装层107、及第一层间介电层108的顶部。
参照图15C及图29的方块1028，在通孔109a中及硬质遮罩124之上形成导电通孔24。导电通孔24的范例性形成方法包含沿着通孔109a形成扩散阻挡层110，接着在扩散阻挡层110的凹陷中填充填充金属111，并进行平坦化制程，诸如CMP制程，以去除多余的扩散阻挡层110及第二层间介电层109中通孔109a外侧的填充金属111的材料。其余的填充金属111及第二层间介电层109中的通孔109a中的扩散阻挡层110的组合可充作导电通孔24。导电通孔24电性地连接至下层硬质遮罩124。在一些实施例中，填充金属111为铜(Cu)或类似物。填充金属111及扩散阻挡层110的形成可范例性地使用CVD、PVD、ALD、类似物、及/或其等的组合所进行。在一些实施例中，扩散阻挡层110为由Ta层及Ta层之上的TaN层形成的多层，其可充当合适的阻挡层以防止金属扩散。CMP制程可选择性地停止在第二层间介电层109。在一些实施例中，填充金属111具有在10nm至1μm的范围内的厚度。在一些实施例中，扩散阻挡层110具有在10nm至1μm的范围内的厚度。
基于以上论述，可看出本揭露内容提供优点。然而，应当了解，其他实施例可提供额外的优点，且在本文中不必然揭露所有优点，且对于所有实施例均不需要特定的优点。一个优点为可实现使用STT作用及自旋霍尔作用(SHE)或Rashba作用二者所写入的混合MRAM单元。另一个优点为SOT-STT混合MRAM单元可通过使用SOT隧道效应阻挡与STT隧道效应阻挡之间的厚度差异来具有四元数据状态。另一个优点为可使用相同的光遮罩在单一光微影及蚀刻制程中图案化SOT MTJ堆叠及STT MTJ堆叠，从而简化SOT-STT混合MRAM单元的产制。
在一些实施例中，记忆体元件包含自旋轨道转移(SOT)底部电极、SOT铁磁自由层、第一穿隧能障层、自旋转移力矩(STT)铁磁自由层、自旋转移力矩(STT)铁磁自由层、第二穿隧能障层、及参考层。SOT铁磁自由层位于SOT底部电极之上。SOT铁磁自由层具有可通过SOT底部电极使用自旋霍尔作用(SHE)或Rashba作用切换的磁性定向。第一穿隧能障层位于SOT铁磁自由层之上。自旋转移力矩(STT)铁磁自由层位于第一穿隧能障层之上。STT铁磁自由层具有可使用STT作用切换的磁性定向。第二穿隧能障层位于STT铁磁自由层之上。第二穿隧能障层具有的厚度不同于第一穿隧能障层的厚度。参考层在第二穿隧能障层之上并具有固定的磁性定向。在一些实施例中，记忆体元件进一步包含在参考层之上的合成反铁磁(SAF)层。在一些实施例中，第一穿隧能障层的厚度大于第二穿隧能障层的厚度。在一些实施例中，SOT铁磁自由层具有与STT铁磁自由层相同的横向尺寸，且横向尺寸为在与SOT底部电极的主表面平行的方向上量测的。在一些实施例中，SOT铁磁自由层具有与STT铁磁自由层的侧壁对齐的侧壁。在一些实施例中，第一穿隧能障层具有与第二穿隧能障层相同的横向尺寸，且横向尺寸为在与SOT底部电极的主表面平行的方向上量测的。在一些实施例中，第一穿隧能障层具有与第二穿隧能障层的侧壁对齐的侧壁。在一些实施例中，SOT铁磁自由层、第一穿隧能障层及、STT铁磁自由层共同地形成第一磁性隧道效应连接点。在一些实施例中，STT铁磁自由层、第二穿隧能障层、及参考层共同地形成第二磁性隧性道效应连接点。在一些实施例中，第一磁性隧道效应连接点具有第一高电阻状态及第一低电阻状态，第二磁性隧道效应连接点具有第二高电阻状态及第二低电阻状态，且其中第一磁性隧道效应连接点的第一高电阻状态具有与第二磁性隧道效应连接点的第二高电阻状态不同的电阻值。在一些实施例中，第一磁性隧道效应连接点的第一低电阻状态具有与第二磁性隧道效应连接点的第二低电阻状态不同的电阻值。
在一些实施例中，记忆体元件包含底部电极、自旋轨道转移(SOT)磁性隧道效应连接点(MTJ)、及自旋转移力矩(STT)MTJ。SOT MTJ包含位于底部电极之上的第一自由层、位于第一自由层之上的第一穿隧能障层、及位于第一穿隧能障层之上的第二自由层。第一及第二自由层的每个均具有可切换的磁性定向。STT MTJ位于SOT MTJ之上。STT MTJ包含第二自由层、第二自由层之上的第二穿隧能障层、及参考层。参考层具有固定磁性定向。在一些实施例中，记忆体元件进一步包含底部电极下方的两个底部电极通孔在一些实施例中，记忆体元件进一步包含第一存取晶体管，具有电性地耦合至STT MTJ的参考层的第一源极/漏极端子，第二存取晶体管，具有电性地耦合至底部电极的第一端子的第一源极/漏极端子；位元线，电性地耦合至底部电极的第二端子，及源极线，电性地耦合至第一存取晶体管的第二源极/漏极端子及第二存取晶体管的第二源极/漏极端子。在一些实施例中，记忆体元件进一步包含第一存取晶体管，具有电性地耦合至底部电极的第一端子的第一源极/漏极端子，第二存取晶体管，具有电性地耦合至底部电极的第一端子的第二源极/漏极端子，第一位元线，电性地耦合至第一存取晶体管的第二源极/漏极区，源极线，电性地耦合至第二存取晶体管的第二源极/漏极区，及第二位元线，耦合至STT MTJ的参考层。在一些实施例中，第一穿隧能障层具有的厚度不同于第二穿隧能障层的厚度。在一些实施例中，第一穿隧能障层具有的厚度大于第二穿隧能障层的厚度。在一些实施例中，第一穿隧能障层具有的厚度小于第二穿隧能障层的厚度。
在一些实施例中，方法包含在介电层中形成底部电极通孔(BEVA)；在底部电极层上沉积第一铁磁自由层；在第一铁磁自由层上沉积第一穿隧能障层；在第一穿隧能障层上沉积第二铁磁自由层；在第二铁磁自由层上沉积第二穿隧能障层；在第二穿隧能障层上沉积参考层；在参考层上沉积间隔件层；在间隔件层上沉积缓冲层；在缓冲层上沉积固定层；在固定层之上形成喔第一图案化遮罩；及进行第一蚀刻制程以图案化固定层、缓冲层、间隔件层、参考层、第二穿隧能障层、第二铁磁自由层、第一穿隧能障层、及第一铁磁自由层，以通过使用第一个图案化遮罩作为蚀刻遮罩形成图案。在一些实施例中，方法进一步包含在第一蚀刻制程之后去除第一图案化遮，在封装层上沉积层间介电(ILD)层，在参考层之上形成第二图案化遮罩，及进行第二蚀刻制程以将底部电极层图案化成通过使用第二图案化遮罩作为蚀刻遮罩形成的底部电极。底部电极覆盖两个BEVA。
上述概述数种实施例的特征，以便熟悉此项技艺者可更了解本揭露内容的态样。熟悉此项技艺者应当理解，熟悉此项技艺者可轻易地使用本揭露内容作为设计或修改其他制程及结构的基础，以实现本文中所介绍的实施例的相同目的及/或达成相同优点。熟悉此项技艺者亦应当认知，此均等构造不脱离本揭露内容的精神及范围，且在不脱离本揭露内容的精神及范围的情况下，熟悉此项技艺者可在本文中进行各种改变、替换、及变更。

Claims (10)

1.一种记忆体元件，其特征在于，包括：
一自旋轨道转移(SOT)底部电极；
该自旋轨道转移底部电极之上的一自旋轨道转移(SOT)铁磁自由层，该自旋轨道转移(SOT)铁磁自由层具有可通过该自旋轨道转移(SOT)底部电极使用一自旋霍尔效应(SHE)或Rashba作用切换的一磁性定向；
该自旋轨道转移(SOT)铁磁自由层之上的一第一穿隧能障层；
在该第一穿隧能障层之上的一自旋转移力矩(STT)铁磁自由层，该自旋转移力矩(STT)铁磁自由层具有可使用一自旋转移力矩(STT)作用切换的一磁性定向；
在该自旋转移力矩(STT)铁磁自由层之上的一第二穿隧能障层，该第二穿隧能障层具有的一厚度不同于该第一穿隧能障层的一厚度；及
一参考层，在该第二穿隧能障层之上并具有一固定的磁性定向。
2.根据权利要求1所述的记忆体元件，其特征在于，进一步包括在该参考层之上的一合成反铁磁(SAF)层。
3.根据权利要求1所述的记忆体元件，其特征在于，该第一穿隧能障层的该厚度大于该第二穿隧能障层的该厚度。
4.根据权利要求1所述的记忆体元件，其特征在于，该自旋轨道转移(SOT)铁磁自由层具有与该自旋转移力矩(STT)铁磁自由层相同的一横向尺寸，且该横向尺寸为在与该自旋轨道转移(SOT)底部电极的一主表面平行的一方向上量测的。
5.根据权利要求1所述的记忆体元件，其特征在于，该自旋轨道转移(SOT)铁磁自由层具有与该自旋转移力矩(STT)铁磁自由层的一侧壁对齐的一侧壁。
6.一种记忆体元件，其特征在于，包括：
一底部电极；
一自旋轨道转移(SOT)磁性隧道效应连接点(MTJ)，包括位于该底部电极之上的一第一自由层、位于该第一自由层之上的一第一穿隧能障层、及位于该第一穿隧能障层之上的一第二自由层，第一自由层及第二自由层的每个均具有可切换的一磁性定向；及
该自旋轨道转移(SOT)磁性隧道效应连接点(MTJ)之上的一自旋转移力矩(STT)磁性隧道效应连接点(MTJ)，该自旋转移力矩(STT)磁性隧道效应连接点(MTJ)包括一第二自由层、该第二自由层之上的一第二穿隧能障层、及一参考层，该参考层具有一固定的磁性定向。
7.根据权利要求6所述的记忆体元件，其特征在于，进一步包括:
该底部电极下方的两个底部电极通孔。
8.根据权利要求6所述的记忆体元件，其特征在于，进一步包括:
一第一存取晶体管，具有电性地耦合至该自旋转移力矩(STT)磁性隧道效应连接点(MTJ)的该参考层的一第一源极/漏极端子；
一第二存取晶体管，具有电性地耦合至该底部电极的一第一端子的一第一源极/漏极端子；
一位元线，电性地耦合至该底部电极的一第二端子；及
一源极线，电性地耦合至该第一存取晶体管的一第二源极/漏极端子及该第二存取晶体管的一第二源极/漏极端子。
9.一种记忆体元件，其特征在于，包括：
一自旋轨道转移(SOT)底部电极；
该SOT底部电极之上的一SOT铁磁自由层，该SOT铁磁自由层具有可通过该SOT底部电极使用一自旋霍尔效应(SHE)或Rashba作用切换的一磁性定向；
该SOT铁磁自由层之上的一第一穿隧能障层；
在该第一穿隧能障层之上的一自旋转移力矩(STT)铁磁自由层，该STT铁磁自由层具有可使用一STT作用切换的一磁性定向；
在该STT铁磁自由层之上的一第二穿隧能障层，该第二穿隧能障层具有的一厚度不同于该第一穿隧能障层的一厚度，该第一穿隧能障层具有与该第二穿隧能障层相同的一横向尺寸，且该横向尺寸为在与该SOT底部电极的一主表面平行的一方向上量测的；及
一参考层，在该第二穿隧能障层之上并具有一固定的磁性定向。
10.根据权利要求9所述的记忆体元件，其特征在于，该第一穿隧能障层具有与该第二穿隧能障层的一侧壁对齐的一侧壁。
CN202221860694.2U 2021-07-23 2022-07-19 记忆体元件 Active CN217719653U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163225189P 2021-07-23 2021-07-23
US63/225,189 2021-07-23
US17/736,652 2022-05-04
US17/736,652 US20230027792A1 (en) 2021-07-23 2022-05-04 Memory device and formation method thereof

Publications (1)

Publication Number Publication Date
CN217719653U true CN217719653U (zh) 2022-11-01

Family

ID=83779931

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202221860694.2U Active CN217719653U (zh) 2021-07-23 2022-07-19 记忆体元件

Country Status (3)

Country Link
US (1) US20230027792A1 (zh)
CN (1) CN217719653U (zh)
TW (1) TWI830298B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12016251B2 (en) * 2021-08-25 2024-06-18 International Business Machines Corporation Spin-orbit torque and spin-transfer torque magnetoresistive random-access memory stack

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108269915B (zh) * 2017-01-02 2023-09-22 Imec 非营利协会 一种形成磁阻器件的方法以及磁阻器件
EP3460811B1 (en) * 2017-09-20 2020-06-17 IMEC vzw Magnetic layer structure for magnetic tunnel junction device
US10516096B2 (en) * 2018-03-28 2019-12-24 Globalfoundries Singapore Pte. Ltd. Magnetic random access memory structures, integrated circuits, and methods for fabricating the same
US11171283B2 (en) * 2019-11-01 2021-11-09 International Business Machines Corporation Modified double magnetic tunnel junction structure suitable for BEOL integration

Also Published As

Publication number Publication date
US20230027792A1 (en) 2023-01-26
TWI830298B (zh) 2024-01-21
TW202312160A (zh) 2023-03-16

Similar Documents

Publication Publication Date Title
US10971682B2 (en) Method for fabricating memory device
US9318698B2 (en) Spin transfer torque cell for magnetic random access memory
JP3906139B2 (ja) 磁気ランダムアクセスメモリ
TWI774108B (zh) 半導體磁阻隨機存取記憶體元件及其製作方法
CN107045881A (zh) 底部钉扎sot‑mram位结构和制造方法
US20120236633A1 (en) Magnetic recording element and nonvolatile memory device
JP2008227499A (ja) 磁気トンネル接合素子およびその形成方法、磁気ランダムアクセスメモリ
TWI779555B (zh) 磁記憶體裝置及其製造方法
CN108780780B (zh) 非易失性存储器装置和制造非易失性存储器装置的方法
US20230371402A1 (en) Strained ferromagnetic hall metal sot layer
US11081153B2 (en) Magnetic memory device with balancing synthetic anti-ferromagnetic layer
CN111129288B (zh) 自旋轨道转矩磁性装置及其制造方法
US20220328559A1 (en) SOT MRAM Having Dielectric Interfacial Layer and Method Forming Same
CN109713121B (zh) 一种制作磁性随机存储器单元阵列及其周围电路的方法
CN217719653U (zh) 记忆体元件
CN114665008A (zh) 存储器装置
CN114664879A (zh) 存储器件、形成存储器件的方法以及存储阵列
US20230065850A1 (en) Integrated circuit device and method for fabricating the same
US20230403948A1 (en) Magneto-resistive random-access memory (mram) devices and methods of forming the same
US20230397501A1 (en) Memory device and formation method thereof
US11456411B2 (en) Method for fabricating magnetic tunneling junction element with a composite capping layer
US11177430B2 (en) Memory device and manufacturing method thereof
CN112750855A (zh) 磁性存储器件、磁性存储器及其形成方法
CN116249429A (zh) 存储器、存储器器件和制造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant