TWI828875B - 延遲單元 - Google Patents

延遲單元 Download PDF

Info

Publication number
TWI828875B
TWI828875B TW109107960A TW109107960A TWI828875B TW I828875 B TWI828875 B TW I828875B TW 109107960 A TW109107960 A TW 109107960A TW 109107960 A TW109107960 A TW 109107960A TW I828875 B TWI828875 B TW I828875B
Authority
TW
Taiwan
Prior art keywords
terminal
control voltage
receiving
transistor
coupled
Prior art date
Application number
TW109107960A
Other languages
English (en)
Other versions
TW202135468A (zh
Inventor
吳昆源
王偉任
陳建孚
許振賢
陳元輝
蔡承洋
陳瑞瑤
顧政宗
黃智宏
陳毓霖
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW109107960A priority Critical patent/TWI828875B/zh
Priority to US16/847,682 priority patent/US11368146B2/en
Publication of TW202135468A publication Critical patent/TW202135468A/zh
Application granted granted Critical
Publication of TWI828875B publication Critical patent/TWI828875B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)

Abstract

一種延遲單元包含第一疊接電晶體、第二疊接電晶體及反向器。第一疊接電晶體用以接收第一控制電壓以產生第一偏壓電流。第二疊接電晶體用以接收第二控制電壓以產生第二偏壓電流。反向器耦接於第一疊接電晶體及第二疊接電晶體，用以依據第一偏壓電流或第二偏壓電流以響應輸入訊號而產生輸出訊號。

Description

延遲單元
本發明關於電子電路，特別是一種延遲單元。
延遲單元為一種用於延遲訊號的電路，廣泛應用於各種電子電路。相關技術中使用複數個串接反相器來實現延遲單元，需要大量電路面積及大量選擇線路，且延遲單元的延遲時間受限於反相器的單位延遲時間。
本發明實施例提供一種延遲單元，包含疊接電晶體及反向器。疊接電晶體用以接收第一控制電壓以產生偏壓電流，包含源極端，汲極端，及閘極端，用以接收第一控制電壓。反向器耦接於疊接電晶體，用以依據偏壓電流以響應輸入訊號而產生輸出訊號，包含第一P型電晶體及第一N型電晶體。第一P型電晶體包含源極端，汲極端，用以產生輸出訊號，及閘極端，用以接收輸入訊號。第一N型電晶體，包含汲極端，耦接於第一P型電晶體的汲極端，用以產生輸出訊號，源極端，及閘極端，耦接於第一P型電晶體的閘極端，用以接收輸入訊號。
本發明實施例提供另一種延遲單元，包含第一疊接電晶體、第二疊接電晶體及反向器。第一疊接電晶體用以接收第一控制電壓以產生第一偏壓電流，包含閘極端，用以接收第一控制電壓，源極端，耦接於供電端，及汲極端， 用以產生第一偏壓電流。第二疊接電晶體用以接收第二控制電壓以產生第二偏壓電流，包含閘極端，用以接收第二控制電壓，汲極端，用以產生第二偏壓電流，及源極端，耦接於接地端。反向器耦接於第一疊接電晶體及第二疊接電晶體，用以依據第一偏壓電流或第二偏壓電流以響應輸入訊號而產生輸出訊號，包含第一P型電晶體及第一N型電晶體。第一P型電晶體包含源極端，耦接於第一疊接電晶體之汲極端，汲極端，用以產生輸出訊號，及閘極端，用以接收輸入訊號。第一N型電晶體包含汲極端，耦接於第一P型電晶體的汲極端，用以產生輸出訊號，源極端，耦接於第二疊接電晶體之汲極端，及閘極端，耦接於第一P型電晶體的閘極端，用以接收輸入訊號。
1,2,3:延遲單元
10,20:疊接電晶體
12,30:反向器
120:第一P型電晶體
122:第一N型電晶體
10g,20g,120g,122g:閘極端
10s,20s,120s,122s:源極端
10d,20d,120d,122d:汲極端
5:脈衝產生電路
50:及閘
7:時間測量電路
70:正反器
D:資料端
CK:時脈端
RB:重設端RB
Q,Q*:輸出端
dt:脈衝寬度
Ib,Ibp,Ibn:偏壓電流
Srb:重設訊號
Sp:脈衝訊號
Sq,Sqn:正反器輸出訊號
t1至t57:時間
Thold:保持時間
Tsetup:建立時間
Vl:低準位
Vh:高準位
Vdd:供電電壓
Vss:接地電壓
Vgp,Vbp,Vgn,Vbn:控制電壓
Vin:輸入訊號
Vout,Vout1至Vout7:延遲訊號
Z,Z1至Z7:輸出訊號
第1圖係為本發明實施例之一種延遲單元的示意圖。
第2圖係為本發明實施例之另一種延遲單元的示意圖。
第3圖係為本發明實施例之另一種延遲單元的示意圖。
第4圖顯示第3圖之延遲單元的波形圖。
第5圖係為本發明實施例之一種脈衝產生電路的示意圖。
第6圖係為第5圖之一種脈衝產生電路的時序圖。
第7圖係為本發明實施例之一種時間測量電路的示意圖。
第8圖係為第7圖之時間測量電路的時序圖。
第1圖係為本發明實施例之一種延遲單元1的示意圖。延遲單元1可延遲輸入訊號Vin一段延遲時間以產生輸出訊號Z，及以類比方式調整延遲時間的 長度。延遲單元1可包含互相耦接之疊接電晶體10及第一反向器12。疊接電晶體10可接收第一控制電壓Vgp及第二控制電壓Vbp以產生偏壓電流Ib。第一反向器12可依據偏壓電流Ib以響應輸入訊號Vin而產生輸出訊號Z。延遲時間的長度可由偏壓電流Ib的大小控制。輸出訊號Z之相位及輸入訊號Vin之相位可實質上相反。
疊接電晶體10可為P型電晶體，包含閘極端10g，用以接收第一控制電壓Vgp，源極端10s，耦接於供電端，及汲極端10d，耦接於第一反向器12。供電端可提供供電電壓Vdd，例如1.8V。疊接電晶體10可具有臨界電壓Vtp，例如0.65V。第一控制電壓Vgp的範圍可實質上介於0V及供電電壓Vdd及臨界電壓Vtp之間之差值(Vdd-Vtp)之間，由公式1表示：(Vdd-Vtp)>Vgp>0 公式1
第一控制電壓Vgp越小，疊接電晶體10所產生的偏壓電流Ib越大。疊接電晶體10可更包含基體偏壓端，用以接收第二控制電壓Vbp。第二控制電壓Vbp的範圍實質上介於供電電壓Vdd及供電電壓Vdd的2倍之間，由公式2表示：Vdd<Vbp<2Vdd 公式2
第二控制電壓Vbp越大，疊接電晶體10所產生的偏壓電流Ib越大。疊接電晶體10可視為壓控可變電阻，當疊接電晶體10之閘極端至基體偏壓端之間的壓差越小，則疊接電晶體10的電阻越小，偏壓電流Ib越大。
第一反向器12可包含第一P型電晶體120及第一N型電晶體122。第一P型電晶體120包含閘極端120g，用以接收輸入訊號Vin，源極端120s，耦接於疊接電晶體10之汲極端10d，用以接收偏壓電流Ib，及汲極端120d，用以產生輸出訊號Z。第一N型電晶體122包含閘極端122g，用以接收輸入訊號Vin，汲極端122d，耦接於第一P型電晶體120的汲極端，用以產生輸出訊號Z，及源極端122s， 耦接於接地端。接地端可提供接地電壓Vss，例如0V。當輸入訊號Vin被由高準位拉到低準位時，若偏壓電流Ib較小，則第一P型電晶體120會延遲輸入訊號Vin一段較長延遲時間才將輸出訊號Z由低準位拉到高準位；而若偏壓電流Ib較大，則第一P型電晶體120會延遲輸入訊號Vin一段較短延遲時間即將輸出訊號Z由低準位拉到高準位。高準位可為供電電壓Vdd，及低準位可為接地電壓Vss。以此方式，延遲單元1可經由控制第一控制電壓Vgp及第二控制電壓Vbp來控制輸入訊號Vin之下降緣的延遲時間來產生輸出訊號Z。
在一些實施例中，延遲單元1可更包含第二反向器，耦接於第一反向器12，用以接收輸出訊號Z以產生延遲訊號。延遲訊號之相位及輸入訊號Vin之相位可實質上相同。第二反向器可改善輸出訊號Z的波形，例如增加輸出訊號Z的旋轉率(slew rate)。在一些實施例中，延遲單元1可透過只調整第一控制電壓Vgp或只調整第二控制電壓Vbp來調整延遲時間的長度。
延遲單元1透過調整第一控制電壓Vgp或第二控制電壓Vbp來調整延遲時間的長度，減少電路面積，及可提供連續的延遲時間長度而不受限於固定的單位延遲時間。
第2圖係為本發明實施例之另一種延遲單元2的示意圖。延遲單元2可延遲輸入訊號Vin一段延遲時間以產生輸出訊號Z，及以類比方式調整延遲時間的長度。延遲單元2可包含互相耦接之第一反向器12及疊接電晶體20。疊接電晶體20可接收第一控制電壓Vgn及第二控制電壓Vbn以產生偏壓電流Ib。第一反向器12可依據偏壓電流Ib以響應輸入訊號Vin而產生輸出訊號Z。延遲時間的長度可由偏壓電流Ib的大小控制。輸出訊號Z之相位及輸入訊號Vin之相位可實質上相 反。
疊接電晶體20可為N型電晶體，包含閘極端20g，用以接收第一控制電壓Vgn，汲極端20d，耦接於第一反向器12，及源極端20s，耦接於接地端。接地端可提供接地電壓Vss，例如0V。疊接電晶體20可具有臨界電壓Vtn，例如0.65V。第一控制電壓Vgn的範圍可實質上介於臨界電壓Vtn及供電電壓Vdd之間，由公式3表示：Vtn<Vgn<Vdd 公式3
第一控制電壓Vgn越大，疊接電晶體20所產生的偏壓電流Ib越大。供電端可提供供電電壓Vdd，例如1.8V。疊接電晶體20可更包含基體偏壓端，用以接收第二控制電壓Vbn。第二控制電壓Vbn的範圍實質上介於0及供電電壓的負值(-Vdd)之間，由公式4表示：0>Vbn>-Vdd 公式4
第二控制電壓Vbn越小，疊接電晶體20所產生的偏壓電流Ib越大。疊接電晶體20可視為壓控可變電阻，當疊接電晶體20之閘極端20g至基體偏壓端之間的壓差越大，則疊接電晶體20的電阻越小，偏壓電流Ib越大。
第2圖及第1圖之第一反向器12的設置相似，二者之間之差異在於第一P型電晶體120之源極端120s耦接於供電端，及第一N型電晶體122之源極端122s耦接於疊接電晶體20之汲極端20d。當輸入訊號Vin被由低準位拉到高準位時，若偏壓電流Ib較小，則第一N型電晶體122會延遲輸入訊號Vin一段較長延遲時間才將輸出訊號Z由高準位拉到低準位；而若偏壓電流Ib較大，則第一N型電晶體122會延遲輸入訊號Vin一段較短延遲時間即將輸出訊號Z由高準位拉到低準位。以此方式，延遲單元2可經由控制第一控制電壓Vgn及第二控制電壓Vbn 來控制輸入訊號Vin之上升緣的延遲時間來產生輸出訊號Z。
在一些實施例中，延遲單元2可更包含第二反向器，耦接於第一反向器12，用以接收輸出訊號Z以產生延遲訊號。延遲訊號之相位及輸入訊號Vin之相位可實質上相同。第二反向器可改善輸出訊號Z的波形，例如增加輸出訊號Z的旋轉率。在一些實施例中，延遲單元2可透過只調整第一控制電壓Vgn或只調整第二控制電壓Vbn來調整延遲時間的長度。
延遲單元2透過調整第一控制電壓Vgn及第二控制電壓Vbn來調整延遲時間的長度，減少電路面積，及可提供連續的延遲時間長度而不受限於固定的單位延遲時間。
延遲單元1及延遲單元2可被結合以提供可延遲輸入訊號Vin之上升緣及下降緣之延遲單元3。第3圖係為本發明實施例之另一種延遲單元3的示意圖。延遲單元3可包含第一疊接電晶體10、第一反向器12、第二疊接電晶體20及第二反向器30。延遲單元3可延遲輸入訊號Vin一段延遲時間以產生延遲訊號Vout，藉由控制第一控制電壓Vgp及第三控制電壓Vbp來延遲輸入訊號Vin之上升緣，及藉由控制第二控制電壓Vgn及第四控制電壓Vbn來延遲輸入訊號Vin之下降緣。輸出訊號Z之相位及延遲訊號Vout之相位可實質上相同。
第一疊接電晶體10的設置與第1圖之疊接電晶體10相同，第二疊接電晶體20的設置與第2圖之疊接電晶體20相同，在此不再贅述。第3圖與第1圖及第2圖之第一反向器12的設置相似，差異在於第一P型電晶體120之源極端120s耦接於第一疊接電晶體10之汲極端10d，及第一N型電晶體122之源極端122s耦接於第 二疊接電晶體20之汲極端20d。當運作時，第一疊接電晶體10可接收第一控制電壓Vgp及第三控制電壓Vbp以產生第一偏壓電流Ibp，第二疊接電晶體20可接收第二控制電壓Vgn及第四控制電壓Vbn以產生第二偏壓電流Ibn，第一反向器12可依據第一偏壓電流Ibp或第二偏壓電流Ibn以響應輸入訊號Vin而產生輸出訊號Z，及第二反向器30可將輸出訊號Z反向以產生延遲訊號Vout。第一控制電壓Vgp及第三控制電壓Vbp的範圍可分別由公式1及2表示，第二控制電壓Vgn及第四控制電壓Vbn的範圍可分別由公式3及4表示。當輸入訊號Vin被由低準位拉到高準位時，第二偏壓電流Ibn可由第一N型電晶體122之汲極端122d流至接地端以將輸出訊號Z由高準位拉到低準位。若第二偏壓電流Ibn較小，則第一N型電晶體122會花較長延遲時間才將輸出訊號Z由高準位拉到低準位；而若第二偏壓電流Ibn較大，則第一N型電晶體122會花較短延遲時間便將輸出訊號Z由高準位拉到低準位。當輸入訊號Vin被由高準位拉到低準位時，第一偏壓電流Ibp可由供電端流至第一P型電晶體120之汲極端120d以將輸出訊號Z由低準位拉到高準位。若第一偏壓電流Ibp較小，則第一P型電晶體120會花較長延遲時間才將輸出訊號Z由低準位拉到高準位；而若第一偏壓電流Ibp較大，則第一P型電晶體120會花較短延遲時間便將輸出訊號Z由低準位拉到高準位。以此方式，延遲單元1可經由控制第一控制電壓Vgp及第二控制電壓Vbp來控制輸入訊號Vin之下降緣的延遲時間來產生輸出訊號Z。以此方式，延遲單元3可分別控制輸入訊號Vin之上升緣及下降緣的延遲時間，提供延遲時間的調整彈性。
延遲單元3透過調整第一控制電壓Vgp、第二控制電壓Vgn、第三控制電壓Vbp及第四控制電壓Vbn來調整延遲時間的長度，減少電路面積，及可對輸入訊號Vin之上升緣及下降緣提供連續的延遲時間長度而不受限於固定的單位延遲時間。
延遲單元1、2、3內之電晶體可為金屬氧化物半導體場效電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)。
第4圖顯示延遲單元3的波形圖，包含輸入訊號Vin、輸出訊號Z及延遲訊號Vout。Z1至Z7分別代表7個由大到小的第一偏壓電流Ibp及7個由大到小的第二偏壓電流Ibn產生之輸出訊號，Vout1至Vout7分別代表對應輸出訊號Z1至Z7之延遲訊號。在時間t1，輸入訊號Vin由高準位Vh拉至低準位Vl。相應地在時間t11到時間t17，輸出訊號Z1至Z7由低準位Vl拉至高準位Vh，及在時間t21到時間t27，延遲訊號Vout1至Vout7由高準位Vh拉至低準位Vl。相似地，在時間t31，輸入訊號Vin由低準位Vl拉至高準位Vh。相應地在時間t41到時間t47，輸出訊號Z1至Z7由高準位Vh拉至低準位Vl，及在時間t51到時間t57，延遲訊號Vout1至Vout7由低準位Vl拉至高準位Vh。延遲訊號Vout1至Vout7相較於輸出訊號Z1至Z7分別具有較大的旋轉率，及相對於輸入訊號Vin分別延遲越來越長的延遲時間。
第5圖係為本發明實施例之一種脈衝產生電路5的示意圖。脈衝產生電路5可響應於輸入訊號Vin產生脈衝訊號Sp，及可調整脈衝訊號Sp的脈衝寬度。脈衝產生電路5可包含互相耦接之延遲單元3及及(AND)閘50。延遲單元3可響應輸入訊號Vin而產生延遲訊號Vout。及閘50可接收輸入訊號Vin及延遲訊號Vout，及對輸入訊號Vin及延遲訊號Vout的反向訊號執行及運算以產生脈衝訊號Sp。脈衝訊號Sp的脈衝寬度可藉由調整第一控制電壓Vgp、第二控制電壓Vgn、第三控制電壓Vbp及/或第四控制電壓Vbn來調整。脈衝產生電路5的延遲時間越長，脈衝訊號Sp的脈衝寬度越大。
第6圖係為脈衝產生電路5的時序圖，包含延遲訊號Vout的反向訊號、輸入訊號Vin及脈衝訊號Sp。在時間t1，輸入訊號Vin由低準位Vl拉至高準位Vh，產生脈衝訊號Sp的上升緣；在時間t2，延遲訊號Vout的反向訊號由高準位Vh拉至低準位Vl，產生脈衝訊號Sp的下降緣，藉以產生具有脈衝寬度dt的脈衝訊號Sp。脈衝寬度dt可為時間t2及時間t1之間之差值。
雖然第5圖的實施例使用延遲單元3實現，脈衝產生電路5也可透過延遲單元1或2實現。脈衝產生電路5使用延遲單元以透過第一控制電壓Vgp、第二控制電壓Vgn、第三控制電壓Vbp及/或第四控制電壓Vbn自由調整脈衝訊號Sp的脈衝寬度。
第7圖係為本發明實施例之一種時間測量電路7的示意圖。時間測量電路7可包含脈衝產生電路5、延遲單元3及正反器70。脈衝產生電路5、延遲單元3可耦接於正反器70。時間測量電路7可用於測量正反器70之建立時間(setup time)及保持時間(hold time)。脈衝產生電路5可響應輸入訊號Vin而產生脈衝訊號Sp。延遲單元3可響應輸入訊號Vin而產生延遲訊號Vout。正反器70具有資料端D、時脈端CK、重設端RB、輸出端Q及反向輸出端Q*。資料端D可接收脈衝訊號Sp，時脈端CK可接收延遲訊號Vout，重設端RB可接收重設訊號Srb，輸出端Q及反向輸出端Q*可分別產生輸出資料Sq及反向輸出資料Sqn。脈衝訊號Sp的脈衝寬度dt可大於延遲訊號Vout的延遲時間。延遲單元3的延遲時間可藉由調整第一控制電壓Vgp、第二控制電壓Vgn、第三控制電壓Vbp及/或第四控制電壓Vbn來進行調整，藉以測量正反器70之建立時間及保持時間。
當測量正反器70之建立時間時，可持續減少延遲單元3的延遲時間直 到剛好可使用延遲訊號Vout獲取脈衝訊號Sp的準位作為輸出資料Sq為止。此時脈衝訊號Sp的開始緣至延遲訊號Vout的上升緣之間之絕對差值可視為測量正反器70之建立時間。當測量正反器70之保持時間時，可持續增加延遲單元3的延遲時間直到剛好可使用延遲訊號Vout獲取脈衝訊號Sp的準位作為輸出資料Sq為止。此時脈衝訊號Sp的結束緣至延遲訊號Vout的上升緣之間之絕對差值可視為測量正反器70之保持時間。
第8圖係為時間測量電路7的時序圖，包含重設訊號Srb、輸入訊號Vin、延遲訊號Vout及脈衝訊號Sp。在時間t1，重設訊號Srb由低準位Vl拉至高準位Vh以重設正反器70。在時間t2，輸入訊號Vin由低準位Vl拉至高準位Vh，以使脈衝產生電路5產生脈衝訊號Sp及延遲單元3產生延遲訊號Vout。在時間t3，脈衝訊號Sp的開始緣為上升緣，及在時間t5，脈衝訊號Sp的結束緣為下降緣。在時間t4，延遲訊號Vout由低準位Vl拉至高準位Vh以將脈衝訊號Sp的資料準位鎖存(latch)於正反器70。時間t4可被調整以測量建立時間Tsetup及保持時間Thold。在測量建立時間Tsetup時，可減少時間t4直到剛好可將脈衝訊號Sp的資料準位鎖存於正反器70的最小時間t4為止，最小時間t4及時間t3之間之絕對差值為建立時間Tsetup。在測量保持時間Thold時，可增加時間t4直到剛好可將脈衝訊號Sp的資料準位鎖存於正反器70的最大時間t4為止，最大時間t4及時間t5之間之絕對差值為保持時間Thold。
在一些實施例中，時間測量電路7也可使用延遲單元1或2實現。在一些實施例中，時間測量電路7也可用於測量其他順序電路(sequential circuit)的建立時間及保持時間。因此，測量電路7使用延遲單元以透過第一控制電壓Vgp、第二控制電壓Vgn、第三控制電壓Vbp及/或第四控制電壓Vbn測量順序電路的建 立時間及保持時間。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
3:延遲單元
10,20:疊接電晶體
12,30:反向器
120:第一P型電晶體
122:第一N型電晶體
10g,20g,120g,122g:閘極端
10s,20s,120s,122s:源極端
10d,20d,120d,122d:汲極端
Ibp,Ibn:偏壓電流
Vdd:供電電壓
Vss:接地電壓
Vgp,Vbp,Vgn,Vbn:控制電壓
Vin:輸入訊號
Vout:延遲訊號
Z:輸出訊號

Claims (8)

  1. 一種延遲單元，包含：一疊接電晶體，用以接收一第一控制電壓及一第二控制電壓以產生一偏壓電流，該疊接電晶體包含：一源極端，用以接收一供電電壓；一汲極端；一閘極端，用以接收該第一控制電壓；及一基體偏壓端，用以接收該第二控制電壓；及一第一反向器，耦接於該疊接電晶體，用以依據該偏壓電流以響應一輸入訊號而產生一輸出訊號，該第一反向器包含：一第一P型電晶體，包含：一源極端；一汲極端，用以產生該輸出訊號；及一閘極端，用以接收該輸入訊號；及一第一N型電晶體，包含：一汲極端，耦接於該第一P型電晶體的該汲極端，用以產生該輸出訊號；一源極端；及一閘極端，耦接於該第一P型電晶體的該閘極端，用以接收該輸入訊號；其中該第二控制電壓的一範圍實質上介於該供電電壓及該供電電壓的2倍之間。
  2. 如請求項1所述之延遲單元，其中： 該疊接電晶體為一P型電晶體；該疊接電晶體的該源極端耦接於一供電端；該疊接電晶體的該汲極端耦接於該第一P型電晶體的該源極端；及該第一控制電壓的一範圍實質上介於0及該供電電壓及該P型電晶體之一臨界電壓之間之一差值之間。
  3. 一種延遲單元，包含：一疊接電晶體，用以接收一第一控制電壓及一第二控制電壓以產生一偏壓電流，該疊接電晶體包含：一源極端，用以接收0伏特；一汲極端；一閘極端，用以接收該第一控制電壓；及一基體偏壓端，用以接收該第二控制電壓；及一第一反向器，耦接於該疊接電晶體，用以依據該偏壓電流以響應一輸入訊號而產生一輸出訊號，該第一反向器包含：一第一P型電晶體，包含：一源極端；一汲極端，用以產生該輸出訊號；及一閘極端，用以接收該輸入訊號；及一第一N型電晶體，包含：一汲極端，耦接於該第一P型電晶體的該汲極端，用以產生該輸出訊號；一源極端；及一閘極端，耦接於該第一P型電晶體的該閘極端，用以接收該輸入 訊號；其中該第二控制電壓的一範圍實質上介於0伏特及一供電電壓的一負值之間。
  4. 如請求項3所述之延遲單元，其中：該疊接電晶體為一N型電晶體；該疊接電晶體的該源極端耦接於一接地端；該疊接電晶體的該汲極端耦接於該第一N型電晶體的該源極端；及該第一控制電壓的一範圍實質上介於該N型電晶體之一臨界電壓及該供電電壓之間。
  5. 如請求項3所述之延遲單元，更包含一第二反向器，耦接於該第一反向器，用以接收該輸出訊號以產生一延遲訊號。
  6. 一種延遲單元，包含：一第一疊接電晶體，用以接收一第一控制電壓及一第三控制電壓以產生一第一偏壓電流，包含：一閘極端，用以接收該第一控制電壓；一源極端，耦接於一供電端，用以接收一供電電壓；一汲極端，用以產生該第一偏壓電流；及一基體偏壓端，用以接收該第三控制電壓；及一第二疊接電晶體，用以接收一第二控制電壓及一第四控制電壓以產生一第二偏壓電流，包含：一閘極端，用以接收該第二控制電壓； 一汲極端，用以產生該第二偏壓電流；一源極端，耦接於一接地端，用以接收0伏特；及一基體偏壓端，用以接收該第四控制電壓；及一第一反向器，耦接於該第一疊接電晶體及該第二疊接電晶體，用以依據該第一偏壓電流或該第二偏壓電流以響應一輸入訊號而產生一輸出訊號，包含；一第一P型電晶體，包含：一源極端，耦接於該第一疊接電晶體之該汲極端；一汲極端，用以產生該輸出訊號；及一閘極端，用以接收該輸入訊號；及一第一N型電晶體，包含：一汲極端，耦接於該第一P型電晶體的該汲極端，用以產生該輸出訊號；一源極端，耦接於該第二疊接電晶體之該汲極端；及一閘極端，耦接於該第一P型電晶體的該閘極端，用以接收該輸入訊號；其中該第三控制電壓的一範圍實質上介於該供電電壓及該供電電壓的2倍之間；及該第四控制電壓的一範圍實質上介於0伏特及該供電電壓的一負值之間。
  7. 如請求項6所述之延遲單元，其中：該第一控制電壓的一範圍實質上介於0伏特及該供電電壓及該第一疊接電晶體之一臨界電壓之間之一差值之間；及 該第二控制電壓的一範圍實質上介於該第二疊接電晶體之一臨界電壓及該供電電壓之間。
  8. 如請求項6所述之延遲單元，更包含一第二反向器，耦接於該第一反向器，用以接收該輸出訊號以產生一延遲訊號。
TW109107960A 2020-03-11 2020-03-11 延遲單元 TWI828875B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109107960A TWI828875B (zh) 2020-03-11 2020-03-11 延遲單元
US16/847,682 US11368146B2 (en) 2020-03-11 2020-04-14 Analog delay cell having continuous adjustable delay time

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109107960A TWI828875B (zh) 2020-03-11 2020-03-11 延遲單元

Publications (2)

Publication Number Publication Date
TW202135468A TW202135468A (zh) 2021-09-16
TWI828875B true TWI828875B (zh) 2024-01-11

Family

ID=77663799

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109107960A TWI828875B (zh) 2020-03-11 2020-03-11 延遲單元

Country Status (2)

Country Link
US (1) US11368146B2 (zh)
TW (1) TWI828875B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050046497A1 (en) * 2003-08-13 2005-03-03 Renesas Technology Corp. Synchronous clock generation circuit capable of ensuring wide lock-in range and attaining lower jitter
US7142004B2 (en) * 2004-01-15 2006-11-28 Honeywell International Inc. Radiation hardening of logic circuitry using a cross enabled, interlocked logic system and method
TW200735530A (en) * 2006-03-10 2007-09-16 Himax Tech Inc Inverter gate delay line with delay adjustment circuit
US8653861B2 (en) * 2010-09-10 2014-02-18 Renesas Electronics Corporation Control voltage generating circuit, constant current source circuit, and delay circuit and logic circuit including the same
US20140204636A1 (en) * 2012-09-19 2014-07-24 Huawei Technologies Co., Ltd. Current limiting control method for diode neutral-point-clamped three-level inverter and related circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994939A (en) 1998-01-14 1999-11-30 Intel Corporation Variable delay cell with a self-biasing load
JP3280921B2 (ja) * 1998-10-30 2002-05-13 株式会社東芝 可変遅延回路
KR100744069B1 (ko) 2005-09-28 2007-07-30 주식회사 하이닉스반도체 디지털과 아날로그 제어를 이용한 전압제어지연라인의딜레이 셀

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050046497A1 (en) * 2003-08-13 2005-03-03 Renesas Technology Corp. Synchronous clock generation circuit capable of ensuring wide lock-in range and attaining lower jitter
US7142004B2 (en) * 2004-01-15 2006-11-28 Honeywell International Inc. Radiation hardening of logic circuitry using a cross enabled, interlocked logic system and method
TW200735530A (en) * 2006-03-10 2007-09-16 Himax Tech Inc Inverter gate delay line with delay adjustment circuit
US8653861B2 (en) * 2010-09-10 2014-02-18 Renesas Electronics Corporation Control voltage generating circuit, constant current source circuit, and delay circuit and logic circuit including the same
US20140204636A1 (en) * 2012-09-19 2014-07-24 Huawei Technologies Co., Ltd. Current limiting control method for diode neutral-point-clamped three-level inverter and related circuit

Also Published As

Publication number Publication date
TW202135468A (zh) 2021-09-16
US11368146B2 (en) 2022-06-21
US20210288634A1 (en) 2021-09-16

Similar Documents

Publication Publication Date Title
US6456170B1 (en) Comparator and voltage controlled oscillator circuit
US7642828B2 (en) Level conversion circuit with duty correction
TW201212537A (en) Transmission gate and semiconductor device
US7649381B2 (en) Level conversion circuit
JP2006345405A (ja) デューティ比可変回路およびこれを用いたａｄ変換回路
JP2006279517A (ja) 電圧レベル変換回路及び半導体集積回路装置
US10804888B1 (en) Delay circuit and electronic system equipped with delay circuit
WO2018171249A1 (zh) 一种电平转换电路及方法
US7952388B1 (en) Semiconductor device
US20150263731A1 (en) Level shift circuit
KR100630349B1 (ko) 반도체 장치
CN113691249B (zh) 工作周期校正电路及其方法
JP2020188457A (ja) 受信回路、これを含む半導体装置及び半導体システム
US7489174B2 (en) Dynamic flip-flop circuit
CN111756363A (zh) 用于降低电平移位器的输出偏斜和转换延迟的设备和方法
US10734985B2 (en) Comparators for power and high-speed applications
TWI401890B (zh) 電壓位準轉換電路
US20070046354A1 (en) Delay adjustment circuit and synchronous semiconductor device having the delay adjustment circuit
JP2011124989A (ja) Ｓｒフリップフロップならびにそれを用いたレベルシフタおよび試験装置
US7034598B2 (en) Switching point detection circuit and semiconductor device using the same
US7768307B2 (en) Current mode logic-complementary metal oxide semiconductor converter
TWI828875B (zh) 延遲單元
US6930530B1 (en) High-speed receiver for high I/O voltage and low core voltage
Mandai et al. Cascaded time difference amplifier using differential logic delay cell
TW201601460A (zh) 電流限制準位調整電路