TWI828310B - 錯誤保護訊號分路器設備 - Google Patents

錯誤保護訊號分路器設備 Download PDF

Info

Publication number
TWI828310B
TWI828310B TW111134042A TW111134042A TWI828310B TW I828310 B TWI828310 B TW I828310B TW 111134042 A TW111134042 A TW 111134042A TW 111134042 A TW111134042 A TW 111134042A TW I828310 B TWI828310 B TW I828310B
Authority
TW
Taiwan
Prior art keywords
converter
signal
repeater
bypass
microprocessor
Prior art date
Application number
TW111134042A
Other languages
English (en)
Other versions
TW202320498A (zh
Inventor
強恩 Ｂ 樸特曼
馬修 Ｃ 樸特曼
達瑪斯 黎莫葛
麥寇 莫司基
強納森 李
Original Assignee
美商奈米創尼克影像公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商奈米創尼克影像公司 filed Critical 美商奈米創尼克影像公司
Publication of TW202320498A publication Critical patent/TW202320498A/zh
Application granted granted Critical
Publication of TWI828310B publication Critical patent/TWI828310B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/20—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)

Abstract

本文中揭示一種系統。該系統包含一分路板。該分路板包含一微處理器、一轉換器及一旁路中繼器。該轉換器包含類比轉數位電路及數位轉類比電路。該旁路中繼器可在一第一狀態與一第二狀態之間組態。在該第一狀態中，該旁路中繼器經組態以將一輸入訊號引導至該轉換器。該轉換器將該輸入訊號轉換為一經轉換輸入訊號且將該經轉換輸入訊號分裂為一第一部分及一第二部分。該第一部分經引導至該微處理器。該第二部分經引導至該分路板之一輸出埠以用於下游程序。在該第二狀態中，該旁路中繼器經組態以導致該輸入訊號旁繞該轉換器。該旁路中繼器將該輸入訊號引導至該分路板之該輸出埠以用於該等下游程序。

Description

錯誤保護訊號分路器設備
本發明大體上係關於一種訊號分路系統及其操作方法。
訊號分路器通常用於針對量測及控制應用之製造，其中一單一類比訊號需要被發送至多個源。訊號分路器通常經組態以接收一單一輸入且將單一輸入分裂為一初級輸出及一次級輸出。
在一些實施例中，本文中揭示一種系統。該系統包含一分路板，該分路板包含：一轉換器，其包含類比轉數位電路及數位轉類比電路；一旁路中繼器，其與該轉換器耦合，該旁路中繼器可在一第一狀態與一第二狀態之間組態；及一微處理器，其與該轉換器及該旁路中繼器耦合，該微處理器經組態以使該旁路中繼器在該第一狀態與該第二狀態之間切換，其中在該第一狀態中，該旁路中繼器將一輸入訊號引導至該轉換器，其中該轉換器將該輸入訊號轉換為一經轉換輸入訊號且將該經轉換輸入訊號分裂為一第一部分及一第二部分，其中該微處理器經組態以將校準因數應用於該第一部分且將該第一部分引導回至該轉換器以在該分路板之一輸出埠處輸出以用於下游程序，且將該第二部分輸出至一外部伺服器裝置，且其中在該第二狀態中，該旁路中繼器導致該輸入訊號旁繞該轉換器且將該輸入訊號引導至該分路板之該輸出埠以用於該等下游程序。
在一些實施例中，本文中揭示一種系統。該系統包含：一主機板，其包含：一輸入中繼器，其可在一第一位置與一第二位置之間組態；一輸入墊，其與該輸入中繼器通信；一開關，其可在一斷開位置與一閉合位置之間組態；一輸出中繼器，其可在一第一位置與一第二位置之間組態；及一輸出墊，其與該輸出中繼器通信；及一子板，其經組態以連接至該主機板，其中當該子板連接至該主機板時，該輸入中繼器從該斷開位置切換至該閉合位置，使得電力被供應至該輸入中繼器及該輸出中繼器，從而導致該輸入中繼器從該第一位置切換至該第二位置且該輸出中繼器從該第一位置切換至該第二位置，其中在該第二位置中，該輸入墊將來自該主機板之一輸入訊號提供至該子板且該輸出墊接收來自該子板之一輸出訊號。
在一些實施例中，本文中揭示一種方法。該方法包含：藉由一微處理器起始一分路板，其中起始該分路板包含使該分路板之一旁路中繼器通電，其中當通電時，該旁路中繼器將一輸入訊號引導至一轉換器，該轉換器經組態以將該輸入訊號轉換為一經轉換訊號且將該經轉換訊號分裂為一第一部分及一第二部分；藉由該微處理器偵測到該分路板之至少一個組件已失效；及基於該偵測，藉由該微處理器使該旁路中繼器斷電，其中使該旁路中繼器斷電導致該輸入訊號旁繞該轉換器。
相關申請案之交叉參考
本申請案主張2021年9月10日申請之美國申請案第63/261,071號及2021年12月28日申請之美國申請案第17/646,247號之優先權，其等之全部內容以引用的方式併入本文中。
訊號分路器通常用於製造、量測及控制應用，其中一單一類比或數位訊號被發送至多個源。一般言之，訊號分路器接收一初級輸入訊號且輸出一初級輸出訊號及一次級輸出訊號。通常，初級輸出訊號可對一特定目的至關重要，諸如控制一特定程序；次級輸出訊號可對一特定目的較不重要。例如，一初級輸出訊號可控制一程序，而一次級輸出訊號可用於監測程序。一程序可在不具有次級輸出之情況下繼續，但通常無法在不具有初級輸出之情況下繼續。由於初級輸出之關鍵性質，訊號分路器必須繼續輸出初級訊號，即使在訊號分路器失效時亦係如此。
類比分路器通常用於將一單一類比輸入分裂為多個類比輸出。類比轉數位轉換器(ADC)可用於從一類比輸入輸出一數位訊號。類似地，數位轉類比轉換器(DAC)可用於從一數位輸入輸出一類比訊號。
雖然習知訊號分路器及類比分路器具有有用應用，但此等裝置無法接收一類比訊號且提供多個類比輸出。類似地，不存在可接收一類比輸入且產生多個數位輸出之一設備或裝置。
本文中提供之一或多個技術提供針對習知裝置之限制之一解決方案。例如，本文中描述之一或多個技術包含用於將多個類比訊號輸入至一單一板且輸出鏡像類比訊號及數位訊號之一方法及設備。一或多個技術可容許連接多個板，使得可連接多個板以將多個數位訊號組合為一訊號數位輸出。若與一特定輸入相關聯之一板組件(諸如ADC/DAC)失效，則此方法可提供錯誤保護；在此一情況中，一特定輸入訊號可旁繞作用中的訊號電路且直接傳遞至該訊號之輸出，而全部其他輸入訊號繼續透過ADC/DAC電路進行處理。
在一些實施例中，本發明進一步包含容許在不中斷初級輸出通道之情況下校準輸入通道之一或多個技術。例如，本文中提供之一或多個技術容許將輸入訊號從ADC斷開連接，且將至ADC之輸入訊號替換為一校準訊號。DAC可在校準期間繼續將一經緩衝訊號輸出至類比訊號輸出，因此容許在不中斷訊號輸出之情況下校準ADC。作用中的訊號電路可在校準之後透過ADC/DAC來重建。
在一些實施例中，輸入訊號可從ADC斷開連接且直接發送至類比輸出。至ADC之輸入可被替換為校準訊號。類比訊號輸出可在校準期間繼續，因此容許在不中斷訊號輸出之情況下校準ADC。作用中的訊號電路可在校準之後透過ADC/DAC來重建。
在一些實施例中，本文中提供之一或多個技術可容許將一校準訊號連續發送至ADC之一第二通道C2。例如，可將一輸入訊號發送至ADC之一第一通道C1。ADC之第二通道C2可計算校準係數。在一些實施例中，第二通道C2可頻繁地計算校準係數，諸如每分鐘、每小時、每天等。若係數與先前校準相差一指定量，則可即刻將新係數提供至第一通道C1。
在一些實施例中，校準訊號可在外部，且在校準電路時連接。在一些實施例中，校準訊號可在內部。在其中校準訊號在內部之該等實施例中，可預先認證及選擇校準訊號以容許增益及偏移校準。在一些實施例中，韌體可經程式化以週期性地(例如，每天、每週、每月等)驗證及校準輸入。在一些實施例中，校準可透過一伺服器或專用控制器以隨選方式起始。在一些實施例中，內部校準可包含多個電路以容許訊號輸入之全範圍校準。此可包含零(例如，最低預期訊號)及跨度(例如，高預期訊號)。
在一些實施例中，本文中揭示之一或多個技術提供用於校準系統之一軟體或韌體方法。在一些實施例中，諸如針對外部校準，本系統容許選擇待校準之輸入訊號。在一些實施例中，可提示一使用者選擇零及跨度輸入。在一些實施例中，校準資料可自動儲存在分路板上。
在一些實施例中，諸如針對內部校準，本系統可容許其中可執行自動校準之一時間間隔。在一些實施例中，本系統可提供用以重新校準內部校準標準之一構件。在一些實施例中，本系統可根據所選內部選擇來自動設定零及跨度輸入。
在一些實施例中，本系統可容許一使用者對資料進行編碼或加密，因為數位日期可被非預期使用者混淆。在一些實施例中，來自輔助板及/或主機板之資料可經編碼或加密。
在一些實施例中，本系統可容許板及板輸出被鑑認。主機板及輔助板可串聯使用，其中主機板連接至一伺服器。主機及輔助板可包含鑑認資訊，使得其等可在一指定組態中被容許及使用。例如，鑑認可指代確保與分路板一起使用之一裝置由分路板之韌體及伺服器之軟體辨識且允許裝置與分路板一起使用之一程序。在一些實施例中，鑑認程序之一進一步功能可包含配準，使得主機或輔助板之任一者可僅連接至指定連接板。在一些實施例中，本系統可提供用以驗證輸入訊號之完整性之一方法。
圖1係繪示根據實例實施例之一分路板120之一方塊圖。分路板120可包含與一主機分路板及一輔助板相關聯之功能。如展示，分路板120可包含至少一個輸入訊號IS 1及至少一個輸出訊號OS 2。分路板120可進一步包含一第二輸入訊號IS 2及一第二輸出訊號OS 2。熟習此項技術者認知，分路板可包含n個輸入訊號IS n及n個輸出訊號OS n。為了便於論述及繪示，圖1將包含輸入訊號IS 1及IS 2以及輸出訊號OS 1及OS 2，而其餘論述可僅指涉一單一輸入訊號及一單一輸出訊號。在一些實施例中，輸入訊號可為一類比訊號(例如，電流/電壓)。在一些實施例中，輸入訊號可為一數位狀態訊號(TTL或數位I/O)。在一些實施例中，輸入訊號IS 1可表示複數個訊號。類似地，輸出訊號OS 1可表示複數個輸出訊號。一般言之，各輸入訊號(例如，IS 1、IS 2、…、IS n)可表示n個輸入訊號，且各輸出訊號(例如，OS 1、OS 2、…、OS n)可表示m個輸出訊號。在一些實施例中，n=m。在一些實施例中，n＞m。
分路板120之組件之標註藉由使用「a」及「b」標記來區分用於各訊號之作用中的電路。例如，用於第一訊號之轉換器可為160a；用於第二訊號之轉換器可為160b。
分路板120可經組態以執行一主機板及一輔助板兩者之功能。分路板120可包含安置在其上之各種電子器件。例如，分路板120可包含一輸入中繼器136a、旁路中繼器131a、輸出中繼器132a、轉換器160a。
一外部類比訊號IS 1可連接至分路板120。在一些實施例中，外部類比訊號IS 1可取決於訊號之類型而表示一或多根導線。例如，在一些實施例中，IS 1可表示作為一雙導線輸入之一熱電偶訊號。儘管圖1繪示IS 1之一單「線」輸入，然熟習此項技術者理解，一特定輸入可由多根線或導線組成。外部類比訊號IS 1可經耦合或提供至輸入中繼器136a。在一些實施例中，外部類比訊號IS 1可經由跡線133a耦合或提供至輸入中繼器136a。
跡線138a可將輸入中繼器136a連接至旁路中繼器131a。旁路中繼器131a可經組態以將輸入訊號IS 1切換朝向轉換器160a或遠離轉換器160a。旁路中繼器131a可取決於轉換器160a之狀態而在一作用中狀態與一錯誤狀態之間切換。
在一些實施例中，作用中狀態可指代其中分路板120正常運作之一狀況。當存在至一分路板120之電力且分路板120之組件皆在工作時，分路板120正常運作。當分路板120正常運作時，輸入類比訊號IS 1可由轉換器160a分裂及轉換為一輸出類比訊號OS 1及數位輸出訊號。
在一些實施例中，一錯誤狀態可指代發生一失效之一狀況。在一些實施例中，一失效可為一般板失效。一般板失效可為當至分路板120之電力失效及全部輸出失效時。在一些實施例中，一失效可為一單一組件失效。一單一組件失效可為當分路板120之組件失效時。例如，轉換器160a或轉換器160b失效。
當處於作用中狀態時，旁路中繼器131a可處於一第一狀態，其中旁路中繼器131a將輸入訊號IS 1引導朝向轉換器160a。當處於錯誤狀態時，旁路中繼器131a可處於一第二狀態，其中旁路中繼器131a將輸入訊號IS 1引導朝向輸出中繼器132a、旁路轉換器160a。
跡線140a可將旁路中繼器131a連接至轉換器160a。在一些實施例中，儘管未展示，然分路板120可包含旁路中繼器131a與轉換器160a之間之電子器件或其他組件。例如，分路板120可包含輸入中繼器136a與轉換器160a之間用於在轉換器160a處接收之前放大訊號之一放大器。
轉換器160a可經組態以分裂傳入訊號且將傳入訊號從一種格式(例如，數位或類比)轉換為另一格式(例如，數位或類比)。例如，轉換器160a可由兩個功能組成：類比轉數位轉換(ADC)及數位轉類比轉換(DAC)。轉換器160a可將輸入訊號IS 1從類比轉換為數位或從數位轉換為類比。例如，轉換器160a可將輸入訊號IS 1分裂為一第一部分及一第二部分。轉換器160a可將輸入訊號之兩個部分從一類比訊號轉換為數位訊號。在作用中狀態中，轉換器160a可將數位訊號之第一部分及數位訊號之第二部分提供至微處理器180。微處理器180可經組態以將校準因數應用於數位訊號之第一部分。一旦校準因數被應用於數位訊號之第一部分，微處理器180便可將數位訊號之第一部分提供回至轉換器160a，該轉換器160a可將數位訊號轉換回為一類比訊號(但應注意，校準因數已被應用於轉換回為一類比訊號之數位訊號)。類比訊號可經由跡線145a提供至中繼器132a以供輸出。儘管未展示，然轉換器160a可提供多個輸出訊號OS n。在一些實施例中，轉換器160a可將多個數位輸出訊號引導至多個微處理器180。
如展示，跡線170可將轉換器160a連接至微處理器180。跡線170可將資訊傳送至微處理器180及從微處理器180傳送資訊。跡線170可將資訊傳送至轉換器160a及從轉換器160a傳送資訊。在一些實施例中，微處理器180可經組態以與轉換器160a通信及/或控制轉換器160a。例如，微處理器180可經組態以執行控制轉換器160a、輸入中繼器136a、旁路中繼器131a及輸出中繼器132a之一或多者之邏輯之韌體。在一些實施例中，微處理器180可經組態以讀取及控制全部訊號，使得微處理器180可將邏輯及功能提供至錯誤偵測模組190a。
轉換器160a可包含錯誤偵測模組190a。錯誤偵測模組190a可表示經組態以檢查轉換器160a是否處於一作用中狀態之一電路。錯誤偵測模組190a可由微處理器180讀取及控制。錯誤偵測模組190a可經組態以依各種方式偵測錯誤。在一些實施例中，錯誤偵測模組190a可使用一一般中繼邏輯來偵測錯誤。例如，當存在流向分路板120之電力時，旁路中繼器131a可處於一通電切換位置(例如，第一狀態)。若電力失效，則旁路中繼器131a可斷電(例如，一第二狀態)，且來自旁路中繼器131a之輸出可切換至錯誤訊號135a。在一些實施例中，在電力失效期間，分路板120上之全部轉換器(例如，轉換器160a、轉換器160b、轉換器160n等)可切換至一錯誤狀態。在一些實施例中，微處理器180之嵌入式程式碼邏輯可用於偵測個別轉換器電路失效。例如，一些轉換器(例如，轉換器160a)可包含暫存器，該等暫存器可在主動轉換期間改變。微處理器180可檢查暫存器以確保其等正在逐漸改變。
在一些實施例中，轉換器160a可包含一數位輸入/輸出。在此等實施例中，一轉換器160a可經組態以產生一數位輸出。若處於作用中狀態，則訊號可為高的。若轉換器160a失效，則訊號將變低。
在一錯誤狀態中，從轉換器160a至微處理器180之通信失效。代替地，旁路中繼器131a可將錯誤訊號135a輸出至輸出中繼器132a。輸出中繼器132a可經組態以接收錯誤訊號135a且輸出一輸出訊號OS 1。以此方式，即使當轉換器160a處於一錯誤狀態時，原始輸入訊號IS 1亦可行進通過。
在一些實施例中，輸出中繼器132a及輸入中繼器136a可表示邏輯中繼器。例如，在一些實施例中，輸出中繼器132a及輸入中繼器136a可表示一單一多投實體中繼器。在一些實施例中，輸出中繼器132a及輸入中繼器136a可表示具有一共同線圈電路之分開的中繼器。在一些實施例中，輸出中繼器132a及輸入中繼器136a可表示具有相異線圈電路之軟體控制之分開的中繼器。
如展示，當處於作用中狀態時，轉換器160a經由跡線170將一數位訊號輸出至微處理器180。微處理器180可基於輸入數位訊號來輸出一或多個數位訊號。例如，如展示，微處理器180可藉由跡線184透過埠185將一第一數位訊號輸出至伺服器199。在一些實施例中，微處理器180可在將數位訊號提供至伺服器199之前加密第一數位訊號。在一些實施例中，微處理器180亦可藉由跡線195透過連接器196將一數位訊號輸出至一專用控制器101。在一些實施例中，微處理器180亦可藉由跡線182透過埠183將一數位訊號輸出至一輔助板(未展示)，該埠183將輔助板連接至分路板120。在一些實施例中，埠183可包含用於將分路板120連接至輔助板之一或多根導線。在一些實施例中，微處理器180亦可透過埠187將一數位訊號輸出至一輔助板(未展示)。在一些實施例中，訊號可在被提供至輔助板之前由微處理器180加密及/或鑑認。可需要配準，使得輔助板可以一特定順序形成菊鍊。以此方式，分路板120可包含與一主機分路板120及一輔助板兩者相關聯之功能。
如展示，分路板120可包含額外組之組件。例如，如展示，分路板120包含兩組組件(由各自參考數字之後之「a」及「b」區分)。熟習此項技術者理解，分路板120可包含一單一組組件或n組組件。為了便於論述，圖1中繪示兩組組件。
分路板120可進一步包含一第二組組件。第二組組件包含一輸入中繼器136b、旁路中繼器131b、輸出中繼器132b、轉換器160b。
一外部類比訊號IS 2可連接至分路板120。在一些實施例中，外部類比訊號IS 2可取決於訊號之類型而表示一或多根導線。例如，在一些實施例中，IS 2可表示作為一雙導線輸入之一熱電偶訊號。儘管圖1繪示IS 2之一單「線」輸入，然熟習此項技術者理解，一特定輸入可由多根線或導線組成。外部類比訊號IS 2可經耦合或提供至輸入中繼器136b。在一些實施例中，外部類比訊號IS 2可經由跡線133b耦合或提供至輸入中繼器136b。
跡線138b可將輸入中繼器136b連接至旁路中繼器131b。旁路中繼器131b可經組態以將輸入訊號IS 2切換朝向轉換器160b或遠離轉換器160b。旁路中繼器131b可取決於轉換器160b之狀態而在一作用中狀態與一錯誤狀態之間切換。
在一些實施例中，作用中狀態可指代其中分路板120正常運作之一狀況。當存在至一分路板120之電力且分路板120之組件皆在工作時，分路板120正常運作。當分路板120正常運作時，輸入類比訊號IS 2可由轉換器160b分裂及轉換為一輸出類比訊號OS 2及數位輸出訊號。
在一些實施例中，一錯誤狀態可指代發生一失效之一狀況。在一些實施例中，一失效可為一般板失效。一般板失效可為當至分路板120之電力失效及全部輸出失效時。在一些實施例中，一失效可為一單一組件失效。一單一組件失效可為當分路板120之組件失效時。例如，轉換器160a或轉換器160b失效。
當處於作用中狀態時，旁路中繼器131b可處於一第一狀態，其中旁路中繼器131b將輸入訊號IS 2引導朝向轉換器160b。當處於錯誤狀態時，旁路中繼器131b可處於一第二狀態，其中旁路中繼器131b將輸入訊號IS 2引導朝向輸出中繼器132b，從而旁繞旁路轉換器160b。
跡線140b可將旁路中繼器131b連接至轉換器160b。在一些實施例中，儘管未展示，然分路板120可包含旁路中繼器131b與轉換器160b之間之電子器件或其他組件。例如，分路板120可包含輸入中繼器136b與轉換器160b之間用於在轉換器160b處接收之前放大訊號之一放大器。
轉換器160b可經組態以分裂傳入訊號且將傳入訊號從一種格式(例如，數位或類比)轉換為另一格式(例如，數位或類比)。例如，轉換器160b可由兩個功能組成：類比轉數位轉換(ADC)及數位轉類比轉換(DAC)。轉換器160b可將輸入訊號IS 2從類比轉換為數位或從數位轉換為類比。例如，轉換器160b可將輸入訊號IS 2分裂為一第一部分及一第二部分。轉換器160b可將輸入訊號之兩個部分從一類比訊號轉換為數位訊號。在作用中狀態中，轉換器160b可將數位訊號之第一部分及數位訊號之第二部分提供至微處理器180。微處理器180可經組態以將校準因數應用於數位訊號之第一部分。一旦校準因數被應用於數位訊號之第一部分，微處理器180便可將數位訊號之第一部分提供回至轉換器160a，該轉換器160b可將數位訊號轉換回為一類比訊號(但應注意，校準因數已被應用於轉換回為一類比訊號之數位訊號)。類比訊號可經由跡線145b提供至中繼器132b以供輸出。儘管未展示，然轉換器160b可提供多個輸出訊號OS n。在一些實施例中，轉換器160b可將多個數位輸出訊號引導至多個微處理器180。
如展示，跡線170可將轉換器160b連接至微處理器180。跡線170可將資訊傳送至微處理器180及從微處理器180傳送資訊。跡線170可將資訊傳送至轉換器160b及從轉換器160b傳送資訊。在一些實施例中，微處理器180可經組態以與轉換器160b通信及/或控制轉換器160b。例如，微處理器180可經組態以執行控制轉換器160b、輸入中繼器136b、旁路中繼器131b及輸出中繼器132b之一或多者之邏輯之韌體。在一些實施例中，微處理器180可經組態以讀取及控制全部訊號，使得微處理器180可將邏輯及功能提供至錯誤偵測模組190b。
轉換器160b可包含錯誤偵測模組190b。錯誤偵測模組190b可表示經組態以檢查轉換器160b是否處於一作用中狀態之一電路。錯誤偵測模組190b可由微處理器180讀取及控制。錯誤偵測模組190b可經組態以依各種方式偵測錯誤。在一些實施例中，錯誤偵測模組190b可使用一一般中繼邏輯來偵測錯誤。例如，當存在流向分路板120之電力時，旁路中繼器131b可處於一通電切換位置(例如，第一狀態)。若電力失效，則旁路中繼器131b可斷電(例如，一第二狀態)，且來自旁路中繼器131b之輸出可切換至錯誤訊號135b。在一些實施例中，在電力失效期間，分路板120上之全部轉換器(例如，轉換器160b、轉換器160b、轉換器160n等)可切換至一錯誤狀態。在一些實施例中，微處理器180之嵌入式程式碼邏輯可用於偵測個別轉換器電路失效。例如，一些轉換器(例如，轉換器160b)可包含暫存器，該等暫存器可在主動轉換期間改變。微處理器180可檢查暫存器以確保其等正在逐漸改變。
在一些實施例中，轉換器160b可包含一數位輸入/輸出。在此等實施例中，一轉換器160b可經組態以產生一數位輸出。若處於作用中狀態，則訊號可為高的。若轉換器160b失效，則訊號將變低。
在一錯誤狀態中，從轉換器160b至微處理器180之通信失效。代替地，旁路中繼器131b可將錯誤訊號135b輸出至輸出中繼器132b。輸出中繼器132b可經組態以接收錯誤訊號135b且輸出一輸出訊號OS 2。
在一些實施例中，輸出中繼器132b及輸入中繼器136b可表示邏輯中繼器。例如，在一些實施例中，輸出中繼器132b及輸入中繼器136b可表示一單一多投實體中繼器。在一些實施例中，輸出中繼器132b及輸入中繼器136b可表示具有一共同線圈電路之分開的中繼器。在一些實施例中，輸出中繼器132b及輸入中繼器136b可表示具有相異線圈電路之軟體控制之分開的中繼器。
如展示，當處於作用中狀態時，轉換器160b經由跡線170將一數位訊號輸出至微處理器180。微處理器180可基於輸入數位訊號來輸出一或多個數位訊號。例如，如展示，微處理器180可藉由跡線184透過埠185將一數位訊號輸出至伺服器199。在一些實施例中，微處理器180可在將數位訊號提供至伺服器199之前加密數位訊號。在一些實施例中，微處理器180亦可藉由跡線195透過連接器196將一數位訊號輸出至一專用控制器。在一些實施例中，微處理器180亦可藉由跡線182透過埠183將一數位訊號輸出至一輔助板(未展示)，該埠183將輔助板連接至分路板120。在一些實施例中，埠183可包含用於將分路板120連接至輔助板之一或多根導線。在一些實施例中，訊號可在被提供至輔助板之前由微處理器180加密及/或鑑認。可需要配準，使得輔助板可以一特定順序形成菊鍊。
當分路板120包含多於一組組件(例如，a組件及b組件)時，微處理器180可接收來自轉換器160a及轉換器160b兩者之數位輸出。在一些實施例中，諸如當轉換器160a或轉換器160b失效時，微處理器180可接收來自仍處於作用中狀態之轉換器之數位輸出。當轉換器160a及轉換器160b兩者皆處於作用中狀態時，微處理器180可彙總來自轉換器160a及轉換器160b兩者之資料。例如，微處理器180可彙總來自轉換器160a之數位輸出與來自轉換器160b之數位輸出。在此等實施例中，微處理器180可藉由跡線184透過埠185將經彙總資料提供至伺服器199。類似地，微處理器180可藉由跡線195透過連接器196將經彙總資料提供至一專用控制器；且藉由跡線182透過埠183將一數位訊號提供至一輔助板。
在一些實施例中，分路板120可進一步包含一內部校準電路。內部校準電路包含校準中繼器141、一校準裝置142及一校準訊號143。在一些情況中，校準分路板120上之一或多個轉換器(例如，轉換器160a及/或轉換器160b)可為必要或有用的。例如，可校準轉換器160a及/或轉換器160b之ADC。在校準程序期間，可斷開連接輸入訊號IS 1及/或IS 2，且可將轉換器160a及/或轉換器160b置於一校準狀態。例如，如展示，可將輸入訊號IS 1提供至輸入中繼器136a，該輸入中繼器136a可經由跡線137a將輸入訊號傳遞至校準中繼器141。類似地，可將輸入訊號IS 2提供至輸入中繼器136b，該輸入中繼器136b可經由跡線137b將輸入訊號傳遞至校準中繼器141。
為了便於論述，以下描述將僅描述a組件之校準。熟習此項技術者理解，亦可針對分路板120之b組件(或更廣泛地，n組件)執行此程序。
校準裝置142可經組態以校準轉換器160a。校準裝置142可包含可用於校準校準裝置142之ADC之多個訊號。在一些實施例中，校準訊號可包含一低參考訊號LRS及一高參考訊號HRS。LRS可表示最低預期類比訊號；HRS可表示最高預期類比訊號。參考訊號之數目可取決於輸入訊號之線性度而變化。校準裝置142可將一校準訊號143輸出至校準中繼器141。在一些實施例中，微處理器180可包含用以將校準訊號143從LRS改變為HRS或從HRS改變為LRS之邏輯。微處理器180可控制校準中繼器141，使得輸出校準訊號被發送至所要ADC。以此方式，校準電路可確保經量測訊號準確地反映正確值。
圖2係繪示根據實例實施例之一分路板200之一方塊圖。分路板200可具有類似於分路板120之一架構。為了容易地繪示分路板200與分路板所共有之組件，已使用相同參考數字。
分路板200可表示一連串輔助板中之一第一或初級板。例如，分路板200可經組態以經由埠183積累來自輔助板之資料，且經由埠185將資料傳送至伺服器199。在一些實施例中，伺服器199可將輸入及指令提供至分路板200。在一些實施例中，伺服器199可經由分路板200將輸入及指令提供至輔助板之任一者。分路板200與分路板120之不同之處可在於分路板200可僅透過跡線184及埠185連接至伺服器199。分路板200可僅包含一個埠183。
換言之，分路板200可為一專用主機分路板，而分路板120可包含一主機分路板及一輔助分路板兩者之功能性。
圖3係繪示根據實例實施例之一輔助板300之一方塊圖。輔助板300可具有類似於分路板120之一架構。為了容易地繪示輔助分路板300與分路板120所共有之組件，已使用相同參考數字。
輔助板300可提供連結至其他板(在適用之情況下)或多個其他輔助板之功能。如先前論述，多個輔助板可經菊鍊連接在一起，其中第一輔助板直接連接至分路板200或分路板120。
如展示，輔助板300可未直接連接至伺服器199。代替地，輔助板300可經組態使得輔助板300分別透過埠183及埠185連接至兩個其他板。例如，當輔助板300係一系列輔助板中之第一輔助板時，埠183或埠187連接至分路板200。其餘埠(埠183或埠187)可連接至另一輔助板。在一些實施例中，當結合分路板200或另一輔助板使用時，輔助板300可經鑑認以允許使用該板。輔助板300可經由埠187連結至分路板200或另一輔助板。輔助板300亦可經由埠183連結至另一輔助板。
圖4係繪示根據實例實施例之配置成一菊鍊組態400之分路板120及輔助板300之一方塊圖。
如展示，分路板120之埠183可連接至輔助板300之埠187。在一些實施例中，埠183可透過任何構件連接至埠187，諸如但不限於通用串列匯流排(USB)、串列、Modbus、乙太網路或其他熟知通信構件。因此，可將來自輔助板300之輸出提供至分路板。
主機分路板120可將來自輔助板300之輸出提供至伺服器199。分路板可透過埠185連接至伺服器199。在一些實施例中，埠185可透過任何構件連接至伺服器199，諸如但不限於USB、串列、Modbus、乙太網路或其他熟知通信構件。如展示，來自輔助板300之輸入可經由跡線182提供至微處理器180。在一些實施例中，微處理器180可簡單地將來自輔助板300之訊號傳遞至伺服器199。在一些實施例中，微處理器180可彙總來自輔助板300之訊號與來自其他輔助板之任何其他輸入訊號或由主機分路板120產生之訊號。
圖5係繪示根據實例實施例之當分路板120處於作用中狀態時之分路板120之一方塊圖。
為了便於論述，突顯訊號通過分路板120之路徑。在作用中狀態中，輸入訊號IS 1流動通過中繼器136a以經由跡線138a旁繞中繼器131a。中繼器136a處於一斷電位置。當由微處理器180指示時，中繼器136a可被通電，諸如當待校準轉換器160a時。當處於斷電位置時，訊號可行進通過中繼器136a以經由跡線138a旁繞中繼器131a。旁路中繼器131a被展示為處於通電位置。當通電時，訊號透過中繼器136a之作用中的電路被傳遞至轉換器160a。在一些實施例中，旁路中繼器131a之作用中的電路可包含訊號調節，諸如放大。轉換器160a分裂輸入訊號，且將經分裂輸入訊號轉換為一數位訊號。例如，轉換器160a之ADC可將類比輸入訊號轉換為一數位訊號。經分裂數位輸入訊號經由跡線170被提供至微處理器180。微處理器180可解譯該訊號且將一指令發送至一或多個輸出(例如，伺服器199、控制器101等)。在一些實施例中，微處理器180可將一校準因數應用於一第一數位訊號以確保訊號之準確性。微處理器180可將經校準數位訊號傳送至轉換器160a之DAC。轉換器160a可將經校準數位訊號轉換為一類比訊號。轉換器160a可經由跡線145a將類比訊號輸出至輸出中繼器132a。類比訊號可經由OS 1用於外部裝置。
類似地，輸入訊號IS 2流動通過中繼器136b以經由跡線138b旁繞中繼器131b。中繼器136b處於一斷電位置。當由微處理器180指示時，中繼器136b可被通電，諸如當待校準轉換器160b時。當處於斷電位置時，訊號可行進通過中繼器136b以經由跡線138b旁繞中繼器131b。旁路中繼器131b被展示為處於通電位置。當通電時，訊號透過中繼器136b之作用中的電路被傳遞至轉換器160b。在一些實施例中，旁路中繼器131b之作用中的電路可包含訊號調節，諸如放大。轉換器160b分裂輸入訊號，且將經分裂輸入訊號轉換為一數位訊號。例如，轉換器160b之ADC可將類比輸入訊號轉換為一數位訊號。經分裂數位輸入訊號經由跡線170被提供至微處理器180。微處理器180可解譯該訊號且將一指令發送至一或多個輸出(例如，伺服器199、控制器101等)。在一些實施例中，微處理器180可將一校準因數應用於一第一數位訊號以確保訊號之準確性。微處理器180可將經校準數位訊號傳送至轉換器160b之DAC。轉換器160b可將經校準數位訊號轉換為一類比訊號。轉換器160b可經由跡線145b將類比訊號輸出至輸出中繼器132b。類比訊號可經由OS 2用於外部裝置。
在一些實施例中，微處理器180可彙總來自轉換器160a及轉換器160b之數位訊號以傳輸至伺服器199。在一些實施例中，微處理器180可在傳輸之前加密輸出訊號。
圖6A係繪示根據實例實施例之當分路板120處於錯誤狀態時之分路板120之一方塊圖。
為了便於論述，突顯訊號通過分路板120之路徑。
在一些實施例中，諸如圖6A中展示，錯誤狀態可由歸因於板電力之一失去之一般板失效所導致。分路板120之若干組件需要電力來操作。例如，微處理器180、轉換器160a、160b及中繼器136a、136b、131a、131b、132a及132b通常需要電力來操作。
當處於錯誤狀態時，輸入中繼器136a可經由跡線138a將訊號傳遞通過至旁路中繼器131a。在一電力失效期間，旁路中繼器131a可回復至一斷電位置。在斷電位置中，輸入訊號可被直接傳遞至輸出中繼器132a，且隨後被傳遞至輸出OS 1。換言之，在一電力失效期間，全部輸入可旁繞作用中的電路。原始輸入訊號IS 1可在輸出埠OS 1處可用。以此方式，在分路板120外部之需要原始輸入訊號之下游程序可在不中斷之情況下繼續。同時，通常將經由埠183、185、187輸出之數位輸出不可用，直至電力恢復。
類似地，輸入中繼器136b可經由跡線138b將訊號傳遞通過至旁路中繼器131b。在一電力失效期間，旁路中繼器131b可回復至一斷電位置。在斷電位置中，輸入訊號可被直接傳遞至輸出中繼器132b，且隨後被傳遞至輸出OS 2。換言之，在一電力失效期間，全部輸入可旁繞作用中的電路。原始輸入訊號IS 2可在輸出埠OS2處可用。以此方式，在分路板120外部之需要原始輸入訊號之下游程序可在不中斷之情況下繼續。同時，通常將經由埠183、185、187輸出之數位輸出不可用，直至電力恢復。
圖6B係繪示根據實例實施例之當分路板120處於錯誤狀態時之分路板120之一方塊圖。
為了便於論述，突顯訊號通過分路板120之路徑。
在一些實施例中，諸如圖6B中展示，錯誤狀態可由分路板120上之一單一組件失效而導致。如展示，a組件之組可經歷一失效。例如，轉換器160a、中繼器136a、旁路中繼器131a或中繼器132a之一者可能已失效。因此，輸入訊號IS 1可處於錯誤狀態，而輸入訊號IS 2可處於作用中狀態。在此等實施例中，用於輸入IS 1之旁路中繼器131a及輸出中繼器132a可表現為如上文圖6A中描述般，旁繞全部作用中的電路且將輸入引導至輸出埠OS 1。旁路中繼器131b及輸出中繼器132b可保持在作用中狀態，如上文結合圖5描述。
在組件失效之情況中，僅組件失效之電路透過旁路電路被重新引導。例如，若轉換器160a失效，則輸入訊號將透過「a」旁路電路旁繞。可透過錯誤偵測模組190a及190b來監測組件失效。例如，錯誤偵測模組190a可持續地或連續地檢查以確保轉換器160a或其他組件處於作用中狀態。
錯誤偵測模組190a可由微處理器180讀取及控制。在一些實施例中，微處理器180可使用一般中繼邏輯來偵測一錯誤。例如，當存在至分路板120之電力時，旁路中繼器131a可處於通電切換位置(諸如圖1中展示)。若電力失效，則旁路中繼器131a可斷電，且來自旁路中繼器131a之輸出可經切換至錯誤訊號135a。在電力失效期間，全部轉換器160a至160n回復至一錯誤狀態。在一些實施例中，微處理器180可利用嵌入式程式碼邏輯來偵測個別轉換器電路失效。例如，轉換器160a可包含在主動轉換期間改變之暫存器。微處理器180可檢查暫存器以確保其等正在逐漸改變。在另一實例中，若轉換器160a包含數位輸入/輸出，則可輸出一數位訊號。若處於作用中，則訊號可為高的；若轉換器失效，則訊號將變低。
圖7係繪示根據實例實施例之經歷一校準程序之分路板120之一方塊圖。
即使在一校準程序期間，分路板120仍能夠維持至下游程序之一類比輸出。如展示，轉換器160a可經歷一校準程序。在校準程序期間，旁路中繼器131a可切換狀態，使得輸入訊號IS 1不被發送至轉換器160a。在一些實施例中，在切換狀態之前，轉換器160a可緩衝輸入訊號IS 1。代替地，校準裝置142之訊號可用於校準轉換器160a之ADC。此外，在校準期間，轉換器160a之DAC可輸出經緩衝類比輸出訊號，使得程序訊號不被中斷。校準中繼器141可經啟動，使得來自校準裝置142之訊號透過旁路中繼器131a被發送至轉換器160a之ADC。
如繪示，在校準程序期間，校準訊號可流動通過相同於輸入訊號IS 1之組件。在一些實施例中，程序訊號亦可流動通過轉換器160a之ADC。在校準完成之後，微處理器180可將轉換器160a之DAC返回至即時輸出。微處理器180可進一步將校準中繼器141返回至其原始狀態。微處理器180可進一步將輸入中繼器136a返回至其先前狀態，從而將輸入訊號返回至轉換器160a之ADC。
在一些實施例中，可透過旁路中繼器131a引導校準訊號，使得校準訊號可經受相同於原始輸入訊號IS 1之電路。例如，若在輸入中繼器136a與旁路中繼器131a之間或旁路中繼器131a與轉換器160a之間存在輸入訊號之放大，則校準訊號可透過同一電路傳遞。一般言之，校準裝置142可經組態以經由校準中繼器141校準分路板120之任何轉換器，該校準中繼器141可將校準訊號引導至其他轉換器之其他ADC。
此外，儘管校準裝置142被展示為分路板120之一組件，然熟習此項技術者認知，在一些實施例中，校準裝置142可在分路板120之外部。
圖8係繪示根據實例實施例之經歷一校準程序之分路板800之一方塊圖。
分路板800可類似於上文描述之分路板120來組態。在圖8中展示之實例中，分路板800可進一步包含校準旁路802。校準旁路802可將輸入訊號IS 1連接至類比輸出訊號OS 1。
在校準期間，旁路中繼器131a可切換狀態，使得輸入訊號IS 1經由校準旁路802被直接發送至輸出中繼器132a。輸出中繼器132a可切換狀態，使得輸入訊號IS 1被引導至輸出埠OS 1。校準中繼器141可經啟動，使得來自校準裝置142之訊號可透過旁路中繼器131a被發送至轉換器160a之ADC。來自校準裝置142之訊號可用於校準ADC。
在校準之後，校準中繼器141可返回至其先前狀態。旁路中繼器131a可返回至其先前狀態，從而將輸入訊號IS 1返回至轉換器160a之ADC。以此方式，分路板800能夠維持類比輸出而不中斷。
圖9係繪示根據實例實施例之分路板900之一方塊圖。如展示，分路板900可類似於分路板120來組態。分路板900可包含轉換器960a，該轉換器960a包含兩個ADC通道C1及C2。校準裝置142可透過跡線146連接至轉換器960a之ADC通道C1。校準裝置142可透過跡線151連接至轉換器960b之ADC通道C2。在一些實施例中，通道C1可在同一ADC晶片上或一不同ADC晶片上。
可在一例行基礎上校準通道C2。例如，可每小時、每天、每週或以任何所要時間間隔校準通道C2。在一些實施例中，由微處理器180儲存校準參數。微處理器180可將當前校準值與先前儲存之校準值進行比較。當當前校準值與所儲存校準值相差一預定義量時，微處理器180可寫入ADC通道C1之新校準參數。此程序(即，新校準參數之寫入)可在未顯著中斷輸出訊號OS之情況下發生。
圖10係繪示根據實例實施例之分路板1000之一方塊圖。分路板1000可包含類似於分路板120之組件之組件。分路板1000與分路板120之不同之處在於分路板1000可在無需一分開的校準電路之情況下執行校準。
如展示，從分路板1000剔除分路板120之校準電路。為了校準分路板1000，輸入訊號(例如，IS 1及/或IS 2)可從分路板1000斷開連接。一校準裝置(現展示)可連接至輸入訊號將被連接之分路板1000。接著，校準裝置可校準轉換器160a及/或轉換器160b。在校準之後，校準裝置可從分路板1000斷開連接，且輸入訊號可經重新連接。
圖11A係繪示根據實例實施例之一主機板1100之一方塊圖。主機板1100可表示使其他電路板及組件能夠連接至其之一電路板。主機板1100可經組態以輸入及輸出從處理器板獲得之訊號。一處理器板可指代處理訊號且將經處理訊號輸出至主機板1100之一電路板或組件。
如展示，主機板1100可包含多組組件。例如，主機板1100可包含少至一組組件或多至n組組件。例如，主機板1100可經組態以接收多個輸入訊號IS 1…IS n，且可輸出多個輸出訊號OS 1…OS n。
主機板1100可經組態以接收V+及V-處之一電力輸入。主機板1100可經組態以提供錯誤保護，使得在不具有一子板之情況下(例如，圖12中展示)，輸入訊號IS 1可被傳遞通過至輸出OS 1。
如展示，主機板1100可包含配準銷A、B、C及D、一開關1120、一輸入中繼器1130及一輸出中繼器1135。開關1120可由電子電路控制。當子板未處於適當位置時，開關1120可處於一斷開位置。當子板處於適當位置時，開關1120可處於一閉合位置。當子板未處於適當位置時，諸如圖11A中展示之彼等，主機板1100可處於一錯誤狀態。因而，開關1120在圖11A中被展示為處於斷開位置。在錯誤位置中，輸入中繼器1130及輸出中繼器1135可斷電。以此方式，輸入訊號IS 1將直接傳遞至輸出訊號OS 1。
圖11B係繪示根據實例實施例之一主機板1100之一方塊圖。如展示，主機板1100處於作用中狀態。當一子板連接至主機板1100時，主機板1100可處於作用中狀態。當偵測到一子板時，開關1120可移動至一閉合位置。當開關1120閉合時，可施加電力以使中繼器1130通電。當通電時，輸入中繼器1130可將輸入訊號IS 1傳遞至轉移墊1116。轉移墊1116經組態以將來自主機板1100之輸入訊號IS 1轉移或傳遞至子板。另外，在作用中狀態中，可施加電力以使輸出中繼器1135通電。輸出中繼器1135可與輸出墊1118通信。輸出墊1118可經組態以接收來自一子板之一輸出訊號。在輸出墊1118處接收之輸出訊號可透過輸出中繼器1135傳遞且作為輸出訊號OS 1輸出。
因此，如跨圖11A及圖11B繪示，當子板處於適當位置時，主機板1100處於一作用中狀態，且輸入訊號可被發送通過至子板。當子板未處於適當位置時，主機板1100處於錯誤狀態，且原始輸入訊號被發送至輸出。
圖12係繪示根據實例實施例之一子板1200之一方塊圖。如展示，子板1200可包含配準銷A、B、C及D，其等經組態以分別與主機板1100之配準銷A、B、C及D介接。子板1200可類似於分路板120來組態，且可表示分路板120之一特定使用情況。子板1200包含一輸入墊1215及一輸出墊1217。例如，當子板1200處於適當位置時，輸入訊號IS 1可從主機板1100之轉移墊1116處傳遞至輸入墊1215。類似地，輸出訊號可從子板1200之輸出墊1217處傳遞至主機板1100之輸出墊1118處。
圖13係繪示根據實例實施例之操作一分路板之一方法1300之一流程圖。方法1300可開始於步驟1302。為了便於論述，結合一單一組組件論述下文操作。熟習此項技術者理解，可針對各組組件及提供至該各自組組件之各輸入訊號重複該程序。
在步驟1302，微處理器180可初始化用於分路板之韌體。例如，微處理器180可執行一開機程序，在此期間，微處理器180可檢查各組件之狀態以判定是否存在一錯誤。
在步驟1304，微處理器180判定是否存在一錯誤狀況。在一些實施例中，微處理器180可判定是否存在一完全板失效或一組件失效。
若在步驟1304，微處理器180判定存在一錯誤狀況，則方法1300繼續進行至步驟1306。在步驟1306，微處理器180清除錯誤。然而，若在步驟1304，微處理器180判定不存在一錯誤狀況，則方法1300繼續進行至步驟1308。
在步驟1308，微處理器180建立與伺服器199之一通信。例如，分路板可透過埠185連接至伺服器199。在一些實施例中，埠185可透過任何構件連接至伺服器199，諸如但不限於USB、串列、Modbus、乙太網路或其他熟知通信構件。
在步驟1310，微處理器180可校準各轉換器160a至160n之全部輸入通道。下文結合圖14A及圖14B更詳細論述校準程序。
在步驟1312，微處理器180可連接全部輸入訊號。在一些實施例中，各組組件可各自為與其相關聯之分開的一組輸入訊號。例如，a組件可包含一第一組輸入訊號IS 1。微處理器180可將全部輸入訊號連接至一各自輸入中繼器。例如，輸入訊號IS 1可連接至旁路中繼器131a。類似地，輸入中繼器IS 2可連接至旁路中繼器131b。輸入訊號可表示一或多個類比訊號。
在步驟1314，微處理器180可判定分路板是否處於一錯誤狀態。一錯誤狀態可指代發生一失效之一狀況。在一些實施例中，一失效可為一般板失效。一般板失效可為當至分路板之電力失效及全部輸出失效時。在一些實施例中，一失效可為一單一組件失效。一單一組件失效可為當分路板之組件失效時。例如，轉換器160a或轉換器160b失效。
微處理器180可藉由讀取轉換器之錯誤偵測模組來判定分路板是否處於一錯誤狀態。例如，微處理器180可讀取轉換器160a之錯誤偵測模組190a及轉換器160b之錯誤偵測模組190b。錯誤偵測模組190a可以各種方式偵測錯誤。在一些實施例中，錯誤偵測模組190a可使用一一般中繼邏輯來偵測錯誤。例如，當存在流向分路板120之電力時，旁路中繼器131a可處於一通電切換位置(例如，第一狀態)。若電力失效，則旁路中繼器131a可斷電(例如，一第二狀態)，且來自旁路中繼器131a之輸出可切換至錯誤訊號135a。在一些實施例中，在電力失效期間，分路板120上之全部轉換器(例如，轉換器160a、轉換器160b、轉換器160n等)可切換至一錯誤狀態。在一些實施例中，微處理器180之嵌入式程式碼邏輯可用於偵測個別轉換器電路失效。例如，一些轉換器(例如，轉換器160a)可包含暫存器，該等暫存器可在主動轉換期間改變。微處理器180可檢查暫存器以確保其等正在逐漸改變。
若在步驟1314，微處理器180判定分路板處於錯誤狀態，則方法1300繼續進行至步驟1316。在步驟1316，微處理器180可起始一警報協定。在警報協定期間，微處理器180可導致輸入訊號旁繞作用中的訊號電路且直接傳遞至該訊號之輸出中繼器。例如，輸入訊號IS 1可直接繼續進行至輸出訊號OS 1，諸如上文結合圖6A及圖6B展示及描述。
然而，若在步驟1316，微處理器180判定分路板處於作用中狀態，則方法1300繼續進行至步驟1318。在步驟1318，微處理器180可將輸入訊號引導朝向一轉換器以進行轉換。例如，微處理器180可將輸入訊號IS 1引導朝向作用中的電路，使得輸入訊號IS 1到達轉換器160a之ADC/DAC。
在步驟1320，轉換器可對輸入訊號執行一資料轉換。例如，轉換器160a之ADC可將輸入訊號IS 1從一類比訊號轉換為一數位訊號。儘管未展示，然微處理器180可連續檢查分路板中之錯誤。在步驟1304及1314執行之錯誤檢查係微處理器180何時可檢查錯誤狀態之實例。
在步驟1322，轉換器將經轉換訊號分裂為兩個或更多個輸出訊號。例如，轉換器160a可將經轉換輸入訊號分裂為一第一訊號及一第二訊號以被發送至微處理器180。
在步驟1324，微處理器180可將校準因數應用於第一訊號。可基於例如下文結合圖14A及圖14B論述之操作來判定校準因數。微處理器180可將已應用校準因數之第一訊號傳輸回至轉換器160a。
在步驟1326，轉換器160a可將第一訊號轉換回為一類比訊號。類比訊號係基於數位訊號及由微處理器180應用於數位訊號之校準因數。
在步驟1328，分路板可輸出資料訊號。例如，一類比訊號可經由輸出中繼器132a從分路板作為輸出訊號OS 1輸出以用於下游程序。類似地，微處理器180可將數位訊號輸出至伺服器199以進行分析。
圖14A係繪示根據實例實施例之校準一分路板之一方法1400之一流程圖。方法1400可特別適用於校準上文結合圖1至圖3及圖9論述之分路板。為了便於論述，結合一單一組組件論述下文操作。熟習此項技術者理解，可針對各組組件及提供至該各自組組件之各輸入訊號重複該程序。方法1400可開始於步驟1402。
在步驟1402，微處理器180可初始化校準常式。在一些實施例中，可透過伺服器199初始化校準常式。在一些實施例中，校準常式可駐留在韌體中或微處理器180上。
在步驟1404，分路板可維持至輸出埠之訊號(例如，OS 1)，且可從轉換器160a之ADC移除訊號。例如，微處理器180可導致旁路中繼器131a切換狀態，使得輸入訊號IS 1不被發送至轉換器160a。代替地，校準裝置142之訊號可用於校準轉換器160a之ADC。此外，轉換器160a之DAC可輸出一經緩衝類比輸出訊號。
在步驟1406，分路板可將一校準訊號路由至轉換器160a之ADC。例如，微處理器180可啟動校準中繼器141，從而導致來自校準裝置142之訊號透過旁路中繼器131a被發送至轉換器160a之ADC。
在步驟1408，分路板可校準轉換器160a之ADC。在一些實施例中，適當訊號可按順序被循序引導至轉換器160a之ADC。例如，零及跨度訊號(LRS及HRS)。可由微處理器180計算及儲存校準常數。
在步驟1410，分路板可從轉換器160a之ADC移除校準訊號。例如，微處理器180可撤銷啟動校準中繼器141，從而導致來自校準裝置142之訊號不再傳遞至轉換器160a之ADC。
在步驟1412，分路板可將訊號恢復至轉換器160a之ADC。例如，微處理器180可導致旁路中繼器131a切換狀態，使得輸入訊號IS 1被發送至轉換器160a。
圖14B係繪示根據實例實施例之校準一分路板之一方法1450之一流程圖。方法1450可特別適用於校準上文結合圖10論述之分路板。為了便於論述，結合一單一組組件論述下文操作。熟習此項技術者理解，可針對各組組件及提供至該各自組組件之各輸入訊號重複該程序。方法1450可開始於步驟1452。
在步驟1452，分路板可初始化一校準常式。例如，微處理器180可與伺服器199通信以起始校準常式。
在步驟1454，分路板可將校準器連接至C輸入。
在步驟1456，分路板可初始化校準程式。
在步驟1458，分路板可計算S輸出緩衝，且可將輸出切換至緩衝值。在一些實施例中，轉換器160a之ADC之校準可取決於系統而花費10微秒與幾秒之間。可估計校準所需之時間，且應使用一相等時間來收集及緩衝輸入訊號。
在步驟1460，分路板可校準轉換器160a之ADC。在一些實施例中，當校準開始時，可將經緩衝訊號發送至輸出。當校準完成時，可再次處理實況訊號。
在步驟1462，分路板可儲存校準常數。微處理器180隨後可將校準輸入應用於輸入訊號，諸如上文圖13中描述。
在步驟1464，分路板可斷開連接校準器。分路板可重新連接至輸入訊號IS 1。
在校準完成之後，微處理器180可將轉換器160a之DAC返回至即時輸出。微處理器180可進一步將校準中繼器141返回至其原始狀態。微處理器180可進一步將輸入中繼器136a返回至其先前狀態，從而將輸入訊號返回至轉換器160a之ADC。
在一些實施例中，可透過旁路中繼器131a引導校準訊號，使得校準訊號可經受相同於原始輸入訊號IS 1之電路。例如，若在輸入中繼器136a與旁路中繼器131a之間或旁路中繼器131a與轉換器160a之間存在輸入訊號之放大，則校準訊號可透過同一電路傳遞。一般言之，校準裝置142可經組態以經由校準中繼器141校準分路板之任何轉換器，該校準中繼器141可將校準訊號引導至其他轉換器之其他ADC。
圖15A繪示根據實例實施例之運算系統1500之一系統匯流排架構。系統1500可表示微處理器180之至少一部分。系統1500之一或多個組件可使用一匯流排1505彼此電通信。系統1500可包含一處理單元(CPU或處理器) 1510及一系統匯流排1505，該系統匯流排1505將包含系統記憶體1515之各種系統組件(諸如唯讀記憶體(ROM) 1520及隨機存取記憶體(RAM) 1525)耦合至處理器1510。系統1500可包含直接與處理器1510連接、接近處理器1510或整合為處理器1510之部分之高速記憶體之一快取區。系統1500可將資料從記憶體1515及/或儲存裝置1530複製至快取區1512以由處理器1510快速存取。以此方式，快取區1512可提供在等待資料時避免處理器1510延遲之一效能提升。此等及其他模組可控制或經組態以控制處理器1510以執行各種動作。其他系統記憶體1515亦可供使用。記憶體1515可包含具有不同效能特性之多個不同類型之記憶體。處理器1510可包含任何通用處理器及經組態以控制處理器1510之一硬體模組或軟體模組(諸如儲存在儲存裝置1530中之服務1 1532、服務2 1534及服務3 1536)以及其中軟體指令被併入至實際處理器設計中之一專用處理器。處理器1510本質上可為含有多個核心或處理器、一匯流排、記憶體控制器、快取區等之一完全自含型運算系統。一多核心處理器可為對稱或非對稱的。
為了實現使用者與運算系統1500之互動，一輸入裝置1545可表示任何數目個輸入機構，諸如用於語音之一麥克風、用於手勢或圖形輸入之一觸敏螢幕、鍵盤、滑鼠、運動輸入、語音等。一輸出裝置1535亦可為熟習此項技術者已知之數個輸出機構之一或多者。在一些例項中，多模態系統可使一使用者能夠提供多種類型之輸入以與運算系統1500通信。通信介面1540通常可控管及管理使用者輸入及系統輸出。對任何特定硬體配置上之操作不存在限制，且因此，隨著改良硬體或韌體配置被開發，其等可容易地替換此處之基本特徵。
儲存裝置1530可為一非揮發性記憶體，且可為一硬碟或可儲存可由一電腦存取之資料之其他類型之電腦可讀媒體，諸如磁帶盒、快閃記憶體卡、固態記憶體裝置、數位多功能光碟、盒式磁帶、隨機存取記憶體(RAM) 1525、唯讀記憶體(ROM) 1520及其等之混合物。
儲存裝置1530可包含用於控制處理器1510之服務1532、1534及1536。可考慮其他硬體或軟體模組。儲存裝置1530可連接至系統匯流排1505。在一個態樣中，執行一特定功能之一硬體模組可包含儲存在一電腦可讀媒體中之軟體組件，該軟體組件與諸如處理器1510、匯流排1505、輸出裝置1535 (例如，顯示器)等之必要硬體組件結合以執行該功能。
圖15B繪示具有可表示微處理器180之至少一部分之一晶片組架構之一電腦系統1550。電腦系統1550可為可用於實施所揭示技術之電腦硬體、軟體及韌體之一實例。系統1550可包含一處理器1555，該處理器1555表示任何數目個實體及/或邏輯上相異之資源，其等能夠執行經組態以執行所識別運算之軟體、韌體及硬體。處理器1555可與一晶片組1560通信，該晶片組1560可控制至處理器1555之輸入及來自處理器1555之輸出。在此實例中，晶片組1560將資訊輸出至輸出1565，諸如一顯示器，且可將資訊讀取及寫入至儲存裝置1570，該儲存裝置1570可包含例如磁性媒體及固態媒體。晶片組1560亦可從儲存裝置1575 (例如，RAM)讀取資料及將資料寫入至儲存裝置1575。可提供用於與各種使用者介面組件1585介接之一橋接器1580以與晶片組1560介接。此等使用者介面組件1585可包含一鍵盤、一麥克風、觸控偵測及處理電路、一指向裝置(諸如一滑鼠)等。一般言之，至系統1550之輸入可來自各種源之任一者，機器產生及/或人類產生。
晶片組1560亦可與可具有不同實體介面之一或多個通信介面1590介接。此等通信介面可包含用於有線及無線區域網路、寬頻無線網路以及個人區域網路之介面。用於產生、顯示及使用本文中揭示之GUI之方法之一些應用可包含透過實體介面接收有序資料集，或由機器本身藉由處理器1555分析儲存在儲存裝置1570或儲存裝置1575中之資料來產生有序資料集。此外，機器可透過使用者介面組件1585接收來自一使用者之輸入，且藉由使用處理器1555解譯此等輸入來執行適當功能，諸如瀏覽功能。
可瞭解，實例系統1500及1550可具有多於一個處理器1510或係網路連結在一起以提供更大處理能力之運算裝置之一群組或叢集之部分。
雖然前文係關於本文中描述之實施例，但可在不脫離其基本範疇之情況下設想其他及進一步實施例。例如，本發明之態樣可以硬體或軟體或硬體及軟體之一組合實施。本文中描述之一項實施例可經實施為與一電腦系統一起使用之一程式產品。程式產品之(若干)程式定義實施例之功能(包含本文中描述之方法)，且可含於各種電腦可讀儲存媒體上。闡釋性電腦可讀儲存媒體包含但不限於：(i)不可寫儲存媒體(例如，一電腦內之唯讀記憶體(ROM)裝置，諸如可由一CD-ROM光碟機讀取之CD-ROM光碟、快閃記憶體、ROM晶片或任何類型之固態非揮發性記憶體)，在其上永久地儲存資訊；及(ii)可寫儲存媒體(例如，一軟碟機或硬碟機內之軟碟或任何類型之固態隨機存取記憶體)，在其上儲存可更改資訊。當攜載引導所揭示實施例之功能之電腦可讀指令時，此等電腦可讀儲存媒體係本發明之實施例。
熟習此項技術者將瞭解，前述實例係例示性且非限制性。熟習此項技術者在閱讀說明書及研究圖式之後所明白之其等之全部置換、增強、等效物及改良皆包含在本發明之真正精神及範疇內。因此，以下隨附發明申請專利範圍旨在包含落入此等教示之真正精神及範疇內之全部此等修改、置換及等效物。
101:專用控制器 120:分路板 131a:旁路中繼器 131b:旁路中繼器 132a:輸出中繼器 132b:輸出中繼器 133a:跡線 133b:跡線 135a:錯誤訊號 135b:錯誤訊號 136a:輸入中繼器 136b:輸入中繼器 137a:跡線 137b:跡線 138a:跡線 138b:跡線 140a:跡線 140b:跡線 141:校準中繼器 142:校準裝置 143:校準訊號 145a:跡線 145b:跡線 146:跡線 151:跡線 160a:轉換器 160b:轉換器 170:跡線 180:微處理器 182:跡線 183:埠 184:跡線 185:埠 187:埠 190a:錯誤偵測模組 190b:錯誤偵測模組 195:跡線 196:連接器 199:伺服器 200:分路板 300:輔助板 400:菊鍊組態 800:分路板 802:校準旁路 900:分路板 960a:轉換器 960b:轉換器 1000:分路板 1100:主機板 1116:轉移墊 1118:輸出墊 1120:開關 1130:輸入中繼器 1135:輸出中繼器 1200:子板 1215:輸入墊 1217:輸出墊 1300:方法 1302:步驟 1304:步驟 1306:步驟 1308:步驟 1310:步驟 1312:步驟 1314:步驟 1316:步驟 1318:步驟 1320:步驟 1322:步驟 1324:步驟 1326:步驟 1328:步驟 1400:方法 1402:步驟 1404:步驟 1406:步驟 1408:步驟 1410:步驟 1412:步驟 1450:方法 1452:步驟 1454:步驟 1456:步驟 1458:步驟 1460:步驟 1462:步驟 1464:步驟 1500:運算系統 1505:系統匯流排 1510:處理單元/CPU/處理器 1512:快取區 1515:系統記憶體 1520:唯讀記憶體(ROM) 1525:隨機存取記憶體(RAM) 1530:儲存裝置 1532:服務1 1534:服務2 1535:輸出裝置 1536:服務3 1540:通信介面 1545:輸入裝置 1550:電腦系統 1555:處理器 1560:晶片組 1565:輸出 1570:儲存裝置 1575:儲存裝置 1580:橋接器 1585:使用者介面組件 1590:通信介面 IS 1:輸入訊號 IS 2:第二輸入訊號 IS n:輸入訊號 OS 1:輸出訊號 OS 2:第二輸出訊號
因此，藉由參考實施例(其等之一些在隨附圖式中繪示)可獲得可詳細理解本發明之上述特徵之方式、上文簡略總結之本發明之一更特定描述。然而，應注意，隨附圖式僅繪示本發明之典型實施例且因此不應被視為限制其範疇，此係因為本發明可承認其他同樣有效之實施例。
圖1係繪示根據實例實施例之一分路板之一方塊圖。
圖2係繪示根據實例實施例之一分路板之一方塊圖。
圖3係繪示根據實例實施例之一輔助板之一方塊圖。
圖4係繪示根據實例實施例之配置成一菊鍊組態400之分路板及輔助板之一方塊圖。
圖5係繪示根據實例實施例之當分路板處於作用中狀態時之分路板之一方塊圖。
圖6A係繪示根據實例實施例之當分路板處於錯誤狀態時之分路板之一方塊圖。
圖6B係繪示根據實例實施例之當分路板處於錯誤狀態時之分路板之一方塊圖。
圖7係繪示根據實例實施例之經歷一校準程序之分路板之一方塊圖。
圖8係繪示根據實例實施例之經歷一校準程序之分路板之一方塊圖。
圖9係繪示根據實例實施例之分路板之一方塊圖。
圖10係繪示根據實例實施例之分路板之一方塊圖。
圖11A係繪示根據實例實施例之一主機板之一方塊圖。
圖11B係繪示根據實例實施例之一主機板之一方塊圖。
圖12係繪示根據實例實施例之一子板之一方塊圖。
圖13係繪示根據實例實施例之操作一分路板之一方法之一流程圖。
圖14A係繪示根據實例實施例之校準一分路板之一方法之一流程圖。
圖14B係繪示根據實例實施例之校準一分路板之一方法之一流程圖。
圖15A係繪示根據實例實施例之一運算裝置之一方塊圖。
圖15B係繪示根據實例實施例之一運算裝置之一方塊圖。
為促進理解，在可能的情況下，已使用相同元件符號來指定該等圖所共有之相同元件。經考慮，在一項實施例中揭示之元件可有益地用於其他實施例，而無需具體敘述。
101:專用控制器
120:分路板
131a:旁路中繼器
131b:旁路中繼器
132a:輸出中繼器
132b:輸出中繼器
133a:跡線
133b:跡線
135a:錯誤訊號
135b:錯誤訊號
136a:輸入中繼器
136b:輸入中繼器
137a:跡線
137b:跡線
138a:跡線
138b:跡線
140a:跡線
140b:跡線
141:校準中繼器
142:校準裝置
143:校準訊號
145a:跡線
145b:跡線
160a:轉換器
160b:轉換器
170:跡線
180:微處理器
182:跡線
183:埠
184:跡線
185:埠
187:埠
190a:錯誤偵測模組
190b:錯誤偵測模組
195:跡線
196:連接器
199:伺服器
IS1:輸入訊號
IS2:第二輸入訊號
OS1:輸出訊號
OS2:第二輸出訊號

Claims (24)

  1. 一種訊號分路系統，其包括：一分路板，其包括：一轉換器，其包括類比轉數位電路及數位轉類比電路；一旁路中繼器，其與該轉換器耦合，該旁路中繼器可在一第一狀態與一第二狀態之間組態；及一微處理器，其與該轉換器及該旁路中繼器耦合，該微處理器經組態以使該旁路中繼器在該第一狀態與該第二狀態之間切換，其中在該第一狀態中，該旁路中繼器將一輸入訊號引導至該轉換器，其中該轉換器將該輸入訊號轉換為一經轉換輸入訊號且將該經轉換輸入訊號分裂為一第一部分及一第二部分，其中該微處理器經組態以將校準因數應用於該第一部分且將該第一部分引導回至該轉換器以在該分路板之一輸出埠處輸出以用於下游程序，且將該第二部分輸出至一外部伺服器裝置，且其中在該第二狀態中，該旁路中繼器導致該輸入訊號旁繞該轉換器且將該輸入訊號引導至該分路板之該輸出埠以用於該等下游程序。
  2. 如請求項1之訊號分路系統，其進一步包括：一第二轉換器，其與該微處理器耦合，該第二轉換器包括第二類比轉數位電路及第二數位轉類比電路；一第二旁路中繼器，其與該微處理器及該第二轉換器耦合，該第 二旁路中繼器可在該第一狀態與該第二狀態之間組態；及該微處理器經進一步組態以使該第二旁路中繼器在該第一狀態與該第二狀態之間切換，其中在該第一狀態中，該第二旁路中繼器將一第二輸入訊號引導至該第二轉換器，其中該第二轉換器將該第二輸入訊號轉換為一第二經轉換輸入訊號且將該第二經轉換輸入訊號分裂為一第三部分及一第四部分，該第三部分經引導至該微處理器，該第四部分經引導至該分路板之一第二輸出埠以用於該等下游程序，且其中在該第二狀態中，該第二旁路中繼器導致該第二輸入訊號旁繞該第二轉換器且將該第二輸入訊號引導至該分路板之該第二輸出埠以用於該等下游程序。
  3. 如請求項2之訊號分路系統，其中該旁路中繼器處於該第一狀態，且該第二旁路中繼器處於該第二狀態。
  4. 如請求項1之訊號分路系統，其進一步包括：校準電路，其與該轉換器及該微處理器耦合，該校準電路經組態以校準該轉換器之該類比轉數位電路。
  5. 如請求項4之訊號分路系統，其中該轉換器經組態以緩衝該輸入訊號。
  6. 如請求項5之訊號分路系統，其中該轉換器輸出該經緩衝輸入訊號，而該校準電路校準該轉換器之該類比轉數位電路。
  7. 如請求項1之訊號分路系統，其中該轉換器進一步包括一錯誤偵測模組，該錯誤偵測模組經組態以偵測該分路板之至少一個組件何時失效。
  8. 如請求項7之訊號分路系統，其中該微處理器經組態以讀取該錯誤偵測模組以判定該分路板之該至少一個組件何時失效。
  9. 如請求項8之訊號分路系統，其中在判定該轉換器已失效之後，該微處理器經組態以導致該旁路中繼器從該第一狀態切換至該第二狀態。
  10. 如請求項1之訊號分路系統，其進一步包括：一第二分路板，其與該分路板通信，該第二分路板包括：一第二轉換器，其包括第二類比轉數位電路及第二數位轉類比電路；一第二旁路中繼器，其與該第二轉換器耦合，該第二旁路中繼器可在一第三狀態與一第四狀態之間組態；及一第二微處理器，其與該第二轉換器及該第二旁路中繼器耦合，該第二微處理器經組態以使該第二旁路中繼器在該第三狀態與該第四狀態之間切換，其中在該第三狀態中，該第二旁路中繼器將一第二輸入訊號引導至該第二轉換器，其中該第二轉換器將該第二輸入訊號轉換為一第二經轉換輸入訊號且將該第二經轉換輸入訊號分裂為一第三部分及一第四部分，其中該微處理器經組態以將該等校準因數應用於該第 三部分且將該第一部分引導回至該轉換器以在該第二分路板之一第二輸出埠處輸出以用於該等下游程序，且將該第四部分輸出至該外部伺服器裝置，且其中在該第四狀態中，該第二旁路中繼器導致該第二輸入訊號旁繞該第二轉換器且將該第二輸入訊號引導至該分路板之該第二輸出埠以輸出至該分路板之該微處理器。
  11. 如請求項10之訊號分路系統，其中該分路板係一主機分路板且該第二分路板係一輔助分路板，該分路板及該第二分路板配置成一菊鍊。
  12. 一種訊號分路系統，其包括：一主機板，其包括：一輸入中繼器，其可在一第一位置與一第二位置之間組態；一輸入墊，其與該輸入中繼器通信；一開關，其可在一斷開位置與一閉合位置之間組態；一輸出中繼器，其可在一第一位置與一第二位置之間組態；及一輸出墊，其與該輸出中繼器通信；及一子板，其經組態以連接至該主機板，其中當該子板連接至該主機板時，該輸入中繼器從該斷開位置切換至該閉合位置，使得電力被供應至該輸入中繼器及該輸出中繼器，從而導致該輸入中繼器從該第一位置切換至該第二位置且該輸出中繼器從該第一位置切換至該第二位置，其中在該第二位置中，該輸入墊將來自該主機板之一輸入訊號提供至該子板且該輸出墊接收來自該子板之一輸出訊號。
  13. 如請求項12之訊號分路系統，其中該子板包括：一轉換器，其包括類比轉數位電路及數位轉類比電路；一旁路中繼器，其與該轉換器耦合，該旁路中繼器可在一第一狀態與一第二狀態之間組態；及一微處理器，其與該轉換器及該旁路中繼器耦合，該微處理器經組態以使該旁路中繼器在該第一狀態與該第二狀態之間切換，其中在該第一狀態中，該旁路中繼器將一輸入訊號引導至該轉換器，其中該轉換器將該輸入訊號轉換為一經轉換輸入訊號且將該經轉換輸入訊號分裂為一第一部分及一第二部分，其中該微處理器經組態以將校準因數應用於該第一部分且將該第一部分引導回至該轉換器以在一輸出埠處輸出以用於下游程序，且將該第二部分輸出至一外部伺服器裝置，且其中在該第二狀態中，該旁路中繼器導致該輸入訊號旁繞該轉換器且將該輸入訊號引導至該輸出埠以用於該等下游程序。
  14. 如請求項13之訊號分路系統，其中該子板進一步包括：一第二轉換器，其包括第二類比轉數位電路及第二數位轉類比電路；一第二旁路中繼器，其與該第二轉換器耦合，該第二旁路中繼器可在一第三狀態與一第四狀態之間組態；及一第二微處理器，其與該第二轉換器及該第二旁路中繼器耦合，該第二微處理器經組態以使該第二旁路中繼器在該第三狀態與該第四狀態之間切換， 其中在該第三狀態中，該第二旁路中繼器將一第二輸入訊號引導至該第二轉換器，其中該第二轉換器將該第二輸入訊號轉換為一第二經轉換輸入訊號且將該第二經轉換輸入訊號分裂為一第三部分及一第四部分，其中該微處理器經組態以將該等校準因數應用於該第三部分且將該第一部分引導回至該轉換器以在該子板之一第二輸出埠處輸出以用於該等下游程序，且將該第四部分輸出至該外部伺服器裝置，且其中在該第四狀態中，該第二旁路中繼器導致該第二輸入訊號旁繞該第二轉換器且將該第二輸入訊號引導至該第二輸出埠以輸出至該微處理器。
  15. 如請求項14之訊號分路系統，其中該旁路中繼器處於該第一狀態，且該第二旁路中繼器處於該第二狀態。
  16. 如請求項13之訊號分路系統，其進一步包括：校準電路，其在該子板內部且與該微處理器及該轉換器耦合，該校準電路經組態以校準該轉換器之該類比轉數位電路。
  17. 如請求項16之訊號分路系統，其中該轉換器經組態以緩衝該輸入訊號。
  18. 如請求項17之訊號分路系統，其中該轉換器輸出該經緩衝輸入訊號，而該校準電路校準該轉換器之該類比轉數位電路。
  19. 如請求項13之訊號分路系統，其進一步包括：校準電路，其在該子板外部且與該微處理器及該轉換器耦合，該校準電路經組態以校準該轉換器之該類比轉數位電路。
  20. 如請求項13之訊號分路系統，其中該轉換器進一步包括一錯誤偵測模組，該錯誤偵測模組經組態以偵測該子板之至少一個組件何時失效。
  21. 如請求項20之訊號分路系統，其中該微處理器經組態以讀取該錯誤偵測模組以判定該子板之該至少一個組件何時失效。
  22. 如請求項20之訊號分路系統，其中在判定該轉換器已失效之後，該微處理器經組態以導致該旁路中繼器從該第一狀態切換至該第二狀態。
  23. 一種訊號分路系統操作方法，其包括：藉由一微處理器起始一分路板，其中起始該分路板包括使該分路板之一旁路中繼器通電，其中當通電時，該旁路中繼器將一輸入訊號引導至一轉換器，該轉換器經組態以將該輸入訊號轉換為一經轉換訊號且將該經轉換訊號分裂為一第一部分及一第二部分；藉由該微處理器偵測到該分路板之至少一個組件已失效；及基於該偵測，藉由該微處理器使該旁路中繼器斷電，其中使該旁路中繼器斷電導致該輸入訊號旁繞該轉換器。
  24. 如請求項23之訊號分路系統操作方法，其進一步包括： 起始一校準程序以校準該轉換器之類比轉數位電路；藉由該轉換器緩衝該輸入訊號；將一校準訊號輸入至該轉換器；及使用該校準訊號校準該轉換器，同時從該轉換器輸出該經緩衝輸入訊號。
TW111134042A 2021-09-10 2022-09-08 錯誤保護訊號分路器設備 TWI828310B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163261071P 2021-09-10 2021-09-10
US63/261,071 2021-09-10
US17/646,247 2021-12-28
US17/646,247 US11411293B1 (en) 2021-09-10 2021-12-28 Fault protected signal splitter apparatus

Publications (2)

Publication Number Publication Date
TW202320498A TW202320498A (zh) 2023-05-16
TWI828310B true TWI828310B (zh) 2024-01-01

Family

ID=82705840

Family Applications (2)

Application Number Title Priority Date Filing Date
TW111134042A TWI828310B (zh) 2021-09-10 2022-09-08 錯誤保護訊號分路器設備
TW112147576A TW202414924A (zh) 2021-09-10 2022-09-08 錯誤保護訊號分路器設備

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW112147576A TW202414924A (zh) 2021-09-10 2022-09-08 錯誤保護訊號分路器設備

Country Status (4)

Country Link
US (3) US11411293B1 (zh)
EP (1) EP4399534A1 (zh)
TW (2) TWI828310B (zh)
WO (1) WO2023038836A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201025720A (en) * 2008-09-19 2010-07-01 Verigy Pte Ltd Singapore Signal distribution structure and method for distributing a signal
US8751069B2 (en) * 2011-06-16 2014-06-10 The Boeing Company Dynamically reconfigurable electrical interface
US20180007313A1 (en) * 2016-06-30 2018-01-04 Ppc Broadband, Inc. Network interface device
CN110098455A (zh) * 2018-01-30 2019-08-06 凯瑟雷恩欧洲股份公司 移动无线站的hf组合器、hf组合器布置结构和移动无线站
CN112151964A (zh) * 2019-06-26 2020-12-29 亚德诺半导体国际无限责任公司 使用基于开关的馈线功分器的移相器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453744A (en) 1993-11-23 1995-09-26 Alliedsignal Inc. Device for modular input high-speed multi-channel digitizing of electrical data

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201025720A (en) * 2008-09-19 2010-07-01 Verigy Pte Ltd Singapore Signal distribution structure and method for distributing a signal
TWI438961B (zh) * 2008-09-19 2014-05-21 Advantest Singapore Pte Ltd 信號分配結構與用以分配信號之方法
US8751069B2 (en) * 2011-06-16 2014-06-10 The Boeing Company Dynamically reconfigurable electrical interface
US20180007313A1 (en) * 2016-06-30 2018-01-04 Ppc Broadband, Inc. Network interface device
CN110098455A (zh) * 2018-01-30 2019-08-06 凯瑟雷恩欧洲股份公司 移动无线站的hf组合器、hf组合器布置结构和移动无线站
CN112151964A (zh) * 2019-06-26 2020-12-29 亚德诺半导体国际无限责任公司 使用基于开关的馈线功分器的移相器

Also Published As

Publication number Publication date
TW202414924A (zh) 2024-04-01
US11411293B1 (en) 2022-08-09
TW202320498A (zh) 2023-05-16
US20230079085A1 (en) 2023-03-16
WO2023038836A1 (en) 2023-03-16
US11955686B2 (en) 2024-04-09
US20230344105A1 (en) 2023-10-26
US11784386B2 (en) 2023-10-10
EP4399534A1 (en) 2024-07-17

Similar Documents

Publication Publication Date Title
JP3745761B2 (ja) バスを機能強化する方法および装置
RU2013100005A (ru) Системы и способы интеллектуального и гибкого управления и контроля компьютерных систем
US11536767B2 (en) Self-test circuitry
US20170337152A1 (en) Port mirroring for peripheral component interconnect express devices
US10298520B2 (en) Relay apparatus
US6138199A (en) System for data transfer in a ring topology comprising selectors to selectively bypass external devices or a downstream device based upon presence indications
TWI828310B (zh) 錯誤保護訊號分路器設備
US20210119762A1 (en) Serial bidirectional communication circuit and method thereof
US11894596B2 (en) Fault protected signal splitter apparatus
CN107241141B (zh) 一种驱动芯片、光模块、光模块的切换方法及pon设备
US20030101020A1 (en) Devices connected to fiber channels and margin test method for the devices, and method for specifying problems in system having devices connected to fiber channels
JP5726924B2 (ja) シリアル転送システムに適用されフェイルセーフ方法を伴うチップ
JP2003242049A (ja) マイクロコンピュータの異常検出方法
JP6996757B2 (ja) カード、システム、カードが実行する制御方法及びプログラム
TWI829060B (zh) 處理電路、控制系統及控制方法
US20240045826A1 (en) Micro controller unit, operation system, and control method
US7783929B2 (en) Controller for a disk, disk enclosure device, disk array apparatus, method for detecting a fault of disk enclosure device, and signal-bearing medium
US11714771B2 (en) USB signal transmission device, operation method thereof, and USB cable
US11201811B2 (en) Multiport network adapter loopback hardware
US7694023B1 (en) Routing a processor communication
US6452965B1 (en) Fault detection circuit in loop network
JPH05204692A (ja) 情報処理装置の故障検出・切離方式
EP0856799A2 (en) Information transfer apparatus having ring topology
KR101545092B1 (ko) 저항형 센싱 장치 및 방법
KR20220050632A (ko) 단락 진단 회로 및 방법