TWI823621B - 閘極驅動裝置 - Google Patents

Abstract

閘極驅動裝置包括多個移位暫存電路。在移位暫存電路 中，輸出級電路接收第一以及第二控制信號，並依據第一以及第二控制信號以提供閘極高電壓或參考低電壓對輸出端進行充放電，以產生閘極驅動信號。第一電壓調整器依據第一時脈信號、第二時脈信號以及前級閘極驅動信號以提供閘極高電壓或閘極低電壓至第一控制端以及第二控制端，以調整第一控制信號以及第二控制信號。第二電壓調整器依據後級閘極驅動信號、第一時脈信號以及第二時脈信號以調整第一控制信號。參考低電壓的電壓準位相對低於閘極高電壓以及閘極低電壓的電壓準位。

Description

閘極驅動裝置

本發明是有關於一種閘極驅動裝置，且特別是有關於一種顯示裝置的閘極驅動裝置。

在習知的顯示技術中，閘極驅動電路通常會透過產生閘極驅動信號(或發光控制信號)至畫素電路，以控制發光元件的發光時間。然而，習知的閘極驅動電路所產生的閘極驅動信號存在著尾脈(Tail pulse)過長的問題，這將會造成閘極驅動信號無法完整的被放電至閘極低電壓，進而增加了畫素電路的功率消耗。

另外，習知的閘極驅動電路也容易受到脈波寬度較短的時脈信號影響，使得電路的穩壓時間過短，進而導致閘極驅動信號容易受漏電流影響而發生誤輸出的現象。

有鑑於此，如何有效地改善閘極驅動信號的尾脈過長以及穩壓時間過短對於閘極驅動電路的影響，將是本領域相關技術人員重要的課題。

本發明提供一種閘極驅動裝置，能夠有效地改善閘極驅動裝置的輸出狀態，進而提升電路的工作效率。

本發明的閘極驅動裝置包括多個移位暫存電路。多個移位暫存電路相互串聯耦接，分別產生多個閘極驅動信號。其中第N級的移位暫存電路包括輸出級電路、第一電壓調整器以及第二電壓調整器。輸出級電路具有第一控制端以及第二控制端以分別接收第一控制信號以及第二控制信號，依據第一控制信號以及第二控制信號以提供閘極高電壓或參考低電壓對輸出端進行充放電，以產生第N級閘極驅動信號。第一電壓調整器耦接至第一控制端以及第二控制端，依據第一時脈信號、第二時脈信號以及前級閘極驅動信號以提供閘極高電壓或閘極低電壓至第一控制端以及第二控制端，以調整第一控制信號以及第二控制信號。第二電壓調整器耦接至第一控制端，依據後級閘極驅動信號、第一時脈信號以及第二時脈信號以調整第一控制信號。其中，參考低電壓的電壓準位相對低於閘極高電壓以及閘極低電壓的電壓準位。

基於上述，本發明的閘極驅動裝置的移位暫存電路可以透過電容器的耦合效應來產生具有相對較低電壓準位的閘極驅動信號，以達到改善畫素電路的功率消耗之效果。並且，移位暫存電路可以透過電壓調整器來週期性地對控制端以及輸出端的電壓準位進行穩壓，以改善穩壓時間過短之問題。另外，於重置階段，移位暫存電路可利用具有相對較短的脈波寬度的時脈信號而改善尾脈之問題。如此一來，移位暫存電路能夠有效地改善閘極驅動 裝置的輸出狀態，進而提升電路的工作效率。

100:移位暫存電路

110:輸出級電路

120、130:電壓調整器

CT1、CT2、CT3:控制端

CS1[N]、CS2[N]、CS3[N]:控制信號

CK1、CK2:時脈信號

C1~C3:電容器

OP:輸出端

OUT[N]:第N級閘極驅動信號

OUT[N-1]:前級閘極驅動信號

OUT[N+1]:後級閘極驅動信號

RS:重置階段

T1~T7:電晶體

TFR:畫素期間

VH:電壓保持階段

VH1~VH5、VR1~VR2:子階段

VR:穩壓階段

VGH:閘極高電壓

VGL:閘極低電壓

VLL:參考低電壓

圖1是依照本發明一實施例的第N級的移位暫存電路的電路圖。

圖2是依照本發明圖1實施例的第N級的移位暫存電路的動作波形圖。

圖3A至圖3H是依照本發明圖1實施例的第N級的移位暫存電路的等效電路圖。

在本案說明書全文(包括申請專利範圍)中所使用的「耦接(或連接)」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接(或連接)於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。

圖1是依照本發明一實施例的第N級的移位暫存電路的電路圖。本發明實施例的閘極驅動裝置包括多個移位暫存電路， 並且，這些移位暫存電路彼此之間相互串聯耦接，以分別產生多個閘極驅動信號(或多個發光控制信號)至對應的畫素電路。其中，圖1的移位暫存電路100即表示所述閘極驅動裝置的第N級的移位暫存電路，並且上述的N為正整數。

請參照圖1，在本實施例中，移位暫存電路100包括輸出級電路110、電壓調整器120以及電壓調整器130。其中，輸出級電路110包括電晶體T1~T2。電晶體T1的第一端耦接至參考低電壓VLL，電晶體T1的第二端耦接至輸出端OP，電晶體T1的控制端耦接至控制端CT1，以接收控制信號CS1[N]。電晶體T2的第一端耦接至閘極高電壓VGH，電晶體T2的第二端耦接至輸出端OP，電晶體T2的控制端耦接至控制端CT2，以接收控制信號CS2[N]。

具體而言，本實施例的輸出級電路110可以透過控制端CT1以及控制端CT2來分別接收控制信號CS1[N]以及控制信號CS2[N]。輸出級電路110可以依據控制信號CS1[N]以及控制信號CS2[N]來使閘極高電壓VGH或參考低電壓VLL對輸出端OP進行充放電動作，促使輸出級電路110產生第N級閘極驅動信號OUT[N]至後端的畫素電路(未繪示)。

電壓調整器120耦接至控制端CT1以及控制端CT2。電壓調整器120包括電晶體T3~T5以及電容器C1。電晶體T3的第一端接收前級閘極驅動信號OUT[N-1]，電晶體T3的第二端耦接至控制端CT1，電晶體T3的控制端接收時脈信號CK1。電晶體 T4的第一端耦接至閘極高電壓VGH，電晶體T4的第二端耦接控制端CT1，電晶體T4的控制端耦接至控制端CT2，以接收控制信號CS2[N]。電晶體T5的第一端耦接至閘極高電壓VGH，電晶體T5的第二端耦接至控制端CT2，電晶體T5的控制端接收前級閘極驅動信號OUT[N-1]。電容器C1的第一端接收時脈信號CK2，電容器C1的第二端耦接至控制端CT2。

具體而言，本實施例的電壓調整器120可以依據時脈信號CK1、時脈信號CK2以及前級閘極驅動信號OUT[N-1]的狀態來決定將閘極低電壓VGL或閘極高電壓VGH提供至控制端CT1以及控制端CT1，藉以使電壓調整器120可以透過閘極低電壓VGL或閘極高電壓VGH來調整控制信號CS1[N]以及控制信號CS2[N]。

在另一方面，電壓調整器130耦接至控制端CT1。電壓調整器130包括電晶體T6~T7以及電容器C2~C3。電晶體T6的第一端耦接至閘極低電壓VGL，電晶體T6的第二端耦接至控制端，電晶體T6的控制端接收時脈信號CK2。電晶體T7的第一端接收後級閘極驅動信號OUT[N+1]，電晶體T7的第二端耦接至控制端CT3，電晶體T7的控制端接收時脈信號CK1。電容器C2耦接於控制端CT1以及控制端CT3之間。電容器C3耦接於參考低電壓VLL以及控制端CT3之間。

具體而言，本實施例的電壓調整器130可以依據時脈信號CK1、時脈信號CK2以及後級閘極驅動信號OUT[N+1]的狀態來產生控制信號CS3[N]。電壓調整器130可以依據控制信號CS3[N] 並透過電容器C2的耦合效應來調整控制信號CS1[N]。

特別一提的是，在電晶體T1~T7的設計上，本實施例的電晶體T1~T7可以是以P型電晶體為例，但本發明實施例不以此為限。另外，本實施例的參考低電壓VLL的電壓準位可以相對低於閘極高電壓VGH以及閘極低電壓VGL的電壓準位。

需注意到的是，在本實施例中，當移位暫存電路100為閘極驅動裝置中的第一級移位暫存電路(亦即，N=1)時，前級閘極驅動信號OUT[N-1]可為起始信號(Start pulse signal)。其中，此時的前級閘極驅動信號OUT[N-1]的電壓準位可介於閘極高電壓VGH的電壓準位以及閘極低電壓VGL的電壓準位之間。

而當移位暫存電路100為閘極驅動裝置中的其他級(亦即，N為大於1)時，前級閘極驅動信號OUT[N-1]可為第N-1級閘極驅動信號。其中，此時的前級閘極驅動信號OUT[N-1]的電壓準位可介於閘極高電壓VGH的電壓準位以及參考低電壓VLL的電壓準位之間。另外，本實施例的後級閘極驅動信號OUT[N+1]可為第N+1級閘極驅動信號。

在以下的說明內容中，本實施例的移位暫存電路100可以是以閘極驅動裝置中的第一級移位暫存電路作為範例說明，而閘極驅動裝置中的其他級的移位暫存電路的操作動作可依照所述第一級移位暫存電路的相關說明內容來類推。

圖2是依照本發明圖1實施例的第N級的移位暫存電路的動作波形圖。請參照圖2，在本實施例中，移位暫存電路100 的一個畫素期間TFR可以區分為重置階段RS、電壓保持階段VH以及穩壓階段VR。移位暫存電路100可以依序操作於重置階段RS、電壓保持階段VH以及穩壓階段VR。重置階段RS、電壓保持階段VH以及穩壓階段VR彼此不相互重疊。其中，電壓保持階段VH可包括子階段VH1~VH5，且穩壓階段VR可包括子階段VR1~VR2。

關於移位暫存電路100的實施細節，請同時參照圖2以及圖3A至圖3H，圖3A至圖3H是依照本發明圖1實施例的第N級的移位暫存電路的等效電路圖。需注意到的是，為了方便示意，在圖3A至圖3H斷開的電晶體以打叉示意，而導通的電晶體以未打叉來示意。

請同時參照圖2以及圖3A，在本實施例中，圖3A為移位暫存電路100操作在重置階段RS時的電路示意圖。

具體而言，在重置階段RS中，外接於移位暫存電路100的時脈產生器(未繪製)可以提供具有低電壓準位(等於閘極低電壓VGL)的時脈信號CK1以及具有高電壓準位(等於閘極高電壓VGH)的時脈信號CK2至移位暫存電路100。另外，前級閘極驅動信號OUT[N-1]可被設定為低電壓準位(等於閘極低電壓VGL)，而後級閘極驅動信號OUT[N+1]可被設定為高電壓準位(等於閘極高電壓VGH)。

詳細來說，在重置階段RS中，如圖3A所示，電壓調整器130可依據被拉高的時脈信號CK1以及後級閘極驅動信號 OUT[N+1]而提供閘極高電壓VGH至控制端CT3，藉以使控制信號CS3[N]的電壓準位被拉高至閘極高電壓VGH的電壓值。

此外，在本實施例中，電壓調整器120可依據被拉低的前級閘極驅動信號OUT[N-1]而透過電晶體T5的導通路徑來提供閘極高電壓VGH至控制端CT2，藉以使控制信號CS2[N]的電壓準位被拉高至閘極高電壓VGH的電壓值。

在另一方面，電壓調整器120可依據被拉低的時脈信號CK1以及前級閘極驅動信號OUT[N-1]而透過電晶體T3的導通路徑來提供閘極低電壓VGL至控制端CT1，藉以使控制信號CS1[N]的電壓準位被拉低至閘極低電壓VGL的電壓值以及電晶體T3的導通電壓VTH3的電壓值的總合(亦即，VGL+|VTH3|)。

接著，輸出級電路110可依據被拉低的控制信號CS1[N]而透過電晶體T1的導通路徑來對輸出端OP進行放電動作，藉以使第N級閘極驅動信號OUT[N]的電壓準位被拉低至閘極低電壓VGL的電壓值、電晶體T1的導通電壓VTH1以及電晶體T3的導通電壓VTH3的總合(亦即，VGL+|VTH1|+|VTH3|)。其中，此時的電晶體T1為操作於飽和區。

值得一提的是，當移位暫存電路100操作於重置階段RS時，本實施例的時脈信號CK1可以具有相對較短的脈波寬度。在此情況下，移位暫存電路100所產生的第N級閘極驅動信號OUT[N]發生尾脈現象的時間可以被縮短，並藉以改善了移位暫存電路100的輸出狀態。

接著請同時參照圖2以及圖3B，在本實施例中，圖3B為移位暫存電路100操作在電壓保持階段VH的子階段VH1時的電路示意圖。

具體而言，在電壓保持階段VH的子階段VH1中，時脈信號CK1可被設定為高電壓準位(等於閘極高電壓VGH)，而時脈信號CK2以及前級閘極驅動信號OUT[N-1]可被設定為低電壓準位(等於閘極低電壓VGL)。

詳細來說，在電壓保持階段VH的子階段VH1中，如圖3B所示，電壓調整器130可依據被拉低的時脈信號CK2而透過電晶體T6的導通路徑來提供閘極低電壓VGL至控制端CT3，以使控制信號CS3[N]的電壓準位被拉低至閘極低電壓VGL的電壓值以及電晶體T6的導通電壓VTH6的電壓值的總合(亦即，VGL+|VTH6|)。

接著，電壓調整器130可以藉由電容器C2的耦合效應，以使控制信號CS1[N]的電壓準位進一步地被拉低至閘極低電壓VGL的電壓值、電晶體T3的導通電壓VTH3的電壓值以及一偏移值△V的總合。其中，所述偏移值△V為經由耦合效應後的電容器C2的電壓變化量。亦即，此時的控制信號CS1的電壓準位為VGL+|VTH3|+△V=VGL+|VTH3|+(VGL+|VTH6|-VGH)。

在此情況下，輸出級電路110可依據被拉低的控制信號CS1[N]而透過電晶體T1的導通路徑來對輸出端OP進行放電動作，藉以使第N級閘極驅動信號OUT[N]的電壓準位可以完全地被 拉低至參考低電壓VLL的電壓準位。其中，此時的電晶體T1為操作於線性區。

在另一方面，在本實施例中，電壓調整器120可依據被拉低的前級閘極驅動信號OUT[N-1]而透過電晶體T5的導通路徑來提供閘極高電壓VGH至控制端CT2，藉以使控制信號CS2[N]的電壓準位維持於閘極高電壓VGH的電壓值。

接著請同時參照圖2以及圖3C至圖3F，在本實施例中，圖3C至圖3F分別為移位暫存電路100操作在電壓保持階段VH的子階段VH2至VH5時的電路示意圖。需注意到的是，移位暫存電路100操作在電壓保持階段VH的子階段VH2至VH5時的相關操作動作，可以參照圖2以及圖3B的相關說明來類推，故不再贅述。

此外，關於移位暫存電路100的控制信號CS1[N]、CS2[N]以及CS3[N]於電壓保持階段VH的子階段VH2至VH5時的電壓狀態，皆相同於在電壓保持階段VH的子階段VH1時的電壓狀態，故不再贅述。

根據圖2以及圖3B至圖3F的實施例可以得知，當移位暫存電路100操作於電壓保持階段VH時，電壓調整器130可以透過電容器C2的耦合效應來拉低控制信號CS1[N]，以使電晶體T1可以操作於線性區。在此情況下，輸出級電路110可依據被拉低的控制信號CS1[N]而透過電晶體T1的導通路徑來對輸出端OP進行放電動作，藉以使第N級閘極驅動信號OUT[N]的電壓準位可 以完全地被拉低至參考低電壓VLL的電壓準位。

如此一來，後端的畫素電路可以接收到具有相對較低電壓準位的第N級閘極驅動信號OUT[N]，並藉以達到改善畫素電路的功率消耗之效果。

接著請同時參照圖2以及圖3G，其中，圖3G為移位暫存電路100操作在穩壓階段VR的子階段VR1時的等效電路圖。

在穩壓階段VR的子階段VR1中，時脈信號CK1以及前級閘極驅動信號OUT[N-1]可被設定為高電壓準位(等於閘極高電壓VGH)，而時脈信號CK2可被設定為低電壓準位(等於閘極低電壓VGL)。

具體而言，在穩壓階段VR的子階段VR1中，如圖3G所示，電壓調整器130可依據被拉低的時脈信號CK2而透過電晶體T6的導通路徑來提供閘極低電壓VGL至控制端CT3，以使控制信號CS3[N]的電壓準位維持於閘極低電壓VGL的電壓值以及電晶體T6的導通電壓VTH6的電壓值的總合(亦即，VGL+|VTH6|)。

在另一方面，電壓調整器120可依據被拉低的時脈信號CK2並藉由電容器C1的耦合效應，而提供閘極低電壓VGL至控制端CT2，以使控制信號CS2[N]的電壓準位被拉低至閘極低電壓VGL的電壓值。

接著，電壓調整器120可依據被拉低的控制信號CS2[N]而透過電晶體T4的導通路徑來提供閘極高電壓VGH至控制端 CT1，以使控制信號CS1[N]的電壓準位被拉高至閘極高電壓VGH的電壓準位。

在此情況下，輸出級電路110可依據被拉低的控制信號CS2[N]而透過電晶體T2的導通路徑來提供閘極高電壓VGH至輸出端OP，以對輸出端OP進行充電動作。藉此，輸出級電路110可以使第N級閘極驅動信號OUT[N]的電壓準位重新的被拉高至閘極高電壓VGH的電壓準位。

接著請同時參照圖2以及圖3H，其中，圖3H為移位暫存電路100操作在穩壓階段VR的子階段VR2的等效電路圖。在穩壓階段VR的子階段VR2中，時脈信號CK1可被設定為低電壓準位(等於閘極低電壓VGL)，而時脈信號CK2、前級閘極驅動信號OUT[N-1]以及後級閘極驅動信號OUT[N+1]可被設定為高電壓準位(等於閘極高電壓VGH)。

具體而言，在穩壓階段VR的子階段VR2中，如圖3H所示，電壓調整器130可依據被拉低的時脈信號CK1而透過電晶體T7的導通路徑來提供閘極高電壓VGH至控制端CT3，以使控制信號CS3[N]的電壓準位被拉高至閘極高電壓VGH的電壓值。

在另一方面，電壓調整器120可依據被拉高的時脈信號CK2並藉由電容器C1的耦合效應，而提供閘極高電壓VGH至控制端CT2，以使控制信號CS2[N]的電壓準位被拉高至閘極高電壓VGH的電壓值。

接著，電壓調整器120可依據被拉低的時脈信號CK1而 透過電晶體T3的導通路徑來提供閘極高電壓VGH至控制端CT1，以使控制信號CS1[N]的電壓準位被拉高至閘極高電壓VGH的電壓準位。

在此情況下，輸出級電路110可依據被拉高的控制信號CS1[N]以及CS2[N]來斷開電晶體T1以及T2，以使第N級閘極驅動信號OUT[N]的電壓準位可以維持於閘極高電壓VGH的電壓準位。

根據圖2以及圖3G至圖3H的實施例可以得知，當移位暫存電路100操作於穩壓階段VR時，電壓調整器120可以透過電容器C1的耦合效應來對控制端CT1、CT2以及輸出端OP上的電壓準位進行週期性穩壓。如此一來，本實施例的移位暫存電路100可以有效地改善穩壓時間過短之問題。

綜上所述，本發明的閘極驅動裝置的移位暫存電路可以透過電容器的耦合效應來產生具有相對較低電壓準位的閘極驅動信號，以達到改善畫素電路的功率消耗之效果。並且，移位暫存電路可以透過電壓調整器來週期性地對控制端以及輸出端的電壓準位進行穩壓，以改善穩壓時間過短之問題。另外，於重置階段，移位暫存電路可利用具有相對較短的脈波寬度的時脈信號而改善尾脈之問題。如此一來，移位暫存電路能夠有效地改善閘極驅動裝置的輸出狀態，進而提升電路的工作效率。

100:移位暫存電路

110:輸出級電路

120、130:電壓調整器

CT1、CT2、CT3:控制端

CS1[N]、CS2[N]、CS3[N]:控制信號

CK1、CK2:時脈信號

C1~C3:電容器

OP:輸出端

OUT[N]:第N級閘極驅動信號

OUT[N-1]:前級閘極驅動信號

OUT[N+1]:後級閘極驅動信號

T1~T7:電晶體

VGH:閘極高電壓

VGL:閘極低電壓

VLL:參考低電壓

Claims (10)

1. 一種閘極驅動裝置，包括：多個移位暫存電路，該些移位暫存電路相互串聯耦接，分別產生多個閘極驅動信號，其中第N級的移位暫存電路包括：一輸出級電路，具有一第一控制端以及一第二控制端以分別接收一第一控制信號以及一第二控制信號，依據該第一控制信號以及該第二控制信號以提供一閘極高電壓或一參考低電壓對一輸出端進行充放電，以產生一第N級閘極驅動信號；一第一電壓調整器，耦接至該第一控制端以及該第二控制端，依據一第一時脈信號、一第二時脈信號以及一前級閘極驅動信號以提供該閘極高電壓或閘極低電壓至該第一控制端以及該第二控制端，以調整該第一控制信號以及該第二控制信號；以及一第二電壓調整器，耦接至該第一控制端，依據一後級閘極驅動信號、該第一時脈信號以及該第二時脈信號以調整該第一控制信號，其中，該參考低電壓的電壓準位相對低於該閘極高電壓以及該閘極低電壓的電壓準位，其中N為正整數。
2. 如請求項1所述的閘極驅動裝置，其中於一重置階段，該第一電壓調整器依據該第一時脈信號以及該前級閘極驅動信號而提供該閘極低電壓至該第一控制端以拉低該第一控制信號，並且該第一電壓調整器依據該前級閘極驅動信號而提供該閘極高電壓以拉高該第二控制信號。
3. 如請求項1所述的閘極驅動裝置，其中於一電壓保持階段，該第二電壓調整器依據該第二時脈信號而提供該閘極低電壓至該第一控制端以拉低該第一控制信號，並且該輸出級電路依據該第一控制信號而提供該參考低電壓至該輸出端以產生該第N級閘極驅動信號。
4. 如請求項1所述的閘極驅動裝置，其中於一穩壓階段，該第一電壓調整器依據該第二時脈信號而提供該閘極低電壓至該第二控制端以拉低該第二控制信號，並且依據該第二時脈信號而提供該閘極高電壓至該第一控制端以拉高該第一控制信號。
5. 如請求項4所述的閘極驅動裝置，其中該輸出級電路依據該第二控制信號而提供該閘極高電壓以對該輸出端充電，並產生該第N級閘極驅動信號。
6. 如請求項1所述的閘極驅動裝置，其中該輸出級電路包括：一第一電晶體，其第一端耦接至該參考低電壓，其第二端耦接至該輸出端，其控制端接收該第一控制信號；以及一第二電晶體，其第一端耦接至該閘極高電壓，其第二端耦接至該輸出端，其控制端接收該第二控制信號。
7. 如請求項6所述的閘極驅動裝置，其中於一電壓保持階段，該第一電晶體操作於線性區。
8. 如請求項1所述的閘極驅動裝置，其中該第一電壓調整器包括： 一第一電晶體，其第一端接收該前級閘極驅動信號，其第二端耦接至該第一控制端，其控制端接收該第一時脈信號；一第二電晶體，其第一端耦接至該閘極高電壓，其第二端耦接至該第一控制端，其控制端接收該第二控制信號；一第三電晶體，其第一端耦接至該閘極高電壓，其第二端耦接至該第二控制端，其控制端接收該前級閘極驅動信號；以及一電容器，其第一端接收該第二時脈信號，其第二端耦接至該第二控制端。
9. 如請求項1所述的閘極驅動裝置，其中該第二電壓調整器包括：一第一電晶體，其第一端耦接至該閘極低電壓，其第二端耦接至一第三控制端，其控制端接收該第二時脈信號；一第二電晶體，其第一端接收該後級閘極驅動信號，其第二端耦接至該第三控制端，其控制端接收該第一時脈信號；一第一電容器，耦接於該第一控制端以及該第三控制端之間；以及一第二電容器，耦接於該參考低電壓以及該第三控制端之間。
10. 如請求項1所述的閘極驅動裝置，其中該前級閘極驅動信號為一第N-1級閘極驅動信號或一起始信號，該後級閘極驅動信號為一第N+1級閘極驅動信號。

Images