TWI823594B - 記憶卡裝置 - Google Patents
記憶卡裝置 Download PDFInfo
- Publication number
- TWI823594B TWI823594B TW111137558A TW111137558A TWI823594B TW I823594 B TWI823594 B TW I823594B TW 111137558 A TW111137558 A TW 111137558A TW 111137558 A TW111137558 A TW 111137558A TW I823594 B TWI823594 B TW I823594B
- Authority
- TW
- Taiwan
- Prior art keywords
- pins
- data
- pin
- group
- memory card
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 83
- 238000013500 data storage Methods 0.000 claims abstract description 62
- 230000006378 damage Effects 0.000 claims description 6
- 230000014759 maintenance of location Effects 0.000 abstract 1
- 238000003860 storage Methods 0.000 abstract 1
- 230000006870 function Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 2
Landscapes
- Credit Cards Or The Like (AREA)
- Read Only Memory (AREA)
- Devices For Checking Fares Or Tickets At Control Points (AREA)
Abstract
本案揭露一種記憶卡裝置,包含資料儲存單元、第一群組接腳、第二群組接腳及控制單元。資料儲存單元用以儲存資料數據。第一群組接腳包含複數根資料傳輸接腳,電性連接於資料儲存單元,用以傳輸資料數據。第二群組接腳包含複數根操作接腳,其中複數根操作接腳中之其中之一接收並傳送主機裝置所選擇性地提供之觸發訊號。控制單元電性連接於資料儲存單元及第二群組接腳,其中控制單元控制資料儲存單元對資料數據執行讀寫操作,或控制單元接收觸發訊號而對資料數據執行資料去除操作。
Description
本案屬於資料儲存領域,尤指一種記憶卡裝置。
記憶卡裝置用以儲存資料。記憶卡裝置包含兩種類型,第一種類型為記憶卡裝置僅具有單一傳輸速度標準的匯流排,且記憶卡裝置利用該單一傳輸速度標準的匯流排進行資料傳輸,而當使用者欲使用不同傳輸速度時,僅能選擇其他具有不同傳輸速度的匯流排的記憶卡裝置,而使該記憶卡裝置的適用性較低。為了提升記憶卡裝置的適用性,第二種類型為記憶卡裝置同時具有兩種傳輸速度標準的匯流排,以使記憶卡裝置僅能利用兩種傳輸速度標準中的其中一種傳輸速度標準的匯流排進行資料傳輸,由於此種作法只會使用到兩組匯流排的其中一種,將使得此種記憶卡裝置上的匯流排使用效率降低。此外,上述兩種類型的記憶卡裝置欲去除內部所儲存的資料時,除了使用軟體抹除的方式之外,亦可以額外設置接腳於記憶卡裝置上,再透過此接腳來接收一去除訊號,以實體銷毀記憶體裝置上的資料,然而,上述的方式均會造成記憶卡裝置的設置便利性降低。
因此,如何發展一種克服上述缺點的記憶卡裝置,實為目前迫切之需求。
本案之目的在於提供一種記憶卡裝置,包含兩個群組接腳,即第一群組接腳及第二群組接腳,第一群組接腳的複數根資料傳輸接腳中的至少一根資料傳輸接腳用以傳輸資料儲存單元內的資料數據,第二群組接腳的複數根操作接腳中的任意其中之一根操作接腳傳送主機裝置所提供的觸發訊號以使控制單元對資料儲存單元的資料數據執行資料去除操作,或提供高壓訊號以銷毀NAND快閃記憶體進而對資料數據執行資料去除操作,即代表兩種具有不同傳輸速度標準的群組接腳分別具有資料數據的傳輸功能以及資料數據的去除功能,因此本案的記憶卡裝置的使用效率較高。且本案的記憶卡裝置利用既有的接腳進行資料數據的去除功能,而不需額外設置接腳,因此本案的記憶卡裝置的便利性較高。
為達上述目的,本案之一實施例為一種記憶卡裝置,包含資料儲存單元、第一群組接腳、第二群組接腳及控制單元。資料儲存單元用以儲存資料數據。第一群組接腳包含複數根資料傳輸接腳,電性連接於資料儲存單元,用以傳輸資料數據。第二群組接腳包含複數根操作接腳,其中複數根操作接腳中之其中之一接收並傳送主機裝置所選擇性地提供之觸發訊號。控制單元電性連接於資料儲存單元及第二群組接腳,其中控制單元控制資料儲存單元對資料數據執行讀寫操作,或控制單元接收觸發訊號而對資料數據執行資料去除操作。
為達上述目的,本案之另一實施例為一種記憶卡裝置,包含資料儲存單元、第一群組接腳及第二群組接腳。資料儲存單元用以儲存資料數據。
第一群組接腳包含複數根資料傳輸接腳,電性連接於資料儲存單元,用以傳輸資料數據。第二群組接腳包含複數根操作接腳,且電性連接於資料儲存單元,其中複數根操作接腳中之其中之一接收並傳送選擇性地提供之一高壓訊號,其中當操作接腳傳送高壓訊號時,資料儲存單元係進行實體銷毀操作。
1、1a、1b:記憶卡裝置
2:本體
21:第一表面
22:第一側邊
23:第二側邊
24:第三側邊
25:第四側邊
L1:第一列
L2:第二列
3:資料儲存單元
4:第一群組接腳
41:資料傳輸接腳
5:第二群組接腳
51:操作接腳
6:控制單元
7:通用輸入輸出接腳
91:第一開關單元
92:第二開關單元
第1圖為本案的第一實施例的記憶卡裝置的結構示意圖。
第2圖為第1圖所示的記憶卡裝置的電路結構示意圖。
第3圖為本案的第二實施例的記憶卡裝置的電路結構示意圖。
第4圖為本案的第三實施例的記憶卡裝置的電路結構示意圖。
體現本案特徵與優點的一些典型實施例將在後段的說明中詳細敘述。應理解的是本案能夠在不同的態樣上具有各種的變化,其皆不脫離本案的範圍,且其中的說明及圖式在本質上係當作說明之用,而非用於限制本案。
請參閱第1圖及第2圖,其中第1圖為本案的第一實施例的記憶卡裝置的結構示意圖,第2圖為第1圖所示的記憶卡裝置的電路結構示意圖。如第1圖及第2圖所示,本實施例的記憶卡裝置1可為但不限於安全數位卡(SD Card),且包含本體2、資料儲存單元3、第一群組接腳4、第二群組接腳5及控制單元6。本體2包括第一表面21、第二表面、第一側邊22、第二側邊23、第三側邊24及第四側邊25,其中第一表面21與第二表面相對,第一側邊22與第三側邊24相對,
第二側邊23與第四側邊25相對,第二側邊23連接於第一側邊22與第三側邊24之間,第四側邊25連接於第一側邊22與第三側邊24之間。第一側邊22為長邊,第二側邊23為寬邊。資料儲存單元3設置於本體2中,用以儲存資料數據。第一群組接腳4設置於本體2,且包含複數根資料傳輸接腳41,其中每一資料傳輸接腳41係至少部分曝露於第一表面21,且每一資料傳輸接腳41的傳輸速度可為但不限為根據安全數位(Secure Digital,SD)傳輸速度標準所定義,且複數根資料傳輸接腳41實質上沿本體2之第一列L1排列,其中第一列L1係平行於第二側邊23。複數根資料傳輸接腳41中至少一根資料傳輸接腳41電性連接於資料儲存單元3,其中第2圖中以複數根資料傳輸接腳41中的其中之一根資料傳輸接腳41電性連接於資料儲存單元3為例,當然,電性連接於資料儲存單元3的資料傳輸接腳41的個數及位置並不侷限為第2圖所示。
複數根資料傳輸接腳41中的每一根資料傳輸接腳41的功能可相同於其他根資料傳輸接腳41的功能,亦可相異於其他根資料傳輸接腳41的功能。於一些實施例中,複數根資料傳輸接腳41中的至少一根資料傳輸接腳41電性連接於資料儲存單元3與一主機裝置(未圖式),例如但不限於電腦,之間,該資料傳輸接腳41用以將資料數據傳輸於資料儲存單元3與主機裝置之間。於一實施例中,第一群組接腳4包括九根資料傳輸接腳41,其編號包括第1接腳、第2接腳、第3接腳、第4接腳、第5接腳、第6接腳、第7接腳、第8接腳及第9接腳。從第一側邊22至第三側邊24之方向,第一群組接腳4之複數個資料傳輸接腳41的排列順序為第9接腳、第1接腳、第2接腳、第3接腳、第4接腳、第5接腳、第6接腳、第7接腳、第8接腳,其中各接腳之描述或定義係記載於下表一中。
第二群組接腳5設置於本體2,且包含複數根操作接腳51,其中每一操作接腳51係至少部分曝露於第一表面21。第二群組接腳5的複數根操作接腳51所提供的傳輸速度相異於第一群組接腳4的複數根資料傳輸接腳41所提供的傳輸速度,例如每一第二群組接腳5的複數根操作接腳51的傳輸速度可為但不限為根據超高速(Ultra High Speed Class II,UHS-II)傳輸速度標準所定義,且複數根操作接腳51實質上沿本體2之第二列L2排列,其中第二列L2係平行於第二側邊23以及第一列L1。
複數根操作接腳51中的每一根操作接腳51的功能可相同於其他根操作接腳51的功能,亦可相異於其他根操作接腳51的功能,其中複數根操作接腳51中的任意其中之一根操作接腳51與主機裝置電性連接,其中主機裝置可根
據需求而選擇性地提供觸發訊號,例如於欲去除資料儲存單元3內的資料數據時提供觸發訊號,該操作接腳51可接收並傳送主機裝置所提供的觸發訊號。於一實施例中,第二群組接腳5包括八根資料傳輸接腳51,其編號包括第10接腳、第11接腳、第12接腳、第13接腳、第14接腳、第15接腳、第16接腳及第17接腳。從第一側邊22至第三側邊24之方向,第二群組接腳5之複數個接腳51的排列順序為第10接腳、第11接腳、第12接腳、第13接腳、第14接腳、第15接腳、第16接腳及第17接腳。
控制單元6電性連接於資料儲存單元3及第二群組接腳5,其中第2圖中以複數根操作接腳51中的其中之一根操作接腳51電性連接於控制單元6為例,當然,電性連接於控制單元6的操作接腳51的個數及位置並不侷限為第2圖所示。於一實施例中,第17接腳係連接於控制單元6。
控制單元6控制資料儲存單元3對資料數據執行一讀寫操作,以對資料數據進行辨識處理或新的資料數據的寫入處理,而於操作接腳51傳送主機裝置所提供的觸發訊號時,控制單元6接收操作接腳51所傳送的觸發訊號而對資料數據執行資料去除操作,其中資料去除操作可包含資料抹除作動,控制單元6根據資料去除操作中的資料抹除作動以去除資料儲存單元3內的資料數據。可替換地,於另一些實施例中,第一群組接腳4的傳輸速度可為根據UHS-II傳輸速度標準所定義,且第二群組接腳5的傳輸速度可為根據SD傳輸速度標準所定義。
詳細地說明,當第一群組接腳4為現行UHS-II傳輸標準所定義之接腳(即上述的第10~17根接腳),則第二群組接腳5便為現行SD傳輸標準所定義之接腳(即上述的第1~9根接腳),廣義地來說,當主機裝置利用UHS-II通訊協定與記憶體裝置1進行資料傳輸時,則便可以透過現行SD傳輸標準所定義的接腳來接收觸發訊號,反之,當主機裝置利用SD通訊協定與記憶體裝置1進行資料傳輸時,則便可以透過現行UHS-II傳輸標準所定義的接腳來接收觸發訊號,進而增加此記憶體裝置之使用彈性。
由上可知,本案的記憶卡裝置1包含兩個群組接腳,即第一群組接腳4及第二群組接腳5,第一群組接腳4的複數根資料傳輸接腳41中的至少一根資料傳輸接腳41用以傳輸資料儲存單元3內的資料數據,第二群組接腳5的複數根操作接腳51中的任意其中之一根操作接腳51傳送主機裝置所提供的觸發訊號以使控制單元6對資料儲存單元3的資料數據執行資料去除操作,即代表兩種具有不同傳輸速度標準的群組接腳分別具有資料數據的傳輸功能以及資料數據的去除功能,因此相較於傳統記憶卡裝置僅有其中一種匯流排進行運作,本案的記憶卡
裝置1的使用效率較高。且本案的記憶卡裝置1利用既有的接腳進行資料數據的去除功能,而不需額外設置接腳,因此本案的記憶卡裝置1的便利性較高。
請參閱第3圖,其為本案的第二實施例的記憶卡裝置的電路結構示意圖。如圖所示,相較於第2圖的記憶卡裝置1,本實施例的記憶卡裝置1a更包含通用輸入輸出接腳(General-Purpose Input/Output,GPIO)7。通用輸入輸出接腳7電性連接於控制單元6及第二群組接腳5的其中之一操作接腳51之間,例如連接於控制單元6與第17接腳之間,其中通用輸入輸出接腳7的設置位置可為外露於第一表面21或內埋於本體2中。通用輸入輸出接腳7接收第二群組接腳5的操作接腳51所傳送的觸發訊號以傳送至控制單元6,而使控制單元6根據觸發訊號以對資料儲存單元3的資料數據執行資料去除操作。於一些實施例中,通用輸入輸出接腳7更與主機裝置相通信,使主機裝置可控制通用輸入輸出接腳7的運作狀態進而控制操作接腳51的觸發訊號是否可傳送至控制單元6,例如主機裝置控制通用輸入輸出接腳7開通而使操作接腳51的觸發訊號傳送至控制單元6,或者主機裝置控制通用輸入輸出接腳7關閉而使操作接腳51的觸發訊號無法傳送至控制單元6。且本實施例的資料儲存單元3更可由NAND快閃記憶體所構成,其中資料去除操作可包含NAND銷毀作動,控制單元6根據資料去除操作中的NAND銷毀作動以銷毀構成資料儲存單元3的NAND快閃記憶體,進而去除資料儲存單元3內的資料數據。於一些實施例中,控制單元6更接收主機裝置所提供的供應商指令(vendor command),控制單元6根據供應商指令而設定第二群組接腳5中的每一操作接腳51的原功能為失效,並控制複數根操作接腳51中之任意其中之一傳送觸發訊號,藉此指定傳送觸發訊號的操作接腳51的位置。
請參閱第4圖,其為本案的第三實施例的記憶卡裝置的電路結構示意圖。如圖所示,本實施例的記憶卡裝置1b包含本體2、資料儲存單元3、第一群組接腳4、第二群組接腳5、控制單元6、第一開關單元91及第二開關單元92。本實施例的記憶卡裝置1b的本體2、資料儲存單元3、第一群組接腳4及第二群組接腳5相似於第2圖所示的本體2、資料儲存單元3、第一群組接腳4及第二群組接腳5,故於此不再贅述。第一開關單元91可為但不限為二極體所構成,第一開關單元91的一端電性連接於複數根資料傳輸接腳41中用以提供供應電壓的至少一根資料傳輸接腳41,例如第4接腳,第一開關單元91的另一端電性連接於控制單元6以及資料儲存單元3,且第一開關單元91更與主機裝置相通信,使主機裝置可控制第一開關單元91的運作狀態進而控制資料傳輸接腳41所提供的供應電壓是否可傳送至控制單元6以及資料儲存單元3,例如主機裝置控制第一開關單元91開通而使控制單元6以及資料儲存單元3可接收資料傳輸接腳41所提供的供應電壓,或者主機裝置控制第一開關單元91關閉而使控制單元6以及資料儲存單元3無法接收資料傳輸接腳41所提供的供應電壓。
第二開關單元92可為但不限為二極體及/或保險絲所構成,第二開關單元92的一端電性連接於複數根操作接腳51中的其中一根操作接腳51,例如第14接腳,第二開關單元92的另一端電性連接於資料儲存單元3,其中第14接腳更與主機裝置電性連接,其中主機裝置或外部人為可根據需求而選擇性地提供高壓訊號,以下以主機裝置選擇性地提供高壓訊號為例,當主機裝置未提供高壓訊號而使第14接腳無法傳送高壓訊號時,第二開關單元92開通且資料儲存單元3可正常運作,當操作接腳51提供高壓訊號而使第14接腳傳送高壓訊號時,第二開關
單元92則關閉進而使資料儲存單元3進行實體銷毀操作,造成資料儲存單元3內的資料數據執行資料去除操作。
綜上所述,本案的記憶卡裝置包含兩個群組接腳,即第一群組接腳及第二群組接腳,第一群組接腳的複數根資料傳輸接腳中的至少一根資料傳輸接腳用以傳輸資料儲存單元內的資料數據,第二群組接腳的複數根操作接腳中的任意其中之一根操作接腳傳送主機裝置所提供的觸發訊號以使控制單元對資料儲存單元的資料數據執行資料去除操作,或提供高壓訊號以銷毀NAND快閃記憶體進而對資料數據執行資料去除操作,即代表兩種具有不同傳輸速度標準的群組接腳分別具有資料數據的傳輸功能以及資料數據的去除功能,因此本案的記憶卡裝置的使用效率較高。且本案的記憶卡裝置利用既有的接腳進行資料數據的去除功能,而不需額外設置接腳,因此本案的記憶卡裝置的便利性較高。
1:記憶卡裝置
2:本體
21:第一表面
22:第一側邊
23:第二側邊
24:第三側邊
25:第四側邊
L1:第一列
L2:第二列
3:資料儲存單元
4:第一群組接腳
41:資料傳輸接腳
5:第二群組接腳
51:操作接腳
6:控制單元
Claims (10)
- 一種記憶卡裝置,包含:一資料儲存單元,用以儲存一資料數據;一第一群組接腳,包含複數根資料傳輸接腳,電性連接於該資料儲存單元,用以傳輸該資料數據;一第二群組接腳,包含複數根操作接腳,其中該複數根操作接腳中之其中之一接收並傳送一主機裝置所選擇性地提供之一觸發訊號;以及一控制單元,電性連接於該資料儲存單元及該第二群組接腳,其中該控制單元控制該資料儲存單元對該資料數據執行一讀寫操作,或該控制單元接收該觸發訊號而對該資料數據執行一資料去除操作。
- 如請求項1所述的記憶卡裝置,其中該第一群組接腳中的每一該資料傳輸接腳的傳輸速度根據安全數位(Secure Digital,SD)傳輸速度標準所定義,該第二群組接腳中的每一該操作接腳的傳輸速度根據超高速(Ultra High Speed Class II,UHS-II)傳輸速度標準所定義。
- 如請求項1所述的記憶卡裝置,其中該第一群組接腳中的每一該資料傳輸接腳的傳輸速度根據超高速(Ultra High Speed Class II,UHS-II)傳輸速度標準所定義,該第二群組接腳中的每一該操作接腳的傳輸速度根據安全數位(Secure Digital,SD)傳輸速度標準所定義。
- 如請求項1所述的記憶卡裝置,其中該記憶卡裝置包含一通用輸入輸出接腳,電性連接於該控制單元及該第二群組接腳之間,其中該通用輸入輸出接腳用以與該主機裝置通信,且該通用輸入輸出接腳接收該觸發訊號以 傳送至該控制單元,以使該控制單元根據該觸發訊號對該資料數據執行該資料去除操作。
- 如請求項1所述的記憶卡裝置,其中該資料去除操作包含一資料抹除作動,該控制單元根據該資料抹除作動去除該資料儲存單元內的該資料數據。
- 如請求項1所述的記憶卡裝置,其中該控制單元更接收該主機裝置所提供的一供應商指令,該控制單元根據該供應商指令而設定該第二群組接腳中的每一該操作接腳的原功能為失效,並控制該複數根操作接腳中之任意其中之一傳送該觸發訊號。
- 一種記憶卡裝置,包含:一資料儲存單元,用以儲存一資料數據;一第一群組接腳,包含複數根資料傳輸接腳,電性連接於該資料儲存單元,用以傳輸該資料數據;以及一第二群組接腳,包含複數根操作接腳,且電性連接於該資料儲存單元,其中該複數根操作接腳中之其中之一接收並傳送選擇性地提供之一高壓訊號,其中當該操作接腳傳送該高壓訊號時,該資料儲存單元係進行一實體銷毀操作。
- 如請求項7所述的記憶卡裝置,其中該記憶卡裝置包含一第二開關單元,該第二開關單元的一端電性連接於與一主機裝置電性連接的一操作接腳,該第二開關單元的另一端電性連接於該資料儲存單元,其中當該主機裝置未提供該高壓訊號而使該操作接腳無法傳送該高壓訊號時,該第二開關單元為開通且該資料儲存單元可正常運作,當該主機裝置提供該高壓訊號而使該操 作接腳傳送該高壓訊號時,該第二開關單元則關閉進而使該資料儲存單元進行該實體銷毀操作。
- 如請求項7所述的記憶卡裝置,其中該第一群組接腳中的每一該資料傳輸接腳的傳輸速度根據安全數位(Secure Digital,SD)傳輸速度標準所定義,該第二群組接腳中的每一該操作接腳的傳輸速度根據超高速(Ultra High Speed Class II,UHS-II)傳輸速度標準所定義。
- 如請求項7所述的記憶卡裝置,其中該第一群組接腳中的每一該資料傳輸接腳的傳輸速度根據超高速(Ultra High Speed Class II,UHS-II)傳輸速度標準所定義,該第二群組接腳中的每一該操作接腳的傳輸速度根據安全數位(Secure Digital,SD)傳輸速度標準所定義。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111137558A TWI823594B (zh) | 2022-10-03 | 2022-10-03 | 記憶卡裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111137558A TWI823594B (zh) | 2022-10-03 | 2022-10-03 | 記憶卡裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI823594B true TWI823594B (zh) | 2023-11-21 |
TW202416274A TW202416274A (zh) | 2024-04-16 |
Family
ID=89722828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111137558A TWI823594B (zh) | 2022-10-03 | 2022-10-03 | 記憶卡裝置 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI823594B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5749088A (en) * | 1994-09-15 | 1998-05-05 | Intel Corporation | Memory card with erasure blocks and circuitry for selectively protecting the blocks from memory operations |
TWI309836B (en) * | 2006-08-21 | 2009-05-11 | Realtek Semiconductor Corp | A memory card reader controller with spread spectrum clock |
-
2022
- 2022-10-03 TW TW111137558A patent/TWI823594B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5749088A (en) * | 1994-09-15 | 1998-05-05 | Intel Corporation | Memory card with erasure blocks and circuitry for selectively protecting the blocks from memory operations |
TWI309836B (en) * | 2006-08-21 | 2009-05-11 | Realtek Semiconductor Corp | A memory card reader controller with spread spectrum clock |
Also Published As
Publication number | Publication date |
---|---|
TW202416274A (zh) | 2024-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7171526B2 (en) | Memory controller useable in a data processing system | |
KR100871184B1 (ko) | 카드, 저장 디바이스, 및 메모리 시스템의 제어 방법 | |
JP2003508861A (ja) | セクタ書き込み操作時間を効果的に減少させるための不揮発性メモリユニット内のブロックの構成 | |
US20140149607A1 (en) | Storage device, computing system including the same and data transferring method thereof | |
CN108804023A (zh) | 数据存储装置及其操作方法 | |
TW201118569A (en) | Data storing method for a flash memory, and flash memory controller and flash memory storage system using the same | |
CN106909314A (zh) | 存储器系统及控制方法 | |
US10095614B2 (en) | Memory controller and accessing system utilizing the same | |
TWI495998B (zh) | 資料管理方法、記憶體控制器與記憶體儲存裝置 | |
JPH0887876A (ja) | Nand形フラッシュメモリicカード | |
CN109871182A (zh) | 存储装置及其操作方法及发出命令的方法 | |
CN113032293A (zh) | 缓存管理器及控制部件 | |
CN111796759B (zh) | 多平面上的片段数据读取的计算机可读取存储介质及方法 | |
JP2003242470A (ja) | 外部接続機器及びホスト機器 | |
KR20190083150A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
JP2003241908A (ja) | 外部接続機器及びホスト機器 | |
US11630601B2 (en) | Memory and apparatus for performing access control with aid of multi-phase memory-mapped queue | |
CN117591450B (zh) | 一种数据处理系统、方法、设备及介质 | |
JP2002041247A (ja) | コンピュータシステムおよびusbメモリ装置 | |
CN106919343A (zh) | 周边接口电路与周边存储器系统 | |
TWI823594B (zh) | 記憶卡裝置 | |
WO2024139401A1 (zh) | 数据管理方法、装置、存储介质以及电子设备 | |
TW201214111A (en) | Data writing method, memory controller and memory storage apparatus | |
TWI688864B (zh) | 儲存設備及儲存方法 | |
KR20220044069A (ko) | 스토리지 장치, 스토리지 장치의 동작 방법, 그리고 스토리지 장치를 포함하는 컴퓨팅 장치의 동작 방법 |