TWI823251B - 用於移除含氮化物膜的系統及方法 - Google Patents

用於移除含氮化物膜的系統及方法 Download PDF

Info

Publication number
TWI823251B
TWI823251B TW111104726A TW111104726A TWI823251B TW I823251 B TWI823251 B TW I823251B TW 111104726 A TW111104726 A TW 111104726A TW 111104726 A TW111104726 A TW 111104726A TW I823251 B TWI823251 B TW I823251B
Authority
TW
Taiwan
Prior art keywords
halogen
substrate
containing precursor
plasma
titanium nitride
Prior art date
Application number
TW111104726A
Other languages
English (en)
Other versions
TW202244981A (zh
Inventor
王柏瑋
奧利佛 貞
洛韓普力葛魯 雷迪
小林 陳
振江 崔
安川 王
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202244981A publication Critical patent/TW202244981A/zh
Application granted granted Critical
Publication of TWI823251B publication Critical patent/TWI823251B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)
  • Paints Or Removers (AREA)

Abstract

示例性蝕刻方法可包括將含氧前驅物流入半導體處理腔室的遠端電漿區域，同時激發電漿以產生氧電漿流出物。該等方法可包括使容納在處理區域中的基板與氧電漿流出物接觸。基板可界定氮化鈦的暴露區域。該接觸可在氮化鈦上產生氧化表面。該等方法可包括將含鹵素的前驅物流入半導體處理腔室的遠端電漿區域，同時激發電漿以產生鹵素電漿流出物。該等方法可包括使氮化鈦上的氧化表面與鹵素電漿流出物接觸。該等方法可包括移除氮化鈦上的氧化表面。

Description

用於移除含氮化物膜的系統及方法
本申請案主張於2021年2月11日提交、標題為「SYSTEM AND METHODS FOR NITRIDE-CONTAINING FILM REMOVAL」的美國臨時申請案第17/173,329號的權益及優先權，其內容透過引用整體併入本文。
本技術係關於半導體製程及設備。更具體而言，本技術係關於選擇性蝕刻含氮化物的結構。
有可能透過在基板表面上產生複雜圖案化的材料層的製程來製造積體電路。在基板上產生圖案化材料需要用於移除暴露材料的受控方法。化學蝕刻用於多種目的，包括將光阻劑中的圖案轉移到下伏層中，使層變薄，或者使表面上已經存在的特徵的橫向尺寸變薄。通常需要使蝕刻一種材料比蝕刻另一種材料更快的蝕刻製程，從而便於進行例如圖案轉移製程。認為此種蝕刻製程對第一材料是選擇性的。由於材料、電路及製程的多樣性，已經開發出對各種材料具有選擇性的蝕刻製程。
基於製程中使用的材料，蝕刻製程可稱為濕式或乾式製程。例如，濕式蝕刻可相對其他介電質及材料優先移除一些氧化物介電質。然而，濕式製程可能難以穿透一些受限的溝槽，且有時亦可能使剩餘的材料變形。在基板處理區域內形成的局部電漿中產生的乾式蝕刻可穿透更受約束的溝槽，並且表現出精細剩餘結構的更少變形。然而，局部電漿在放電時會產生電弧，從而損壞基板。
因此，需要可用於生產高品質元件及結構的改進系統及方法。本技術解決了該等及其他需求。
示例性蝕刻方法可包括將含氧前驅物流入半導體處理腔室的遠端電漿區域，同時激發電漿以產生氧電漿流出物。方法可包括使容納在處理區域中的基板與氧電漿流出物接觸。基板可界定氮化鈦的暴露區域。該接觸可在氮化鈦上產生氧化表面。方法可包括將含鹵素的前驅物流入半導體處理腔室的遠端電漿區域，同時激發電漿以產生鹵素電漿流出物。方法可包括使氮化鈦上的氧化表面與鹵素電漿流出物接觸。方法可包括移除氮化鈦上的氧化表面。
在一些實施例中，含鹵素前驅物可包括氟或氯。含氧前驅物可為氧。含鹵素前驅物可為或包括三氟化氮。方法可包括使氫與含鹵素前驅物一起流動。氫的流速可為含鹵素前驅物的流速的至少兩倍。基板與氧電漿流出物的接觸可在第一溫度下進行。基板與鹵素電漿流出物的接觸可在低於第一溫度的第二溫度下進行。基板與氧電漿流出物的接觸可在第一處理腔室中進行。基板與鹵素電漿流出物的接觸可在與第一處理腔室分隔的第二處理腔室中進行。當基板與氧電漿流出物接觸時，半導體處理腔室內的壓力可保持低於或約5托。方法可包括在氮化鈦上的氧化表面與鹵素電漿流出物接觸之前，增加半導體處理腔室中的壓力。蝕刻方法可進行多次循環。每次循環移除的氮化鈦上的氧化表面可小於或約1 nm。蝕刻方法可在單個處理腔室中進行。蝕刻方法可在保持基板溫度低於或約300℃的同時進行。
本技術的一些實施例可包含蝕刻方法。該等方法可包括將容納在半導體處理腔室的處理區域中的基板與含氧前驅物接觸。基板可界定氮化鈦的暴露區域。該接觸可在氮化鈦上產生限於小於或約1 nm深度的氧化表面。該等方法可包括停止含氧前驅物的流動。該等方法可包括使氮化鈦上的氧化表面與含鹵素的前驅物接觸。該等方法可包括移除氮化鈦上的氧化表面。
在一些實施例中，該等方法可包括在接觸基板之前，形成含氧前驅物或含鹵素前驅物之一或兩者的電漿。含鹵素的前驅物可包括氟或氯。含鹵素前驅物可為或包括三氟化氮。該方法可包括使氫與含鹵素前驅物一起流動。氫的流速可為含鹵素前驅物的流速的至少兩倍。基板與含氧前驅物的接觸可在第一溫度下進行。基板與含鹵素前驅物的接觸可在低於第一溫度的第二溫度下進行。當基板與含氧前驅物接觸時，半導體處理腔室內的壓力可保持低於或約5托。蝕刻方法可包括在氮化鈦上的氧化表面與含鹵素的前驅物接觸之前，增加半導體處理腔室中的壓力。
本技術的某些實施例可包含蝕刻方法。該等方法可包括在半導體處理腔室中產生氧電漿流出物。該等方法可包括使容納在處理區域中的基板與氧電漿流出物接觸。基板可界定氮化鈦的暴露區域。該接觸可在氮化鈦上產生氧化表面。該等方法可包括停止氧電漿流出物流入半導體處理腔室。該等方法可包括將處理區域內的壓力從第一壓力增加到第二壓力。該等方法可包括在半導體處理腔室中產生鹵素電漿流出物。該等方法可包括使氮化鈦上的氧化表面與鹵素電漿流出物接觸。該等方法可包括移除氮化鈦上的氧化表面。在一些實施例中，基板與氧電漿流出物的接觸可在第一溫度下進行，而基板與鹵素電漿流出物的接觸可在低於第一溫度的第二溫度下進行。第二溫度可低於或約300℃。
與習知系統及技術相比，此類技術可提供諸多優勢。例如，該等製程可允許執行精確控制的乾式蝕刻，此可保護基板上的各種材料。此外，該等製程可相對於基板上的其他暴露材料選擇性地移除含鈦膜或含鉭膜。結合以下描述及附圖，更詳細地描述該等及其他實施例及其諸多優勢及特徵。
選擇性蝕刻氮化鈦及氮化鉭有益於各種元件製程流程，包括動態隨機存取記憶體、FinFET及諸多其他元件的形成。當與線或通孔形式的導體組合時，氮化鈦或氮化鉭可用作阻障層來抑制擴散，同時保持顯著的導電性。利用鹵素前驅物或電漿產物來蝕刻氮化鈦或氮化鉭的習知製程通常受限於該等材料對氮化鈦或氮化鉭的低蝕刻速率，可能僅限在相對較長的時間段內進行埃級蝕刻。此可能導致鹵素材料（包括電漿流出物）的滯留時間增加，可能增加與試圖保留在基板上的暴露材料的接觸。本發明技術透過執行選擇性蝕刻製程克服了該等限制，該選擇性蝕刻製程在執行蝕刻製程之前首先氧化部分氮化物，此可更快地移除氧化材料。該蝕刻可優先移除氧化材料，此可有助於精確控制蝕刻製程，該蝕刻製程可大體上限制每個循環中被氧化的氮化鈦或氮化鉭的量。蝕刻製程相對於介電材料及基板上的金屬及其他材料可為選擇性的。此外，本技術可在比習知技術更低的溫度下促進移除，此可允許在低介電常數或熱預算受限的其他材料曝露時執行該製程。
儘管剩餘的揭示內容將利用已揭示的技術常規辨識特定材料及半導體結構，但容易理解的是，該等系統、方法及材料同樣適用於可受益於本技術各態樣的許多其他結構。因此，該技術不應被認為僅限單獨用於任何特定的製程或材料。此外，儘管描述了示例性的腔室來為本技術提供基礎，但是應當理解，本技術實際上可應用於允許所述操作的實際上任何半導體處理腔室。
第1圖示出了根據實施例的沉積、蝕刻、烘焙及固化腔室的處理系統100的一個實施例的俯視圖。在圖式中，一對前開式統一晶匣102供應各種尺寸的基板，該等基板由機器人臂104接收，並被放置到低壓保持區域106中，隨後被放置到位於串聯區段109a-c中的基板處理腔室108a-f中的一個中。第二機器人臂110可用於將基板晶圓從保持區域106移送往返於基板處理腔室108a-f。每個基板處理腔室108a-f可被配備以執行多個基板處理操作，包括本文描述的乾式蝕刻處理，及循環層沉積、原子層沉積、化學氣相沉積、物理氣相沉積、蝕刻、預清潔、脫氣、定向及其他基板處理。
基板處理腔室108a-f可包括一或更多個系統部件，用於在基板晶圓上沉積、退火、固化及/或蝕刻介電膜。在一種配置中，兩對處理腔室（例如108c-d及108e-f）可用於在基板上沉積介電材料，而第三對處理腔室（例如108a-b）可用於蝕刻沉積的介電質。在另一種配置中，所有三對腔室，例如108a-f，可被配置為蝕刻基板上的介電膜。所描述的任何一或更多個製程可在與不同實施例中所示的製造系統分離的腔室中進行。應該理解，系統100可設想用於介電膜的沉積、蝕刻、退火及固化腔室的額外配置。
第2A圖示出了示例性處理腔室系統200的橫剖面視圖，該系統在處理腔室內具有分隔的電漿產生區域。在例如氮化鈦、氮化鉭、鎢、矽、多晶矽、氧化矽、氮化矽、氮氧化矽、碳氧化矽等的膜蝕刻期間，處理氣體可透過氣體入口組件205流入第一電漿區域215。遠端電漿系統201可視情況包括在該系統中，並可處理第一氣體，該第一氣體隨後穿過氣體入口組件205。入口組件205可包括兩個或多個不同的氣體供應通道，其中第二通道（未示出）可繞過遠端電漿系統201（若包括）。
圖中展示了冷卻板203、面板217、離子抑制器223、噴淋頭225及基座265或基板支撐件（其上設置有基板255），可根據實施例而分別包括上述各者。基座265可具有熱交換通道，熱交換流體流經該熱交換通道以控制基板的溫度，該熱交換通道可操作以在處理操作期間加熱及/或冷卻基板或晶圓。可包括鋁、陶瓷或其組合的基座265晶圓支撐盤亦可被電阻加熱，以便使用嵌入式電阻加熱元件實現相對高的溫度，如從高達或約100℃到高於或約1100℃。
面板217可為稜錐形、圓錐形或其他類似的以窄頂部延伸至寬底部的結構。此外，面板217可如圖所示為平坦的，並包括複數個用於分配處理氣體的貫穿通道。取決於遠端電漿系統201的使用，電漿產生氣體及/或電漿激發物種可穿過面板217中的複數個孔，如第2B圖所示，以更均勻地輸送到第一電漿區域215中。
示例性配置可包括使氣體入口組件205通向藉由面板217與第一電漿區域215隔開的氣體供應區域258，以使氣體/物種透過面板217中的孔流入第一電漿區域215。可選擇結構及操作特徵來防止電漿從第一電漿區域215顯著回流到供應區域258、氣體入口組件205及流體供應系統210中。面板217或腔室的導電頂部及噴淋頭225被示出為具有位於特徵之間的絕緣環220，其允許AC電勢相對於噴淋頭225及/或離子抑制器223而被施加到面板217。絕緣環220可位於面板217與噴淋頭225及/或離子抑制器223之間，使得電容耦合電漿能夠在第一電漿區域中形成。擋板（未示出）可額外位於第一電漿區域215中，或者以其他方式與氣體入口組件205耦合，以影響流體透過氣體入口組件205向該區域的流動。
離子抑制器223可包括板狀或其他幾何形狀，其在整個結構中界定複數個孔，該等孔經配置以抑制帶離子電荷的物種遷移出第一電漿區域215，同時允許不帶電荷的中性或自由基物種穿過離子抑制器223進入抑制器與噴淋頭之間的活化氣體輸送區域。在實施例中，離子抑制器223可包括具有各種孔徑配置的穿孔板。該等不帶電的物種可包括高反應性物種，其透過孔與低反應性載氣一起傳輸。如上所述，可減少離子物種透過孔的遷移，並在一些情況下完全抑制。控制穿過離子抑制器223的離子物種的量可有利地增強對與下伏晶圓基板接觸的氣體混合物的控制，此繼而可增強對氣體混合物的沉積及/或蝕刻特性的控制。例如，調整氣體混合物的離子濃度可顯著改變其蝕刻選擇性，例如SiNx:SiOx蝕刻比、Si:SiOx蝕刻比等。在執行沉積的替代實施例中，亦可改變介電材料的保形到可流動型沉積的平衡。
離子抑制器223中的複數個孔可配置為控制活化氣體（即離子、自由基及/或中性物種）通過離子抑制器223。例如，可控制孔的深寬比，或孔的直徑與長度比，及/或孔的幾何形狀，使得通過離子抑制器223的活化氣體中的離子帶電物種流量減少。離子抑制器223中的孔可包括面向電漿激發區域215的錐形部分及面向噴淋頭225的圓柱形部分。圓柱形部分的形狀及尺寸可控制離子物種流向噴淋頭225的流量。可調節的電偏壓亦可施加到離子抑制器223，作為控制離子物種穿過抑制器的流動的額外手段。
離子抑制器223可用於減少或消除從電漿產生區域向基板行進的離子帶電物種的量。不帶電的中性及自由基物種仍然可通過離子抑制器中的開口與基板反應。應當注意，在實施例中，可能不會完全消除基板周圍的反應區域中的離子帶電物種。在某些情況下，為了進行蝕刻及/或沉積製程，離子物種預期會到達基板。在該等情況下，離子抑制器可協助將反應區域中的離子物種的濃度控制在有助於該製程的位準。
與離子抑制器223組合的噴淋頭225可允許第一電漿區域215中存在的電漿避免直接激發基板處理區域233中的氣體，同時仍允許受激發的物種從腔室電漿區域215行進至基板處理區域233。以此種方式，該腔室可被配置成防止電漿接觸正在被蝕刻的基板255。此可有利地保護基板上圖案化的各種複雜結構及膜，若直接接觸產生的電漿，該等結構及膜可能被損壞、錯位或以其他方式扭曲。此外，當允許電漿接觸基板或接近基板位準時，氧化物物種蝕刻的速率會增加。因此，若材料的暴露區域是氧化物，則可透過保持電漿遠離基板來進一步保護該材料。
該處理系統可進一步包括與處理腔室電耦接的電源240，以向面板217、離子抑制器223、噴淋頭225及/或基座265提供電能，從而在第一電漿區域215或處理區域233中產生電漿。電源可被配置為取決於所執行的製程而向腔室輸送可調節的功率量。此種配置可允許在正在執行的製程中使用可調諧電漿。不同於通常具有開或關功能的遠端電漿單元，可調諧電漿可被配置為向電漿區域215輸送特定量的功率。此繼而可允許形成特定的電漿特性，使得前驅物可以特定的方式分解，以增強由該等前驅物產生的蝕刻分佈。
可在噴淋頭225上方的腔室電漿區域215或噴淋頭225下方的基板處理區域233中點燃電漿。電漿可存在於腔室電漿區域215中，以從例如含氟前驅物或其他前驅物的流入物中產生自由基前驅物。通常在射頻(radio frequency; RF)範圍內的AC電壓可施加在處理腔室的導電頂部（如面板217）與噴淋頭225及/或離子抑制器223之間，以在沉積期間點燃腔室電漿區域215中的電漿。RF電源可產生13.56 MHz的高RF頻率，但是亦可單獨產生其他頻率或者與13.56 MHz頻率組合產生其他頻率。
第2B圖示出了影響透過面板217的處理氣體分佈的特徵的詳情視圖253。如第2A及2B圖所示，面板217、冷卻板203及氣體入口組件205相交以界定氣體供應區域258，處理氣體可從氣體入口205輸送到氣體供應區域258中。氣體可填充氣體供應區域258，並透過面板217中的孔259流向第一電漿區域215。孔259可被配置成以基本上單向的方式引導流動，使得處理氣體可流入處理區域233，但是在橫穿面板217之後，可部分或完全防止處理氣體回流到氣體供應區域258中。
處理腔室區段200中使用的氣體分配組件，如噴淋頭225，可稱為雙通道噴淋頭，並另外在第3圖所述的實施例中詳細說明。雙通道噴淋頭可提供允許處理區域233外部的蝕刻劑分離的蝕刻製程，以在傳送到處理區域之前提供與腔室部件及彼此之間的受限相互作用。
噴淋頭225可包括上板214及下板216。該等板可彼此耦合以在板之間界定容積218。板的耦合可提供穿過上板及下板的第一流體通道219，及穿過下板216的第二流體通道221。所形成的通道可被配置為僅經由第二流體通道221提供從容積218透過下板216的流體通路，且第一流體通道219可流體隔離於板與第二流體通道221之間的容積218。可透過噴淋頭225的一側流體進出容積218。
第3圖為根據實施例用於處理腔室的噴淋頭325的仰視圖。噴淋頭325可對應於第2A圖所示的噴淋頭225。顯示出第一流體通道219的通孔365可具有複數種形狀及配置，以便控制及影響前驅物經由噴淋頭225的流動。顯示出第二流體通道221的小孔375可大體上均勻地分佈在噴淋頭的表面上，甚至分佈在通孔365之間，並可有助於在前驅物離開噴淋頭時提供比其他配置該等前驅物的更均勻混合。
前述腔室可用於執行示例性方法，包括蝕刻方法。參看第4圖，該圖示出了根據本發明技術的實施例的方法400中的示例性操作。方法400可包括在該方法開始之前的一或更多個操作，包括前端處理、沉積、蝕刻、拋光、清潔或可在所述操作之前執行的任何其他操作。該方法可包括多個可選操作，該等操作可或可不與根據本發明技術實施例的方法的一些實施例具體相關聯。例如，本案描述了許多操作，以便提供所執行的製程的更大範圍，但是該等操作對於本技術來說並不重要，或者可透過下文將進一步論述的替代方法來執行。方法400可描述第5A-5B圖中示意性示出的操作，其圖示說明將結合方法400的操作來描述。應理解，附圖僅示出了部分示意圖，並且基板可包含任何數量的額外材料及特徵，該等材料及特徵具有如圖所示的各特性及態樣。
方法400可涉及或不涉及將半導體結構形成為特定製造操作的可選操作。應當理解，方法400可在任何數量的半導體結構或基板505上執行，如第5A圖所示，包括可在其上執行氮化鈦或鉭移除操作的示例性結構。示例性半導體結構可包括溝槽、通孔或其他凹陷特徵，其可包括一或更多種暴露的材料。例如，示例性基板可包含矽或一些其他半導體基板材料及層間介電材料，透過層間介電材料可形成凹槽、溝槽、通孔或隔離結構。在蝕刻製程期間的任何時間暴露的材料可為或包括金屬材料、一或更多種介電材料、接觸材料、電晶體材料或可用於半導體製程的任何其他材料。
例如，儘管圖示為普通層，但第5A圖可圖示覆蓋基板505或一些其他半導體材料的氮化鈦層510。儘管剩餘的揭示內容將參考氮化鈦，但是應當理解，在本技術的實施例中，材料510亦可為氮化鉭，且該製程可涉及用氮化鈦來移除氮化鉭或者替換為氮化鈦。基板505可示出覆蓋在基板上的一或更多個其他結構上的介電材料，且應當理解，可在所示結構下形成任何數量的材料。在一些實施例中，介電材料可為或包括氧化矽、或任何其他氧化物或氮化物，可穿過上述各者進行圖案化。應當理解，所提到的結構並不意欲限制，且包括含鈦材料或其他含金屬材料的多種其他半導體結構中的任何一者都同樣被包含在內。其他示例性結構可包括在半導體製造中常見的二維及三維結構，且在該等結構中，相對於一或更多種其他材料，諸如氮化鈦的含鈦材料將被移除，因為本技術可相對於其他暴露的材料（如含矽材料及文中其他部分論述的任何其他材料）選擇性地移除含鈦材料。此外，儘管高深寬比結構可受益於本技術，但是本技術同樣適用於較低深寬比及任何其他結構。
例如，根據本發明技術的材料層的特徵可在於結構的任何深寬比或高寬比，但在一些實施例中，材料的特徵可在於較大的深寬比，此可能無法利用習知技術或方法進行充分蝕刻。例如，在一些實施例中，示例性結構的任何層的深寬比可大於或約10：1、大於或約20：1、大於或約30：1、大於或約40：1、大於或約50：1或更大。此外，每層的特徵可在於減小的寬度或厚度小於或約100奈米、小於或約80奈米、小於或約60奈米、小於或約50奈米、小於或約40奈米、小於或約30奈米、小於或約20奈米、小於或約10奈米、小於或約5奈米、小於或約1奈米或更小。高深寬比及最小厚度的此種組合可能阻礙許多習知蝕刻操作，或者需要更多蝕刻時間來沿著垂直或水平距離透過有限的寬度移除層。此外，如前所述，習知技術可能會損壞或移除其他暴露層。
在實施例中，可執行方法400以移除暴露的含鈦材料，但在本技術的實施例中，可在任何數量的結構中移除任何數量的氮化物或含鈦材料。該方法可包括移除氮化鈦的特定操作。儘管剩餘的揭示內容將常規地論述氮化鈦，但是應當理解，其他金屬氮化物可類似地透過本技術的一些實施例來處理。在一些實施例中，該等方法可包括多操作蝕刻製程，其可控制鈦相對於諸如介電材料的其他暴露材料（例如氧化矽）及下方接觸材料（如鈦或結構中使用的一些其他導電材料）的蝕刻。
方法400可包括將含氧前驅物流入容納所述基板的半導體處理腔室中。在一些實施例中，含氧前驅物可直接流動以接觸基板，但在一些實施例中，可在可選操作405中由含氧前驅物形成電漿。含氧前驅物可流經處理腔室的遠端電漿區域，如上述的區域215，且電漿可由含氧前驅物形成以產生電漿流出物。儘管可產生基板位準的電漿，但是在一些實施例中，電漿可為遠端電漿，其可保護暴露的基板材料免受由於基板位準電漿而可能發生的離子轟擊。無論是否是電漿增強的，在操作410，含氧前驅物或含氧前驅物的電漿流出物可被輸送到基板處理區域，流出物在此處可接觸包括暴露的含鈦材料的半導體基板，如氮化鈦的暴露區域。該接觸可諸如藉由轉化基板上暴露的氮化鈦而產生氧化材料，如氮化鈦或氮化鈦氧化物材料上的氧化表面。在一些實施例中，在氧化之後，可熄滅電漿，並可淨化腔室。如第5A圖所示，氧材料或氧電漿流出物515可流動以接觸暴露的氮化鈦材料，此可將氮化鈦510的暴露表面轉化為氧化的鈦材料520，其可包括氧、鈦及氮的態樣。一部分氮亦可能作為一氧化二氮、一氧化氮或二氧化氮排出。
在氧化操作之後，可停止輸送氧材料，且含鹵素前驅物可流入處理區域。此外，如下文將進一步論述的，在一些實施例中，基板可被移動到第二處理腔室，如在主機或平台上，該腔室可將基板保持在真空下。一旦在第二處理腔室中，即可輸送含鹵素前驅物。類似於含氧前驅物，含鹵素前驅物可直接傳送至處理區域，或者可在可選操作415中首先形成電漿。在本發明技術的一些實施例中，亦可在處理腔室的遠端電漿區域中產生電漿。蝕刻劑前驅物可與氮化鈦的氧化部分相互作用，以產生包括銨、鈦及鹵素的副產物，且該等副產物在某些處理條件下可能是揮發性的，並可能從基板中釋放出來。因此，無論是否是電漿增強的，在操作420，含鹵素的前驅物可接觸氧化的材料，此可在操作425從下方的金屬蝕刻或移除氮化鈦材料的氧化區域。如第5B圖所示，含鹵素前驅物或電漿流出物525可接觸氧化部分並產生揮發性副產物530，且該等產物可從氮化鈦材料移除氧化材料。透過將氧化及蝕刻操作分開，並透過限制或防止前驅物或電漿流出物的相互作用，可執行受控的移除製程，確保僅移除氧化部分，該等氧化部分可基於氧的滲透深度來控制。
可停止含鹵素前驅物或電漿流出物，並隨後可以任何循環次數重複製程，以相對於額外暴露的材料選擇性地移除額外的氮化鈦層。基於電漿功率及製程條件，氧化可被限制到小於或約10埃的氮化鈦深度，並可被限制到小於或約9埃、小於或約8埃、小於或約7埃、小於或約6埃、小於或約5埃、小於或約4埃、小於或約3埃、小於或約2埃或更小的深度。一旦產生氧化層，就不會發生進一步的氧化。隨後，此可限制隨後的蝕刻在氧化部分被移除之後基本上停止，從而可提供對氮化鈦被移除的深度的精確控制，並且可允許作為大體上自限制的蝕刻製程對薄化及移除進行控制，而不損壞下伏材料。因此，可執行根據本發明技術的各態樣的技術，以從窄特徵、高深寬比特徵及薄尺寸中移除氮化鈦，否則該等特徵及尺寸可能不適於濕式蝕刻或反應性離子蝕刻。
兩步驟操作的每一步期間的前驅物可包括含氧前驅物，在一些實施例中，含氧前驅物可包括任何含氧材料。例如，非限制性含氧前驅物可包括雙原子氧、臭氧、水、醇、過氧化氫、一氧化二氮或任何其他含氧材料。在一些實施例中，示例性的含鹵素前驅物可包括氟或氯中的一或更多者，及任何其他鹵素。可用作第一前驅物的一些示例性前驅物可包括鹵化物，包括氟化氫、三氟化氮或任何有機氟化物、雙原子氟、三氟化溴、三氟化氯、六氟化硫、二氟化氙、三氯化硼、五氯化鎢、六氯化鎢、雙原子氯或任何其他含氯或含氟的前驅物。前驅物亦可以各種組合一起流動。前驅物亦可與任何數量的額外前驅物或載氣一起流動，包括雙原子氫或含氫前驅物、氮、氬、氦或任何數量的額外材料，但在一些實施例中，前驅物可僅限於控制副反應或可能影響選擇性的其他態樣。
根據本發明技術，處理條件可影響並促進蝕刻。例如，執行操作的溫度可能影響反應發生的程度。在氮化鈦表面的氧化期間，升高的溫度可促進反應，且可允許執行無電漿的反應，此可進一步保護其他暴露的材料免受轟擊或與氧自由基的相互作用。因此，在本發明技術的一些實施例中，與氧前驅物或氧電漿流出物的接觸操作可在高於或約200℃的基板、基座及/或腔室溫度下進行，並可在高於或約250℃、高於或約300℃、高於或約350℃、高於或約400℃、高於或約450℃或更高的溫度下進行，此溫度取決於基板上材料的熱預算。溫度亦可保持在該等範圍內、該等範圍所包含的較小範圍內，或該等範圍之間的任何溫度。
在一些實施例中，與鹵素前驅物或鹵素電漿流出物的接觸操作可在與氧的接觸操作相同或不同的溫度下執行。在實施例中，與鹵素的接觸操作亦可為電漿增強的或無電漿的，如取決於所使用的鹵素前驅物。無論如何，在一些實施例中，可透過降低基板的溫度來控制相互作用，但在鹵素接觸操作期間溫度亦可能更高。由於基板支撐件的熱質量，在一些實施例中，與鹵素前驅物或電漿流出物的接觸操作可在單獨的處理腔室中執行，以允許使用不同的溫度。該單獨的腔室仍可在同一平台上，此可允許基板在整個製程中保持在真空條件下。在諸多用含鹵素材料移除氮化鈦而無氧化的製程中，溫度可保持在300℃以上，或者反應可停止進行。然而，透過根據本發明技術的實施例執行受控氧化，接觸操作及移除可在低於或約300℃的溫度下進行，並可在低於或約290℃、低於或約280℃、低於或約270℃、低於或約260℃、低於或約250℃、低於或約240℃、低於或約230℃、低於或約220℃、低於或約210℃、低於或約200℃，或更低的溫度下執行。
腔室內的壓力亦可影響所進行的操作，並影響在何種溫度下可從氮化鈦表面產生副產物。為了促進基於電漿增強前驅物的氧化，處理壓力可低於利用含鹵素前驅物的第二移除操作中的壓力。透過在第一操作中保持較低的壓力，如在使用氧前驅物或氧電漿流出物期間，可促進在基板表面的增加的相互作用。該方法的第一部分中的較低壓力可增加原子之間的平均自由程，此可增加膜表面的能量及相互作用。透過在該方法的第二部分中利用更高的壓力，如在使用鹵素前驅物或電漿流出物期間，可增加蝕刻速率，此可透過限制鹵素材料在處理區域內及與其他暴露材料接觸的滯留時間來增加選擇性。
因此，在一些實施例中，在氧化期間，如在操作405-410期間，壓力可保持低於約5托，且壓力可保持低於或約4托，低於或約3托，低於或約2托，低於或約1托，低於或約0.5托，或更低。隨後，在該方法的第二部分期間，如在操作415-420期間，可增加壓力，其中壓力可保持在大於或約1托的壓力，並可保持在大於或約2托、大於或約3托、大於或約4托、大於或約5托、大於或約6托、大於或約7托、大於或約8托、大於或約9托、大於或約10托或更高。壓力亦可保持在該等範圍內、該等範圍所包含的較小範圍內，或該等範圍之間的任何壓力。
當在一個或兩個操作期間使用電漿流出物時，電漿功率可保持在小於約500 W。透過保持較低的電漿功率，可控制濺射，且可將相互作用限制在表面化學反應，此可更好地限制穿過氮化鈦的氧化及/或蝕刻程度。因此，在一些實施例中，電漿功率可維持在小於或約450 W、小於或約400 W、小於或約350 W、小於或約300 W、小於或約250 W、小於或約200 W、小於或約150 W、小於或約100 W或更小。
如前所述，在一些實施例中，氫可與鹵素前驅物一起輸送。透過包含氫，可降低或抑制氟或氯對材料的蝕刻速率，此可提供對移除程度的進一步控制。此外，由於下伏層材料可能至少部分與氟或氯自由基接觸而蝕刻，因此，例如增加稀釋度可能進一步抑制與下伏層材料的反應。為了保護額外暴露的材料，及保護氧化材料下方的氮化鈦，可以大於含鹵素前驅物的流速輸送氫。例如，在一些實施例中，其中含鹵素前驅物可為三氟化氮或任何其他含鹵素材料，氫與鹵素材料的流速比可大於或約1.5：1，而氫與鹵素材料的流速比可大於或約2.0：1，大於或約2.5：1，大於或約3.0：1，大於或約3.5：1，大於或約4.0：1，大於或約4.5：1，大於或約5.0：1，大於或約10.0：1，或更高。當氟及/或氯與氧化材料相互作用時，氫自由基亦可協助鈍化其他暴露的材料。
增加對蝕刻製程的進一步控制，在一些實施例中，含鹵素前驅物可為脈衝式，且可在整個蝕刻製程中連續或以一系列脈衝輸送，此輸送可為一致的或隨時間變化的。脈衝輸送的特徵在於第一時間段，在此期間含鹵素前驅物流動，及特徵在於第二時間段，在此期間含鹵素前驅物暫停或停止。任何脈衝操作的時間週期可彼此相似或不同，其中有任一時間週期較長。在實施例中，時間週期或前驅物的連續流動可執行大於或約1秒的時間週期，且可大於或約2秒、大於或約3秒、大於或約4秒、大於或約5秒、大於或約6秒、大於或約7秒、大於或約8秒、大於或約9秒、大於或約10秒、大於或約11秒、大於或約12秒、大於或約13秒、大於或約14秒、大於或約15秒、大於或約20秒、大於或約30秒、大於或約45秒、大於或約60秒或更長。時間亦可為任何該等範圍所包含的任何更小的範圍。在一些實施例中，隨著前驅物的輸送持續更長時間，蝕刻速率會增加。
透過根據本發明技術實施例進行操作，可相對於其他材料（包括其他氧化物、氮化物或暴露的金屬材料）選擇性蝕刻氮化鈦。舉例而言，本發明技術可相對於金屬、包括含矽材料（例如氧化矽）的介電質或其他材料的暴露區域選擇性地蝕刻氮化鈦。本發明技術的實施例可以至少約100：1的比率相對於氧化矽、氮化矽、鈦或任何其他材料蝕刻氮化鈦或其他金屬氮化物，並可以大於或約200：1、大於或約300：1或更高的選擇性相對於氧化矽、氮化矽、鈦或前述任何其他材料蝕刻氮化鈦。例如，根據本發明技術的一些實施例執行的蝕刻可蝕刻氮化鈦，同時大體上或實質上保留氧化矽、氮化矽、鈦或其他材料。透過根據本發明技術的實施例執行蝕刻操作，可執行大體上自限制的移除操作以精確地移除氮化鈦，且其可在比習知移除更低的溫度下執行以保護熱預算約束條件。
在前述說明中，出於解釋目的，闡述了許多細節，以提供對本技術各種實施例的理解。然而，對於本領域技術者而言顯而易見的是，某些實施例可在沒有該等細節中的一些或者具有額外細節的情況下實施。
已揭示數個實施例，本領域技術者將認識到，在不背離實施例精神的情況下，可使用各種修改、替代構造及等同物。此外，為了避免不必要地混淆本技術，沒有描述許多公知的製程及元件。因此，以上描述不應被視為限制本技術的範疇。此外，方法或製程可被描述為順序的或分步驟的，但是應當理解，該等操作可同時執行，或者以與列出的順序不同的順序執行。
在提供數值範圍的情況下，應理解，除非上下文另有明確規定，否則該範圍的上限與下限之間的每個中介值，均為下限單位的最小分數。在規定範圍內的任何規定值或未規定的中介值及該規定範圍內的任何其他規定值或中介值之間的任何更窄的範圍均包括在內。該等較小範圍的上限及下限可獨立地包括在該範圍內或排除在外，且其中每個範圍中的較小範圍無論包括任一個、兩個限值，還是兩個限值都不包括，該範圍皆包括在該技術內，可以具有在所述範圍內的任何具體排除的限值。當所述範圍包括一個或兩個限值時，亦包括排除該等所包括限值中的一個或兩個限值的範圍。
如本文及所附申請專利範圍中所用，單數形式「一(a)」、「一(an)」及「該(the)」包括複數形式，除非上下文另有明確規定。因此，例如，對「前驅物」的引用包括複數個此種前驅物，且對「層」的引用包括對一或更多個層及本領域技術者已知的等同物的引用，等等。
此外，本說明書及以下申請專利範圍中使用的詞語「包括(comprise)」、「包括(comprising)」、「包含(contain)」、「包含(containing)」、「包含(include)」及「包含(including)」意欲說明所述特徵、整數、部件或操作的存在，但不排除一或更多個其他特徵、整數、部件、操作、動作或組的存在或添加。
100:處理系統 102:前開式統一晶匣 104:機器人臂 106:低壓保持區域 108a:基板處理腔室 108b:基板處理腔室 108c:基板處理腔室 108d:基板處理腔室 108e:基板處理腔室 108f:基板處理腔室 109a:串聯區段 109b:串聯區段 109c:串聯區段 200:處理腔室系統 201:遠端電漿系統 203:冷卻板 205:氣體入口組件 210:流體供應系統 214:上板 215:第一電漿區域 216:下板 217:面板 218:容積 219:第一流體通道 220:絕緣環 221:第二流體通道 223:離子抑制器 225:噴淋頭 233:處理區域 240:電源 253:視圖 255:基板 258:氣體供應區域 259:孔 265:基座 325:噴淋頭 365:通孔 375:小孔 400:方法 405:步驟 410:步驟 415:步驟 420:步驟 425:步驟 505:基板 510:氮化鈦層 515:氧電漿流出物 520:鈦材料 525:電漿流出物 530:揮發性副產物
透過參考說明書及附圖的剩餘部分，可實現對所揭示技術的性質及優點的進一步理解。
第1圖示出了根據本發明技術的一些實施例的示例性處理系統的一個實施例的俯視圖。
第2A圖示出了根據本發明技術的一些實施例的示例性處理腔室的橫剖面示意圖。
第2B圖示出了根據本發明技術的一些實施例的第2A圖所示的處理腔室的一部分的詳細視圖。
第3圖示出了根據本發明技術一些實施例的示例性噴淋頭的仰視圖。
第4圖示出了根據本發明技術的一些實施例的方法中的示例性操作。
第5A-5B圖示出了根據本發明技術的一些實施例蝕刻的材料的橫剖面示意圖。
其中多幅圖式為示意圖。應當理解，圖式是為了說明的目的，除非特別說明是按比例的，否則不應認為是按比例繪示。此外，提供圖式作為示意圖是為了幫助理解，與真實表徵相比可能不包括所有態樣或資訊，並可能包括額外或誇示的材料以用於說明目的。
在附圖中，相似的部件及/或特徵可具有相同的元件符號。此外，相同類型的各種部件可透過在元件符號後隨附字母來區分，該字母用於區分相似的部件。若在本說明書中僅使用第一元件符號，則該描述適用於具有相同第一元件符號的任何一個類似部件，無論字母為何。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
400:方法
405:步驟
410:步驟
415:步驟
420:步驟
425:步驟

Claims (20)

  1. 一種蝕刻方法，包括以下步驟：使一含氧前驅物流入一半導體處理腔室的一遠端電漿區域，同時激發一電漿以產生氧電漿流出物；使容納在一處理區域中的一基板與該等氧電漿流出物接觸，其中該基板界定氮化鈦或氮化鉭的一暴露區域，其中該接觸在該氮化鈦或氮化鉭上產生一氧化表面，且其中該氧化表面的特徵在於小於1奈米的一深度；將一含鹵素前驅物流入一半導體處理腔室的一遠端電漿區域，同時激發一電漿以產生鹵素電漿流出物；將該氮化鈦或氮化鉭上的該氧化表面與該等鹵素電漿流出物接觸；及移除該氮化鈦或氮化鉭上的該氧化表面。
  2. 如請求項1所述的蝕刻方法，其中該含鹵素前驅物包括氟或氯。
  3. 如請求項2所述的蝕刻方法，其中該含氧前驅物是氧，其中該含鹵素前驅物包括三氟化氮，且其中該方法進一步包括以下步驟：使氫與該含鹵素前驅物一起流動。
  4. 如請求項3所述的蝕刻方法，其中該氫的一流速是該含鹵素前驅物的一流速的至少兩倍。
  5. 請求項1所述的蝕刻方法，其中使該基板與該等氧電漿流出物接觸在一第一溫度下執行，且其中使該基板與該等鹵素電漿流出物接觸在低於該第一溫度 的一第二溫度下執行。
  6. 如請求項5所述的蝕刻方法，其中在一第一處理腔室中執行使該基板與該等氧電漿流出物接觸，且其中在與該第一處理腔室分隔的一第二處理腔室中執行使該基板與該等鹵素電漿流出物接觸。
  7. 如請求項1所述的蝕刻方法，其中當該基板與該等氧電漿流出物接觸時，該半導體處理腔室內的一壓力保持低於或為5托。
  8. 如請求項7所述的蝕刻方法，進一步包括以下步驟：在該氮化鈦上的該氧化表面與該等鹵素電漿流出物接觸之前，增大該半導體處理腔室中的該壓力。
  9. 如請求項1所述的蝕刻方法，其中該蝕刻方法執行多次循環。
  10. 如請求項9所述的蝕刻方法，其中每次循環移除的該氮化鈦或氮化鉭上的該氧化表面小於或為8埃。
  11. 如請求項1所述的蝕刻方法，其中該蝕刻方法在一單個處理腔室中執行，且其中該蝕刻方法在保持一基板溫度低於或為300℃的同時執行。
  12. 一種蝕刻方法，包括以下步驟：使容納在一半導體處理腔室的一處理區域中的一基板與一含氧前驅物接觸，其中該基板界定氮化鈦的一暴露區域，且其中該接觸在該氮化鈦上產生限於小於1奈米 的一深度的一氧化表面；停止該含氧前驅物的流動；將該氮化鈦上的該氧化表面與一含鹵素前驅物接觸；及移除該氮化鈦上的該氧化表面。
  13. 如請求項12所述的蝕刻方法，進一步包括以下步驟：在接觸該基板之前，形成該含氧前驅物或該含鹵素前驅物之一或兩者的一電漿。
  14. 如請求項12所述的蝕刻方法，其中該含鹵素前驅物包括氟或氯。
  15. 如請求項14所述的蝕刻方法，其中該含鹵素前驅物包括三氟化氮，該方法進一步包括以下步驟：使氫與該含鹵素前驅物一起流動。
  16. 如請求項15所述的蝕刻方法，其中該氫的一流速是該含鹵素前驅物的一流速的至少兩倍。
  17. 如請求項12所述的蝕刻方法，其中使該基板與該含氧前驅物接觸在一第一溫度下執行，且其中使該基板與該含鹵素前驅物接觸在低於該第一溫度的一第二溫度下執行。
  18. 如請求項17所述的蝕刻方法，其中當使該基板與該含氧前驅物接觸時，該半導體處理腔室內的一壓力保持低於或為5托，該蝕刻方法進一步包括以下步驟： 在使該氮化鈦上的該氧化表面與該含鹵素前驅物接觸之前，增大該半導體處理腔室中的該壓力。
  19. 一種蝕刻方法，包括以下步驟：在一半導體處理腔室中產生氧電漿流出物；使容納在一處理區域中的一基板與該等氧電漿流出物接觸，其中該基板界定氮化鈦的一暴露區域，且其中該接觸在該氮化鈦上產生一氧化表面，且其中該氧化表面的特徵在於小於1奈米的一深度；停止該等氧電漿流出物進入該半導體處理腔室的一流動；將該處理區域內的一壓力從一第一壓力增大到一第二壓力；在該半導體處理腔室中產生鹵素電漿流出物；將該氮化鈦上的該氧化表面與該等鹵素電漿流出物接觸；及移除該氮化鈦上的該氧化表面。
  20. 如請求項19所述的蝕刻方法，其中使該基板與該等氧電漿流出物接觸在一第一溫度下執行，其中該基板與該等鹵素電漿流出物的接觸在低於該第一溫度的一第二溫度下執行的，且其中該第二溫度低於或為300℃。
TW111104726A 2021-02-11 2022-02-09 用於移除含氮化物膜的系統及方法 TWI823251B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/173,329 US11728177B2 (en) 2021-02-11 2021-02-11 Systems and methods for nitride-containing film removal
US17/173,329 2021-02-11

Publications (2)

Publication Number Publication Date
TW202244981A TW202244981A (zh) 2022-11-16
TWI823251B true TWI823251B (zh) 2023-11-21

Family

ID=82704726

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111104726A TWI823251B (zh) 2021-02-11 2022-02-09 用於移除含氮化物膜的系統及方法

Country Status (5)

Country Link
US (1) US11728177B2 (zh)
KR (1) KR20220157477A (zh)
CN (1) CN115803846A (zh)
TW (1) TWI823251B (zh)
WO (1) WO2022173612A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018124576A1 (de) * 2018-10-05 2020-04-09 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines halbleiterbauelements mit durchführung einer plasmabehandlung und halbleiterbauelement

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110279979A1 (en) * 2010-05-12 2011-11-17 Nik Mirin Constructions Comprising Rutile-Type Titanium Oxide; And Methods Of Forming And Utilizing Rutile-Type Titanium Oxide
TW201331704A (zh) * 2011-12-19 2013-08-01 Applied Materials Inc 抗反射塗層及吸收層蝕刻之蝕刻速率偵測
TWI620244B (zh) * 2013-03-26 2018-04-01 Tokyo Electron Ltd Etching method of film containing transition metal
US20200273673A1 (en) * 2019-02-27 2020-08-27 Tokyo Electron Limited Plasma processing method and plasma processing apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4931172B2 (ja) 2005-03-03 2012-05-16 株式会社アルバック タンタル窒化物膜の形成方法
US7618894B2 (en) 2007-07-26 2009-11-17 Unity Semiconductor Corporation Multi-step selective etching for cross-point memory
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10854426B2 (en) * 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10573527B2 (en) * 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
WO2020046547A1 (en) * 2018-08-31 2020-03-05 Mattson Technology, Inc. Oxide removal from titanium nitride surfaces

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110279979A1 (en) * 2010-05-12 2011-11-17 Nik Mirin Constructions Comprising Rutile-Type Titanium Oxide; And Methods Of Forming And Utilizing Rutile-Type Titanium Oxide
TW201331704A (zh) * 2011-12-19 2013-08-01 Applied Materials Inc 抗反射塗層及吸收層蝕刻之蝕刻速率偵測
TWI620244B (zh) * 2013-03-26 2018-04-01 Tokyo Electron Ltd Etching method of film containing transition metal
US20200273673A1 (en) * 2019-02-27 2020-08-27 Tokyo Electron Limited Plasma processing method and plasma processing apparatus

Also Published As

Publication number Publication date
US20220254648A1 (en) 2022-08-11
US11728177B2 (en) 2023-08-15
KR20220157477A (ko) 2022-11-29
WO2022173612A1 (en) 2022-08-18
TW202244981A (zh) 2022-11-16
JP2023530561A (ja) 2023-07-19
CN115803846A (zh) 2023-03-14

Similar Documents

Publication Publication Date Title
TWI781757B (zh) 用於移除含鋁薄膜之系統及方法
TWI766433B (zh) 形成氣隙的系統及方法
US11121002B2 (en) Systems and methods for etching metals and metal derivatives
TWI823251B (zh) 用於移除含氮化物膜的系統及方法
TWI785783B (zh) 用於選擇性金屬化合物移除之系統及方法
TWI817471B (zh) 高深寬比特徵中的金屬蝕刻
US20230015080A1 (en) Metal oxide directional removal
US11682560B2 (en) Systems and methods for hafnium-containing film removal
US10256112B1 (en) Selective tungsten removal
TWI751326B (zh) 自對準通孔處理流程
TWI829231B (zh) 過渡金屬氮化材料的選擇性移除
JP7483933B2 (ja) 窒化物含有膜除去のためのシステム及び方法
US11984325B2 (en) Selective removal of transition metal nitride materials
TWI837885B (zh) 高深寬比特徵中的金屬沉積及蝕刻
TWI804054B (zh) 用於移除含鎢膜的系統及方法
TW202336862A (zh) 高深寬比特徵中的金屬沉積及蝕刻