TWI822334B - 封裝結構及其製造方法 - Google Patents

封裝結構及其製造方法 Download PDF

Info

Publication number
TWI822334B
TWI822334B TW111135017A TW111135017A TWI822334B TW I822334 B TWI822334 B TW I822334B TW 111135017 A TW111135017 A TW 111135017A TW 111135017 A TW111135017 A TW 111135017A TW I822334 B TWI822334 B TW I822334B
Authority
TW
Taiwan
Prior art keywords
dam
side dam
semiconductor package
edge
packaging structure
Prior art date
Application number
TW111135017A
Other languages
English (en)
Other versions
TW202414735A (zh
Inventor
謝國化
Original Assignee
啟碁科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 啟碁科技股份有限公司 filed Critical 啟碁科技股份有限公司
Priority to TW111135017A priority Critical patent/TWI822334B/zh
Priority to US18/323,484 priority patent/US20240096733A1/en
Application granted granted Critical
Publication of TWI822334B publication Critical patent/TWI822334B/zh
Publication of TW202414735A publication Critical patent/TW202414735A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Auxiliary Devices For And Details Of Packaging Control (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種封裝結構，包括基板、半導體封裝體、側壩部、軟性導熱體及第一散熱件。基板具有第一板面。半導體封裝體具有上表面、下表面及側表面，半導體封裝體設置在第一板面上。側壩部形成在第一板面上，且圍設形成第一容置空間以容置半導體封裝體。側壩部具有高於上表面的高度。軟性導熱體形成於上表面上。第一散熱件設置在側壩部上。第一散熱件、側壩部及半導體封裝體共同形成第二容置空間以限制軟性導熱體。

Description

封裝結構及其製造方法
本發明涉及一種封裝結構及其製造方法，特別是涉及一種可有效提升產品可靠度的封裝結構及其製造方法。
液態散熱材料(Liquid Thermal Interface Material,LTIM)包括散熱膠、散熱膏及液態金屬等，常應用於散熱片與晶片之間或封裝元件與散熱片之間。用於LTIM的熱傳導材料可包括金屬、金屬氧化物、二氧化矽或是陶瓷微球。
由於含有金屬材料的高導熱液態散熱材或液態金屬具備導電性，在應用底部填膠(underfill dispensing)的晶片封裝製程中，需要於晶片四周額外貼附泡棉框或製作膠框以形成擋牆，藉以避免液態散熱材料洩漏造成電路電性短路或其他元件損壞。因此，以整體製程成本而言，除了底部填膠製程需要清洗、烘烤、表面調質及等待膠材滲入底部的製程時間成本外，由於需要額外設置膠框或泡棉框來防止液態散熱材料影響周邊電路或元件銲點，因而產生額外的材料與製程成本。
此外，液態散熱膠材或液態金屬可能因產品落摔、震動或其他機械、熱應力所致的封裝元件總成翹曲(warpage)而有洩漏情形，進而造成液態散熱材料量不足而影響散熱效率，造成晶片或封裝元件工作溫度過高影響 產品可靠度或晶片封裝元件燒毀。
因此，如何確保液態散熱膠材於多次回焊(reflow)或可靠度驗證等應用過程中，不會產生洩漏並保持或限制液態散熱膠材於所設定的區域內，已成為該項事業所欲解決的重要課題之一。
本發明所要解決的技術問題在於，針對現有液態散熱材料應用技術的不足提供一種可有效提升產品可靠度的封裝結構及其製造方法。
為了解決上述的技術問題，本發明所採用的其中一技術方案是提供一種封裝結構，其包括基板、半導體封裝體、側壩部、軟性導熱體及第一散熱件。基板具有第一板面及第二板面。半導體封裝體具有上表面、下表面，以及在上表面及下表面之間的側表面，半導體封裝體設置在第一板面上，且通過設置在下表面的多個接腳電性連接於基板。側壩部形成在第一板面上，且圍設形成一第一容置空間。其中，半導體封裝體設置在第一容置空間中且接觸側壩部，側壩部具有高於上表面的高度。軟性導熱體，由一導熱材料製成而形成於上表面上。第一散熱件，設置在側壩部及軟性導熱體上，且由側壩部所支撐。其中，第一散熱件、側壩部及半導體封裝體共同形成一第二容置空間，並將軟性導熱體限制於第二容置空間中。
為了解決上述的技術問題，本發明所採用的另外一技術方案是提供一種封裝結構的製造方法，其包括：提供一基板，基板具有第一板面及第二板面；將半導體封裝體設置在第一板面上，且將半導體封裝體通過多個接腳電性連接於基板，其中，半導體封裝體具有上表面、下表面，以及在上表面及下表面之間的一側表面，半導體封裝體於第一板面上形成有第一垂直投影，且該些接腳設置在下表面上；執行點膠程序，以在第一板面上形成接 觸半導體封裝體的側壩部，其圍設形成容置半導體封裝體的第一容置空間，且側壩部具有高於上表面的高度；於上表面上以導熱材料形成軟性導熱體；將第一散熱件設置在側壩部及軟性導熱體上，其中，第一散熱件由側壩部所支撐，且第一散熱件、側壩部及半導體封裝體共同形成第二容置空間，並將軟性導熱體限制於第二容置空間中。
為使能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與圖式，然而所提供的圖式僅用於提供參考與說明，並非用來對本發明加以限制。
100:封裝結構
1:基板
11:第一板面
12:第二板面
A1:第一區域
A2:第二區域
A3:第三區域
2:半導體封裝體
21:上表面
22:下表面
A4:內側區域
A5:外側區域
220:接腳
23:側表面
3:針筒
4:第一膠體
5:第二膠體
6:第三膠體
7:多層結構
8:側壩部
81:上壩部
82:下壩部
9:軟性導熱體
A31:第一邊緣
A32:第二邊緣
A33:第三邊緣
A34:第四邊緣
OP1:第一開口
OP2:第二開口
OP3:第三開口
OP4:第四開口
OP5:第五開口
OP6:第六開口
HS1:第一散熱件
HS11:第一表面
HS12:第二表面
HS2:第二散熱件
SW:側壁部
TM:界面導熱體
H1、H2、H3、H4:高度
SP1:第一容置空間
SP2:第二容置空間
SP3:第三容置空間
圖1為本發明實施例的封裝結構的製造方法的流程圖。
圖2為本發明實施例的基板的俯視示意圖。
圖3為本發明實施例的基板、半導體封裝體及第一膠體的側視示意圖。
圖4A至圖4D為本發明實施例的步驟S104的第一俯視示意圖及第一至第三側視示意圖。
圖5A至圖5C為本發明實施例的步驟S104的第二俯視示意圖及第四、第五側視示意圖。
圖6為本發明實施例的步驟S106的側視示意圖。
圖7為本發明實施例的步驟S108的側視示意圖。
圖8為本發明提供的封裝結構的另一態樣的側視示意圖。
圖9為本發明提供的封裝結構的又一態樣的側視示意圖。
圖10顯示本發明實施例的側壩部的其中一實施態樣的俯視示意圖。
圖11A及圖11B分別顯示本發明實施例的側壩部的另一實施態樣的俯視示意圖及側視示意圖。
圖12顯示本發明實施例的側壩部的又一實施態樣的俯視示意圖。
圖13A及13B顯示本發明實施例的側壩部的再一實施態樣的俯視示意圖。
圖13C為沿著圖13B的剖面線I-I繪製的剖視示意圖。
以下是通過特定的具體實施例來說明本發明所公開有關“封裝結構及其製造方法”的實施方式，本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以施行或應用，本說明書中的各項細節也可基於不同觀點與應用，在不背離本發明的構思下進行各種修改與變更。另外，本發明的附圖僅為簡單示意說明，並非依實際尺寸的描繪，事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容，但所公開的內容並非用以限制本發明的保護範圍。另外，本文中所使用的術語“或”，應視實際情況可能包括相關聯的列出項目中的任一個或者多個的組合。
圖1為本發明實施例的封裝結構的製造方法的流程圖。參閱圖1，本發明實施例提供一種封裝結構的製造方法，其包括下列步驟：
步驟S100：提供基板。可參閱圖2及圖3，圖2為本發明實施例的基板的俯視示意圖，圖3為本發明實施例的基板、半導體封裝體及第一膠體的側視示意圖。如圖2及圖3所示，基板1具有第一板面11及第二板面12，且第一區域A1位於第一板面11，第二區域A2環繞第一區域A1。
步驟S102：將半導體封裝體設置並固定在第一板面上且在第一區域中，同時將設置在半導體封裝體的多個接腳電性連接於基板。
如圖3所示，半導體封裝體2可為積體電路(integrated circuit，IC)晶片，其係一種將數百至數百萬個或更多個組件整合於一起的晶片。半導體封裝體2具有上表面21、與上表面21相對的下表面22，以及在上表面21及下表面22之間的側表面23。多個接腳220設置在下表面22，且可以格狀排列的方式覆滿引腳的封裝法，在運作時即可將電子訊號從積體電路上傳導至其所在的印刷電路板(PCB)。需要說明的是，可參考圖2，下表面22分為內側區域A4及圍繞內側區域A4的外側區域A5，該些接腳220設置在內側區域A4中，且內側區域A4及外側區域A5係以虛線框的形式呈現在圖2的俯視示意圖中。
在圖2中，半導體封裝體2是設置在基板1的第一板面11上，且位於第一區域A1中，更精確來說，可設置在第一板面11上預先規劃的第三區域A3中，而第三區域A3即是半導體封裝體2於第一板面11上形成的第一垂直投影。此外，半導體封裝體2與基板1可利用覆晶(flip-chip,FC)或晶圓級封裝(Wafer Level Package,WLP)或無釘腳表面塑料封裝(Quad Flat No-Lead,QFN/Dual Flate No-Lead,DFN)形式進行結合，以使半導體封裝體2通過該些接腳220電性連接於基板1，且該些接腳220可通過焊接的方式連接於半導體封裝體2及基板1。舉例而言，該些接腳220是通過球柵陣列封裝方式電性連接於該基板，也就是以多個焊球按陣列方式於下表面22製造出球形觸點以作為接腳220。
步驟S104：執行點膠程序，以在第一板面上形成膠體結構。
詳細而言，步驟S104的目的在於形成一種側面壩體(side dam)填膠結構，除了可將液態散熱材料有效限制於半導體封裝體2的上方區域，還可同時保護半導體封裝體2。為達到此目的，在本發明的實施例中，可通過選 用具有特定特性的膠材，並利用堆疊式點膠法或橋式點膠法於同一區域位置重複加高點膠方法，在有限的點膠區域，控制膠寬(fillet width)提升並控制膠高(fillet height)直到所需高度作為液態散熱材料的擋牆。
首先說明堆疊式點膠法。請參考圖4A至圖4D，圖4A至圖4D為本發明實施例的步驟S104的第一俯視示意圖及第一至第三側視示意圖。如圖4A及圖4B所示，可通過針筒3沿著半導體封裝體2的側表面23及第三區域A3的周圍中的至少一部分通過多道點膠步驟將第一膠體4、第二膠體5及第三膠體6設置在第一板面11上。例如，在如圖4A所示的第一區域A1中，以及第三區域A3鄰近第一區域A1的一部分之中。
一般而言，在封裝製程中，會通過點膠製程來確保錫球接點之可靠性，例如可使用底部填膠(underfill dispensing)或側面填膠(side-fill dispensing)的製程。其中，可藉由點膠機控制流體黏度、流體溫度、針筒內液體的高度及壓力、針尖內徑和長度、點膠量及形狀，來決定所形成膠體的形貌。
從圖4A的俯視圖來看，在本發明的實施例中，將第一膠體4的膠量以小膠量方式下膠來確保膠寬，以在膠型形成基礎膠寬前不致或微量滲入半導體封裝體2的底部。在較佳實施例中，第一膠體4所形成的膠寬小於或等於0.7mm。舉例而言，第一膠體4於初始狀態下可接觸或不接觸到半導體封裝體2的側表面23，而後續在形態穩定後可同時接觸側表面23的一部分及下表面22的一部分，例如，第一膠體4可接觸下表面22的外側區域A5，但本發明不以此為限。需注意的是，第一膠體4的初始狀態或是形態穩定下的高度H1都至少高於下表面22的高度H2。
需要說明的，在以多個焊球按陣列方式於下表面22製造出球形觸點(接腳220)的實施例中，不論是在初始狀態或是形態穩定後，第一膠體 4都不接觸任何的接腳220。然而，在以非球柵陣列形式(無錫球)形成的接腳220的實施例中，如雙列直插封裝或四側引腳扁平封裝等情形，第一膠體4可接觸側表面23及下表面22，以及最外側的接腳220，但需確保膠體不完全包覆所接觸的接腳220。。
此外，在本發明的實施例中，亦選用具有特定特性的膠材，請參考下表一：
Figure 111135017-A0305-02-0009-1
而參考圖4C所示，可接續在圖4B所設置的第一膠體4上方的相同水平位置進一步設置第二膠體5及第三膠體6，直到達到所需的膠體高度，形成多層結構7。需說明，多層結構7的膠體高度需要高於半導體封裝體2的總高度加上預定要設置的軟性導熱體的高度，而所需的膠量及點膠次數則取決於膠體高度。
接著，如圖4D所示，於多層結構7固化成型之後，可形成接觸半導體封裝體2的側壩部8，其圍設形成容置半導體封裝體2的第一容置空間SP1，且側壩部8的高度H3高於上表面21的高度H4。需要說明的是，第一膠體4、第二膠體5及第三膠體6可採用具有相同或類似膠材特性的膠體，且亦如上表一所示。也因此，在一些實施例中，側壩部8可具有較為明顯的分層形態，可看出是由多道膠體形成，或是可能沒有明顯的分層形態。
接著說明橋式點膠法。請參考圖5A至圖5C，圖5A至圖5C為本發明實施例的步驟S104的第二俯視示意圖及第四、第五側視示意圖。如圖5A圖5B及圖5C所示，可通過針筒3沿著半導體封裝體2的側表面23及第三區域A3的周圍中的至少一部分將第一膠體4設置在第一板面11上。例如，在如圖5A所示的第二區域A2中，以及第二區域A2鄰近第一區域A1的一部分之中。
從圖5A的俯視圖來看，在本發明的實施例中，將第一膠體4的膠量以小膠量方式下膠來確保膠寬，以在膠型形成基礎膠寬前不致或微量滲入半導體封裝體2的底部。在較佳實施例中，第一膠體4所形成的膠寬小於或等於0.7mm。在圖5A中，第一膠體4於初始狀態不接觸到半導體封裝體2的側表面23，而後續在形態穩定後可同時接觸側表面23的一部分及下表面22的一部分，例如，第一膠體4可接觸下表面22的外側區域A5，但本發明不以此為限。需注意的是，第一膠體4的初始狀態或是形態穩定下的高度H1都至少高於下表面22的高度H2。
而參考圖5C所示，可接續在圖5B所設置的第一膠體4上方的位置進一步設置第二膠體5及第三膠體6，特別是，在位於第一膠體4及側表面23之間的位置設置第二膠體5及第三膠體6，直到達到所需的膠體高度，以形成橋墩式的多層結構7。需說明，第二膠體5的下膠位置比第一膠體4更靠近側表面23，而第三膠體6的下膠位置可比第二膠體5更靠近側表面23，或是與第二膠體5的下膠位置具有相同的水平位置。多層結構7的膠體高度需要高於半導體封裝體2的總高度加上預定要設置的軟性導熱體的高度，而所需的膠量及點膠次數則取決於膠體高度。類似，如圖4C所示，於橋墩式的多層結構7固化成型之後，可形成接觸半導體封裝體2的側壩部8。
也因此，在步驟S104中，可通過執行多道點膠步驟來沿著側表面23及第一垂直投影(也就是第三區域A3)的周圍中的至少一部分依序 堆疊形成多層膠體結構，且多層膠體結構成型後形成側壩部8。
步驟S106：於上表面上設置軟性導熱體。
請參考圖6，其為本發明實施例的步驟S106的側視示意圖。如圖6所示，由於軟性導熱體9通常具有膠體特性，因此可通過類似於前述步驟中的點膠製程設置在半導體封裝體2的上表面21。在本實施例中，軟性導熱體由導熱材料製成，且導熱材料可例如為熱傳導效率高的液態金屬(Liquid metal)、液態金屬合金(metal alloy)、散熱膏(thermal grease)或散熱膠(thermal adhesive)等。此外，需說明，軟性導熱體9的高度需小於或等於側壩部8的高度。此外，上述的導熱材料還可包括金屬、金屬氧化物、二氧化矽或是陶瓷微球，且具有無分層、無斷裂、低氣泡、低熱膨脹係數及熱傳導性高等優勢。
步驟S108：將第一散熱件設置在側壩部及該軟性導熱體上。請參考圖7，其為本發明實施例的步驟S108的側視示意圖。在本步驟中，第一散熱件HS1由側壩部8所支撐，且第一散熱件HS1、側壩部8及半導體封裝體2共同形成第二容置空間SP2，並將軟性導熱體9限制於第二容置空間SP2中。此外，第一散熱件HS1可通過膠粘方式固定於側壩部8上方，且可採用如環氧樹脂的封裝膠體將兩者黏合。或者，也可同時通過軟性導熱體9本身提供的黏性固定第一散熱件HS1。
舉例而言，第一散熱件HS1可為可用於散熱的金屬板件，或是具有特定結構的金屬板件，例如鰭式散熱器，其可由具有高導熱係數的金屬製成，但本發明不限於此。
於步驟S108完成後，本發明提供的封裝結構100的其中一種態樣已經完成。因此，本發明利用側面壩體填膠結構及其相關製造方式，搭配高黏度(High viscosity)、低熱膨脹係數(Low Coefficient of Thermal Expansion)、高觸變指數(High Thixotropic Index)的膠材，所形成的側壩部8可用於強化半 導體封裝體2的抗應力強度，還可於半導體封裝體2的上方提供擋牆結構以作為軟性導熱體9的區域限制擋牆，而無需另外設置膠框。因此，可以減緩半導體封裝體2於機械或熱應力所致的變形(warpage)及避免液態散熱膠材的溢漏影響產品散熱要求，因此可提升可靠度並降低成本。
可選的，於步驟S108之間，可先進一步執行步驟S107：將側壁部設置在第一板面上。因此，可參考圖8，其為本發明提供的封裝結構的另一態樣的側視示意圖。如圖8所示，第一散熱件HS1可具有第一表面HS11及第二表面HS12，第二表面HS12接觸側壩部8，而側壁部SW可位於第一板面11及第一散熱件HS1的第二表面HS12之間，以與第一散熱件HS1共同形成封裝蓋體，其具有第三容置空間SP3，用於容置半導體封裝體2、側壩部8及軟性導熱體9。需要說明的是，側壁部SW可用於支撐第一散熱件HS1，或是與第一散熱件HS1一體成型。因此，側壁部SW可具有與第一散熱件HS1相同或類似的材料，本發明不限於此。需要說明的，側壩部8於第二表面HS12上形成第二垂直投影，且第二表面HS12的面積大於第二垂直投影的邊緣形成的面積，也就是說，就俯視的角度而言，第一散熱件HS1完全覆蓋側壩部8。
需要說明的，在圖7、8的實施例中，側壩部8可接觸下表面22的一部分及側表面23的一部分或全部。當側壩部8僅接觸側表面23的一部分時，可於側表面23上預留軟性導熱體9的流動空間，並在軟性導熱體9接觸側表面23時為半導體封裝體2提供側向的導熱路徑。此外，為了提升側壩部8的結構強度，側壩部8基本上具有下寬上窄的壩截面。
可選的，如圖1所示，在本發明提供的製造方法中，還包括下列步驟：
步驟S109：將界面導熱體設置在第一散熱件上。
步驟S110：將第二散熱件設置在界面導熱體上。
請參考圖9，其為本發明提供的封裝結構的又一態樣的側視示意圖。在步驟S109中，界面導熱體(Thermal Interface Material,TIM)TM可例如為熱界面材料，其係用於塗敷在散熱器件與發熱器件之間來降低接觸熱阻所使用的材料。界面導熱體TM可例如由矽脂(thermal grease)、散熱墊片(thermal pad)、導熱膠(Thermal conductive adhensive)等材料製成。另一方面，在步驟S110中，第二散熱件HS2為可用於散熱的金屬板件，或是具有特定結構的金屬板件，例如鰭式散熱器，其可由具有高導熱係數的金屬製成，但本發明不限於此。並且，通過界面導熱體TM及第二散熱件HS2的配置，可進一步提升封裝結構的散熱效率。
請參考圖10，其顯示本發明實施例的側壩部的其中一實施態樣的俯視示意圖。請一併參考圖7所示，側壩部8可包括高於上表面21的上壩部81及低於上表面21的下壩部82。其中，上壩部81代表的是前述實施例中，側壩部8中加高作為軟性導熱體9的擋牆部分，而下壩部82則代表與側表面23接觸的點膠體部分。
如圖10所示，半導體封裝體2的垂直投影為第三區域A3，其可例如是矩形。在一些實施例中，倘若本發明所提供的封裝結構的成品不需再次通過一或多次回焊(reflow)程序，由於不需考量密封時的氣體膨脹效應，上壩部81及下壩部82無需保留任何開口，因此，矩形的每個邊緣所對應的上壩部81及下壩部82均完整包覆。
請參考圖11A及圖11B，其分別顯示本發明實施例的側壩部的另一實施態樣的俯視示意圖及側視示意圖。如圖11A所示，倘若本發明所提供的封裝結構的成品需再次通過一或多次回焊(reflow)程序，需考量密封時的氣體膨脹效應，上壩部81及下壩部82均需保留開口。在本實施例中，在側壩部8對應於矩形的第一邊緣A31的一部分中，上壩部81具有第一開口OP1，而在側壩 部8對應於矩形的第二邊緣A32的一部分中，下壩部82具有第二開口OP2，且第一邊緣A31與第二邊緣A32相對。
可進一步參考圖11B，其從另一角度顯示圖11A的第二開口OP2的設置方式。如圖11B所示，在形成第二開口OP2的過程中，可先以膠體堆疊出第二開口OP2兩側的下壩部82，直到到達上表面21時，再接著以第二開口OP2兩側的下壩部82為基底，以從兩側向中心靠攏的方式，逐漸堆疊出第二開口OP2上方的上壩部81，最終形成類似於拱門的形貌，且所形成的第二開口OP2可為半導體封裝體2下方的氣體保留逸散路徑。然而，形成第二開口OP2的方式不以此為限。在其他的實施例中，亦可點膠於半導體封裝體2的上表面21接近側壩部8的位置來形成第二開口OP2上方的上壩部81。
因此，在回焊過程中，第二開口OP2可為半導體封裝體2底部的氣體提供逸散路徑，而不至於在側壩部8的下壩部82於回焊過程中塌陷時，導致氣體無處逸散而損壞封裝結構。類似的，第一開口OP1亦可為第二容置空間SP2中的氣體提供逸散路徑，而不至於在側壩部8的上壩部81於回焊過程中塌陷時，導致氣體無處逸散而損壞封裝結構。然而，需注意的是，第一開口OP1僅供氣體出入而仍可將軟性導熱體9限制於第二容置空間SP2中。
請參考圖12，其顯示本發明實施例的側壩部的又一實施態樣的俯視示意圖。如圖12所示，在本實施例中，在側壩部8對應於矩形的第一邊緣A31的一部分中，上壩部81具有第一開口OP1，而在側壩部8對應於矩形的第二邊緣A32的一部分中，下壩部82具有第二開口OP2，且第一邊緣A31與第二邊緣A32相對。此外，在側壩部8對應於矩形的第三邊緣A33的一部分中，上壩部81具有第三開口OP3，在側壩部8對應於矩形的第四邊緣A34的一部分中，上壩部81具有第四開口OP4。
因此，在回焊過程中，第二開口OP2可為半導體封裝體2底部的 氣體提供逸散路徑，而不至於在側壩部8的下壩部82於回焊過程中塌陷時，導致氣體無處逸散而損壞封裝結構。類似的，第一開口OP1、第三開口OP3及第四開口OP4亦可為第二容置空間SP2中的氣體提供逸散路徑，而不至於在側壩部8的上壩部81於回焊過程中塌陷時，導致氣體無處逸散而損壞封裝結構。然而，需注意的是，第一開口OP1、第三開口OP3及第四開口OP4僅供氣體出入而仍可將軟性導熱體9限制於第二容置空間SP2中。
請參考圖13A及13B，其顯示本發明實施例的側壩部的再一實施態樣的俯視示意圖。如圖13A及13B所示，在本實施例中，在側壩部8對應於矩形的第一邊緣A31的一部分中，上壩部81具有第一開口OP1，而在側壩部8對應於矩形的第二邊緣A32的一部分中，下壩部82具有第二開口OP2，此外，在側壩部8對應於矩形的第三邊緣A33的一部分中，上壩部81具有第五開口OP5，在側壩部8對應於矩形的第四邊緣A34的一部分中，下壩部82具有第六開口OP6。在本實施例中，第一邊緣A31與第三邊緣A33相對，而第二邊緣A32與第四邊緣A34相對。
然而，對於第二邊緣A32及第四邊緣A34的上壩部81而言，有兩種不同設置方式。其中一種是如圖13A所示，第二邊緣A32及第四邊緣A34的上壩部81是通過類似於圖11A及11B的拱門方式分別設置在第二開口OP2及第六開口OP6的上方，且從俯視圖來看是位於第三區域A3的邊緣的外側(亦即，半導體封裝體2的側表面23的外側)。另一種是如圖13B所示，第二邊緣A32及第四邊緣A34的上壩部81是設置在上表面21上，且從俯視圖來看是位於第三區域A3的邊緣的內側。
因此，可進一步參考圖13C，其為沿著圖13B的剖面線I-I繪製的剖視示意圖。如圖13C所示，上壩部81設置在上表面21上，且與第一散熱件HS1共同形成第二容置空間SP2，以將軟性導熱體9限制於其中。
因此，在回焊過程中，第二開口OP2及第六開口OP6可為半導體封裝體2底部的氣體提供逸散路徑，而不至於在側壩部8的下壩部82於回焊過程中塌陷時，導致氣體無處逸散而損壞封裝結構。類似的，第一開口OP1及第五開口OP5亦可為第二容置空間SP2中的氣體提供逸散路徑，而不至於在側壩部8的上壩部81於回焊過程中塌陷時，導致氣體無處逸散而損壞封裝結構。然而，需注意的是，第一開口OP1及第五開口OP5僅供氣體出入而仍可將軟性導熱體9限制於第二容置空間SP2中。
[實施例的有益效果]
本發明的其中一有益效果在於，本發明所提供的封裝結構及其製造方法，通過側面壩體填膠結構及堆疊或橋式點膠方式，可精準控制側面填膠下的膠高(fillet height)、膠寬(fillet width)，同時限制軟性導熱體於半導體封裝體與散熱器或外殼(heatsink or lid)之間維持散熱效率並保護晶片封裝元件避免熱應力高低溫熱變形應力或落摔、震動等機械應力所致的焊點(solder joint)龜裂(Crack)或斷路(Open)等異常，可提升產品可靠度。
針對特定產品尚有二次、三次迴焊(SMT reflow)及晶片封裝元件高散熱需求的模組，本發明所提供的封裝結構及其製造方法可通過側壩部形成的容置空間將軟性導熱體限制在半導體封裝體上方，以避免液態散熱膠材於後製程的二次、三次迴焊(SMT reflow)中的封裝捲曲變形擠壓洩漏，造成散熱界面不足或洩漏流出的導電性液態散熱膠材造成元件的損害。
再者，本發明所提供的封裝結構及其製造方法可省卻傳統底部點膠或側面點膠所需的模組清洗、烘烤與表面調質等製程，進而大幅降低整體生產成本以及傳統額外膠框的製程或組配成本。
以上所公開的內容僅為本發明的優選可行實施例，並非因此侷限本發明的申請專利範圍，所以凡是運用本發明說明書及圖式內容所做的等 效技術變化，均包含於本發明的申請專利範圍內。
100:封裝結構
1:基板
11:第一板面
12:第二板面
2:半導體封裝體
21:上表面
22:下表面
8:側壩部
81:上壩部
82:下壩部
9:軟性導熱體
HS1:第一散熱件
SW:側壁部
SP2:第二容置空間

Claims (16)

  1. 一種封裝結構，其包括： 一基板，具有一第一板面及一第二板面； 一半導體封裝體，具有一上表面、一下表面，以及在該上表面及該下表面之間的一側表面，該半導體封裝體設置在該第一板面上，且通過設置在該下表面的多個接腳電性連接於該基板； 一側壩部，形成在該第一板面上，且圍設形成一第一容置空間，其中，該半導體封裝體設置在該第一容置空間中且接觸該側壩部，該側壩部具有高於該上表面的高度； 一軟性導熱體，設置於該上表面上； 一第一散熱件，設置在該側壩部及該軟性導熱體上，且由該側壩部所支撐； 其中，該第一散熱件、該側壩部及該半導體封裝體共同形成一第二容置空間，並將該軟性導熱體限制於該第二容置空間中。
  2. 如請求項1所述的封裝結構，其中，該半導體封裝體於該第一板面上形成有一第一垂直投影，且該側壩部具有沿著該側表面及該第一垂直投影的周圍中的至少一部分形成的多層膠體結構。
  3. 如請求項2所述的封裝結構，其中，該側壩部具有下寬上窄的一壩截面。
  4. 如請求項1所述的封裝結構，其中，該第一散熱件具有一第一表面及一第二表面，該第二表面接觸該側壩部，該側壩部於該第二表面上形成一第二垂直投影，該第二表面的面積大於該第二垂直投影的邊緣形成的面積。
  5. 如請求項4所述的封裝結構，還包括一側壁部，設置在該第二表面及該第一板面之間，其中，該側壁部與該第一散熱件共同形成一封裝蓋體，其具有一第三容置空間，用於容置該半導體封裝體、該側壩部及該軟性導熱體。
  6. 如請求項5所述的封裝結構，還包括： 一界面導熱體，設置在該第一散熱件上；以及 一第二散熱件，設置在該界面導熱體上。
  7. 如請求項2所述的封裝結構，其中，該第一垂直投影為一矩形，且該側壩部包括高於該上表面的一上壩部及低於該上表面的一下壩部， 其中，在該側壩部對應於該矩形的一第一邊緣的一部分中，該上壩部具有一第一開口； 其中，在該側壩部對應於該矩形的一第二邊緣的一部分中，該下壩部具有一第二開口。
  8. 如請求項7所述的封裝結構，其中，該第一邊緣與該第二邊緣相對。
  9. 如請求項8所述的封裝結構，其中，在該側壩部對應於該矩形的一第三邊緣的一部分中，該上壩部具有一第三開口；以及 其中，該側壩部對應於該矩形的一第四邊緣的一部分中，該上壩部具有一第四開口。
  10. 如請求項7所述的封裝結構，其中，在該側壩部對應於該矩形的一第三邊緣的一部分中，該上壩部具有一第五開口； 其中，在該側壩部對應於該矩形的一第四邊緣的一部分中，該下壩部具有一第六開口；以及 其中，該第一邊緣與該第三邊緣相對，該第二邊緣與該第四邊緣相對。
  11. 一種封裝結構的製造方法，其包括： 提供一基板，該基板具有一第一板面及一第二板面； 將一半導體封裝體設置在該第一板面上，且將該半導體封裝體通過多個接腳電性連接於該基板，其中，該半導體封裝體具有一上表面、一下表面，以及在該上表面及該下表面之間的一側表面，該半導體封裝體於該第一板面上形成有一第一垂直投影，且該些接腳設置在該下表面上； 執行點膠程序，以在該第一板面上形成接觸該半導體封裝體的一側壩部，其圍設形成容置該半導體封裝體的一第一容置空間，且該側壩部具有高於該上表面的高度； 於該上表面上設置一軟性導熱體；以及 將一第一散熱件設置在該側壩部及該軟性導熱體上，其中，該第一散熱件由該側壩部所支撐，且該第一散熱件、該側壩部及該半導體封裝體共同形成一第二容置空間，並將該軟性導熱體限制於該第二容置空間中。
  12. 如請求項11所述的封裝結構的製造方法，其中，在該點膠程序中，通過執行多道點膠步驟以沿著該側表面及該第一垂直投影的周圍中的該至少一部分依序堆疊形成一多層膠體結構，且該多層膠體結構成型後形成該側壩部。
  13. 如請求項12所述的封裝結構的製造方法，其中，該側壩部具有下寬上窄的一壩截面。
  14. 如請求項11所述的封裝結構的製造方法，該第一散熱件具有一第一表面及一第二表面，該第二表面接觸該側壩部，該側壩部於該第二表面上形成一第二垂直投影，該第二表面的面積大於該第二垂直投影的邊緣形成的面積。
  15. 如請求項14所述的封裝結構的製造方法，還包括在設置該第一散熱件之前先將一側壁部設置在該第二表面及該第一板面之間，以與該第一散熱件共同形成一封裝蓋體，其具有一第三容置空間，用於容置該半導體封裝體、該側壩部及該軟性導熱體。
  16. 如請求項15所述的封裝結構的製造方法，還包括： 將一界面導熱體設置在該第一散熱件上；以及 將一第二散熱件設置在該界面導熱體上。
TW111135017A 2022-09-16 2022-09-16 封裝結構及其製造方法 TWI822334B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111135017A TWI822334B (zh) 2022-09-16 2022-09-16 封裝結構及其製造方法
US18/323,484 US20240096733A1 (en) 2022-09-16 2023-05-25 Package structure and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111135017A TWI822334B (zh) 2022-09-16 2022-09-16 封裝結構及其製造方法

Publications (2)

Publication Number Publication Date
TWI822334B true TWI822334B (zh) 2023-11-11
TW202414735A TW202414735A (zh) 2024-04-01

Family

ID=89722523

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111135017A TWI822334B (zh) 2022-09-16 2022-09-16 封裝結構及其製造方法

Country Status (2)

Country Link
US (1) US20240096733A1 (zh)
TW (1) TWI822334B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202109830A (zh) * 2019-08-22 2021-03-01 台灣積體電路製造股份有限公司 形成封裝結構的方法
TW202234616A (zh) * 2021-02-25 2022-09-01 台灣積體電路製造股份有限公司 晶片封裝結構及其形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202109830A (zh) * 2019-08-22 2021-03-01 台灣積體電路製造股份有限公司 形成封裝結構的方法
TW202234616A (zh) * 2021-02-25 2022-09-01 台灣積體電路製造股份有限公司 晶片封裝結構及其形成方法

Also Published As

Publication number Publication date
TW202414735A (zh) 2024-04-01
US20240096733A1 (en) 2024-03-21

Similar Documents

Publication Publication Date Title
US7538421B2 (en) Flip-chip package structure with stiffener
TW540123B (en) Flip-chip semiconductor package with lead frame as chip carrier
US5629566A (en) Flip-chip semiconductor devices having two encapsulants
US20100025847A1 (en) Semiconductor device mounted structure and semiconductor device mounted method
TW200522295A (en) Semiconductor package with flip chip on leadframe
CN104779217A (zh) 具有翘曲控制结构的半导体器件封装件
TWI527186B (zh) 半導體封裝及其製造方法
CN106158785A (zh) 散热型封装结构及其散热件
US7696618B2 (en) POP (package-on-package) semiconductor device
US10964627B2 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
TWI822334B (zh) 封裝結構及其製造方法
TWI317998B (en) Package structure and heat sink module thereof
TWI252572B (en) Package structure
CN103050449A (zh) 封装件及其制法
CN112271170A (zh) 封装基板、倒装芯片封装结构及其制作方法
TW483134B (en) Micro BGA package
JPH0855875A (ja) 半導体装置
CN214848611U (zh) 导线架管脚与导线架
TW200845322A (en) Package structure and manufacturing method thereof
CN209880583U (zh) 半导体封装结构
CN200976345Y (zh) 芯片封装结构
TWI813406B (zh) 封裝結構及其製造方法
CN109887891A (zh) 封装结构及其形成方法
US20080272480A1 (en) Land grid array semiconductor package
TWI505422B (zh) 分散晶片角隅應力之窗口型球格陣列封裝構造