TWI820772B - 封裝基板及晶片組件的製造方法 - Google Patents

封裝基板及晶片組件的製造方法 Download PDF

Info

Publication number
TWI820772B
TWI820772B TW111124166A TW111124166A TWI820772B TW I820772 B TWI820772 B TW I820772B TW 111124166 A TW111124166 A TW 111124166A TW 111124166 A TW111124166 A TW 111124166A TW I820772 B TWI820772 B TW I820772B
Authority
TW
Taiwan
Prior art keywords
substrate
areas
flip
conductor
chip
Prior art date
Application number
TW111124166A
Other languages
English (en)
Other versions
TW202401589A (zh
Inventor
張祐維
李建成
洪立群
Original Assignee
同欣電子工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 同欣電子工業股份有限公司 filed Critical 同欣電子工業股份有限公司
Priority to TW111124166A priority Critical patent/TWI820772B/zh
Priority to CN202210769008.9A priority patent/CN117352396A/zh
Priority to US17/939,981 priority patent/US20240006373A1/en
Application granted granted Critical
Publication of TWI820772B publication Critical patent/TWI820772B/zh
Publication of TW202401589A publication Critical patent/TW202401589A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95148—Aligning the plurality of semiconductor or solid-state bodies involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Abstract

本發明公開一種封裝基板及晶片組件的製造方法。晶片組件的製造方法，包括：提供基板，具有上板面及下板面，上板面劃分有多個切割道區域，定義出多個覆晶區域且將該些覆晶區域中的任意相鄰二者隔開，其中，覆晶區域設有基板導電體及核心材料體，基板導電體貫穿基板且具有分別裸露於上板面及下板面的上導電端及下導電端，且核心材料體鄰接基板導電體設置在基板中；通過黏晶製程將多個晶片分別固定在該些覆晶區域中；以及通過切割製程，沿著多個切割線進行切割以形成多個晶片組件。

Description

封裝基板及晶片組件的製造方法
本發明涉及一種基板及製造方法，特別是涉及一種可減少金屬廢棄物的封裝基板及晶片組件的製造方法。
積體電路封裝產業在製造過程中會產生大量廢棄物。隨著環保意識抬頭，對於該產業的廢棄物的管制日益嚴格。其中，尤以銅廢棄物會造成極為嚴重的重金屬污染。因此，如何在積體電路的封裝過程中減少銅廢水的產出，已成為該項事業所欲解決的重要課題之一。
本發明所要解決的技術問題在於，針對現有技術的不足提供一種可減少金屬廢棄物的封裝基板及晶片組件的製造方法。
為了解決上述的技術問題，本發明所採用的其中一技術方案是提供一種晶片組件的製造方法，包括：提供一基板，具有一上板面及一下板面，該上板面劃分有多個切割道區域，該些切割道區域定義出多個覆晶區域且將該些覆晶區域中的任意相鄰二者隔開，其中，該些覆晶區域中的每一個設有一基板導電體及一核心材料體，基板導電體貫穿該基板且具有一上導電端及一下導電端分別裸露於該基板的該上板面及該下板面，且核心材料體鄰 接該基板導電體設置在該基板中；通過一黏晶製程將多個晶片分別固定在該些覆晶區域中，且該些晶片中的每一個與對應的該基板導電體通過該上導電端電性連接；以及通過一切割製程，沿著該些切割道區域定義的多個切割線進行切割以形成多個晶片組件。
為了解決上述的技術問題，本發明所採用的另外一技術方案是提供一種封裝基板，包括基板及多個晶片。基板具有一上板面及一下板面，該上板面劃分有多個切割道區域，該些切割道區域定義出多個覆晶區域，且將該些覆晶區域中的任意相鄰二者隔開，其中，該些覆晶區域中的每一個設有基板導電體及核心材料體。基板導電體貫穿該基板且具有一上導電端及一下導電端分別裸露於該基板的該上板面及該下板面。核心材料體鄰接該基板導電體設置在該基板中。該些晶片分別固定在該些覆晶區域中，且該些晶片中的每一個與對應的該基板導電體通過該上導電端電性連接，其中，該些切割道區域定義了多個切割線，用於在形成多個晶片組件的一切割製程中沿著該些切割線進行切割。
本發明的其中一有益效果在於，本發明所提供的封裝基板及晶片組件的製造方法，其能通過將基板導電體設置在切割線以外的區域，更在切割線通過的路徑上設置不與切割線重疊的對位標記，藉此可在執行黏晶製程及單片化(singulation)製程中實現精準對位功能，同時避免在單片化製程中產生金屬廢棄物，大幅減少金屬廢棄物的釋放風險。
此外，本發明所提供的封裝基板及晶片組件的製造方法可進一步採用樹脂切割刀片，並且將冗餘導電體設置在切割線、覆晶區域及標記區域以外的冗餘區域中，除了維持精準對位功能以及低金屬釋放風險，更可確保基板的鋪銅率以達成翹曲控制的目的。
為使能更進一步瞭解本發明的特徵及技術內容，請參閱以下有 關本發明的詳細說明與圖式，然而所提供的圖式僅用於提供參考與說明，並非用來對本發明加以限制。
2:基板
20:上板面
RC1、RC2、…、RC6、RR1、RR2、RR3、RR4:切割道區域
SLC1、SLC2、…、SLC6、SLR1、SLR2、SLR3、SLC4:切割線
201、202、203:覆晶區域
C1:基板導電體
C11:上導電端
C12:下導電端
C13:核心材料體
21:下板面
40、41、42:標記區域
401、411、421:對位標記
C5:標記導電體
C51:上標記端
60:冗餘導電體
70、71:晶片
72:切割刀具
8:晶片封裝體
80:晶片組件
81:載板
I-I、II-II:剖面線
圖1為本發明實施例的晶片組件的製造方法的流程圖。
圖2為本發明一實施例的基板的俯視圖。
圖3為沿著圖2的剖面線I-I繪示的基板的剖面圖。
圖4為本發明另一實施例的基板的俯視圖。
圖5為沿著圖4的剖面線II-II繪示的基板的剖面圖。
圖6為本發明另一實施例的基板的俯視圖。
圖7為根據本發明實施例的黏晶製程及切割製程的示意圖。
圖8為根據本發明實施例的晶片組件設置於載板的示意圖。
以下是通過特定的具體實施例來說明本發明所公開有關“封裝基板及晶片組件的製造方法”的實施方式，本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以施行或應用，本說明書中的各項細節也可基於不同觀點與應用，在不背離本發明的構思下進行各種修改與變更。另外，本發明的附圖僅為簡單示意說明，並非依實際尺寸的描繪，事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容，但所公開的內容並非用以限制本發明的保護範圍。另外，本文中所使用的術語“或”，應視實際情況可能包括相關聯的列出項目中的任一個或者多個的組合。
圖1為本發明實施例的晶片組件的製造方法的流程圖。參閱圖1 所示，本發明第一實施例提供一種晶片組件的製造方法，包括下列步驟：
步驟S100：提供基板。
圖2為本發明一實施例的基板的俯視圖，圖3為沿著圖2的剖面線I-I繪示的基板的剖面圖。
請參考圖2及圖3所示，基板2於本實施例中呈矩形，但本發明不受限於此。基板2具有彼此相對的上板面20及下板面21，上板面20劃分有多個切割道區域RC1、RC2、...、RC6、RR1、RR2、RR3、RR4。其中，切割道區域RC1至RC6分別對應於垂直方向的切割線SLC1、SLC2、...、SLC6，切割道區域RR1至RR4則分別對應於水平方向的切割線SLR1、SLR2、SLR3、SLC4。換言之，切割道區域RC1至RC6與切割線SLC1至SLC6是在垂直方向上延伸，而切割道區域RR1至RR4與切割線SLR1至SLR4是在水平方向上延伸。此外，切割線SLC1至SLC6分別與切割道區域RC1至RC6部分重疊，且與切割道區域RC1至RC6的延伸方向平行。類似的，切割線SLR1至SLR4分別與切割道區域RR1至RR4部分重疊，且與切割道區域RR1至RR4的延伸方向平行。
此外，切割道區域RC1至RC6、RR1至RR4定義出多個覆晶區域(例如覆晶區域201、202、203)。例如，覆晶區域201是由切割道區域RC1、RC2、RR1、RR2所定義，覆晶區域201是由切割道區域RC1、RC2、RR1、RR2所定義，且覆晶區域201是由切割道區域RC1、RC2、RR1、RR2所定義。並且，覆晶區域係在後續製程中用於設置晶片的區域，且在上板面20上具有裸露的導電接點可與所設置的晶片電性連接，但本發明實施例不限制導電接點的形式。
此外，切割道區域可將該些覆晶區域中的任意相鄰二者隔開。例如，切割道區域RR2可將相鄰的覆晶區域201及202隔開，而切割道區域RR3將相鄰的覆晶區域202及203隔開。
在本實施例的提供基板的步驟中，基板2可經過完整清潔，且為預先規劃好上述切割線、切割道區域及覆晶區域等區域的印刷電路板，並且，該些覆晶區域中的每一個設有基板導電體及核心材料體。
如圖3所示，覆晶區域201中設有基板導電體C1，貫穿基板2且具有分別裸露於基板2的上板面20及下板面21的上導電端C11及下導電端C12。此外，覆晶區域201中還設置有核心材料體C13，鄰接基板導電體C1而設置在基板2中。需要說明的是，基板2的上板面20及下板面21具有保護層，用於將基板導電體C1及核心材料體C13包覆其中。舉例而言，基板導電體C1可例如為銅箔，可例如是網格狀以提供晶片所需的電性路徑。再者，核心材料體C13可例如為玻璃纖維，而保護層可例如是防焊層(solder mask)，用來保護基板導電體C1(銅箔)免於直接暴露於大氣環境中被氧化與不小心與焊錫接觸而影響電路板的功能。其中，基板導電體C1可由導電金屬如銅、鋁、銅鋁合金、銀等製成。
然而，在步驟S100中提供的基板不以圖2、3所示的基板為限。舉例而言，可進一步參考圖4及圖5，圖4為本發明另一實施例的基板的俯視圖，圖5為沿著圖4的剖面線II-II繪示的基板的剖面圖。
如圖4所示，基板2的上板面20還劃分有圍繞該些覆晶區域的多個標記區域(例如標記區域40、41、42)，用於在基板2上設置多個對位標記(例如對位標記401、411、421)。詳細而言，對位標記可在後續設置晶片的黏晶製程中對覆晶區域進行對位，藉此將該些晶片分別設置在該些覆晶區域中。此外，對位標記還可在後續將晶片組件進行單片化的切割製程中用於對前述的切割線(也就是，切割線SLC1至SLC6、SLR1至SLR4)進行對位。
更詳細而言，如圖5所示，在步驟S100中，該些標記區域中的每一個(例如，標記區域42)設置有一標記導電體C5，具有上標記端C51裸露於 基板2的上板面20以作為該些對位標記的其中之一(例如，對位標記421)。並且，該些切割線與該些標記區域部分重疊，且該些標記區域中的每一個的該標記導電體不設置在與該些切割線重疊的部分中。舉例而言，切割線SLC4可與標記區域42部分重疊，且標記區域42的標記導電體C5不設置在標記區域42與切割線SLC4重疊的部分中。類似的，標記導電體C5可由導電金屬如銅、鋁、銅鋁合金、銀等製成。
再者，如圖5所示，標記區域42中的標記導電體C5可進一步設置在核心材料體C52上，但上述僅為舉例，本發明不限於此。也就是說，在一些實施例中，標記區域42中的基板2中可僅包含標記導電體C5及保護層，而不包括核心材料體C52。
此外，由圖4的俯視圖來看，對位標記401、411、421可分別由對稱擺放的四個L型標記組成對稱圖案，並且分別以標記區域40、41、42的中心點作為對稱圖案的幾何中心點。再者，由於標記區域40、41、42的中心點分別設置在切割線SLC1及SLR1上，因此，對位標記所形成的對稱圖案將可準確定義出切割線的位置，以在後續切割製程中精準對位並進行切割。需要說明的是，本發明不以L型標記為限，且可採用任何幾何圖形來組成上述對稱圖案，並以標記區域的中心點作為對稱幾何中心。
然而，在步驟S100中提供的基板不以圖2至圖5所示的基板為限。舉例而言，可進一步參考圖6，其為本發明另一實施例的基板的俯視圖。
本發明的又一實施例中，在步驟S100中，基板2的上板面20還劃分有圍繞覆晶區域(例如覆晶區域201、202、203)及標記區域(例如標記區域40、41)的冗餘區域。更精確來說，在基板2的上板面20上，除了前述所有的切割道區域、覆晶區域及標記區域以外的區域均可視為冗餘區域。
需要說明的是，在如圖2至圖5所示的實施例中，對於在步驟S100 所提供的基板2中，冗餘區域中不設置任何導電體，也因此，可大幅減少封裝製程中可能產生的金屬廢棄物。
然而，在一些製程條件下，為了更精確控制基板2中導電體在製程中的翹曲程度，需要將導電體在基板2中的(對於俯視圖中)覆蓋率維持一定程度以上。因此，在提供基板2的步驟S100中，上述的冗餘區域設置有冗餘導電體60，且冗餘導電體60不設置在與該些切割線(也就是，切割線SLC1至SLC6、SLR1至SLR4)重疊的部分中。類似的，冗餘導電體60可由導電金屬如銅、鋁、銅鋁合金、銀等製成。
在圖6的實施例中，雖然切割道區域並未與冗餘區域重疊，然而，切割道區域實質上可與冗餘區域部分重疊，且僅將切割製程中進行切割所需的區域保留而不設置冗餘導電體。也就是，切割道區域並未與切割線重疊的部分亦可作為冗餘區域來設置冗餘導電體。
步驟S102：通過黏晶製程將多個晶片分別固定在該些覆晶區域中，且該些晶片中的每一個與對應的該基板導電體通過該上導電端電性連接。
步驟S104：通過切割製程，沿著該些切割道區域定義的多個切割線進行切割以形成多個晶片組件。
例如，可參考圖7，其為根據本發明實施例的黏晶製程及切割製程的示意圖。如圖7所示，晶片70、71可分別設置在覆晶區域201、202中，且可分別與覆晶區域201、202中的基板導電體的上導電端通過焊接的方式電性連接。由於晶片與基板導電體的電性連接方式為本領域具有通常知識者熟習之技藝，在此不再贅述。需要說明的是，在將晶片設置在覆晶區域的過程中，可利用對位標記(例如對位標記401)進行對位，例如，可利用影像擷取設備(如相機)拍攝基板於載台上的狀態，並通過影像處理設備(例如，包含影像處理器、中央處理器及記憶體的電腦設備)藉由分析對位標記的位置來確 認覆晶區域的位置，再控制機械手臂將晶片夾取並放置在覆晶區域中。隨著晶片設置完成，本發明實施所提供的封裝基板(包含基板及多個晶片)亦已經完成。
接著，可使用切割製程，以類似的方式分析對位標記的位置來確認切割線(例如，切割線SLC1至SLC6、SLR1至SLR4)的位置，接著以切割刀具72沿著切割線進行切割，以形成多個晶片組件。需要說明的是，可採用樹脂製成的切割刀具72來減少金屬廢棄物污染，且由於在本發明提供的基板中，切割線不與任何的金屬導電體(涵蓋基板導電體、標記導電體及冗餘導電體)重疊，因此在切割製程中不會產生任何的金屬廢棄物(例如，銅廢棄物)，且由於切割刀具72不與金屬導電體直接接觸，可進一步提升切割刀具72的壽命，減少製造成本。
步驟S106：將該些晶片組件拾取並放置在多個載板上進行封裝，以形成多個晶片封裝體。
例如，可參考圖8，其為根據本發明實施例的晶片組件設置於載板的示意圖。如圖8所示，可通過控制機械手臂將晶片組件80拾取並放置在載板81(可獨立分為多個，或可為多個一體成型)上進行封裝，以形成多個晶片封裝體8。由於將晶片組件拾取並放置在載板上進行封裝的方式為本領域具有通常知識者熟習之技藝，在此不再贅述。
[實施例的有益效果]
本發明的其中一有益效果在於，本發明所提供的封裝基板及晶片組件的製造方法，其能通過將基板導電體設置在切割線以外的區域，更在切割線通過的路徑上設置不與切割線重疊的對位標記，藉此可在執行黏晶製程及單片化(singulation)製程中實現精準對位功能，同時避免在單片化製程中產生金屬廢棄物，大幅減少金屬廢棄物的釋放風險。
此外，本發明所提供的封裝基板及晶片組件的製造方法可進一步採用樹脂切割刀片，並且將冗餘導電體設置在切割線、覆晶區域及標記區域以外的冗餘區域中，除了維持精準對位功能以及低金屬釋放風險，更可確保基板的鋪銅率以達成翹曲控制的目的。
以上所公開的內容僅為本發明的優選可行實施例，並非因此侷限本發明的申請專利範圍，所以凡是運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的申請專利範圍內。
2:基板
RC1、RC2、…、RC6、RR1、RR2、RR3、RR4:切割道區域
SLC1、SLC2、…、SLC6、SLR1、SLR2、SLR3、SLC4:切割線
201、202、203:覆晶區域
I-I:剖面線

Claims (16)

  1. 一種晶片組件的製造方法，包括： 提供一基板，具有一上板面及一下板面，該上板面劃分有多個切割道區域，該些切割道區域定義出多個覆晶區域且將該些覆晶區域中的任意相鄰二者隔開，其中，該些覆晶區域中的每一個設有： 一基板導電體，貫穿該基板且具有一上導電端及一下導電端分別裸露於該基板的該上板面及該下板面；及 一核心材料體，鄰接該基板導電體設置在該基板中； 通過一黏晶製程將多個晶片分別固定在該些覆晶區域中，且該些晶片中的每一個與對應的該基板導電體通過該上導電端電性連接；以及 通過一切割製程，沿著該些切割道區域定義的多個切割線進行切割以形成多個晶片組件。
  2. 如請求項1所述的製造方法，還包括： 將該些晶片組件拾取並放置在多個載板上進行封裝，以形成多個晶片封裝體。
  3. 如請求項1所述的製造方法，其中，在提供該基板的步驟中，該上板面還劃分有圍繞該些覆晶區域的多個標記區域，用於在該基板上設置多個對位標記，以在該黏晶製程中對該些覆晶區域進行對位，藉此將該些晶片分別設置在該些覆晶區域中。
  4. 如請求項3所述的製造方法，其中，在提供該基板的步驟中，該些標記區域中的每一個設置有一標記導電體，具有一上標記端裸露於該基板的該上板面以作爲該些對位標記的其中之一。
  5. 如請求項4所述的製造方法，其中，在提供該基板的步驟中，該些切割線與該些標記區域部分重疊，且該些標記區域中的每一個的該標記導電體不設置在與該些切割線重疊的部分中。
  6. 如請求項4所述的製造方法，其中，在提供該基板的步驟中，該基板的該上板面還劃分有圍繞該些覆晶區域及該些標記區域的一冗餘區域。
  7. 如請求項6所述的製造方法，其中，在提供該基板的步驟中，該冗餘區域中不設置任何導電體。
  8. 如請求項6所述的製造方法，其中，在提供該基板的步驟中，該冗餘區域設置有一冗餘導電體，該些切割道區域與該冗餘區域部分重疊，且該冗餘導電體不設置在與該些切割線重疊的部分中。
  9. 如請求項1所述的製造方法，其中該切割製程係使用一樹脂切割刀片進行切割。
  10. 一種封裝基板，包括： 一基板，具有一上板面及一下板面，該上板面劃分有多個切割道區域，該些切割道區域定義出多個覆晶區域，且將該些覆晶區域中的任意相鄰二者隔開，其中，該些覆晶區域中的每一個設有： 一基板導電體，貫穿該基板且具有一上導電端及一下導電端分別裸露於該基板的該上板面及該下板面；及 一核心材料體，鄰接該基板導電體設置在該基板中；以及 多個晶片，分別固定在該些覆晶區域中，且該些晶片中的每一個與對應的該基板導電體通過該上導電端電性連接， 其中，該些切割道區域定義了多個切割線，用於在形成多個晶片組件的一切割製程中沿著該些切割線進行切割。
  11. 如請求項10所述的封裝基板，其中，該上板面還劃分有圍繞該些覆晶區域的多個標記區域，用於在該基板上設置多個對位標記，以在一黏晶製程中對該些覆晶區域進行對位以設置該些晶片。
  12. 如請求項11所述的封裝基板，其中，該些標記區域中的每一個設置有一標記導電體，具有一上標記端裸露於該基板的該上板面以作爲該些對位標記的其中之一。
  13. 如請求項12所述的封裝基板，其中，該些切割線與該些標記區域部分重疊，且該些標記區域中的每一個設置的該標記導電體不設置在與該些切割線重疊的部分中。
  14. 如請求項12所述的封裝基板，其中，該基板的該上板面還劃分有圍繞該些覆晶區域及該些標記區域的一冗餘區域。
  15. 如請求項14所述的封裝基板，其中，該冗餘區域中不設置任何導電體。
  16. 如請求項14所述的封裝基板，其中，該冗餘區域設置有一冗餘導電體，該些切割道區域與該冗餘區域部分重疊，且該冗餘導電體不設置在與該些切割線重疊的部分中。
TW111124166A 2022-06-29 2022-06-29 封裝基板及晶片組件的製造方法 TWI820772B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111124166A TWI820772B (zh) 2022-06-29 2022-06-29 封裝基板及晶片組件的製造方法
CN202210769008.9A CN117352396A (zh) 2022-06-29 2022-06-30 封装基板及芯片组件的制造方法
US17/939,981 US20240006373A1 (en) 2022-06-29 2022-09-08 Package substrate and method for fabricating chip assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111124166A TWI820772B (zh) 2022-06-29 2022-06-29 封裝基板及晶片組件的製造方法

Publications (2)

Publication Number Publication Date
TWI820772B true TWI820772B (zh) 2023-11-01
TW202401589A TW202401589A (zh) 2024-01-01

Family

ID=89363808

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111124166A TWI820772B (zh) 2022-06-29 2022-06-29 封裝基板及晶片組件的製造方法

Country Status (3)

Country Link
US (1) US20240006373A1 (zh)
CN (1) CN117352396A (zh)
TW (1) TWI820772B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201017857A (en) * 2008-10-31 2010-05-01 Advanced Semiconductor Eng Chip package structure and manufacturing method thereof
US20190051614A1 (en) * 2017-08-08 2019-02-14 UTAC Headquarters Pte. Ltd. Semiconductor packages with electromagnetic interference shielding

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201017857A (en) * 2008-10-31 2010-05-01 Advanced Semiconductor Eng Chip package structure and manufacturing method thereof
US20190051614A1 (en) * 2017-08-08 2019-02-14 UTAC Headquarters Pte. Ltd. Semiconductor packages with electromagnetic interference shielding

Also Published As

Publication number Publication date
CN117352396A (zh) 2024-01-05
US20240006373A1 (en) 2024-01-04
TW202401589A (zh) 2024-01-01

Similar Documents

Publication Publication Date Title
JP3544895B2 (ja) 樹脂封止型半導体装置及びその製造方法
KR20090034081A (ko) 적층형 반도체 패키지 장치 및 이의 제작 방법
US6638831B1 (en) Use of a reference fiducial on a semiconductor package to monitor and control a singulation method
TWI571984B (zh) 扇出晶圓級封裝及其製作方法
US6291270B1 (en) Revealing localized cutting line patterns in a semiconductor device
US10192851B2 (en) Method of manufacturing semiconductor device
TW201628145A (zh) 電子封裝結構及其製法
US8098496B2 (en) Wiring board for semiconductor device
CN103065984A (zh) 用于半导体器件的封装方法
TWI820772B (zh) 封裝基板及晶片組件的製造方法
US11437303B2 (en) Floated singulation
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
KR20150121759A (ko) 적층형 패키지 및 그 제조방법
US7595255B2 (en) Method for manufacturing strip level substrate without warpage and method for manufacturing semiconductor package using the same
TWI623984B (zh) 封裝結構及其製法
TW201814877A (zh) 電子封裝件及其製法
TWI509678B (zh) 平面式半導體元件及其製作方法
TWI818719B (zh) 承載結構
JPH10303151A (ja) 電子部品の製造方法
CN214625025U (zh) 芯片和半导体封装器件
KR102605701B1 (ko) 반도체 패키지 및 이의 제조 방법
TWI680547B (zh) 半導體封裝結構及其製作方法
KR101891594B1 (ko) 솔더일체형금속레이어, 이를 포함하는 솔더일체형pcb 및 솔더접합방법
KR100608348B1 (ko) 적층 칩 패키지의 제조 방법
US8278769B2 (en) Compound semiconductor device and connectors