TWI808674B - 級聯鎖相迴路的電路以及產生輸出信號的方法 - Google Patents

級聯鎖相迴路的電路以及產生輸出信號的方法 Download PDF

Info

Publication number
TWI808674B
TWI808674B TW111108890A TW111108890A TWI808674B TW I808674 B TWI808674 B TW I808674B TW 111108890 A TW111108890 A TW 111108890A TW 111108890 A TW111108890 A TW 111108890A TW I808674 B TWI808674 B TW I808674B
Authority
TW
Taiwan
Prior art keywords
frequency
clock signal
phase
locked loop
signal
Prior art date
Application number
TW111108890A
Other languages
English (en)
Other versions
TW202306323A (zh
Inventor
蔡宗憲
沈瑞濱
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202306323A publication Critical patent/TW202306323A/zh
Application granted granted Critical
Publication of TWI808674B publication Critical patent/TWI808674B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本案的一實施例提供了用於級聯鎖相迴路的系統及方法。第一鎖相迴路接收具有第一頻率的參考時鐘信號並產生與參考時鐘信號相位對準的高頻時鐘信號。第一分頻器將高頻時鐘信號分頻以產生中頻時鐘信號，第二分頻器將中頻時鐘信號分頻以產生低頻參考時鐘信號。第二鎖相迴路接收低頻參考時鐘信號並產生輸出信號及頻率增加信號。延遲鎖相迴路接收中頻時鐘信號以及頻率增加信號並基於頻率增加信號延遲中頻時鐘信號以產生重新對準時鐘信號。第二鎖相迴路接收重新對準時鐘信號，並根據重對準時鐘信號調整輸出信號與低頻參考時鐘信號的相位差。

Description

級聯鎖相迴路的電路以及產生輸出信號的方法
本案的一實施例是有關一種級聯鎖相迴路的電路以及產生信號的方法，特別是關於一種根據重新對準時鐘信號調整輸出信號與低頻參考時鐘信號之間的相位差的電路以及產生信號的方法。
鎖相迴路可以包括重新對準時鐘，其通常源自鎖相迴路的高品質參考時鐘並且因此具有與參考時鐘相同的速度。然而，在環狀振盪器型式的鎖相迴路中，這種類型的重新對準時鐘可以限制重新對準模式期間的相位雜訊性能，也可以限制抖動性能。
根據本案的一實施例提供一種電路，包括：第一鎖相迴路、第一分頻器、第二分頻器、第二鎖相迴路以及延遲鎖相迴路。第一鎖相迴路接收具有第一頻率的參考時鐘信號並且產生與參考時鐘信號相位對準的高頻時鐘信號， 高頻時鐘信號具有高於第一頻率的第二頻率；第一分頻器接收高頻時鐘信號並降低第二頻率以產生具有第三頻率的中頻時鐘信號，第三頻率低於第二頻率；第二分頻器接收中頻時鐘信號並降低第三頻率以產生具有第四頻率的低頻參考時鐘信號，第四頻率低於第三頻率；第二鎖相迴路接收低頻參考時鐘信號並產生輸出信號，第二鎖相迴路將輸出信號與低頻參考時鐘信號進行比較以產生頻率增加信號，頻率增加信號指示輸出信號與低頻參考時鐘信號之間的相位差，第二鎖相迴路更接收重新對準時鐘信號並根據重新對準時鐘信號調整輸出信號與低頻參考時鐘信號之間的相位差；以及延遲鎖相迴路接收中頻時鐘信號以及頻率增加信號，並根據頻率增加信號延遲中頻時鐘信號以產生重新對準時鐘信號。
根據本案的一實施例提供一種電路，包括：第一鎖相迴路、兩級可程式分頻器、第二鎖相迴路以及延遲鎖相迴路。第一鎖相迴路接收具有第一頻率的參考時鐘信號並產生與參考時鐘信號相位對準的高頻時鐘信號，高頻時鐘信號具有高於第一頻率的第二頻率；兩級可程式分頻器，具有第一分頻級以及第二分頻級，第一分頻級接收高頻時鐘信號並降低第二頻率以產生具有第三頻率的中頻時鐘信號，第三頻率低於第二頻率，第二分頻級接收中頻時鐘信號並降低第三頻率以產生低頻參考時鐘信號，低頻參考時鐘信號具有低於第三頻率的第四頻率，第二分頻級進一步對中頻時鐘信號與低頻時鐘信號進行相位對準，以產生匹 配中頻時鐘信號以及匹配低頻參考時鐘信號；第二鎖相迴路接收匹配的低頻參考時鐘信號並產生輸出信號，第二鎖相迴路用以將輸出信號與匹配的低頻參考時鐘信號進行比較以產生頻率增加信號，頻率增加信號指示輸出信號與匹配低頻參考時鐘信號之間的相位差，並且第二鎖相迴路更接收重新對準時鐘信號並根據重新對準時鐘信號調整輸出信號與匹配的低頻參考時鐘信號之間的相位差；以及延遲鎖相迴路，接收匹配中頻時鐘信號以及頻率增加信號，並根據頻率增加信號延遲匹配中頻時鐘信號以產生重新對準時鐘信號。
根據本案的一實施例提供一種產生信號的方法，包括：在第一鎖相迴路接收具有第一頻率的參考時鐘信號；藉由第一鎖相迴路產生高頻時鐘信號，具有高於第一頻率的第二頻率的高頻時鐘信號與參考時鐘信號相位對準；分頻高頻時鐘信號以產生中頻時鐘信號，中頻時鐘信號具有低於第二頻率的第三頻率；分頻中頻時鐘信號以產生低頻參考時鐘信號，低頻參考時鐘信號具有低於第三頻率的第四頻率；在第二鎖相迴路接收低頻參考時鐘信號；藉由第二鎖相迴路根據低頻參考時鐘信號產生輸出信號；藉由第二鎖相迴路比較輸出信號與低頻參考時鐘信號，以產生頻率增加信號，頻率增加信號指示輸出信號與低頻參考時鐘信號之間的相位差；根據頻率增加信號延遲中頻時鐘信號以產生重新對準時鐘信號；以及藉由第二鎖相迴路根據重新對準時鐘信號調整輸出信號與低頻參考時鐘信號之間的 相位差。
102:第一鎖相迴路
104:第二鎖相迴路
106:第一分頻器
108:第二分頻器
110:延遲鎖相迴路
112:輸出
114:參考時鐘
115:中頻時鐘信號
116:重新對準時鐘信號
118:低頻參考時鐘
120:頻率增加信號
122:鎖相迴路輸出信號
FREF:參考時鐘
LC-PLL:電感電容鎖相迴路
FPLL_LC:輸出
DIV1,DIV2:分頻器
FDIV1:中頻時鐘信號
FREF_RO-PLL:低頻參考時鐘
UP:頻率增加信號
CLKRealignment:重新對準時鐘信號
RO-PLL:環狀振盪器鎖相迴路
DLL:延遲鎖相迴路
FPLL_OUT:鎖相迴路輸出信號
202:環狀振盪器鎖相迴路
204:電壓控制延遲鎖相迴路
206:可程式分頻器
208:第一分頻級
210:第二分頻級
212:高頻時鐘信號
214:中頻時鐘輸出
216:匹配中頻時鐘
218:匹配低頻時鐘
220:重新對準時鐘信號
222:增加信號
FCLK_DIV1:中頻時鐘輸出
FCLK_DIV2:低頻時鐘
FCLK_DIV1_match:匹配中頻時鐘
FCLK_DIV2_match:匹配低頻時鐘
DIV_NUM1,DIV_NUM2:分頻數
target_r:上升目標信號
target_f:下降目標信號
PFD:相位頻率檢測器
LPF:低通濾波器
DN:下降信號
PDOUT:相位檢測器輸出
VTUNE_DLL:延遲調諧電壓
FBK:反饋信號
VCOOUT:電壓控制振盪器輸出
300:時序圖
302:分頻數
304:N計數器
306:下降邊緣調節器
308:第一比較器
310:第二比較器
312:目標下降產生器
314:上升目標信號
316:計數信號
318:上升控制信號
320:分頻器
322:第一鎖存器
324:邏輯閘
326:選擇電路
328:第二鎖存器
330:第二邏輯閘
332:第三邏輯閘
Count1:計數信號
rise_cnt:上升控制信號
fall_cnt:下降控制信號
Comparator1,Comparator2:比較器
Subtracter:減法器
Adder:加法器
400:時序圖
402:第一鎖存器
410:第一邏輯(及)閘
412:加法器
414:第二邏輯(及)閘
416:第三邏輯(及)閘
420:第二計數信號
422:第二分頻數
424:低頻時鐘
426:第一重新定時時鐘信號
428:第二重新定時時鐘信號
Count2:計數信號
FCLK_DIV2_RT1,FCLK_DIV2_RT2:重新定時時鐘信號
500:時序圖
502:電壓控制延遲列
504:延遲鎖相迴路核心塊
506:鎖存器
508:延遲緩衝器
510:相位頻率檢測器
512:相位檢測器輸出信號
514:電壓控制振盪器
515:延遲調諧電壓
520:電荷泵
600:方法
602:操作
604,606,608,610,612,614,616,620,622,624,626,628,630,632:操作
702:實施例
704:第二鎖相迴路
710:實施例
712:第一鎖相迴路
720:實施例
722,724,726,728:分頻器
730:鎖存器
732:反饋反向器
740:鎖存器
742:比較器
744:邏輯(及)閘
746:加法器
748:反向器
CL-PLL2:電感電容鎖相迴路
FRealignment:重新對準信號
RO-PLL1,RO-PLL2:環狀振盪器鎖相迴路
PLL1,PLL2:鎖相迴路
DIV-N,DIV-K,DIV-O:分頻器
DIV_OUT:分頻器輸出
800:實施例
802,804,806:電晶體延遲電路
808:數位延遲鎖相迴路核心
810:第一數位轉換器
812:數位濾波器
814:轉換器
816:解碼器
PMOS:P型金屬氧化物半導體場效電晶體
NMOS:N型金屬氧化物半導體場效電晶體
900:方法
902,904,906,908,910,912:操作
當結合隨附圖式閱讀時，將自下文的詳細描述最佳地理解本案的態樣。應注意，根據工業中的標準實務，並未按比例繪製各特徵。事實上，為了論述清楚，可任意增加或減小各特徵的尺寸。
第1圖是根據一些實施例的級聯鎖相迴路電路的示例性的實施例的方塊圖。
第2A圖是根據一些實施例的級聯鎖相迴路電路的另一個示例性的實施例的方塊圖。
第2B圖進一步繪示了第2A圖的第一分頻級。
第2C圖進一步繪示了第2A圖的第二分頻級。
第2D圖至第2F圖進一步繪示了第2A圖的電壓控制延遲鎖相迴路以及環狀振盪器的鎖相迴路的部分。
第3圖是第2A圖的第一分頻級的示例性的操作的時序圖。
第4圖是第2A圖的第二分頻級的示例性的操作的時序圖。
第5圖是第2A圖的電壓控制延遲鎖相迴路的示例性的操作的時序圖。
第6圖是繪示用於操作如第2A圖所示的操作級聯鎖相迴路電路的示例性的方法的流程圖
第7A圖至第7E圖繪示級聯鎖相迴路電路的替代的實 施例。
第8A圖以及第8B圖繪示第2D圖的延遲鎖相迴路的替代的數位實施例。
第9圖是繪示用於產生與參考時鐘信號鎖相的輸出信號之示例性的方法900的流程圖。
以下揭示內容提供許多不同實施例或實例，以便實施所提供的標的之不同特徵。下文描述部件及佈置之特定實例以簡化本案。當然，這些僅為實例且不欲為限制性。舉例而言，在下文的描述中，第一特徵形成於第二特徵上方或第二特徵上可包含以直接接觸形成第一特徵與第二特徵的實施例，且亦可包含可在第一特徵與第二特徵之間形成額外特徵以使得第一特徵與第二特徵可不處於直接接觸的實施例。另外，本案可在各實例中重複元件符號及/或字母。此重複係出於簡化與清楚目的，且本身並不指示所論述的各實施例及/或配置之間的關係。
第1圖是級聯鎖相迴路(phase locked loop,PLL)電路100的示例性的實施例的方塊圖。級聯鎖相迴路電路100包括第一鎖相迴路102、第二鎖相迴路104、第一分頻器106、第二分頻器108以及延遲鎖相迴路(DLL)110。如所繪示實施例中所示，第一鎖相迴路102可以是用於從低頻(例如，200MHz)參考時鐘(FREF)114產生高品質以及高頻(例如，14GHz)輸出 (FPLL_LC)112的電感電容鎖相迴路。第二鎖相迴路104可以是環狀振盪器(ring-oscillator,RO)型式鎖相迴路(RO-PLL)。環狀振盪器鎖相迴路104可以例如被製造成具有相對緊湊的尺寸以容許在近側電路處容易整合。
第一分頻器106對第一鎖相迴路102的輸出112(FPLL_LC)進行分頻以產生中頻時鐘信號(FDIV1)115。中頻時鐘信號(FDIV1)115被輸入到延遲鎖相迴路110以及第二分頻器108。此外，中頻時鐘信號(FDIV1)115被第二分頻器108進一步分頻以產生低頻參考時鐘(FREF_RO-PLL)118，用於環狀振盪器鎖相迴路104的參考時鐘輸入。
環狀振盪器鎖相迴路104產生鎖相迴路輸出信號(FPLL_OUT)122，並且將反饋迴路中的鎖相迴路輸出信號(FPLL_OUT)122與低頻參考時鐘(FREF_RO-PLL)118進行比較以產生頻率增加(UP)信號120作為鎖相迴路輸出信號(FPLL_OUT)122以及低頻參考時鐘(FREF_RO-PLL)118之間的相位差的函數，例如下面參考第2A圖所示的實施例所描述的。頻率增加(UP)信號120被輸入到延遲鎖相迴路110，延遲鎖相迴路110根據頻率增加(UP)信號120調整中頻時鐘信號(FDIV1)115的相位以產生用於環狀振盪器鎖相迴路104的重新對準時鐘信號(CLKRealignment)116。重新對準時鐘信號(CLKRealignment)116調諧環狀振盪器鎖相迴路104中的電壓控制振盪器(voltage controlled oscillator, VCO)以將鎖相迴路輸出信號(FPLL_OUT)122的相位與低頻參考時鐘(FREF_RO)118的相位對準，例如下面參照第2A圖所示的實施例詳述。
在實施例中，鎖相迴路輸出信號與重新對準時鐘信號(CLKRealignment)116的比值可以由第一分頻器106的分頻數控制，而不受第二分頻器108的分頻數限制。在所繪示實施例中，鎖相迴路輸出信號與重新對準時鐘信號(CLKRealignment)116的比值是4，來自14GHz的鎖相迴路輸出信號(FPLL_OUT)122以及3.5GHz重新對準時鐘信號(CLKRealignment)116。
第2A圖是級聯鎖相迴路電路200的另一個示例性的實施例的方塊圖。級聯鎖相迴路電路200包括環狀振盪器鎖相迴路202、電壓控制延遲鎖相迴路(DLL)204以及兩級可程式分頻器206。兩級可程式分頻器206包括第一分頻級208以及第二分頻級210。如所繪示實施例中所示，第一分頻級208可以是從第一鎖相迴路(未繪示)接收高頻時鐘信號(FPLL_LC)212的占空平衡可程式分頻器，舉例來說如來自如第1圖所示的電感電容鎖相迴路(LC-PLL)102，並分頻高頻時鐘信號(FPLL_LC)212以產生中頻時鐘輸出(FCLK_DIV1)214。第二分頻級210可以是具有偏斜平衡的可程式分頻器，其分頻中頻時鐘輸出(FCLK_DIV1)214並產生兩個不同速度的時鐘輸出，匹配中頻時鐘(FCLK_DIV1_match)216以及匹配低頻時鐘(FCLK_DIV2_match)218，具有偏移平衡。第一分頻級206 的操作將在下面參考第2B圖以及第3圖更詳細地描述，且第二分頻級的操作在下面參考第2C圖以及第4圖更詳細地描述。
電壓控制延遲鎖相迴路204操作以消除環狀振盪器鎖相迴路202中自動布局及路由路徑的延遲，以確保重新對準時鐘信號(CLKRealignment)220的上升邊緣可以與頻率增加(UP)信號222對準。環狀振盪器鎖相迴路202的參考時鐘是來自兩級可程式分頻器206的匹配低頻時鐘(FCLK_DIV2_match)218。電壓控制延遲鎖相迴路204以及環狀振盪器鎖相迴路202的操作在下文中參照第2D圖以及第5圖更詳細描述。
第2A圖的第一分頻級208在第2B圖中進一步繪示出，並且第一分頻級208的示例性的操作由第3圖所示的時序圖300繪示出。所示示例是根據分頻數(DIV_NUM1)302調整中頻時鐘輸出(FCLK_DIV1)214的下降邊緣的占空平衡可程式分頻器。占空平衡可程式分頻器208包括N計數器304、下降邊緣調節器306、第一比較器308、第二比較器310以及目標下降產生器312。
在操作中，分頻數(DIV_NUM1)302被偏移1以產生上升目標信號(target_r)314(即target_r=N=DIV_NUM1-1的值)，其根據來自N計數器304的計數信號(Count1)316控制中頻時鐘(FCLK_DIV1)214的上升邊緣。分頻數(DIV_NUM1)302也被輸入到目 標下降產生器312以產生下降目標信號(target_f)，其根據計數信號(Count1)316控制中頻時鐘(FCLK_DIV1)214的下降邊緣。
更具體的，第一比較器308將上升目標信號(target_r)314與來自N計數器304的計數信號(Countl)316進行比較，以產生觸發下降邊緣調節器306中的中頻時鐘輸出(FCLK_DIV1)214的上升邊緣的上升控制信號(rise_cnt)318。N計數器包括第一鎖存器(例如，D型正反器)322、第一邏輯(及)閘324以及加法器(Adder)。上升控制信號(rise_cnt)318在邏輯閘324的第一反相輸入處被接收，加法器(Adder)的輸出在邏輯閘324的第二輸入處被接收。邏輯閘324的輸出在第一鎖存器322的輸入(D)處被接收，並且在第一鎖存器322的時鐘輸入處接收高頻時鐘信號(FPLL_LC)212，使得高頻時鐘信號(FPLL_LC)212觸發第一鎖存器322的輸出端以產生計數信號(Count1)316在第一鎖存器322的輸出端(Q)。加法器(Adder)在第一輸入處接收計數信號(Count1)316並在第二輸入處接收為“1”的值，其被組合以產生到邏輯閘324的第二輸入。
目標下降產生器312包括分頻器320、比較電路322、減法器(Subtracter)以及選擇電路(例如，多工器)326。分頻數(DIV_NUM1)302被輸入到分頻器320，分頻器將分頻數(DIV_NUM1)302除以2以產生到減法器(Subtracter)的第一輸入以及到選擇電路326的第一 輸入。分頻數(DIV_NUM1)302也被輸入到比較電路，其根據分頻數(DIV_NUM1)302是否大於3產生對選擇電路326的控制輸入。減法器(Subtracter)將分頻器320的輸出減去“1”的值以產生到選擇電路的第二輸入。選擇電路326受比較電路322的輸出控制以選擇分頻器320的輸出或減法器(Subtracter)的輸出作為下降目標信號(target_f)。第二比較器310將下降目標信號(target_f)與來自N計數器304的計數信號(Count1)316進行比較，以產生觸發下降邊緣調節器306中的中頻時鐘(FCLK_DIV1)214的下降邊緣的下降控制信號(fall_cnt)。
下降邊緣調節器306包括第二鎖存器(例如，D正反器)328、第二邏輯(或)閘330以及第三邏輯(及)閘332。第二邏輯閘330接收上升控制信號318作為第一輸入，且中頻時鐘輸出(FCLK_DIV1)214的反饋作為第二輸入。第二邏輯閘330的輸出在第三邏輯閘332的第一輸入處被接收，並且下降控制信號(fall_cnt)在第三邏輯閘332的第二反向輸入處被接收。第三邏輯閘332的輸出是在第二鎖存器328的輸入(D)處被接收，並且高頻時鐘信號(FPLL_LC)212在第二鎖存器328的時鐘輸入處被接收，使得高頻時鐘信號(FPLL_LC)212觸發第二鎖存器328的輸出，以在第二鎖存器328的輸出(Q)產生中頻時鐘輸出(FCLK_DIV1)214。
占空平衡可程式分頻器208的示例性的操作如第 3圖所繪示的時序圖300所示。如第3圖所示，當上升控制信號(rise_cnt)318變為邏輯高電平時，中頻時鐘輸出(FCLK_DIV1)214被觸發為邏輯高電平；並且下降控制信號(fall_cnt)變為邏輯高電平以重置下降邊緣調節器306並將中頻時鐘輸出(FCLK_DIV1)214拉至邏輯低電平。
在所繪示示例中，分頻數(DIV_NUM1)302設置為29且“N”值為28，導致中頻時鐘輸出(FCLK_DIV1)214的頻率為高頻時鐘信號(FPLL_LC)212的1/29即，FCLK_DIV1=FPLL_LC/29)。當輸入“N”時，上升目標信號(target_r)314的值與N的值相同。下降目標信號(target_f)由目標下降產生器208計算，使得若N大於3，則下降目標信號(target_f)將取N/2的整數部分減去“1”(即，INT(N/2)-1)；若N小於或等於3，則下降目標信號(target_f)將只取N/2的整數部分(即INT(N/2))。當計數信號(Count1)316等於下降目標信號(target_f)時，下降控制信號(fall_cnt)變為邏輯高電平以重置下降邊緣調節器306的第二鎖存器328，將中頻時鐘輸出(FCLK_DIV1)214拉至邏輯低電平。當計數信號(Count1)316不等於下降目標信號(target_f)時，下降控制信號(fall_cnt)處於邏輯低電平，將下降邊緣調節器306的第二鎖存器328從重置狀態釋放。中頻時鐘輸出(FCLK_DIV1)214的上升邊緣由上升控制信號(rise_cnt)318觸發，該上升控制信號由等於上升目標 信號(target_r)314的計數信號(Count1)316啟用。當上升目標信號(target_r)314變為邏輯高電平，下降邊緣調節器306被鎖存在邏輯高電平，直到下降控制信號(fall_cnt)重置下降邊緣調節器306的第二鎖存器328。
在一些實施例中，占空平衡可程式分頻器208與傳統分頻器相比可以保持高工作週期，舉例來說，占空平衡可程式分頻器可以將占空比保持在40%以上，分頻數(DIV_NUM1)302為5。在實施例中，分頻數(DIV_NUM1)302對於一般用途可以大於20。
第2A圖的第二分頻級210繪示於第2C圖中，並且第二分頻器210的示例性的操作由第4圖中所示的時序圖400繪示。在所繪示實施例中第二分頻級210包括具有偏斜平衡的可程式分頻器，可程式分頻器分頻中頻時鐘輸出(FCLK_DIV1)214並產生具有偏斜平衡的兩個不同速度時鐘輸出，中頻時鐘(FCLK_DIV1_match)216以及低頻時鐘(FCLK_DIV2_match)218。特別是，第二分頻器級210包括第一鎖存器(例如，D正反器)402、第二鎖存器(例如D正反器)404、第三鎖存器(例如，D正反器)406、可程式分頻器408、第一邏輯(及)閘410以及加法器412、第二邏輯(及)閘414以及第三邏輯(及)閘416。
可編程分頻器408接收第二計數信號(Count2)420並且也接收第二分頻數(DIV_NUM2)422，並且根據第二分頻數422對第二計數信號(Count2)420進行分 頻以產生低頻時鐘(FCLK_DIV2)424。低頻時鐘(FCLK_DIV2)424被輸入到第一邏輯閘410的第一反向輸入。加法器412將“1”值加到第二計數信號(Count2)420以產生第一邏輯閘410的第二輸入。第一邏輯閘410的輸出在第一鎖存器402的輸入(D)被接收，並且中頻時鐘(FCLK_DIV1)214在第一鎖存器402的時鐘輸入被接收，使得中頻時鐘(FCLK_DIV1)214觸發第一鎖存器402的輸出以在第一鎖存器402的輸出(Q)產生第二計數信號(Count2)420。
參照第2A圖，鎖相迴路輸出(VCOOUT)的上升邊緣根據中頻時鐘(FCLK_DIV1)214被重新對準以減少相位雜訊。然而，為了減少頻率增加(UP)信號222以及重新對準時鐘信號(CLKRealignment)220之間的偏斜，低頻時鐘(FCLK_DIV2)424應與中頻時鐘(FCLK_DIV1)214對準。第二分頻器級210因此產生匹配中頻時鐘(FCLK_DIV1_match)216以及匹配低頻時鐘(FCLK_DIV2_match)218，分別作為中頻時鐘(FCLK_DIV1)214以及低頻時鐘(FCLK_DIV2)424的相位對準版本。
再次參照第2C圖，低頻時鐘(FCLK_DIV2)424在第二鎖存器404的輸入(D)被接收，且中頻時鐘(FCLK_DIV1)214在時鐘輸入處被接收到第二鎖存器402，使得中頻時鐘(FCLK_DIV1)214觸發第二鎖存器404以在第二鎖存器404的輸出(Q)產生第一重新定時時鐘信號 (FCLK_DIV2_RT1)426。第一重新定時時鐘信號(FCLK_DIV2_RT1)426隨後在第三鎖存器406的輸入(D)接收，並且在第三鎖存器406的時鐘輸入接收中頻時鐘(FCLK_DIV1)214的反向，使得反相的中頻時鐘(FCLK_DIV1)214觸發第三鎖存器406以在第三鎖存器404的輸出(Q)處產生第二重新定時時鐘信號(FCLK_DIV2_RT2)428。在操作中，第二鎖存器404以及第三鎖存器406對低頻時鐘(FCLK_DIV2)424重新採樣，通過由中頻時鐘(FCLK_DIV1)214的上升邊緣以及下降邊緣產生第二重新定時時鐘信號(FCLK_DIV2_RT2)428。第二邏輯(及)閘414在第一輸入處接收第二重新定時時鐘信號(FCLK_DIV2_RT2)428並在第二輸入處接收中頻時鐘(FCLK_DIV1)214，並產生匹配低頻時鐘(FCLK_DIV2_match)218，其與中頻時鐘(FCLK_DIV1)214具有相同的上升邊緣。為了進一步減少低頻時鐘信號與中頻時鐘信號之間的偏移(通過考慮邏輯閘414的延遲)，中頻時鐘(FCLK_DIV1)214被輸入到第三邏輯(及)閘416，第三邏輯(及)閘416在其第二輸入處具有虛擬輸入(邏輯高電平)，並且產生匹配中頻時鐘(FCLK_DIV1_match)216，消除了低頻時鐘與中頻時鐘之間的任何延遲。
第二分頻器級210的示例性的操作在第4圖所繪示的時序圖400中示出。如第4圖所示，低頻時鐘(FCLK_DIV2)424的上升邊緣以及下降邊緣可能與中頻時 鐘(FCLK_DIV1)214的上升邊緣不對準。然而，如所繪示，匹配低頻時鐘(FCLK_DIV2_match)218與匹配中頻時鐘(FCLK_DIV1_match)216的上升邊緣對準。
第2A圖的電壓控制延遲鎖相迴路204以及部分環狀振盪器鎖相迴路202的示例在第2D圖中進一步繪示出，並且示例性的操作在第5圖所示的時序圖500中繪示出。電壓控制延遲鎖相迴路204包括電壓控制延遲列502、延遲鎖相迴路核心塊504以及鎖存器506。第2D圖中還繪示出了一串延遲緩衝器508以及相位頻率檢測器(PFD)510，來自第2A圖的環狀振盪器鎖相迴路202。
電壓控制延遲列502例如可以是類比電路，其根據從延遲鎖相迴路核心塊504接收的延遲調諧電壓(VTUNE_DLL)508的值施加可變的延遲量。在操作中，電壓控制延遲列502藉由延遲調諧電壓(VTUNE_DLL)515控制的延遲量來延遲匹配中頻時鐘(FCLK_DIV1_match)216，以產生重新對準時鐘信號(CLKRealignment)220。重新對準時鐘信號(CLKRealignment)220被用作鎖存器506的時鐘輸入，以便對增加(UP)信號222進行採樣以生成相位檢測器輸出(PDOUT)信號512，該信號被輸入到延遲鎖相迴路核心塊504。延遲鎖相迴路核心塊504產生延遲調諧電壓(VTUNE_DLL)515作為相位檢測器輸出(PDOUT)信號512的函數，以便將延遲列502的延遲調諧為與延遲緩衝器508以及相位環狀振盪器鎖相迴路202中的相位頻率 檢測器(PFD)510的延遲相同或實質相同。
延遲鎖相迴路核心塊504的示例性的實施在第2E圖中繪示出並且延遲鎖相迴路核心塊504的示例性的操作由第2F圖中示出的時序圖繪示出。如第2E圖所示，延遲鎖相迴路核心塊504可以包括電荷泵520，電荷泵520接收相位檢測器輸出(PDOUT)信號512並產生延遲調諧電壓(VTUNE_DLL)515以及耦合到延遲調諧電壓(VTUNE_DLL)515的調諧濾波器(電容器)522。如第2F圖所示，當電荷泵520在相位檢測器輸出信號512上接收到邏輯低電平時，它會導致延遲調諧電壓(VTUNE_DLL)515減小(增加電壓控制延遲列502的延遲)。當增加(UP)信號222以及重新對準時鐘信號(CLKRealignment)220的相位實質對準時，相位檢測器輸出信號512從邏輯低電平切換到邏輯高電平。相位檢測器輸出信號512上的邏輯高電平使延遲調諧電壓(VTUNE_DLL)515保持穩定的電壓。
再次參照第2D圖，匹配低頻時鐘(FCLK_DIV2_match)218被輸入到延遲緩衝器508以提供環狀振盪器鎖相迴路202的參考時鐘。匹配低頻時鐘(FCLK_DIV2_match)218被緩衝器508延遲，被輸入到相位頻率檢測器(PFD)510，在相位頻率檢測器510中匹配低頻時鐘218與反饋信號(FBK)進行比較以生成增加(UP)信號222。為了優化性能，重新對準時鐘信號(CLKRealignment)220的上升邊緣應與增加(UP)信號 222對準以避免主所項迴路與重新對準迴路之間的意外迴路衝突。因此電壓控制延遲鎖相迴路204被包括以消除延遲緩衝器508以及相位頻率檢測器(PFD)510的延遲，其通常在自動布局及路由(APR)操作期間實施。
電壓控制延遲鎖相迴路204的示例操作在第5圖所繪示的時序圖500中示出。如第5圖所示，電壓控制延遲鎖相迴路204導致重新對準時鐘信號(CLKRealignment)220的上升邊緣與增加(UP)信號222對準。
再次參照第2A圖，重新對準時鐘信號(CLKRealignment)220由環狀振盪器鎖相迴路202中的電壓控制振盪器(VCO)514接收。重新對準時鐘信號(CLKRealignment)2204根據匹配低頻時鐘(FCLK_DIV2_match)218的相位調諧電壓控制振盪器514以對準鎖相迴路輸出信號(VCOOUT)的相位，舉例來說在共同擁有的美國專利申請No.17/349,991中所描述的，該專利申請通藉由引用併入本文。
第6圖是繪示用於操作例如第2A圖所示的級聯鎖相迴路電路的示例性的方法600的流程圖。在操作602中，第一鎖相迴路產生具有第一頻率的時鐘信號。舉例來說，第一鎖相迴路可以是上面參考第1圖描述的電感電容鎖相迴路102。在操作604中，第一分頻器生成中頻時鐘信號。第一分頻器可以使用操作606中所示的流程來操作。在一些實施例中，第一分頻器可以是第2A圖中所示的占空平衡可程式分頻器206。在操作606中，在操作608增加計 數值。在操作610，該過程決定計數值是否已達到上升目標值。如果計數值已達到上升目標值，則流程進行到操作614；否則，如果計數值未達到上升目標值，則流程返回到操作608。在操作614，第一分頻器的輸出波形被拉至邏輯高電平，計數值被重置，且流程返回到操作608。
此外，在操作612，該過程絕定計數值是否已經達到下降目標值。如果計數值已經達到下降目標值，則過程進行到操作616。在操作616，第一分頻器的輸出波形下降到邏輯低電平。
在操作618，第二分頻器生成低頻時鐘信號並複制中頻時鐘信號。第二分頻器可以使用操作620中所示的流程來操作。在實施例中，第二分頻器可以是第2A圖中所示的具有偏斜平衡的可程式分頻器210。在操作622，增加計數值。在操作624，該過程決定計數值是否已達到上升目標值。若計數值已達到目標上升值，則進入操作626；否則，若計數值未達到目標上升值，則流程返回操作622以增加計數值。在操作626，在第二分頻器的輸出處產生脈衝，計數值被重置，並且流程進行到628。在操作628，輸入中頻時鐘被複製，並且輸出時鐘與輸入時鐘對準。
在操作630，延遲鎖相迴路將中頻時鐘的相位與第二延遲鎖相迴路的增加(UP)信號的相位對準。延遲鎖相迴路舉例來說可以是第2A圖的電壓控制延遲鎖相迴路204。第二延遲鎖相迴路舉例來說可以是第2A圖中所示的環狀振盪器型式鎖相迴路202。在操作632，第二鎖相迴 路接收低頻時鐘以用於參考時鐘，並使用中頻時鐘來改善電壓控制震盪器的相位雜訊。
第7A圖至第7E圖示出了級聯鎖相迴路(PLL)電路的替代實施例。第7A圖所示的實施例702與第1圖所示的級聯鎖相迴路100相同，除了第二鎖相迴路704是另一個電感電容鎖相迴路，而不是環狀振盪器型式鎖相迴路。第7B圖所示的實施例710與第1圖所示的級聯鎖相迴路100相同，除了第一鎖相迴路712是另一個環狀振盪器型式鎖相迴路，而不是電感電容鎖相迴路。第7C圖所示的實施例720與第1圖的級聯鎖相迴路相同，不同之處在於第一第二分頻器由第一分頻器鏈722、724替代，並且第二分頻器由第二分頻器鏈726、728替代。第7C圖的分頻器724和分頻器728的示例實施在第7D圖中示出，並且第7C圖的分頻器722以及726的示例實施在第7E圖中示出。
參考第7D圖，分頻器724以及728可以包括鎖存器730以及反饋反向器732。分頻器724、728的輸入用於為鎖存器730測速，並且鎖存器730的輸出(DIV2_OUT)由反饋反向器732反向隨後反饋到鎖存器輸入。
參照第7E圖，分頻器722以及726可以包括鎖存器740、比較器742、邏輯(及)閘744、加法器746以及反向器748。分頻器722、726的輸入是用於為鎖存器740測速。比較器742將鎖存器740的輸出與目標值 進行比較以產生分頻器輸出(DIV_OUT)。分頻器輸出(DIV_OUT)由反向器748反相，隨後反饋到邏輯(及)閘744的第一輸入。鎖存器740的輸出也反饋到加法器746，加法器746將輸出增加“1”以產成邏輯(及)閘744的第二輸入。邏輯(及)閘744的輸出被接收以作為鎖存器740的輸入。
第8A圖是第2D圖的延遲鎖相迴路的替代數位實施例800。在實施例800中，第2D圖的電壓控制延遲列502被電晶體延遲電路802、804、806的陣列所替代。電晶體延遲電路802、804、806的陣列被控制以通過數位延遲鎖相迴路核心808增加/去除延遲。數位延遲鎖相迴路核心808的示例實現在第8B圖中示出。如第8B圖所示，數位延遲鎖相迴路核心808可以包括第一數位轉換器810、累加器和數位濾波器812、第二數位轉換器814以及解碼器816。第一數位轉換器810將相位檢測器輸出信號轉換為差動數位信號，將相位檢測器輸出信號中的邏輯高“1”值轉換為“+1”，並將相位檢測器輸出信號中的邏輯低“0”值轉換為“-1”。累加器以及數位濾波器812將差動數位(+/-1)信號轉換為輸入到符號-無符號轉換器814的數字，該轉換器814生成到解碼器816的輸入以控延遲列502的電晶體延遲電路802、804、806中的P型金屬氧化物半導體場效電晶體/N型金屬氧化物半導體場效電晶體裝置。
第9圖是繪示用於產生與參考時鐘信號鎖相的輸 出信號的示例方法900的流程圖。在操作902，包括：接收具有第一頻率的參考時鐘。在操作904，第一鎖相迴路(PLL)用於產生與參考時鐘信號相位對準的高頻時鐘信號，該高頻時鐘信號具有高於第一頻率的第二頻率。在操作906，高頻時鐘信號被分頻以產生具有低於第二頻率的第三頻率的中頻時鐘信號。在操作908，中頻時鐘信號被分頻以產生具有低於第三頻率的第四頻率的低頻參考時鐘信號。在操作910，第二鎖相迴路用於(1)根據低頻參考時鐘信號產生輸出信號，以及(2)將輸出信號與低頻參考時鐘信號進行比較以產生頻率增加(UP)信號，指示輸出信號與低頻參考時鐘信號之間的相位差。在操作912，根據頻率增加(UP)信號延遲中頻時鐘信號以產生重新對準時鐘信號。在操作912，第二鎖相迴路用於根據重新對準時鐘信號調整輸出信號與低頻參考時鐘信號之間的相位差。
如本案的一實施例所述的系統以及方法可以採取多種形式。在一個示例中，提供了一種級聯鎖相迴路電路，其包括第一鎖相迴路、第一分頻器、第二分頻器、第二鎖相迴路以及延遲鎖相迴路。第一鎖相迴路接收具有第一頻率的參考時鐘信號並產生與參考時鐘信號相位對準的高頻時鐘信號，高頻時鐘信號具有高於第一頻率的第二頻率。第一分頻器接收高頻時鐘信號並降低第二頻率以產生具有低於第二頻率的第三頻率的中頻時鐘信號。第二分頻器接收中頻時鐘信號並降低第三頻率以產生具有低於第三頻率的第四頻率的低頻參考時鐘信號。第二鎖相迴路接收低頻 參考時鐘信號並產生輸出信號，第二鎖相迴路用以將輸出信號與低頻參考時鐘信號進行比較以產生指示輸出信號與低頻參考時鐘信號之間的相位差的頻率增加(UP)信號，第二鎖相迴路更用於接收重新校準時鐘信號，並根據重新校準時鐘信號調整所述輸出信號與低頻參考時鐘信號之間的相位差。延遲鎖相迴路接收中頻時鐘信號以及頻率增加(UP)信號，並根據頻率增加(UP)信號延遲中頻時鐘信號以產生重新對準時鐘信號。在一些實施例中，第一鎖相迴路是電感電容(LC)鎖相迴路，第二鎖相迴路是環狀振盪器(RO)鎖相迴路。在一些實施例中，重新對準時鐘信號調整環狀振盪器鎖相迴路中的電壓控制振盪器，以使輸出信號與低頻參考時鐘信號相位對準。
在另一示例中提供了級聯鎖相迴路，其包括第一鎖相迴路、兩級可程式分頻器、第二鎖相迴路以及延遲鎖相迴路。第一鎖相迴路接收具有第一頻率的參考時鐘信號並產生與參考時鐘信號相位對準的高頻時鐘信號，此高頻時鐘信號具有高於第一頻率的第二頻率。兩級可程式分頻器包括第一分頻級以及第二分頻級。第一分頻級用以接收高頻時鐘信號並降低第二頻率以產生具有低於第二頻率的第三頻率的中頻時鐘信號。第二分頻級用以接收中頻時鐘信號並降低第三頻率以產生具有低於第三頻率的第四頻率的低頻參考時鐘信號。第二分頻級更用以對中頻時鐘信號以及低頻時鐘信號進行相位對準，以產生匹配中頻時鐘信號以及匹配低頻參考時鐘信號。第二鎖相迴路接收匹配低頻 參考時鐘信號並產生輸出信號，第二鎖相迴路用以將輸出信號與匹配低頻參考時鐘信號進行比較以生成頻率增加(UP)信號，此信號指示輸出信號與匹配低頻參考時鐘信號之間的相位差，並且第二鎖相迴路更用以接收重新對準時鐘信號並根據重新對準時鐘信號調整輸出信號與匹配低頻參考時鐘信號之間的相位差。延遲鎖相迴路接收匹配中頻時鐘信號以及頻率增加(UP)信號，並根據頻率增加(UP)信號延遲匹配中頻時鐘信號以產生重新對準時鐘信號。在一些實施例中，第一分頻級為占空平衡可程式分頻器，其根據分頻數輸入來調整中頻時鐘信號的下降邊緣，並且第二分頻級是可程式分頻器，其根據輸入的第二分頻數對中頻時鐘信號進行分頻以產生低頻參考時鐘信號。在一些實施例中，第二分頻級包括根據低頻參考時鐘信號的上升邊緣以及下降邊緣對中頻時鐘信號重新採樣以產生重定時的中頻時鐘信號的鎖存電路，邏輯閘在第一輸入接收重新定時的中頻時鐘信號，在第二輸入接收低頻參考時鐘信號，並產生匹配中頻時鐘信號。在一些實施例中，第二分頻器更包括第二邏輯閘，其在第一輸入接收低頻參考時鐘信號並且在第二輸入接收虛擬輸入並且產生匹配低頻參考時鐘信號。在一些實施例中，第一邏輯閘以及第二邏輯閘為及閘並且虛擬輸入為邏輯高電平。在一些實施例中，延遲鎖相迴路包括電壓控制延遲列，將匹配中頻時鐘信號延遲一個延遲量，該延遲量由延遲調諧電壓控制以產生重新對準時鐘信號。在一些實施例中，延遲調諧電壓根據頻率增加 (UP)信號來控制，以便考慮第二鎖相迴路內的信號延遲。在一些實施例中，延遲鎖相迴路包括數位延遲電路，該電路將匹配中頻時鐘信號延遲由一或多個數位控制信號控制的延遲量，以產生重新對準時鐘信號，根據頻率增加(UP)信號產生一或多個數位控制信號，以便考慮第二鎖相迴路內的信號延遲。在一些實施例中，第一鎖相迴路是電感電容(LC)鎖相迴路且第二鎖相迴路是環狀振盪器(RO)鎖相迴路。在一些實施例中，第一鎖相迴路以及第二鎖相迴路是電感電容(LC)鎖相迴路。在一些實施例中，第一鎖相迴路以及第二鎖相迴路是環狀振盪器(RO)鎖相迴路。
在另一示例中，提供了一種用於產生與參考時鐘信號鎖相的輸出信號的方法，包括：在第一鎖相迴路處接收具有第一頻率的參考時鐘信號；通過第一鎖相迴路產生與參考時鐘信號相位對準的高頻時鐘信號，高頻時鐘信號具有高於第一頻率的第二頻率；將高頻時鐘信號分頻以產生具有低於第二頻率的第三頻率的中頻時鐘信號；將中頻時鐘信號分頻以產生具有低於第三頻率的第四頻率的低頻參考時鐘信號；在第二鎖相迴路接收低頻參考時鐘信號；第二鎖相迴路根據低頻參考時鐘信號產生輸出信號；通過第二鎖相迴路將輸出信號與低頻參考時鐘信號進行比較，以產生指示輸出信號與低頻參考時鐘信號之間相位差的頻率增加(UP)信號；根據頻率增加(UP)信號延遲中頻時鐘信號以產生重新對準時鐘信號；第二鎖相迴路根據重新對準時鐘信號調整輸出信號與低頻參考時鐘信號之間的相位差。 在一些實施例中，產生與參考時鐘信號鎖相的輸出信號的方法，更包括將中頻時鐘信號的相位對準低頻時鐘信號的相位。在一些實施例中，第一鎖相回路為電感電容鎖相迴路且第二鎖相迴路為環狀振盪器鎖相迴路。在一些實施例中，藉由環狀振盪器鎖相回路根據重新對準時鐘信號調整電壓控制振盪器，使輸出信號與低頻參考時鐘信號相位對準。
前述揭露概述了若干實施例的特徵，以便本領域技術人員可以更好地理解本案的一實施例的各方面。本領域技術人員將理解，他們可以容易地使用本案的一實施例作為設計或修改其他過程和結構的基礎，以實現與本說明書介紹的實施例相同的目的及/或實現相同的優點。本領域技術人員也將認識到，這樣的等效構造並不脫離本案的一實施例的精神和範圍，在不脫離本案的一實施例的精神和範圍的情況下，可以對本文進行各種變化、替換和變更。
200:電路
202:環狀振盪器鎖相迴路
204:電壓控制延遲鎖相迴路
208:第一分頻級
210:第二分頻級
212:高頻時鐘信號
216:匹配中頻時鐘
218:匹配低頻時鐘
220:重新對準時鐘信號
222:增加信號
514:電壓控制振盪器
DIV_NUM1,DIV_NUM2:分頻數
FCLK_DIV1:中頻時鐘輸出
FCLK_DIV2:低頻時鐘
FCLK_DIV1_match:匹配中頻時鐘
FCLK_DIV2_match:匹配低頻時鐘
target_r:上升目標信號
target_f:下降目標信號
VTUNE_DLL:延遲調諧電壓
PDOUT:相位檢測器輸出
CLKRealignment:重新對準時鐘信號
PLL:鎖相迴路
PFD:相位頻率檢測器
LPF:低通濾波器
DN:下降信號
UP:頻率增加信號
FBK:反饋信號
VCOOUT:電壓控制振盪器輸出

Claims (10)

  1. 一種級聯鎖相迴路電路，包括：一第一鎖相迴路，用以接收具有一第一頻率的一參考時鐘信號並且產生與該參考時鐘信號相位對準的一高頻時鐘信號，該高頻時鐘信號具有高於該第一頻率的一第二頻率；一第一分頻器，用以接收該高頻時鐘信號並降低該第二頻率以產生具有一第三頻率的一中頻時鐘信號，該第三頻率低於該第二頻率；一第二分頻器，用以接收該中頻時鐘信號並降低該第三頻率以產生具有一第四頻率的一低頻參考時鐘信號，該第四頻率低於該第三頻率；一第二鎖相迴路，用以接收該低頻參考時鐘信號並產生一輸出信號，該第二鎖相迴路用以將該輸出信號與該低頻參考時鐘信號進行比較以產生一頻率增加信號，該頻率增加信號指示該輸出信號與該低頻參考時鐘信號之間的一相位差，該第二鎖相迴路更用以接收一重新對準時鐘信號並根據該重新對準時鐘信號調整該輸出信號與該低頻參考時鐘信號之間的該相位差；以及一延遲鎖相迴路，用以接收該中頻時鐘信號以及該頻率增加信號，並根據該頻率增加信號延遲該中頻時鐘信號以產生該重新對準時鐘信號。
  2. 如請求項1所述的級聯鎖相迴路電路，其中 該第一鎖相迴路為一電感電容鎖相迴路。
  3. 如請求項1所述的級聯鎖相迴路電路，其中該第二鎖相迴路為一環狀振盪器鎖相迴路。
  4. 如請求項3所述的級聯鎖相迴路電路，其中該重新對準時鐘信號調整該環狀振盪器鎖相迴路中的一電壓控制振盪器，以使該輸出信號與該低頻參考時鐘信號相位對準。
  5. 一種級聯鎖相迴路電路，包括：一第一鎖相迴路，用以接收具有一第一頻率的一參考時鐘信號並產生與該參考時鐘信號相位對準的一高頻時鐘信號，該高頻時鐘信號具有高於該第一頻率的一第二頻率；一兩級可程式分頻器，具有一第一分頻級以及一第二分頻級，該第一分頻級用以接收該高頻時鐘信號並降低該第二頻率以產生具有一第三頻率的一中頻時鐘信號，該第三頻率低於該第二頻率，該第二分頻級用以接收該中頻時鐘信號並降低該第三頻率以產生一低頻參考時鐘信號，該低頻參考時鐘信號具有低於該第三頻率的一第四頻率，該第二分頻級進一步用以對該中頻時鐘信號與該低頻時鐘信號進行相位對準，以產生一匹配中頻時鐘信號以 及一匹配低頻參考時鐘信號；一第二鎖相迴路用以接收該匹配低頻參考時鐘信號並產生一輸出信號，該第二鎖相迴路用以將該輸出信號與該匹配低頻參考時鐘信號進行比較以產生一頻率增加信號，該頻率增加信號指示該輸出信號與該匹配低頻參考時鐘信號之間的一相位差，並且該第二鎖相迴路更用以接收一重新對準時鐘信號並根據該重新對準時鐘信號調整該輸出信號與該匹配低頻參考時鐘信號之間的該相位差；以及一延遲鎖相迴路，用以接收該匹配中頻時鐘信號以及該頻率增加信號，並根據該頻率增加信號延遲該匹配中頻時鐘信號以產生該重新對準時鐘信號。
  6. 如請求項5所述的級聯鎖相迴路電路，其中該第一分頻級為一占空平衡可程式分頻器，該占空平衡可程式分頻器根據一分頻數輸入來調整該中頻時鐘信號的一下降邊緣。
  7. 如請求項5所述的級聯鎖相迴路電路，其中該第二分頻級為一可程式分頻器，該可程式分頻器根據一第二分頻數輸入對該中頻時鐘信號分頻以產生該低頻參考時鐘信號。
  8. 如請求項7所述的級聯鎖相迴路電路，其中該第二分頻級包括， 一鎖存電路，根據該中頻參考時鐘信號的上升邊緣以及下降邊緣對該低頻時鐘信號進行重採樣，以產生一重新定時的低頻時鐘信號，以及一邏輯閘，該邏輯閘在一第一輸入處接收該重新定時低頻時鐘信號，並在一第二輸入處接收該中頻參考時鐘信號，並產生該匹配低頻時鐘信號。
  9. 一種產生輸出信號的方法，包括：接收一參考時鐘信號在一第一鎖相迴路，該參考時鐘信號具有一第一頻率；藉由該第一鎖相迴路產生一高頻時鐘信號，該高頻時鐘信號與該參考時鐘信號相位對準，該高頻時鐘信號具有高於該第一頻率的一第二頻率；分頻該高頻時鐘信號以產生一中頻時鐘信號，該中頻時鐘信號具有低於該第二頻率的一第三頻率；分頻該中頻時鐘信號以產生一低頻參考時鐘信號，該低頻參考時鐘信號具有低於該第三頻率的一第四頻率；接收該低頻參考時鐘信號在一第二鎖相迴路；根據該低頻參考時鐘信號藉由該第二鎖相迴路產生該輸出信號；藉由該第二鎖相迴路比較該輸出信號與該低頻參考時鐘信號，以產生一頻率增加信號，該頻率增加信號指示該輸出信號與該低頻參考時鐘信號之間的一相位差；根據該頻率增加信號延遲該中頻時鐘信號，以產生一重 新對準時鐘信號；以及根據該重新對準時鐘信號藉由該第二鎖相迴路調整該輸出信號與該低頻參考時鐘信號之間的一相位差。
  10. 如請求項9所述的方法，其中該第一鎖相迴路為一電感電容鎖相迴路且該第二鎖相迴路為一環狀振盪器鎖相迴路。
TW111108890A 2021-07-16 2022-03-10 級聯鎖相迴路的電路以及產生輸出信號的方法 TWI808674B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163222465P 2021-07-16 2021-07-16
US63/222,465 2021-07-16
US17/572,703 US11595050B2 (en) 2021-07-16 2022-01-11 Circuits and methods for a cascade phase locked loop
US17/572,703 2022-01-11

Publications (2)

Publication Number Publication Date
TW202306323A TW202306323A (zh) 2023-02-01
TWI808674B true TWI808674B (zh) 2023-07-11

Family

ID=84857577

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111108890A TWI808674B (zh) 2021-07-16 2022-03-10 級聯鎖相迴路的電路以及產生輸出信號的方法

Country Status (3)

Country Link
US (1) US11595050B2 (zh)
CN (1) CN115622555A (zh)
TW (1) TWI808674B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116722946B (zh) * 2023-08-08 2023-12-05 浙江宜通华盛科技有限公司 可扩展同步时钟树系统及相控阵雷达
CN117997340B (zh) * 2024-04-07 2024-06-25 上海芯炽科技集团有限公司 一种锁相环环路带宽调整电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100123496A1 (en) * 2008-11-14 2010-05-20 Analog Devices, Inc. Multiple input pll with hitless switchover between non-integer related input frequencies
CN203859739U (zh) * 2013-02-13 2014-10-01 硅谷实验室公司 用于减少保持模式中的低频漂移的级联pll
US20210175890A1 (en) * 2017-12-19 2021-06-10 Analog Bits Inc. Method and circuits for fine-controlled phase/frequency offsets in phase-locked loops

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5418770A (en) * 1990-06-29 1995-05-23 Hitachi, Ltd. Method of and apparatus for correcting edge interval of pit in optical recording/read-out apparatus
JP2915098B2 (ja) * 1990-06-29 1999-07-05 株式会社日立製作所 ディジタル信号記録再生装置
JP3412882B2 (ja) * 1993-11-02 2003-06-03 日本無線株式会社 衛星受信機
JP4077979B2 (ja) * 1999-05-27 2008-04-23 株式会社日立製作所 半導体集積回路装置
US6211740B1 (en) * 1999-09-29 2001-04-03 Intel Corporation Switching a clocked device from an initial frequency to a target frequency
JP3888603B2 (ja) * 2000-07-24 2007-03-07 株式会社ルネサステクノロジ クロック生成回路および制御方法並びに半導体記憶装置
US6633185B2 (en) * 2001-10-16 2003-10-14 Altera Corporation PLL/DLL circuitry programmable for high bandwidth and low bandwidth applications
US7003686B2 (en) * 2002-05-20 2006-02-21 Hitachi Ltd. Interface circuit
US6720810B1 (en) * 2002-06-14 2004-04-13 Xilinx, Inc. Dual-edge-correcting clock synchronization circuit
US6583657B1 (en) * 2002-06-20 2003-06-24 International Business Machines Corporation Single-edge clock adjustment circuits for PLL-compatible, dynamic duty-cycle correction circuits
JP4054651B2 (ja) * 2002-10-04 2008-02-27 キヤノン株式会社 周波数シンセサイザ、及びそれを用いたスキャン装置
US7315957B1 (en) * 2003-12-18 2008-01-01 Nvidia Corporation Method of providing a second clock while changing a first supplied clock frequency then supplying the changed first clock
US7602254B2 (en) * 2007-05-25 2009-10-13 Infineon Technologies Ag System and method for generating signals with a preselected frequency relationship in two steps
US8044724B2 (en) * 2008-09-22 2011-10-25 Mosys, Inc. Low jitter large frequency tuning LC PLL for multi-speed clocking applications
JP2011199617A (ja) * 2010-03-19 2011-10-06 Elpida Memory Inc クロック生成回路及びこれを備える半導体装置、並びに、クロック信号の生成方法
US20130076450A1 (en) * 2011-09-23 2013-03-28 Mosys, Inc. Low noise bias circuit for a pll oscillator
US9236853B2 (en) * 2014-02-04 2016-01-12 Fujitsu Limited Digital duty cycle correction
CN105577173B (zh) * 2016-02-26 2018-05-15 西安紫光国芯半导体有限公司 一种检测最终时钟输出的延迟锁相环和占空比矫正电路
US10014026B1 (en) * 2017-06-20 2018-07-03 Seagate Technology Llc Head delay calibration and tracking in MSMR systems
WO2020154989A1 (zh) * 2019-01-30 2020-08-06 华为技术有限公司 占空比调整方法、控制器芯片及闪存设备
US11595028B2 (en) * 2020-06-30 2023-02-28 Qualcomm Incorporated Frequency doubler with duty cycle correction
US11398827B1 (en) * 2021-08-06 2022-07-26 Cisco Technology, Inc. Phase-locked loop with phase noise cancellation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100123496A1 (en) * 2008-11-14 2010-05-20 Analog Devices, Inc. Multiple input pll with hitless switchover between non-integer related input frequencies
CN203859739U (zh) * 2013-02-13 2014-10-01 硅谷实验室公司 用于减少保持模式中的低频漂移的级联pll
US20210175890A1 (en) * 2017-12-19 2021-06-10 Analog Bits Inc. Method and circuits for fine-controlled phase/frequency offsets in phase-locked loops

Also Published As

Publication number Publication date
CN115622555A (zh) 2023-01-17
TW202306323A (zh) 2023-02-01
US11595050B2 (en) 2023-02-28
US20230013600A1 (en) 2023-01-19

Similar Documents

Publication Publication Date Title
TWI808674B (zh) 級聯鎖相迴路的電路以及產生輸出信號的方法
KR100717103B1 (ko) 전압제어 발진기의 발진 주파수를 자동 튜닝할 수 있는위상동기루프 회로, 및 지연라인의 지연시간을 자동 튜닝할수 있는 지연동기루프 회로
US6326826B1 (en) Wide frequency-range delay-locked loop circuit
US7161398B2 (en) VCDL-based dual loop DLL having infinite phase shift function
KR100549868B1 (ko) 락 검출기능을 구비한 위상동기루프 회로 및 위상동기루프회로의 락 검출방법
JP2005318599A (ja) 位相同期ループ集積回路
US7372340B2 (en) Precision frequency and phase synthesis with fewer voltage-controlled oscillator stages
TWI469524B (zh) 一種具有低時脈抖動之時脈產生裝置與相關方法
JP7108219B2 (ja) 分周補正回路、受信回路及び集積回路
Wei et al. A subharmonically injection-locked PLL with calibrated injection pulsewidth
US20090167387A1 (en) Delay-locked loop for timing control and delay method thereof
US20050001665A1 (en) Method for multiple-phase splitting by phase interpolation and circuit the same
US7356111B1 (en) Apparatus and method for fractional frequency division using multi-phase output VCO
US7288997B2 (en) Phase lock loop and the control method thereof
US8604849B1 (en) Circuit and circuit methods for reduction of PFD noise contribution for ADPLL
US7855584B2 (en) Low lock time delay locked loops using time cycle suppressor
EP1573920B1 (en) Low lock time delay locked loops using time cycle suppressor
US9634677B2 (en) Clock generator and integrated circuit using the same and injection-locked phase-locked loop control method
KR100842727B1 (ko) 전압 제어 발진기 및 이를 구비한 위상고정루프회로
JP5958812B2 (ja) 位相同期ループ回路及びデッドゾーン生成回路
Wang et al. Delay‐locked loop based clock and data recovery with wide operating range and low jitter in a 65‐nm CMOS process
Liu et al. 180.5 Mbps-8Gbps DLL-based clock and data recovery circuit with low jitter performance
JP7482745B2 (ja) オシレータ回路
Chang et al. A wide-range and fixed latency of one clock cycle delay-locked loop
Moon et al. A 62.5-250 MHz multi-phase delay-locked loop using a replica delay line with triply controlled delay cells