TWI807642B

TWI807642B - 主從式系統及其副積體電路

Info

Publication number: TWI807642B
Application number: TW111105884A
Authority: TW
Inventors: 方智仁; 吳高彬; 羅展鵬
Original assignee: 義明科技股份有限公司
Priority date: 2021-07-28
Filing date: 2022-02-17
Publication date: 2023-07-01
Also published as: TW202306371A

Abstract

一種主從式系統，包括一主積體電路、一第一副積體電路及一第二副積體電路。該主積體電路的第一中斷接腳連接該第一副積體電路的第二中斷接腳，該主積體電路的第一多功能接腳連接該第二副積體電路的第二多功能接腳。在一正常模式下，該第一中斷接腳及該第一多功能接腳用於分別接收一第一中斷信號及一第二中斷信號，該第二中斷接腳及該第二多功能接腳分別用於送出該第一中斷信號及該第二中斷信號。在一定址模式下，該第一多功能接腳用於傳送一位址信號，該第二多功能接腳用於接收該位址信號，該第二副積體電路根據該位址信號將原本的預設位址變更為一新位址。

Description

主從式系統及其副積體電路

本發明系有關一種主從式系統，特別是關於一種具有良好擴充性的主從式系統。

圖1顯示傳統的主從式系統10，其包括一個主積體電路12以及二個副積體電路14及16。主積體電路12通過積體電路匯流排(inter-integrated circuit bus; I ²C bus)與副積體電路14及16進行通訊。主積體電路12的時脈接腳CLK_h1連接副積體電路14的時脈接腳CLK_s1以及連接副積體電路16的時脈接腳CLK_s2，主積體電路12通過時脈接腳CLK_h1傳送時脈信號SCL1給副積體電路14及16。主積體電路12的資料接腳D_h1連接副積體電路14的資料接腳D_s1及副積體電路16的資料接腳D_s2，主積體電路12通過資料接腳D_h1傳送資料信號SDA1給副積體電路14及16。主積體電路12的接腳INT_h1及INT_h2分別連接副積體電路14的接腳INT_s1及副積體電路16的接腳INT_s2，主積體電路12通過接腳INT_h1及INT_h2分別接收來自副積體電路14的中斷(interrupt)信號SINT1及副積體電路16的中斷信號SINT2。

然而，副積體電路14及16的位址在出廠時已設定好，而且同一型號的副積體電路14及16的位址是相同的，因此在副積體電路14及16共用主積體電路12的接腳CLK_h1及D_h1的情況下，主積體電路12無法根據位址來選擇與副積體電路14或16溝通。已知的解決方式是由主積體電路12通過時脈信號SCL1及資料信號SDA1的改變順序決定要和副積體電路14或16進行溝通。例如，如圖2所示，當資料信號SDA1早於時脈信號SCL1變為低準位時，這代表主積體電路12選擇副積體電路14進行溝通。相反的，當資料信號SDA1晚於時脈信號SCL1變為低準位時，這代表主積體電路12選擇副積體電路16進行溝通。

然而，時脈信號SCL1及資料信號SDA1的改變順序只有二種情況，因此傳統的主從式系統10最多只能有二個副積體電路14及16，一旦多於二個副積體電路，主積體電路12便無法選擇要與那個副積體電路進行溝通，這限制了主從式系統10的擴充性。

本發明的目的之一，在於提出一種具有良好擴充性的主從式系統及其副積體電路。

根據本發明，一種主從式系統，包括一主積體電路、一第一副積體電路及一第二副積體電路。該主積體電路具有一第一中斷接腳及一第一多功能接腳。該第一副積體電路具有一預設位址以及具有連接該第一中斷接腳的一第二中斷接腳。該第二副積體電路具有該預設位址以及具有連接該第一多功能接腳的一第二多功能接腳。在一正常模式下，該第一中斷接腳及該第一多功能接腳用於分別接收一第一中斷信號及一第二中斷信號，該第二中斷接腳及該第二多功能接腳分別用於送出該第一中斷信號及該第二中斷信號。在一定址模式下，該第一多功能接腳用於傳送一位址信號，該第二多功能接腳用於接收該位址信號，該第二副積體電路根據該位址信號決定一不同於該預設位址的新位址。

根據本發明，一種具有一預設位址的副積體電路包括一多功能接腳以及一主控單元。該多功能接腳在一定址模式下用於接收一位址信號，在一正常模式下用於發送一中斷信號。該主控單元連接該多功能接腳，根據一更換位址命令將該副積體電路由該正常模式切換至該定址模式，其中在該定址模式下，該主控單元根據該位址信號決定一不同於該預設位址的新位址。

圖3顯示本發明的主從式系統的第一實施例。在圖3中，主從式系統20包括一個主積體電路22以及二個副積體電路24及26。主積體電路22的時脈接腳CLK_h1連接副積體電路24的時脈接腳CLK_s1以及連接副積體電路26的時脈接腳CLK_s2，主積體電路22通過時脈接腳CLK_h1傳送時脈信號SCL1給副積體電路24及26。主積體電路22的資料接腳D_h1連接副積體電路24的資料接腳D_s1及副積體電路26的資料接腳D_s2，主積體電路22通過資料接腳D_h1傳送資料信號SDA1給副積體電路24及26。主積體電路22的中斷接腳INT_h1連接副積體電路24的中斷接腳INT_s1，而主積體電路22的多功能接腳MF_h1連接副積體電路26的多功能接腳MF_s2，其中多功能接腳MF_h1及MF_s2可以是但不限於通用型輸入輸出(General-purpose input/output; GPIO)接腳。如圖3所示，主從式系統20操作在正常模式時，副積體電路24及26分別通過中斷接腳INT_s1及多功能接腳MF_s2傳送中斷信號SINT1及SINT2至主積體電路22的中斷接腳INT_h1及多功能接腳MF_h1。換言之，多功能接腳MF_h1及MF_s2在正常模式下是作為中斷接腳，其中多功能接腳MF_h1被設定為輸入接腳，多功能接腳MF_s2被設定為輸出接腳。

副積體電路24及26具有相同的預設位址，例如“1000001”，為了區分副積體電路24及26，本發明的主從式系統10具有一定址模式來重新設定副積體電路24及/或副積體電路26的位址。圖4顯示圖3的主從式系統在定址模式的配置。圖5顯示本發明主從式系統的動態定址的操作流程。參照圖4及圖5，在主從式系統20被啟動時，主積體電路22會進入定址模式將多功能腳位MF_h1設定為輸出接腳，並通過資料接腳D_h1送出更換位址命令Add_ch給副積體電路26，如步驟S10所示。副積體電路26中的主控單元262根據資料接腳D_s2所接收到的更換位址命令Add_ch將副積體電路26由正常模式切換至定址模式，並且將多功能腳位MF_s2設定為輸入接腳，如步驟S12所示。主控單元262連接至副積體電路26的各個接腳CLK_s2、D_s2及MF_s2以接收接腳上的信號或提供信號至接腳。在副積體電路26將多功能腳位MF_s2設定為輸入接腳後，主積體電路22通過多功能接腳MF_h1送出位址信號Add_n至副積體電路26的功能腳位MF_s2，如步驟S14所示。副積體電路26的主控單元262在接收到位址信號Add_n後，會根據位址信號Add_n修改副積體電路26的預設位址“1000001”產生新的位址，如步驟S16所示。在副積體電路26的位址完成設定後，主積體電路22及副積體電路26會切換回正常模式，主積體電路22會將多功能接腳MF_h1設定為輸入接腳，副積體電路26會將多功能接腳MF_s2設定為輸出接腳。雖然圖3及圖4的實施例中未顯示，但副積體電路24也具有一個主控單元是連接至副積體電路24的各個接腳CLK_s1、D_s1及MF_s1以接收接腳上的信號或提供信號至接腳。

修改副積體電路26的預設位址“1000001”的方式有很多種，在此僅列舉二個方式，但本發明不限於這二種方式。在一實施例中，主積體電路22提供的位址信號Add_n為一個位元“0”，副積體電路26可以將該位元“0”取代預設位址“1000001”中的最後一個位元產生新位址“1000000”。在一實施例中，副積體電路26中可以設置一查找表(look-up table)，副積體電路26可以根據位址信號Add_n從查找表中選取新位址。

在一實施例中，主積體電路22的中斷接腳INT_h1和副積體電路24的中斷接腳INT_s1也可以改用具有輸入/輸出功能的多功能接腳。在主積體電路22和副積體電路24進入定址模式後，中斷接腳INT_h1變更為輸出接腳以送出位址信號，而中斷接腳INT_s1會變更為輸入接腳以接收該位址信號。在此情況下，副積體電路24的操作類似副積體電路26，故不再贅述。

本發明的主從式系統具有良好的擴充性，可以配置二個以上的副積體電路。圖6顯示本發明的主從式系統的第二實施例在定址模式的配置。在圖6中，主從式系統30包括一個主積體電路32以及四個副積體電路24、26、34及36。圖6的副積體電路24及26的電路結構及控制與圖3及圖4的副積體電路24及26相同。主積體電路32的時脈接腳CLK_h1連接副積體電路24的時脈接腳CLK_s1、副積體電路26的時脈接腳CLK_s2、副積體電路34的時脈接腳CLK_s3及副積體電路36的時脈接腳CLK_s4。主積體電路32的資料接腳D_h1連接副積體電路24的資料接腳D_s1、副積體電路26的資料接腳D_s2、副積體電路34的資料接腳D_s3及副積體電路26的資料接腳D_s4。主積體電路32的中斷接腳INT_h1連接副積體電路24的中斷接腳INT_s1，主積體電路32的多功能接腳MF1_h1連接副積體電路26的多功能接腳MF_s2，主積體電路32的多功能接腳MF2_h1連接副積體電路34的多功能接腳MF_s3，主積體電路32的多功能接腳MF3_h1連接副積體電路36的多功能接腳MF_s4，其中多功能接腳MF1_h1、MF2_h1、MF3_h1、MF_s2、MF_s3及MF_s4可以是但不限於通用型輸入輸出接腳。雖然圖6的實施例中未顯示，但副積體電路34具有一個主控單元是連接至副積體電路34的各個接腳CLK_s3、D_s3及MF_s3以接收接腳上的信號或提供信號至接腳，同樣的，副積體電路36也具有一個主控單元是連接至副積體電路36的各個接腳CLK_s4、D_s4及MF_s4以接收接腳上的信號或提供信號至接腳。副積體電路34及36的主控單元的操作可以參照副積體電路26的主控單元262，故不再贅述。

副積體電路24、26、34及36具有相同的預設位址，例如“1000001”。在主從式系統30進行動態定址時，主積體電路32會進入定址模式將多功能腳位MF1_h1、MF2_h1及MF3_h1設定為輸出接腳，並通過資料接腳D_h1送出更換位址命令Add_ch給副積體電路26、34及36。副積體電路26、34及36在接收到的更換位址命令Add_ch後由正常模式切換至定址模式，並且將多功能腳位MF_s2、MF_s3及MF_s4設定為輸入接腳。接著，主積體電路22通過多功能接腳MF1_h1、MF2_h1及MF3_h1分別送出位址信號Add_n1、Add_n2及Add_n3至副積體電路26、34及36。副積體電路26、34及36會分別根據位址信號Add_n1、Add_n2及Add_n3修改預設位址“1000001”產生新的位址。舉例來說，位址信號Add_n1為 “00”，位址信號Add_n2“10” ，位址信號Add_n3“11” ，副積體電路26可以用位址信號Add_n1的二個位元“00”取代預設位址“1000001”中的最後二個位元產生新位址“1000000”，副積體電路34可以用位址信號Add_n2的二個位元“10”取代預設位址“1000001”中的最後二個位元產生新位址“1000010” ，副積體電路36可以用位址信號Add_n3的二個位元“11”取代預設位址“1000001”中的最後二個位元產生新位址“1000011”。在副積體電路26、34及36的位址完成修改後，主積體電路32及副積體電路26、34及36會切換回正常模式。主從式系統30在正常模式的配置可以參照圖3，故不再贅述。

圖6的主從式系統只有四個副積體電路24、26、34及36，當需要連接更多的副積體電路時，主積體電路32只需要增加位址信號的位元數量即可，例如當位址信號有三個位元時，本發明的主從式系統最多可以有9個(即23+1)副積體電路。

以上對於本發明之較佳實施例所作的敘述係為闡明之目的，而無意限定本發明精確地為所揭露的形式，基於以上的教導或從本發明的實施例學習而作修改或變化是可能的，實施例係為解說本發明的原理以及讓熟習該項技術者以各種實施例利用本發明在實際應用上而選擇及敘述，本發明的技術思想企圖由之後的申請專利範圍及其均等來決定。

10:主從式系統 12:主積體電路 14:副積體電路 16:副積體電路 20:主從式系統 22:主積體電路 24:副積體電路 26:副積體電路 262:主控單元 30:主從式系統 32:主積體電路 34:副積體電路 36:副積體電路

圖1顯示傳統的主從式系統。圖2顯示傳統的主從式系統選擇副積體電路的方式。圖3顯示本發明的主從式系統的第一實施例在正常模式的配置。圖4顯示本發明的主從式系統的第一實施例在定址模式的配置。圖5顯示本發明主從式系統的動態定址的操作流程。圖6顯示本發明的主從式系統的第二實施例在定址模式的配置。

20:主從式系統

22:主積體電路

24:副積體電路

26:副積體電路

Claims

一種主從式系統，包括：一主積體電路，具有一第一中斷接腳及一第一多功能接腳；一第一副積體電路，具有一預設位址以及具有連接該第一中斷接腳的一第二中斷接腳；一第二副積體電路，具有該預設位址以及具有連接該第一多功能接腳的一第二多功能接腳；其中，在一正常模式下，該第一中斷接腳及該第一多功能接腳用於分別接收一第一中斷信號及一第二中斷信號，該第二中斷接腳及該第二多功能接腳分別用於送出該第一中斷信號及該第二中斷信號；其中，在一定址模式下，該第一多功能接腳用於傳送一位址信號，該第二多功能接腳用於接收該位址信號，該第二副積體電路根據該位址信號決定一不同於該預設位址的新位址；其中，該第二副積體電路更包括連接該第二多功能接腳的一主控單元，該主控單元根據一更換位址命令將該第二副積體電路由該正常模式切換至該定址模式，並且在該定址模式下根據該位址信號決定該新位址。
如請求項1的主從式系統，其中該第二副積體電路改變該第二副積體電路的該預設位址的至少一個位元以產生該新位址。
如請求項2的主從式系統，其中該第二副積體電路使用該位址信號的一個位元取代該預設位址的一個位元以產生該新位址。
如請求項1的主從式系統，其中該主積體電路更包括一第一資料接腳用於在該定址模式下輸出該更換位址命令，以及該第二副積體電路更包括一第二資料接腳用於接收該更換位址命令，該第二副積體電路因應該更換位址命令根據該位址信號決定該新位址。
如請求項1的主從式系統，其中該主積體電路在該正常模式下將該第一多功能接腳設定為輸入接腳，在該定址模式下將該第一多功能接腳設定為輸出接腳。
如請求項1的主從式系統，其中該第二副積體電路在該正常模式下將該第二多功能接腳設定為輸出接腳，在該定址模式下將該第二多功能接腳設定為輸入接腳。
一種副積體電路，具有一預設位址，該副積體電路包括：一多功能接腳，在一定址模式下用於接收一位址信號，在一正常模式下用於發送一中斷信號；以及一主控單元，連接該多功能接腳，根據一更換位址命令將該副積體電路由該正常模式切換至該定址模式，其中在該定址模式下，該主控單元根據該位址信號決定一不同於該預設位址的新位址。
如請求項7的副積體電路，更包括一資料接腳用於接收該更換位址命令。
如請求項7的副積體電路，其中該副積體電路在該正常模式下將該多功能接腳設定為輸出接腳，在該定址模式下將該多功能接腳設定為輸入接腳。