TWI750980B - 串列週邊介面系統和其資料傳輸方法 - Google Patents

串列週邊介面系統和其資料傳輸方法 Download PDF

Info

Publication number
TWI750980B
TWI750980B TW109146777A TW109146777A TWI750980B TW I750980 B TWI750980 B TW I750980B TW 109146777 A TW109146777 A TW 109146777A TW 109146777 A TW109146777 A TW 109146777A TW I750980 B TWI750980 B TW I750980B
Authority
TW
Taiwan
Prior art keywords
chip selection
circuit
pin
selection
chip
Prior art date
Application number
TW109146777A
Other languages
English (en)
Other versions
TW202225990A (zh
Inventor
王政傑
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW109146777A priority Critical patent/TWI750980B/zh
Application granted granted Critical
Publication of TWI750980B publication Critical patent/TWI750980B/zh
Priority to CN202111598785.3A priority patent/CN114690682A/zh
Publication of TW202225990A publication Critical patent/TW202225990A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/24—Pc safety
    • G05B2219/24215—Scada supervisory control and data acquisition

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Information Transfer Systems (AREA)

Abstract

本發明之提供了一種串列週邊介面系統。串列週邊介面系統包括複數從裝置和一主裝置。主裝置包括晶片選取控制電路和晶片選取模式選取電路。晶片選取控制電路產生第一選取信號和第二選取信號。晶片選取模式選取電路耦接晶片選取控制電路和動態晶片選取腳位電路，且根據第一選取信號決定是否選取動態晶片選取腳位電路，來選取晶片選取腳位。當動態晶片選取腳位電路被選取時，晶片選取控制電路傳送第二選取信號至動態晶片選取腳位電路，以從複數晶片選取腳位選取上述晶片選取腳位，並將資料傳送給對應被選取之晶片選取腳位之複數從裝置之一者。

Description

串列週邊介面系統和其資料傳輸方法
本發明之實施例主要係有關於一串列週邊介面(Serial Peripheral Interface，SPI)技術，特別係有關於動態選取晶片選取腳位之串列週邊介面技術。
串列週邊介面(Serial Peripheral Interface Bus，SPI)是一種用於晶片通信的同步串行通信介面規範。串列週邊介面在單晶片(System on a Chip，SOC)和微控制器(Microcontroller，MCU)的領域中廣泛被使用。
在目前的串列週邊介面技術，當主裝置連接從裝置時，主裝置(master device)之一組串列週邊介面主埠(master port)會配置一晶片選取腳位來連接一從裝置(slave device)。然而，當主裝置連接多個從裝置時，主裝置往往必須配置多組串列週邊介面主埠，因而造成腳位之浪費。
有鑑於上述先前技術之問題，本發明之實施例提供了一種串列週邊介面(SPI)系統和資料傳輸方法。
根據本發明之一實施例提供了一種串列週邊介面系統。串列週邊介面系統包括複數從裝置和一主裝置。主裝置包括一晶片選取控制電路和一晶片選取模式選取電路。晶片選取控制電路用以產生一第一選取信號和一第二選取信號。晶片選取模式選取電路耦接上述晶片選取控制電路和一動態晶片選取腳位電路，且根據上述第一選取信號決定是否選取上述動態晶片選取腳位電路，來選取一晶片選取腳位。當上述動態晶片選取腳位電路被選取時，上述晶片選取控制電路傳送上述第二選取信號至上述動態晶片選取腳位電路，以從複數晶片選取腳位選取上述晶片選取腳位，並將資料傳送給對應上述被選取之晶片選取腳位之上述複數從裝置之一者。
在一些實施例中，上述晶片選取模式選取電路更耦接一靜態晶片選取腳位電路，且上述晶片選取模式選取電路根據上述第一選取信號，決定選取上述靜態晶片選取腳位電路或上述動態晶片選取腳位電路，來選取上述晶片選取腳位。
在一些實施例中，上述靜態晶片選取腳位電路、上述動態晶片選取腳位電路和上述複數晶片選取腳位包含在一通用型之輸入輸出介面中。
在一些實施例中，上述主裝置更包括一控制介面，且上述晶片選取控制電路根據來自上述控制介面輸出之一控制信號，產生上述第一選取信號。
在一些實施例中，上述主裝置更包括一記憶體介面，且上述晶片選取控制電路根據來自上述記憶體介面產生之一判斷結果，產生上述第二選取信號。
在一些實施例中，上述主裝置更包括一邏輯電路，以輸出要傳輸給對應上述被選取之晶片選取腳位之上述從裝置之資料。
根據本發明之一實施例提供了一種資料傳輸方法。資料傳輸方法適用一串列週邊介面(SPI)系統。資料傳輸方法之步驟包括： 藉由上述串列週邊介面系統之一主裝置之一晶片選取控制電路，產生一第一選取信號；藉由上述主裝置之一晶片選取模式選取電路，根據上述第一選取信號決定是否選取上述串列週邊介面系統之一動態晶片選取腳位電路，來選取一晶片選取腳位；當上述動態晶片選取腳位電路被選取時，藉由上述晶片選取控制電路傳送一第二選取信號至上述動態晶片選取腳位電路，以從上述串列週邊介面系統之複數晶片選取腳位選取上述晶片選取腳位；以及將資料傳送給對應上述被選取之晶片選取腳位之上述串列週邊介面系統之複數從裝置之一者。
關於本發明其他附加的特徵與優點，此領域之熟習技術人士，在不脫離本發明之精神和範圍內，當可根據本案實施方法中所揭露之串列週邊介面系統和資料傳輸方法，做些許的更動與潤飾而得到。
本章節所敘述的是實施本發明之較佳方式，目的在於說明本發明之精神而非用以限定本發明之保護範圍，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
第1圖係顯示根據本發明之一實施例所述之一串列週邊介面(Serial Peripheral Interface，SPI)系統100之方塊圖。如第1圖所示，串列週邊介面系統100可包括一高級微控制器匯流排架構(Advanced Microcontroller Bus Architecture，AMBA)(例如：一高級高性能匯流排(Advanced High-Performance Bus，AHB))110、一主裝置(master device)120、一通用型之輸入輸出(General-purpose input/output，GPIO)介面130、一第一從裝置(slave device)140以及一第二從裝置150。注意地是，在第1圖中所示之方塊圖，僅係為了方便說明本發明之實施例，但本發明並不以第1圖為限。串列週邊介面系統100中亦可包含其他元件。
根據本發明一實施例，如第1圖所示，主裝置120可至少包括一記憶體介面(memory interface)121、一控制介面(control interface)122、一邏輯電路123、一晶片選取(chip select，CS)控制電路124，以及一晶片選取(CS)模式選取電路125。注意地是，在第1圖中所示之主裝置120，僅係為了方便說明本發明之實施例，但本發明並不以第1圖為限。主裝置120中亦可包含其他元件。
此外，根據本發明一實施例，如第1圖所示，通用型之輸入輸出130可包括一主裝置輸入從裝置輸出腳位MISO(Master Input/Slave Output)、一主裝置輸出從裝置輸入腳位MOSI(Master Output/Slave Input)、一時脈腳位CLK、一第一晶片選取腳位CS0、一第二晶片選取腳位CS1、一靜態晶片選取腳位電路131和一動態晶片選取腳位電路132。此外，根據本發明一實施例，如第1圖所示，第一晶片選取腳位CS0會連接至第一從裝置140，且第二晶片選取腳位CS1會連接至第二從裝置150。
根據本發明之實施例，記憶體介面121可判斷高級微控制器匯流排架構110所存取之記憶體位址係對應到哪一從裝置，以產生依判斷結果S1。舉例來說，若第一從裝置140所對應之記憶體位址範圍是0x1000~0x1ffff，且第二從裝置150所對應之記憶體位址範圍是0x2000~0x2ffff，當記憶體介面121判斷高級微控制器匯流排架構110所存取之記憶體位址係在記憶體位址範圍0x1000~0x1ffff中，記憶體介面121就會判斷高級微控制器匯流排架構110所存取之記憶體位址係對應到第一從裝置140。注意地是，上述例子僅係用以說明本發明之實施例，但本發明不以此為限。記憶體介面121會將判斷結果S1傳送給邏輯電路123和晶片選取控制電路124。
根據本發明之實施例，控制介面122可根據來自高級微控制器匯流排架構110之指令，產生一控制信號S2，並將控制訊號S2傳送給邏輯電路123和晶片選取控制電路124。邏輯電路123和晶片選取控制電路124可根據控制信號S2得知係要使用靜態晶片選取腳位功能或是動態晶片選取腳位功能(即得知要選取靜態晶片選取腳位電路131或動態晶片選取腳位電路132)，來選取晶片選取腳位。
根據本發明之實施例，邏輯電路123可視為一組串列週邊介面主埠(master port)。根據本發明之實施例，邏輯電路123可包括一主裝置輸入從裝置輸出埠MISO1、一主裝置輸出從裝置輸入埠MOSI1、一時脈腳位CLK1埠和一晶片選取埠nCS。邏輯電路123可藉由主裝置輸入從裝置輸出埠MISO1、主裝置輸出從裝置輸入埠MOSI1、時脈腳位CLK1埠和晶片選取埠nCS傳送資料或訊號給被選取之從裝置。如第1圖所示，主裝置輸入從裝置輸出埠MISO1會連接到通用型之輸入輸出130之主裝置輸入從裝置輸出腳位MISO，以傳送信號MISO_OUT至主裝置輸入從裝置輸出腳位MISO。主裝置輸出從裝置輸入埠MOSI1會連接到通用型之輸入輸出130之主裝置輸出從裝置輸入腳位MOSI，以傳送信號MOSI_OUT至主裝置輸出從裝置輸入腳位MOSI。時脈輸出埠CLK1埠會連接到通用型之輸入輸出130之時脈腳位CLK，以傳送時脈信號CLK_OUT至時脈腳位CLK。晶片選取埠nCS會連接到晶片選取模式選取電路125，以傳送訊號nCS_OUT至晶片選取模式選取電路125。
根據本發明之實施例，晶片選取控制電路124可根據接收到控制信號S2，得知要使用靜態晶片選取腳位功能或是動態晶片選取腳位功能(即得知要選取靜態晶片選取腳位電路131或動態晶片選取腳位電路132)，來選取晶片選取腳位，並據此產生一第一選取信號S3。接著，晶片選取控制電路124會將第一選取信號S3傳送給晶片選取模式選取電路125。晶片選取模式選取電路125可根據第一選取信號S3，決定使用靜態晶片選取腳位電路131或動態晶片選取腳位電路132，來選取晶片選取腳位和傳送訊號nCS_OUT。
當靜態晶片選取腳位電路131被選取時，靜態晶片選取腳位電路131會根據通用型之輸入輸出130之一暫存器(圖未顯示)之數值決定致能第一晶片選取腳位CS0或第二晶片選取腳位CS1。
當動態晶片選取腳位電路132被選取時，動態晶片選取腳位電路132可根據來自晶片選取控制電路124之第二選取信號S4，決定致能第一晶片選取腳位CS0或第二晶片選取腳位CS1。底下將會有更詳細之敘述。
根據本發明之一實施例，當晶片選取控制電路124根據控制信號S2得知要使用動態晶片選取腳位功能(即動態晶片選取腳位電路132被選取)來選取晶片選取腳位時，晶片選取控制電路124會根據判斷結果S1，得知要從存取哪一從裝置，以決定要致能第一晶片選取腳位CS0或第二晶片選取腳位CS1，並據此產生一第二選取信號S4。接著，晶片選取控制電路124會將第二選取信號S4傳送給動態晶片選取腳位電路132。動態晶片選取腳位電路132即可根據第二選取信號S4，決定致能第一晶片選取腳位CS0或第二晶片選取腳位CS1，以將訊號nCS_OUT所包含之資料傳送給第一晶片選取腳位CS0或第二晶片選取腳位CS1。也就是說，動態晶片選取腳位電路132可根據第二選取信號S4，動態選取第一晶片選取腳位CS0或第二晶片選取腳位CS1。
當第一晶片選取腳位CS0被選取時，主裝置120即可和第一從裝置140進行通訊，以及當第二晶片選取腳位CS1被選取時，主裝置120即可和第二從裝置150進行通訊。
第2圖係根據本發明之一實施例所述之一資料傳輸方法之流程圖。資料傳輸方法可適用串列週邊介面(Serial Peripheral Interface，SPI)系統100。如第2圖所示，在步驟S210，藉由串列週邊介面系統100之主裝置之一晶片選取控制電路，產生一第一選取信號。
在步驟S220，藉由串列週邊介面系統100之主裝置之一晶片選取模式選取電路，根據第一選取信號決定是否選取串列週邊介面系統之一動態晶片選取腳位電路或一靜態晶片選取腳位電路，來選取一晶片選取腳位。
當動態晶片選取腳位電路被選取時，進行步驟S230。在步驟S230，藉由晶片選取控制電路傳送一第二選取信號至動態晶片選取腳位電路，以根據第二選取信號從串列週邊介面系統100之複數晶片選取腳位選取上述晶片選取腳位。在步驟S250，藉由串列週邊介面系統100之一邏輯電路將要輸出給對應被選取之晶片選取腳位之從裝置之資料給該從裝置。在此實施例中，靜態晶片選取腳位電路、動態晶片選取腳位電路和複數晶片選取腳位可包含在串列週邊介面系統100之一通用型之輸入輸出介面中。
當靜態晶片選取腳位電路被選取時，進行步驟S240。在步驟S240，藉由串列週邊介面系統100之通用型之輸入輸出介面從串列週邊介面系統100之複數晶片選取腳位選取一晶片選取腳位。接著，進行步驟S250。
根據本發明之實施例，資料傳輸方法更包括，藉由串列週邊介面系統100之晶片選取控制電路根據來自串列週邊介面系統100之一控制介面輸出之一控制信號，產生第一選取信號。
根據本發明之實施例，資料傳輸方法更包括，藉由串列週邊介面系統100之晶片選取控制電路根據來自串列週邊介面系統100之一記憶體介面產生之一判斷結果，產生第二選取信號。記憶體介面可藉由判斷串列週邊介面系統100之一高級微控制器匯流排架構所存取之記憶體位址係對應到哪一從裝置，以產生依判斷結果S1。
根據本發明提出之串列週邊介面系統和資料傳輸方法，可藉由一動態晶片選取腳位電路來選取需要進行通訊之從裝置所對應之靜態晶片選取腳位。因此，在本發明提出之串列週邊介面系統中，主裝置僅需要配置一組主埠即可達成切換不同靜態晶片選取腳位之目的。因此，本發明提出之串列週邊介面系統和資料傳輸方法可避免腳位之浪費。
本說明書中以及申請專利範圍中的序號，例如「第一」、「第二」等等，僅係為了方便說明，彼此之間並沒有順序上的先後關係。
本發明之說明書所揭露之方法和演算法之步驟，可直接透過執行一處理器直接應用在硬體以及軟體模組或兩者之結合上。一軟體模組(包括執行指令和相關數據)和其它數據可儲存在數據記憶體中，像是隨機存取記憶體(RAM)、快閃記憶體(flash memory)、唯讀記憶體(ROM)、可抹除可規化唯讀記憶體(EPROM)、電子可抹除可規劃唯讀記憶體(EEPROM)、暫存器、硬碟、可攜式應碟、光碟唯讀記憶體(CD-ROM)、DVD或在此領域習之技術中任何其它電腦可讀取之儲存媒體格式。一儲存媒體可耦接至一機器裝置，舉例來說，像是電腦/處理器(爲了說明之方便，在本說明書以處理器來表示)，上述處理器可透過來讀取資訊(像是程式碼)，以及寫入資訊至儲存媒體。一儲存媒體可整合一處理器。一特殊應用積體電路(ASIC)包括處理器和儲存媒體。一用戶設備則包括一特殊應用積體電路。換句話說，處理器和儲存媒體以不直接連接用戶設備的方式，包含於用戶設備中。此外，在一些實施例中，任何適合電腦程序之產品包括可讀取之儲存媒體，其中可讀取之儲存媒體包括和一或多個所揭露實施例相關之程式碼。在一些實施例中，電腦程序之產品可包括封裝材料。
以上段落使用多種層面描述。顯然的，本文的教示可以多種方式實現，而在範例中揭露之任何特定架構或功能僅為一代表性之狀況。根據本文之教示，任何熟知此技藝之人士應理解在本文揭露之各層面可獨立實作或兩種以上之層面可以合併實作。
雖然本揭露已以實施例揭露如上，然其並非用以限定本揭露，任何熟習此技藝者，在不脫離本揭露之精神和範圍內，當可作些許之更動與潤飾，因此發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:串列週邊介面系統 110:高級微控制器匯流排架構 120:主裝置 121:記憶體介面 122:控制介面 123:邏輯電路 124:晶片選取控制電路 125:晶片選取模式選取電路 130:通用型之輸入輸出介面 131:靜態晶片選取腳位電路 132:動態晶片選取腳位電路 140:第一從裝置 150:第二從裝置 MISO:主裝置輸入從裝置輸出腳位 MISO1:主裝置輸入從裝置輸出埠 MOSI:主裝置輸出從裝置輸入腳位 MOSI1:主裝置輸出從裝置輸入埠 CLK:時脈腳位 CLK1:時脈輸出埠 CS0:第一晶片選取腳位 CS1:第二晶片選取腳位 nCS:晶片選取埠 S1:判斷結果 S2:控制信號 S3:第一選取信號 S4:第二選取信號 S210~S250:步驟
第1圖係顯示根據本發明之一實施例所述之一串列週邊介面系統100之方塊圖。 第2圖係根據本發明之一實施例所述之資料傳輸方法之流程圖。
100:串列週邊介面系統
110:高級微控制器匯流排架構
120:主裝置
121:記憶體介面
122:控制介面
123:邏輯電路
124:晶片選取控制電路
125:晶片選取模式選取電路
130:通用型之輸入輸出介面
131:靜態晶片選取腳位電路
132:動態晶片選取腳位電路
140:第一從裝置
150:第二從裝置
MISO:主裝置輸入從裝置輸出腳位
MISO1:主裝置輸入從裝置輸出埠
MOSI:主裝置輸出從裝置輸入腳位
MOSI1:主裝置輸出從裝置輸入埠
CLK:時脈腳位
CLK1:時脈輸出埠
CS0:第一晶片選取腳位
CS1:第二晶片選取腳位
nCS:晶片選取埠
S1:判斷結果
S2:控制信號
S3:第一選取信號
S4:第二選取信號

Claims (10)

  1. 一種串列週邊介面(SPI)系統，包括： 複數從裝置；以及 一主裝置，包括： 一晶片選取控制電路，產生一第一選取信號和一第二選取信號；以及 一晶片選取模式選取電路，耦接上述晶片選取控制電路和一動態晶片選取腳位電路，且根據上述第一選取信號決定是否選取上述動態晶片選取腳位電路，來選取一晶片選取腳位； 其中當上述動態晶片選取腳位電路被選取時，上述晶片選取控制電路傳送上述第二選取信號至上述動態晶片選取腳位電路，以從複數晶片選取腳位選取上述晶片選取腳位，並將資料傳送給對應上述被選取之晶片選取腳位之上述複數從裝置之一者。
  2. 如請求項1之串列週邊介面系統，其中上述晶片選取模式選取電路更耦接一靜態晶片選取腳位電路，且上述晶片選取模式選取電路根據上述第一選取信號，決定選取上述靜態晶片選取腳位電路或上述動態晶片選取腳位電路，來選取上述晶片選取腳位。
  3. 如請求項2之串列週邊介面系統，其中上述靜態晶片選取腳位電路、上述動態晶片選取腳位電路和上述複數晶片選取腳位包含在一通用型之輸入輸出介面中。
  4. 如請求項1之串列週邊介面系統，其中上述主裝置更包括一控制介面，且上述晶片選取控制電路根據來自上述控制介面輸出之一控制信號，產生上述第一選取信號。
  5. 如請求項1之串列週邊介面系統，其中上述主裝置更包括一記憶體介面，且上述晶片選取控制電路根據來自上述記憶體介面產生之一判斷結果，產生上述第二選取信號。
  6. 如請求項1之串列週邊介面系統，其中上述主裝置更包括一邏輯電路，以輸出要傳輸給對應上述被選取之晶片選取腳位之上述從裝置之資料。
  7. 一種資料傳輸方法，適用一串列週邊介面(SPI)系統，包括： 藉由上述串列週邊介面系統之一主裝置之一晶片選取控制電路，產生一第一選取信號； 藉由上述主裝置之一晶片選取模式選取電路，根據上述第一選取信號決定是否選取上述串列週邊介面系統之一動態晶片選取腳位電路，來選取一晶片選取腳位； 當上述動態晶片選取腳位電路被選取時，藉由上述晶片選取控制電路傳送一第二選取信號至上述動態晶片選取腳位電路，以從上述串列週邊介面系統之複數晶片選取腳位選取上述晶片選取腳位；以及 將資料傳送給對應上述被選取之晶片選取腳位之上述串列週邊介面系統之複數從裝置之一者。
  8. 如請求項7之資料傳輸方法，更包括： 藉由上述晶片選取模式選取電路根據上述第一選取信號，決定選取一靜態晶片選取腳位電路或上述動態晶片選取腳位電路，來選取上述晶片選取腳位。
  9. 如請求項7之資料傳輸方法，更包括： 藉由上述晶片選取控制電路根據來自上述串列週邊介面系統之一控制介面輸出之一控制信號，產生上述第一選取信號。
  10. 如請求項7之資料傳輸方法，更包括： 藉由上述晶片選取控制電路根據來自上述串列週邊介面系統之一記憶體介面產生之一判斷結果，產生上述第二選取信號。
TW109146777A 2020-12-30 2020-12-30 串列週邊介面系統和其資料傳輸方法 TWI750980B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109146777A TWI750980B (zh) 2020-12-30 2020-12-30 串列週邊介面系統和其資料傳輸方法
CN202111598785.3A CN114690682A (zh) 2020-12-30 2021-12-24 串列周边接口spi系统和其数据传输方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109146777A TWI750980B (zh) 2020-12-30 2020-12-30 串列週邊介面系統和其資料傳輸方法

Publications (2)

Publication Number Publication Date
TWI750980B true TWI750980B (zh) 2021-12-21
TW202225990A TW202225990A (zh) 2022-07-01

Family

ID=80681409

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109146777A TWI750980B (zh) 2020-12-30 2020-12-30 串列週邊介面系統和其資料傳輸方法

Country Status (2)

Country Link
CN (1) CN114690682A (zh)
TW (1) TWI750980B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI818659B (zh) * 2022-08-04 2023-10-11 新唐科技股份有限公司 微控制器、操作系統及控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI326826B (en) * 2005-12-14 2010-07-01 Mediatek Inc Spi device
US8417836B2 (en) * 2010-09-27 2013-04-09 Skyworks Solutions, Inc. Dynamically configurable serial data communication interface
TWI394050B (zh) * 2009-09-29 2013-04-21 Hon Hai Prec Ind Co Ltd 基於串列週邊介面匯流排的設備及其資料傳輸方法
TWI497304B (zh) * 2012-03-13 2015-08-21 Novatek Microelectronics Corp 序列介面傳送方法及其裝置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI326826B (en) * 2005-12-14 2010-07-01 Mediatek Inc Spi device
TWI394050B (zh) * 2009-09-29 2013-04-21 Hon Hai Prec Ind Co Ltd 基於串列週邊介面匯流排的設備及其資料傳輸方法
US8417836B2 (en) * 2010-09-27 2013-04-09 Skyworks Solutions, Inc. Dynamically configurable serial data communication interface
TWI497304B (zh) * 2012-03-13 2015-08-21 Novatek Microelectronics Corp 序列介面傳送方法及其裝置

Also Published As

Publication number Publication date
CN114690682A (zh) 2022-07-01
TW202225990A (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
TWI679539B (zh) 主從式系統、指令執行方法與資料存取方法
JP5128683B2 (ja) システム・オン・チップ（ＳｏＣ）用の周辺構成部分相互接続（ＰＣＩ）互換のトランザクション・レベル・プロトコルを提供する方法
US10140242B2 (en) General purpose input/output (GPIO) signal bridging with I3C bus interfaces and virtualization in a multi-node network
US8010731B2 (en) Integrating non-peripheral component interconnect (PCI) resource into a personal computer system
US7353315B2 (en) Bus controller with virtual bridge
JP2002049576A (ja) チップ搭載システムのためのバス・アーキテクチャ
KR20140035772A (ko) 임베디드 멀티미디어 카드, 상기 임베디드 멀티미디어 카드를 포함하는 임베디드 멀티미디어 카드 시스템 및 상기 임베디드 멀티미디어 카드의 동작 방법
CN101320344B (zh) 一种多核或众核处理器功能验证设备及方法
US20230266963A1 (en) Firmware updating method, apparatus and data system
TWI750980B (zh) 串列週邊介面系統和其資料傳輸方法
CN110781130A (zh) 一种片上系统
US20080052474A1 (en) Write data mask method and system
CN103226531A (zh) 一种双端口外设配置接口电路
JP3287283B2 (ja) Ｐｃｉバスの割り込みステアリング回路
JP4257358B2 (ja) バス制御方法および装置
US9442788B2 (en) Bus protocol checker, system on chip including the same, bus protocol checking method
US20040186973A1 (en) Memory management in a data processing system
US20020188771A1 (en) Direct memory access controller for carrying out data transfer by determining whether or not burst access can be utilized in an external bus and access control method thereof
US20050120155A1 (en) Multi-bus I2C system
US20230315591A1 (en) PCIe DEVICE AND COMPUTING SYSTEM INCLUDING THE SAME
JP2007018403A (ja) 異種インタフェース対応レジスタ
TW201709707A (zh) 提高快捷外設互聯標準架構之兼容性的方法