TWI805447B - 控制裝置及其操作方法 - Google Patents

控制裝置及其操作方法 Download PDF

Info

Publication number
TWI805447B
TWI805447B TW111126509A TW111126509A TWI805447B TW I805447 B TWI805447 B TW I805447B TW 111126509 A TW111126509 A TW 111126509A TW 111126509 A TW111126509 A TW 111126509A TW I805447 B TWI805447 B TW I805447B
Authority
TW
Taiwan
Prior art keywords
unit
area
control unit
control
operating voltage
Prior art date
Application number
TW111126509A
Other languages
English (en)
Other versions
TW202403505A (zh
Inventor
黃啟睿
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW111126509A priority Critical patent/TWI805447B/zh
Priority to CN202211360751.5A priority patent/CN117434858A/zh
Priority to US18/321,329 priority patent/US20240019924A1/en
Application granted granted Critical
Publication of TWI805447B publication Critical patent/TWI805447B/zh
Publication of TW202403505A publication Critical patent/TW202403505A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/24—Pc safety
    • G05B2219/24215—Scada supervisory control and data acquisition

Abstract

一種控制裝置，包括第一、第二與第三區域。第一區域包括周邊單元、儲存單元與控制單元。第二區域包括周邊單元、存取單元、儲存單元與控制單元。第三區域包括運算單元、周邊單元、存取單元、儲存單元與控制單元。在超低功率模式、低功率模式及高速模式，提供第一工作電壓及第一時鐘信號給第一區域。在低功率模式，提供第一工作電壓及第二時鐘信號給第二區域。在高速模式，提供第一工作電壓及第三時鐘信號給第三區域，或提供第一工作電壓及第二時鐘信號給第二區域及提供第一工作電壓及第三時鐘信號給第三區域。

Description

控制裝置及其操作方法
本發明是關於一種控制裝置，特別是關於一種具有高速及低功耗的控制裝置及其操作方法。
一般來說，控制裝置(例如微控制器)大都是設計具有較多的內部元件，並提供上述內部元件所需的工作電壓，使得控制裝置具有高速的功能。然而，由於控制裝置並非都處於高速狀態，且控制裝置在非高速狀態下仍然會提供上述內部元件所需的工作電壓，如此將會增加控制裝置的功耗。
因此，如何有效地設計控制裝置具有高速及低功耗的效果是當前重要的課題。
本發明提供一種控制裝置及其操作方法，藉以達成具有高速及低功耗的效果。
本發明提供一種控制裝置，包括第一區域、第二區域與第三區域。第一區域包括第一周邊單元、第一儲存單元與第一控制單元。第二區域包括第二周邊單元、第一存取單元、第二儲存單元與第二控制單元。第三區域包括運算單元、第三周邊單元、第二存取單元、第三儲存單元與第三控制單元。在超低功率模式，提供第一工作電壓及第一時鐘信號給第一區域。在低功率模式，提供第一工作電壓及第一時鐘信號給第一區域以及提供第一工作電壓及第二時鐘信號給第二區域。在高速模式，提供第一工作電壓及第一時鐘信號給第一區域及提供第一工作電壓及第三時鐘信號給第三區域，或是提供第一工作電壓及第一時鐘信號給第一區域、提供第一工作電壓及第二時鐘信號給第二區域以及提供第一工作電壓及第三時鐘信號給第三區域。
本發明提供一種控制裝置的操作方法，包括下列步驟。提供第一區域，包括第一周邊單元、第一儲存單元與第一控制單元。提供第二區域，包括第二周邊單元、第一存取單元、第二儲存單元與第二控制單元。提供第三區域，包括運算單元、第三周邊單元、第二存取單元、第三儲存單元與第三控制單元。在超低功率模式，提供第一工作電壓及第一時鐘信號給第一區域。在低功率模式，提供第一工作電壓及第一時鐘信號給第一區域以及提供第一工作電壓及第二時鐘信號給第二區域。在高速模式，提供第一工作電壓及第一時鐘信號給第一區域及提供第一工作電壓及第三時鐘信號給第三區域，或是提供第一工作電壓及第一時鐘信號給第一區域、提供第一工作電壓及第二時鐘信號給第二區域以及提供第一工作電壓及第三時鐘信號給第三區域。
本發明所揭露之控制裝置及其操作方法，透過配置第一區域、第二區域及第三區域，第一區域的元件數量小於第二區域的元件數量，第二區域的元件數量小於第三區域的元件數量，且依據不同模式(即超低功率模式、低功率模式及高速模式)，提供對應的工作電壓及時鐘信號給第一區域、第二區域及/或第三區域。如此一來，達成具有高速及低功耗的效果。
在以下所列舉的各實施例中，將以相同的標號代表相同或相似的元件或組件。
第1圖為依據本發明之一實施例之控制裝置的示意圖。在本實施例中，控制裝置100可以是微控制器(micro controller unit, MCU)、或微處理器(microprocessor)或其他合適的控制器，但本發明實施例不限於此。請參考第1圖，控制裝置100可以包括第一區域110、第二區域120與第三區域130。
第一區域110可以包括第一周邊單元111、第一儲存單元112與第一控制單元113。第二區域120可以包括第二周邊單元121、第一存取單元122、第二儲存單元123與第二控制單元124。第三區域130可以包括運算單元131、第三周邊單元132、第二存取單元133、第三儲存單元134與第三控制單元135。
在本實施例中，第一周邊單元111的元件數量例如小於第二周邊單元121的元件數量，且第二周邊單元121的元件數量例如小於第三周邊單元132的元件數量。
如第2圖所示，在一些實施例中，第一周邊單元111可以包括低功率類比數位轉換器(low power analog-to-digital converter, LPADC)202、脈寬調變器(pulse width modulator, PWM)204與低功率計時器(low power timer, LPTimer)206。如第2圖所示，在一些實施例中，第二周邊單元121可以包括數位類比轉換器(digital-to analog converter, DAC)208、運算放大器(operation amplifier, OPA)210、計時器(timer)212、內部整合電路(inter-integrated circuit, I2C)214、通用非同步收發傳輸器(universal asynchronous receiver/transmitter, UART)216、序列周邊介面(serial peripheral interface, SPI)218。
如第2圖所示，在一些實施例中，第三周邊單元132可以包括數位類比轉換器(DAC)220、類比數位轉換器(ADC)222、計時器224、內部整合電路(I2C)226、通用序列匯流排(universal series bus, USB)228、通用非同步收發傳輸器(UART)230、類比比較器(analog comparator, ACMP)232、序列周邊介面(SPI)234、脈寬調變器(PWM)236、正交編碼器介面(quadrature encoder interface, QEI)238、看門狗計時器(watch dog timer, WDT)240、USB Type-C 連接器系統軟體介面(USB Type-C connector system software interface, UCSI)242、實時時鐘(real time clock, RTC)244、內部高速震盪器(HIRC)246、內部中速震盪器(MIRC)248、通用輸入輸出(general-purpose input output, GPIO)埠250、系統管理與控制器(global miscellaneous control register, GMISC)252。
另外，第一儲存單元112的大小(size)例如小於第二儲存單元123的大小，且第二儲存單元122的大小例如小於第三儲存單元134的大小。如第2圖所示，在一些實施例中，第一儲存單元112可以包括暫存器254。如第2圖所示，在一些實施例中，第二儲存單元123可以包括低功率記憶體256，例如低功率隨機存取記憶體(low power static random access memory, LPSRAM)。如第2圖所示，在一些實施例中，第三儲存單元134可以包括第一記憶體258、第二記憶體260、快取記憶體(cache RAM)262、快閃記憶體(flash)264。在本實施例中，第一記憶體258與第二記憶體260例如是靜態隨機隨取記憶體(SRAM)。
如第2圖所示，在一些實施例中，第一控制單元113可以包括電源及時鐘管理控制器(power and clock management controller, PCMC)266與中斷及喚醒控制器(wake-up and interrupt controller, WIC)268。如第2圖所示，在一些實施例中，第一存取單元122可以包括低功率直接記憶體存取(low power direct memory access, LPDMA)控制器270。如第2圖所示，在一些實施例中，第二控制單元124可以包括電源及時鐘管理控制器272與中斷及喚醒控制器274。
如第2圖所示，在一些實施例中，運算單元131可以包括中央處理器(central processing unit CPU)276。如第2圖所示，在一些實施例中，第二存取單元133可以包括第一記憶體控制器278、第二記憶體控制器280、周邊直接記憶體存取(peripheral direct memory access, PDMA)控制器282、快取記憶體控制器(cache controller)284、快閃記憶體控制器(flash memory controller, FMC)286。在本實施例中，第一記憶體控制器278與第二記憶體控制器280例如是靜態隨機存取記憶體控制器(SRAM controller)。另外，第一記憶體控制器278電性連接第一記憶體258。第二記憶體控制器280電性連接第二記憶體260。快取記憶體控制器284電性連接快取記憶體262與中央處理器276。快閃記憶體控制器286電性連接快閃記憶體264。
如第2圖所示，在一些實施例中，第三控制單元135可以包括電源及時鐘管理控制器288與中斷及喚醒控制器290。
在本實施例中，低功率類比數位轉換器202、脈寬調變器204、低功率計時器206、數位類比轉換器208、運算放大器210、計時器212、內部整合電路214、通用非同步收發傳輸器216、序列周邊介面218、數位類比轉換器220、類比數位轉換器222、計時器224、內部整合電路226、通用序列匯流排228、通用非同步收發傳輸器230、類比比較器232、序列周邊介面234、脈寬調變器236、正交編碼器介面238、看門狗計時器240、USB Type-C 連接器系統軟體介面242、實時時鐘244、通用輸入輸出埠250、系統管理與控制器252、低功率直接記憶體存取控制器270、中央處理器276、第一記憶體控制器278、第二記憶體控制器280、周邊直接記憶體存取控制器282、快取記憶體控制器284與快閃記憶體控制器286電性連接匯流排292，以便透過匯流排292進行通訊。在本實施例中，匯流排292可以包括先進周邊匯流排(advanced peripheral bus, APB)與先進高效能匯流排(advanced high-performance bus, AHB)，但本發明實施例不限於此。
在本實施例中，控制裝置100更包括電源管理控制器140、第一電壓轉換器150、第一開關單元SW1、第二開關單元SW2與第三開關單元SW3。
電源管理控制器140接收電源電壓VIN，並產生第一控制信號，以及產生第二控制信號給第一控制單元113。第一電壓轉換器150接收電源電壓VIN，以產生第一工作電壓V1。
第一開關單元SW1電性連接第一電壓轉換器150、電源管理控制器140與第一區域110(即第一周邊單元111、第一儲存單元112與第一控制單元113)。第一開關單元SW1可以依據第一控制信號，決定是否提供第一工作電壓V1給第一區域110。舉例來說，當第一開關單元SW1接收到例如高邏輯準位的第一控制信號時，第一開關單元SW1會導通，以提供第一工作電壓V1給第一區域110。進一步來說，第一工作電壓V1可以提供給第一區域110的第一周邊單元111、第一儲存單元112與第一控制單元113，使得第一周邊單元111、第一儲存單元112與第一控制單元113正常運作。當第一開關單元SW1接收到例如低邏輯準位的第一控制信號時，第一開關單元SW1不會導通，則不會提供第一工作電壓V1給第一區域110。
第二開關單元SW2電性連接第一電壓轉換器150、第一控制單元113與第二控制單元124。另外，第二開關單元120更電性連接第二周邊單元121、第一存取單元122、第二儲存單元123。第二開關單元SW2可以依據第一控制單元113及/或第二控制單元124的控制，決定是否提供第一工作電壓V1給第二區域120。舉例來說，當第二開關單元SW2接收到第一控制單元113及/或第二控制單元124所提供之例如高邏輯準位的控制信號時，第二開關單元SW2會導通，以提供第一工作電壓V1給第二區域120。進一步來說，第一工作電壓V1可以提供給第二區域120的第二周邊單元121、第一存取單元122、第二儲存單元123與第二控制單元124，使得第二周邊單元121、第一存取單元122、第二儲存單元123與第二控制單元124正常運作。當第二開關單元SW2接收到第一控制單元113及/或第二控制單元124所提供之例如低邏輯準位的控制信號時，第二開關單元SW2不會導通，則不會提供第一工作電壓V1給第二區域120。
第三開關單元SW3電性連接第一電壓轉換器150、第二控制單元124與第三控制單元135。另外，第三開關單元SW3更電性連接運算單元131、第三周邊單元132、第二存取單元133、第三儲存單元134。第三開關單元SW3可以依據第二控制單元124及/或第三控制單元135的控制，決定是否提供第一工作電壓V1給第三區域130。舉例來說，當第三開關單元SW3接收到第二控制單元124及/或第三控制單元135所提供之例如高邏輯準位的控制信號時，第三開關單元SW3會導通，以提供第一工作電壓V1給第三區域130。
進一步來說，第一工作電壓V1可以提供給第三區域130的運算單元131、第三周邊單元132、第二存取單元133、第三儲存單元134與第三控制單元135，使得運算單元131、第三周邊單元132、第二存取單元133、第三儲存單元134與第三控制單元135正常運作。當第三開關單元SW3接收到第二控制單元124及/或第三控制單元135所提供之例如低邏輯準位的控制信號時，第三開關單元SW3不會導通，則不會提供第一工作電壓V1給第三區域130。
在控制裝置100的操作上，在超低功率模式，電源管理控制器140產生高邏輯準位的第一控制信號至第一開關單元SW1，使得第一開關單元SW1導通，以提供第一工作電壓V1給第一區域110。並且，電源管理控制器140提供高邏輯準位的第二控制信號給第一區域110的第一控制單元113，使得第一控制單元113的電源及時鐘管理控制器266可以提供第一時鐘信號給第一區域110，以提供第一周邊單元111所需的工作時鐘。
在低功率模式，第一控制單元113(例如電源及時鐘管理控制器266)可以產生例如高邏輯準位的控制信號至第二開關單元SW2，使得第二開關單元SW2導通，以提供第一工作電壓V1給第二區域120。另外，第一控制單元113(例如中斷及喚醒控制器268)可以提供喚醒信號至第二控制單元124(例如電源及時鐘管理控制器272)，以便喚醒第二區域120。接著，第二控制單元124(例如電源及時鐘管理控制器272)可以依據喚醒信號，產生第二時鐘信號給第二區域120，以提供第二周邊單元121及第一存取單元122所需的工作時鐘，使得第二區域120可以完成所需之任務，例如第一存取單元122(即低功率直接記憶體存取控制器270)幫忙搬移資料至第二儲存單元123(即低功率記憶體256)。
接著，在第二區域120完成所需之任務後，第一控制單元113及/或第二控制單元124可以產生例如低邏輯準位的控制信號至第二開關單元SW2，使得第二開關單元SW2不導通，以便關閉第二區域120的運作。如此一來，可以有效地節省控制裝置100的功耗。
在高速模式，第二控制單元124(例如電源及時鐘管理控制器272)可以產生例如高邏輯準位的控制信號至第三開關單元SW3，使得第三開關單元SW3導通，以提供第一工作電壓V1給第三區域130。另外，第二控制單元124(例如中斷及喚醒控制器274)可以提供喚醒信號至第三控制單元135，以便喚醒第三區域130。接著，第三控制單元135可以依據喚醒信號，產生第三時鐘信號給第三區域130，以提供運算單元131、第三周邊單元132及第二存取單元133所需的工作時鐘，使得第三區域130可以完成所需之任務，例如使用運算單元131(即中央處理器276)進行運算操作。
接著，在第三區域130完成所需之任務後，第二控制單元124及/或第三控制單元135可以產生例如低邏輯準位的控制信號至第三開關單元SW3，使得第三開關單元SW3不導通，以便關閉第三區域130的運作。如此一來，可以有效地節省控制裝置100的功耗。
另外，在一些實施例中，控制裝置100更包括第二電壓轉換器160、第四開關單元SW4、第三電壓轉換器170與第五開關單元SW5。
第二電壓轉換器160電性連接第一電壓轉換器150。第二電壓轉換器160可以接收第一工作電壓V1，以產生第二工作電壓V2。第四開關單元SW4電性連接第二電壓轉換器160、第一控制單元113與第二控制單元124。另外，第四開關單元SW4更電性連接第二儲存單元123。第四開關單元SW4可以依據第一控制單元113及/或第二控制單元124的控制，決定是否提供第二工作電壓V2給第二區域120的第二儲存單元123與第二控制單元124。
舉例來說，當第四開關單元SW4接收到第一控制單元113及/或第二控制單元124所提供之例如高邏輯準位的控制信號時，第四開關單元SW4會導通，以提供第二工作電壓V2給第二區域120的第二儲存單元123與第二控制單元124，使得第二儲存單元123與第二控制單元124正常運作。當第四開關單元SW4接收到第一控制單元113及/或第二控制單元124所提供之例如低邏輯準位的控制信號時，第四開關單元SW4不會導通，則不會提供第二工作電壓V2給第二區域120的第二儲存單元123與第二控制單元124。
第三電壓轉換器170電性連接第一電壓轉換器150。第三電壓轉換器170可以接收第一工作電壓V1，以產生第三工作電壓V3。第五開關單元SW5電性連接第三電壓轉換器170、第二控制單元124與第三控制單元135。另外，第五開關單元SW5更電性連接第三儲存單元134。第五開關單元SW5可以依據第二控制單元124及/或第三控制單元135的控制，決定是否提供第三工作電壓V3給第三區域130的第三儲存單元134與第三控制單元135。
舉例來說，當第五開關單元SW5接收到第二控制單元124及/或第三控制單元135所提供之例如高邏輯準位的控制信號時，第五開關單元SW5會導通，以提供第三工作電壓V3給第三區域 130的第三儲存單元134與第三控制單元135，使得第三儲存單元134與第三控制單元135正常運作。當第五開關單元SW5接收到第二控制單元124及/或第三控制單元135所提供之例如低邏輯準位的控制信號時，第五開關單元SW5不會導通，則不會提供第三工作電壓V3給第三區域130的第三儲存單元134與第三控制單元135。
在本實施例中，第二工作電壓V2與第三工作電壓V3例如小於第一工作電壓V1。另外，第二工作電壓V2與第三工作電壓V3可以相同或不同。此外，第二電壓轉換器160與第三電壓轉換器170例如為低壓差線性穩壓器(low dropout regulator.LDO)。
在控制裝置100的操作上，在超低功率模式，電源管理控制器140產生高邏輯準位的第一控制信號至第一開關單元SW1，使得第一開關單元SW1導通，以提供第一工作電壓V1給第一區域110。並且，電源管理控制器140提供高邏輯準位的第二控制信號給第一區域110的第一控制單元113，使得第一控制單元113的電源及時鐘管理控制器266可以提供第一時鐘信號給第一區域110，以提供第一周邊單元111所需的工作時鐘。
接著，第一控制單元113(例如電源及時鐘管理控制器266)可以提供控制信號至第四開關單元SW4，使得第四開關單元SW4導通，以提供第二工作電壓V2給第二區域120的第二儲存單元123與第二控制單元124。另外，第一控制單元113(例如中斷及喚醒控制器268)可以提供喚醒信號至第二控制單元124，以便喚醒第二控制單元124，使得第二區域120處於待機狀態。
之後，第二控制單元124(例如電源及時鐘管理控制 器272)可以提供控制信號至第五開關單元SW5，使得第五開關單元SW5導通，以提供第三工作電壓V3給第三區域130的第三儲存單元134與第三控制單元135。另外，第二控制單元124(例如中斷及喚醒控制器274)可以提供喚醒信號至第三控制單元135，以便喚醒第三控制單元135，使得第三區域130處於待機狀態。如此一來，可以有效地節省第二區域120及/或第三區域130的喚醒時間，並可節省控制裝置100的功耗。
在低功率模式，第一控制單元113(例如電源及時鐘管理控制器266)及/或第二控制單元124(例如電源及時鐘管理控制器272)可以產生例如高邏輯準位的控制信號至第二開關單元SW2以及例如低邏輯準位的控制信號至第四開關單元SW4，使得第二開關單元SW2導通及第四開關單元SW4不導通，以提供第一工作電壓V1給第二區域120。另外，第一控制單元113(例如中斷及喚醒控制器268)及/或第二控制單元124(例如中斷及喚醒控制器274)可以提供喚醒信號至第二控制單元124(例如電源及時鐘管理控制器272)。接著，第二控制單元124(例如電源及時鐘管理控制器272)可以依據喚醒信號，產生第二時鐘信號給第二區域120，以提供第二周邊單元121及第一存取單元122所需的工作時鐘，使得第二區域120可以完成所需之任務。
接著，在第二區域120完成所需之任務後，第一控制單元113及/或第二控制單元124可以產生例如低邏輯準位的控制信號至第二開關單元SW2以及例如高邏輯準位的控制信號至第四開關單元SW4，使得第二開關單元SW2不導通及第四開關單元SW4導通，以便提供第二工作電壓V2給第二區域120的第二儲存單元 123與第二控制單元124，進而維持第二儲存單元123與第二控制單元124的運作。如此一來，可以有效地節省控制裝置100的功耗。
在高速模式，在一實施例中，第二控制單元124(例如電源及時鐘管理控制器272)及/或第三控制單元135(例如電源及時鐘管理控制器288)可以產生例如高邏輯準位的控制信號至第三開關單元SW3以及例如低邏輯準位的控制信號至第五開關單元SW5，使得第三開關單元SW3導通及第五開關單元SW5不導通，以提供第一工作電壓V1給第三區域130。另外，第二控制單元124(例如中斷及喚醒控制器274)及/或第三控制單元135(例如中斷及喚醒控制器290)可以提供喚醒信號至第三控制單元135(例如電源及時鐘管理控制器290)。接著，第三控制單元135(例如電源及時鐘管理控制器290)可以依據喚醒信號，產生第三時鐘信號給第三區域130，以提供運算單元131、第三周邊單元132及第二存取單元133所需的工作時鐘，使得第三區域130可以完成所需之任務。此時，第一區域110、第二區域120與第三區域130都在運作。
接著，在第三區域130完成所需之任務後，第二控制單元124及/或第三控制單元135可以產生例如低邏輯準位的控制信號至第三開關單元SW3以及例如高邏輯準位的控制信號至第五開關單元SW5，使得第三開關單元SW3不導通及第五開關單元SW5導通，以便提供第三工作電壓V3給第三區域130的第三儲存單元134與第三控制單元135，進而維持第三儲存單元134與第三控制單元135的運作。此時，第一區域110與第二區域120仍在運作。如此一來，可以有效地節省控制裝置100的功耗。
在高速模式，在一實施例中，第一控制單元113可 以與第二控制單元124進行通訊，或是第一控制單元113透過第二控制單元124與第三控制單元135進行通訊，使得第二控制單元124(例如電源及時鐘管理控制器272)及/或第三控制單元135(例如電源及時鐘管理控制器288)可以產生例如高邏輯準位的控制信號至第三開關單元SW3以及例如低邏輯準位的控制信號至第五開關單元SW5，則第三開關單元SW3導通及第五開關單元SW5不導通，以提供第一工作電壓V1給第三區域130。另外，第二控制單元124(例如中斷及喚醒控制器274)及/或第三控制單元124(例如中斷及喚醒控制器290)可以提供喚醒信號至第三控制單元135(例如電源及時鐘管理控制器290)。接著，第三控制單元135(例如電源及時鐘管理控制器290)可以依據喚醒信號，產生第三時鐘信號給第三區域130，以提供運算單元131、第三周邊單元132及第二存取單元133所需的工作時鐘，使得第三區域130可以完成所需之任務。此時，第一區域110與第三區域130都在運作，但第二區域120並未運作。
接著，在第三區域130完成所需之任務後，第二控制單元124及/或第三控制單元135可以產生例如低邏輯準位的控制信號至第三開關單元SW3以及例如高邏輯準位的控制信號至第五開關單元SW5，使得第三開關單元SW3不導通及第五開關單元SW5導通，以便提供第三工作電壓V3給第三區域130的第三儲存單元134與第三控制單元135，進而維持第三儲存單元134與第三控制單元135的運作。此時，第一區域110仍持續運作。如此一來，可以有效地節省控制裝置100的功耗。
在一些實施例中，第三區域130內的邏輯可用多臨界電壓(multi-vth)設計技術，以及其操作電壓介於過驅 (overdrive)電壓與通常電壓之間。第二區域120內的邏輯可用高臨界電壓(high-vth)設計技術，以及其操作電壓介於通常電壓與低電壓之間。第一區域110內的邏輯可用極高臨界電壓(extreme high-vth)設計技術，以及其操作電壓介於低電壓與極低電壓之間。
另外，在本實施例中，第一區域110內的元件(即第一周邊單元111、第一儲存單元112及第一控制單元113)、第二區域120內的元件(即第二周邊單元121、第一存取單元122、第二儲存單元123及第二控制單元124)及第三區域130內的元件(即運算單元131、第三周邊單元132、第二存取單元133、第三儲存單元134及第三控制單元135)使用同一電壓(即第一工作電壓V1)，以避免需要安插電壓準位轉換器(level converter)，可以節省因電壓準位轉換器所造成之操作時間增加。
第3圖為依據本發明之一實施例之控制裝置的操作方法的流程圖。在步驟S302中，提供第一區域，包括第一周邊單元、第一儲存單元與第一控制單元。在步驟S304中，提供第二區域，包括第二周邊單元、第一存取單元、第二儲存單元與第二控制單元。在步驟S306中，提供第三區域，包括運算單元、第三周邊單元、第二存取單元、第三儲存單元與第三控制單元。在步驟S308中，在超低功率模式，提供第一工作電壓及第一時鐘信號給第一區域。
在步驟S310中，在低功率模式，提供第一工作電壓及第一時鐘信號給第一區域以及提供第一工作電壓及第二時鐘信號給第二區域。在步驟S312中，在高速模式，提供第一工作電壓第一時鐘信號給第一區域及提供第一工作電壓及第三時鐘信號給第三區域，或是提供第一工作電壓及第一時鐘信號給第一區域、提供第一工作電壓及第二時鐘信號給第二區域以及提供第一工作電壓及第三時鐘信號給第三區域。在本實施例中，第一周邊單元的元件數量例如小於第二周邊單元的元件數量，且第二周邊單元的元件數量例如小於第三周邊單元的元件數量。另外，第一儲存單元的大小例如小於第二儲存單元的大小，且第二儲存單元的大小例如小於第三儲存單元的大小。
第4圖為依據本發明之另一實施例之控制裝置的操作方法的流程圖。在本實施例中，步驟S302~S312與第3圖之步驟S302~S312相同或相似，可參考第3圖之實施例的說明，故在此不再贅述。在步驟S402中，透過電源管理控制器，接收電源電壓，並產生第一控制信號，以及產生第二控制信號給第一控制單元。在步驟S404中，透過第一電壓轉換器，接收電源電壓，以產生第一工作電壓。
在本實施例中，步驟S308進一步包括在低耗電模式，依據第一控制信號與第二控制信號，透過第一開關單元提供第一工作電壓給第一區域以及透過第一控制單元提供第一時鐘信號給第一區域。步驟S310進一步包括在低耗電模式，依據第一控制信號與第二控制信號，透過第一開關單元提供第一工作電壓給第一區域以及透過第一控制單元提供第一時鐘信號給第一區域，以及依據第一控制單元及/或第二控制單元的控制，透過一第二開關單元提供第一工作電壓給第二區域以及透過第二控制單元提供第二時鐘信號給第二區域。
步驟S312進一步包括在高速模式，依據第一控制信號與第二控制信號，透過第一開關單元提供第一工作電壓給第一區域以及透過第一控制單元提供第一時鐘信號給第一區域，依據第一控制單元及/或第二控制單元的控制，透過第二開關單元提供第一工作電壓給第二區域以及透過第二控制單元提供第二時鐘信號給第二區域，以及依據第二控制單元及/或第三控制單元的控制，透過第三開關單元提供第一工作電壓給第三區域以及透過第三控制單元提供第三時鐘信號給第三區域。
第5圖為依據本發明之另一實施例之控制裝置的操作方法的流程圖。在本實施例中，步驟S302~S312、S402~S404與第4圖之步驟S302~S312、S402~S404相同或相似，可參考第4圖之實施例的說明，故在此不再贅述。在步驟S502中，透過第二電壓轉換器，接收第一工作電壓，以產生第二工作電壓。在步驟S504中，透過第三電壓轉換器，接收第一工作電壓，以產生第三工作電壓。在步驟S506中，在超低功率模式，提供第二工作電壓給第二區域的第二儲存單元及第二控制單元，以及提供第三工作電壓給第三區域的第三儲存單元與第三控制單元，其中第二工作電壓與第三工作電壓小於第一工作電壓。
另外，步驟S506進一步包括在超低功率模式，依據第一控制單元及/或第二控制單元的控制，透過第四開關單元提供第二工作電壓給第二區域的第二儲存單元及第二控制單元，以及依據第二控制單元及/或第三控制單元的控制，透過第五開關單元提供第三工作電壓給第三區域的第三儲存單元與第三控制單元。步驟S312進一步包括在高速模式，依據第一控制信號與第二控制信號，透過第一開關單元提供第一工作電壓給第一區域以及透過第一控制單元提供第一時鐘信號給第一區域，以及依據第二控制單元及/或第三控制單元的控制，透過第三開關單元提供第一工作電壓給第三區域以及透過第三控制單元提供第三時鐘信號給第三區域。
綜上所述，本發明所揭露之控制裝置及其操作方法，透過配置第一區域、第二區域及第三區域，第一區域的元件數量小於第二區域的元件數量，第二區域的元件數量小於第三區域的元件數量，且依據不同模式(即超低功率模式、低功率模式及高速模式)，提供對應的工作電壓及時鐘信號給第一區域、第二區域及/或第三區域。如此一來，達成具有高速及低功耗的效果。
本發明雖以實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:控制裝置 110:第一區域 111:第一周邊單元 112:第一儲存單元 113:第一控制單元 120:第二區域 121:第二周邊單元 122:第一存取單元 123:第二儲存單元 124:第二控制單元 130:第三區域 131:運算單元 132:第三周邊單元 133:第二存取單元 134:第三儲存單元 135:第三控制單元 140:電源管理控制器 150:第一電壓轉換器 160:第二電壓轉換器 170:第三電壓轉換器 202:低功率類比數位轉換器 204,236:脈寬調變器 206:低功率計時器 208,220:數位類比轉換器 210:運算放大器 212,224:計時器 214,226:內部整合電路 216,230:通用非同步收發傳輸器 218,234:序列周邊介面 222:類比數位轉換器 228:通用序列匯流排 232:類比比較器 238:正交編碼器介面 240:看門狗計時器 242:USB Type-C 連接器系統軟體介面 244:實時時鐘 246:內部高速震盪器 248:內部中速震盪器 250:通用輸入輸出埠 252:系統管理與控制器 254:暫存器 256:低功率記憶體 258:第一記憶體 260:第二記憶體 262:快取記憶體 264:快閃記憶體 266,272,288:電源及時鐘管理控制器 268,274,290:中斷及喚醒控制器 270:低功率直接記憶體存取控制器 276:中央處理器 278:第一記憶體控制器 280:第二記憶體控制器 282:周邊直接記憶體存取控制器 284:快取記憶體控制器 286:快閃記憶體控制器 292:匯流排 SW1:第一開關單元 SW2:第二開關單元 SW3:第三開關單元 SW4:第四開關單元 SW5:第五開關單元 VIN:電源電壓 V1:第一工作電壓 V2:第二工作電壓 V3:第三工作電壓 S302~S312,S402~S404,S502~S506:步驟
第1圖為依據本發明之一實施例之控制裝置的示意圖。 第2圖為依據本發明之一實施例之控制裝置的第一區域、第二區域及第三區域的詳細示意圖。 第3圖為依據本發明之一實施例之控制裝置的操作方法的流程圖。 第4圖為依據本發明之另一實施例之控制裝置的操作方法的流程圖。 第5圖為依據本發明之另一實施例之控制裝置的操作方法的流程圖。
100:控制裝置
110:第一區域
111:第一周邊單元
112:第一儲存單元
113:第一控制單元
120:第二區域
121:第二周邊單元
122:第一存取單元
123:第二儲存單元
124:第二控制單元
130:第三區域
131:運算單元
132:第三周邊單元
133:第二存取單元
134:第三儲存單元
135:第三控制單元
140:電源管理控制器
150:第一電壓轉換器
160:第二電壓轉換器
170:第三電壓轉換器
SW1:第一開關單元
SW2:第二開關單元
SW3:第三開關單元
SW4:第四開關單元
SW5:第五開關單元
VIN:電源電壓
V1:第一工作電壓
V2:第二工作電壓
V3:第三工作電壓

Claims (10)

  1. 一種控制裝置，包括：一第一區域，包括一第一周邊單元、一第一儲存單元與一第一控制單元；一第二區域，包括一第二周邊單元、一第一存取單元、一第二儲存單元與一第二控制單元；以及一第三區域，包括一運算單元、一第三周邊單元、一第二存取單元、一第三儲存單元與一第三控制單元；其中，在一超低功率模式，提供一第一工作電壓及一第一時鐘信號給該第一區域；其中，在一低功率模式，提供該第一工作電壓及該第一時鐘信號給該第一區域以及提供該第一工作電壓及一第二時鐘信號給該第二區域；其中，在一高速模式，提供該第一工作電壓及該第一時鐘信號給該第一區域及提供該第一工作電壓及一第三時鐘信號給該第三區域，或是提供該第一工作電壓及該第一時鐘信號給該第一區域、提供該第一工作電壓及該第二時鐘信號給該第二區域以及提供該第一工作電壓及該第三時鐘信號給該第三區域。
  2. 如請求項1之控制裝置，其中該第一周邊單元包括一低功率類比數位轉換器、一脈寬調變器與一低功率計時器，該第一儲存單元包括一暫存器，該第一控制單元包括一電源及時鐘管理控制器與一中斷及喚醒控制器。
  3. 如請求項1之控制裝置，其中該第二周邊單元包括一數位類比轉換器、一運算放大器、一計時器、一內部整合電路、一通用非同步收發傳輸器、一序列周邊介面，該第一存取單元包括一低功率直接記憶體存取控制器，該第二儲存單元包括一低功率記憶體，該第二控制單元包括一電源及時鐘管理控制器與一中斷及喚醒控制器。
  4. 如請求項1之控制裝置，其中該運算單元包括一中央處理器；該第三周邊單元包括一數位類比轉換器、一類比數位轉換器、一計時器、一內部整合電路、一通用序列匯流排、一通用非同步收發傳輸器、一類比比較器、一序列周邊介面、一脈寬調變器、一正交編碼器介面、一看門狗計時器、一USB Type-C 連接器系統軟體介面、一實時時鐘、一內部高速震盪器、一內部中速震盪器、一通用輸入輸出埠、一系統管理與控制器，該第二存取單元包括一第一記憶體控制器、一第二記憶體控制器、一周邊直接記憶體存取控制器、一快取記憶體控制器、一快閃記憶體控制器，該第三儲存單元包括第一記憶體、一第二記憶體、一快取記憶體、一快閃記憶體，該第三控制單元包括一電源及時鐘管理控制器與一中斷及喚醒控制器。
  5. 如請求項1之控制裝置，更包括： 一電源管理控制器，接收一電源電壓，並產生一第一控制信號，以及產生一第二控制信號給該第一控制單元； 一第一電壓轉換器，接收該電源電壓，以產生該第一工作電壓； 一第一開關單元，依據該第一控制信號，決定是否提供第一工作電壓給該第一區域； 一第二開關單元，依據該第一控制單元及/或該第二控制單元的控制，決定是否提供該第一工作電壓給該第二區域；以及 一第三開關單元，依據該第二控制單元及/或該第三控制單元的控制，決定是否提供該第一工作電壓給該第三區域。
  6. 如請求項5之控制裝置，其中在該超低功率模式，提供一第二工作電壓給該第二區域的該第二儲存單元及該第二控制單元，以及提供一第三工作電壓給該第三區域的該第三儲存單元與該第三控制單元； 其中該第二工作電壓與該第三工作電壓小於該第一工作電壓。
  7. 如請求項6之控制裝置，更包括： 一第二電壓轉換器，接收該第一工作電壓，以產生該第二工作電壓； 一第四開關單元，依據該第一控制單元及/或該第二控制單元的控制，決定是否提供該第二工作電壓給該第二區域的該第二儲存單元及該第二控制單元； 一第三電壓轉換器，接收該第一工作電壓，以產生該第三工作電壓；以及 一第五開關單元，依據該第二控制單元及/或該第三控制單元的控制，決定是否提供該第三工作電壓給該第三區域。
  8. 如請求項1之控制裝置，其中該第一儲存單元的大小小於該第二儲存單元的大小，且該第二儲存單元的大小小於該第三儲存單元的大小。
  9. 一種控制裝置的操作方法，包括： 提供一第一區域，包括一第一周邊單元、一第一儲存單元與一第一控制單元；提供一第二區域，包括一第二周邊單元、一第一存取單元、一第二儲存單元與一第二控制單元；提供一第三區域，包括一運算單元、一第三周邊單元、一第二存取單元、一第三儲存單元與一第三控制單元；在一超低功率模式，提供一第一工作電壓及一第一時鐘信號給該第一區域；在一低功率模式，提供該第一工作電壓及該第一時鐘信號給該第一區域以及提供該第一工作電壓及一第二時鐘信號給該第二區域；以及在一高速模式，提供該第一工作電壓及該第一時鐘信號給該第一區域及提供該第一工作電壓及一第三時鐘信號給該第三區域，或是提供該第一工作電壓及該第一時鐘信號給該第一區域、提供該第一工作電壓及該第二時鐘信號給該第二區域以及提供該第一工作電壓及該第三時鐘信號給該第三區域。
  10. 如請求項9之控制裝置的操作方法，其中該第一周邊單元的元件數量小於該第二周邊單元的元件數量，且該第二周邊單元的元件數量小於該第三周邊單元的元件數量。
TW111126509A 2022-07-14 2022-07-14 控制裝置及其操作方法 TWI805447B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111126509A TWI805447B (zh) 2022-07-14 2022-07-14 控制裝置及其操作方法
CN202211360751.5A CN117434858A (zh) 2022-07-14 2022-11-02 控制装置及其操作方法
US18/321,329 US20240019924A1 (en) 2022-07-14 2023-05-22 Control device and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111126509A TWI805447B (zh) 2022-07-14 2022-07-14 控制裝置及其操作方法

Publications (2)

Publication Number Publication Date
TWI805447B true TWI805447B (zh) 2023-06-11
TW202403505A TW202403505A (zh) 2024-01-16

Family

ID=87803034

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111126509A TWI805447B (zh) 2022-07-14 2022-07-14 控制裝置及其操作方法

Country Status (3)

Country Link
US (1) US20240019924A1 (zh)
CN (1) CN117434858A (zh)
TW (1) TWI805447B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200736935A (en) * 2006-01-03 2007-10-01 Advanced Micro Devices Inc System and method for operating components of an integrated circuit at independent frequencies and/or voltages
TW201716926A (zh) * 2015-11-10 2017-05-16 英特爾公司 動態最佳化處理器之電源管理操作參數
TW201725477A (zh) * 2015-12-15 2017-07-16 英特爾公司 處理器核心能源管理技術
CN111630471A (zh) * 2017-03-06 2020-09-04 脸谱科技有限责任公司 在集成电路中的电路区域的操作点控制器
CN113672075A (zh) * 2021-07-13 2021-11-19 平头哥(上海)半导体技术有限公司 外围管理组件、相关装置和方法
CN113906678A (zh) * 2019-06-27 2022-01-07 英特尔公司 切换式自适应时钟控制的方法和装置
CN114450652A (zh) * 2019-09-16 2022-05-06 微软技术许可有限责任公司 针对集成电路器件中的工作负载变化的时钟频率调整

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200736935A (en) * 2006-01-03 2007-10-01 Advanced Micro Devices Inc System and method for operating components of an integrated circuit at independent frequencies and/or voltages
TW201716926A (zh) * 2015-11-10 2017-05-16 英特爾公司 動態最佳化處理器之電源管理操作參數
TW201725477A (zh) * 2015-12-15 2017-07-16 英特爾公司 處理器核心能源管理技術
CN111630471A (zh) * 2017-03-06 2020-09-04 脸谱科技有限责任公司 在集成电路中的电路区域的操作点控制器
CN113906678A (zh) * 2019-06-27 2022-01-07 英特尔公司 切换式自适应时钟控制的方法和装置
CN114450652A (zh) * 2019-09-16 2022-05-06 微软技术许可有限责任公司 针对集成电路器件中的工作负载变化的时钟频率调整
CN113672075A (zh) * 2021-07-13 2021-11-19 平头哥(上海)半导体技术有限公司 外围管理组件、相关装置和方法

Also Published As

Publication number Publication date
CN117434858A (zh) 2024-01-23
TW202403505A (zh) 2024-01-16
US20240019924A1 (en) 2024-01-18

Similar Documents

Publication Publication Date Title
TWI386791B (zh) 用以將計算平台轉換為低電力系統狀態之技術
US20050215227A1 (en) Method and apparatus for entering a low power mode
US9189048B2 (en) Circuit having a low power mode
US8762759B2 (en) Responding to interrupts while in a reduced power state
KR101668507B1 (ko) 프로세서를 위한 정지 상태 유지 모드
US8327173B2 (en) Integrated circuit device core power down independent of peripheral device operation
JP3974510B2 (ja) コンピュータ装置、電力管理方法、およびプログラム
US20130173951A1 (en) Controlling communication of a clock signal to a peripheral
JP2003067092A (ja) 中央処理装置用電源供給器
US20170187199A1 (en) Apparatus for Battery Charger and Associated Methods
CN111741518A (zh) 一种WiFi芯片电路及WiFi装置
CN112148662A (zh) 利用i2c地址匹配唤醒的低功耗芯片架构及唤醒方法
TWI805447B (zh) 控制裝置及其操作方法
CN219574672U (zh) 低功耗系统、微控制器及芯片
US20210311540A1 (en) Power-saving power architecture for integrated circuits such as microcontrollers
US20020174375A1 (en) Apparatus of controlling supply of device drive clocks
US6282666B1 (en) Computer peripheral device having the capability to wake up from a cold state with information stored before cold powerdown
KR101978323B1 (ko) Gpio 포트를 활용한 효율적인 전력관리 장치 및 방법
CN100424616C (zh) 可携式计算机电源管理的方法
US9779788B1 (en) Sub-threshold enabled flash memory system
CN212160414U (zh) 一种待机功耗低的mcu
CN116543802A (zh) 低功耗管理电路、电子系统及低功耗管理方法
JP2022100219A (ja) 接続待機状態のメモリデバイスの電力制御
Buccini Intelligent sensor system maximizes battery life: Interfacing the MSP430F123 Flash MCU, ADS7822, and TPS60311
KR960018845A (ko) 절전을 위한 터치 판넬 인터페이스 장치