TWI805238B - 動態採樣率調整系統 - Google Patents

動態採樣率調整系統 Download PDF

Info

Publication number
TWI805238B
TWI805238B TW111106519A TW111106519A TWI805238B TW I805238 B TWI805238 B TW I805238B TW 111106519 A TW111106519 A TW 111106519A TW 111106519 A TW111106519 A TW 111106519A TW I805238 B TWI805238 B TW I805238B
Authority
TW
Taiwan
Prior art keywords
frequency
sampling
signal
sampling frequency
module
Prior art date
Application number
TW111106519A
Other languages
English (en)
Other versions
TW202335440A (zh
Inventor
陳浩銘
劉如傑
Original Assignee
律芯科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 律芯科技股份有限公司 filed Critical 律芯科技股份有限公司
Priority to TW111106519A priority Critical patent/TWI805238B/zh
Application granted granted Critical
Publication of TWI805238B publication Critical patent/TWI805238B/zh
Publication of TW202335440A publication Critical patent/TW202335440A/zh

Links

Images

Landscapes

  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Medicines Containing Antibodies Or Antigens For Use As Internal Diagnostic Agents (AREA)
  • Other Investigation Or Analysis Of Materials By Electrical Means (AREA)
  • Feedback Control In General (AREA)

Abstract

本發明提供一種動態採樣率調整系統，係配合採樣頻率裝置設置，該採樣頻率裝置依據採樣頻率輸出採樣頻率訊號，該動態採樣率調整系統包括控制裝置、頻率調整裝置、以及採樣裝置。該頻率調整裝置輸入端分別連接至該採樣頻率裝置與該控制裝置，該頻率調整裝置包括比較決策模組、雜訊調整模組、映射模組、以及頻率調整模組。該頻率調整裝置於偵測到該採樣頻率訊號的該採樣頻率超出預期頻率範圍啟動一接管模式，更新該採樣頻率並輸出採樣頻率穩定訊號。該採樣裝置依據更新後的該採樣頻率穩定訊號對目標訊號進行採樣。

Description

動態採樣率調整系統
本發明提供一種動態採樣率調整系統，尤其是一種可有效降低抖動雜訊的動態採樣率調整系統。
在訊號處理領域，採樣是將訊號從連續時間域上的類比訊號轉換到離散時間域上的離散訊號的過程。類比訊號先由採樣迴路按照一定時間間隔採樣獲得時間上離散的訊號，再經類比數位轉換器（ADC）在數值上也進行離散化，從而得到數值和時間上都離散的數位訊號。
這樣得到的訊號的離散形式常常給數據帶來一些誤差，而誤差主要來自於兩個方面，與連續類比訊號頻譜有關的採樣率，以及量化時所用的字長。採樣率指的是對連續訊號採樣的頻度。它代表了離散訊號在時域和空間域上的精確度。字長（位元的數量）用來表示離散訊號的值，它體現了訊號的大小的精確性。
所述的採樣率（也稱為採樣速度或者採樣頻率）定義了每秒從連續訊號中提取並組成離散訊號的採樣個數，它用赫茲（Hz）來表示。但是，常用採樣迴路的採樣率係藉由輸入的頻率來進行採樣，當輸入的頻率不準確時會造成採樣率不準，而當採樣率不準時，會使輸入緩衝區溢位，造成系統異常。
為解決上述問題，本發明提供一種動態採樣率調整系統，係配合採樣頻率裝置設置，該採樣頻率裝置依據採樣頻率輸出採樣頻率訊號。該動態採樣率調整系統包括控制裝置、頻率調整裝置、採樣裝置。該控制裝置輸出控制訊號，該控制訊號附帶預期頻率範圍的資訊。該頻率調整裝置輸入端分別連接至該採樣頻率裝置與該控制裝置。該頻率調整裝置包括比較決策模組、設置於該比較決策模組輸出的雜訊調整模組、一設置於該雜訊調整模組輸出的映射模組、以及設置於該映射模組輸出的頻率調整模組。該比較決策模組的輸入端分別連接至該採樣頻率裝置、該頻率調整模組與該控制裝置的輸出端。該比較決策模組於偵測到該採樣頻率訊號的該採樣頻率超出該預期頻率範圍啟動一接管模式，於該接管模式下該比較決策模組根據該採樣頻率是否超出該預期頻率範圍決定輸出虛擬升降波訊號。該雜訊調整模組依據該虛擬升降波訊號產生輸出代碼。該映射模組係依據該輸出代碼映射輸出調頻訊號。該頻率調整模組依據該調頻訊號更新該採樣頻率並輸出採樣頻率穩定訊號，並將更新後的該採樣頻率回授至該比較決策模組以構成循環迴路。該採樣裝置輸入端連接至該頻率調整裝置，該採樣裝置依據更新後的該採樣頻率穩定訊號對目標訊號進行採樣。
是以，比起習知技術，本發明能使採樣率的輸入頻率穩定，並且能避免輸入緩衝區溢位，解決因緩衝區溢位而造成系統異常的問題。
有關本發明之詳細說明及技術內容，現就配合圖式說明如下。
以下針對本發明的其中一較佳實施例進行說明，請參閱「圖1」、「圖2」及「圖3」，分別為本發明動態採樣率調整系統的方塊示意圖(一)、方塊示意圖(二)以及方塊示意圖(三)，如圖所示：
請參酌「圖1」，本實施例係揭示動態採樣率調整系統100，主要包括採樣頻率裝置10、控制裝置20、輸入端分別連接至採樣頻率裝置10與控制裝置20的頻率調整裝置30、以及輸入端連接至頻率調整裝置30的採樣裝置40。
本發明動態採樣率調整系統100中所述的裝置、模組、迴路或單元的組合及其對應執行的功能，可以由單一晶片或複數個晶片的組合協同執行，該等晶片配置的數量非屬本發明所欲限定的範圍。此外，所述的晶片可以包括但不限定於處理器（Processor）、中央處理器（Central Processing Unit, CPU）、微處理器（Microprocessor）、數位訊號處理器（Digital Signal Processor, DSP）、特殊應用積體電路（Application Specific Integrated Circuits, ASIC） 、可程式化邏輯裝置（Programmable Logic Device, PLD）等可將資訊或訊號做處理、轉換用途或特殊用途的其他類似裝置或這些裝置的組合，於本發明中不予以限制。
所述的採樣頻率裝置10依據採樣頻率輸出採樣頻率訊號。具體而言，該採樣頻率裝置10係配合震盪器設置，用於決定固定時間範圍內對連續時間訊號的取樣次數。於一實施例中，該採樣頻率訊號例如可以是由0與1構成的方波，例如以非同步採樣速率轉換器（Asynchronous Sample Rate Converter, ASRC）為例，當採樣頻率訊號於升頻段的位元串值為1時取出訊號當下的值，位元串值為0時保留訊號當下的值；當採樣頻率訊號於降頻段的位元串值為1時取出訊號當下的值，位元串值為0時則不取值。該採樣頻率裝置10可以包括但不限定於數位訊號處理器（digital signal processor，DSP）、函數訊號產生器（function generator）、任意波形產生器（Arbitrary waveform generators, AWG）、訊號產生器（Signal generator）等可產生訊號的裝置，於本發明中不予以限制。
所述的控制裝置20輸出控制訊號，該控制訊號附帶預期頻率範圍的資訊。於一實施例中，控制裝置20為一處理器，前述的處理器並不限制單個，於必要時亦可以經由複數個處理器協同執行程式並完成工作。於一實施態樣中，所述的處理器例如是中央處理器（Central Processing Unit, CPU），或是其他可程式化之一般用途或特殊用途的微處理器（Microprocessor）、數位訊號處理器（Digital Signal Processor, DSP）、可程式化控制器、特殊應用積體電路（Application Specific Integrated Circuits, ASIC）、可程式化邏輯裝置（Programmable Logic Device, PLD）或其他類似裝置或這些裝置的組合，於本發明中不予以限制。
所述的頻率調整裝置30包括二輸入端分別連接至採樣頻率裝置10與控制裝置20，於偵測到採樣頻率訊號的採樣頻率超出預期頻率範圍時，切換至接管模式，於接管模式下取代該採樣頻率裝置10。請一併參酌「圖2」，頻率調整裝置30包括比較決策模組32、設置於比較決策模組32輸出的雜訊調整模組34、設置於雜訊調整模組34輸出的映射模組36、以及設置於映射模組36輸出的頻率調整模組38。前述的比較決策模組32的輸入端分別連接至該採樣頻率裝置10、該頻率調整模組38與該控制裝置20的輸出端。該比較決策模組32於初始情況下係啟動休眠模式，於休眠模式下該比較決策模組32直接輸出採樣頻率裝置10的採樣頻率訊號；該比較決策模組32於偵測到該採樣頻率訊號的該採樣頻率超出該預期頻率範圍時啟動該接管模式，以接管該採樣頻率裝置10。於該接管模式下，該比較決策模組32根據該採樣頻率是否超出該預期頻率範圍決定輸出該虛擬升降波訊號並根據該採樣頻率是否超出該預期頻率範圍決定輸出虛擬升降波訊號，其中前面所述的採樣頻率初次為採樣頻率裝置10採樣頻率訊號的採樣頻率，第二次開始則為該頻率調整模組38採樣頻率穩定訊號的更新後採樣頻率；於一實施例中，所述的虛擬升降波可以是三角波、亦可以是弦波等，於本發明中不予以限制；於一實施例中，虛擬升降波的峰值及峰谷係介於0與1之間。比較決策模組32包含至少一信號分析器(Signal Analyzer)，用於將離散訊號轉成數值，所述的信號分析器可以包括但不限定是頻譜分析儀或其他能作為訊號轉換功能的其他裝置，於本發明中不予以限制。
請一併參酌「圖3」，雜訊調整模組34依據該比較決策模組32輸出的虛擬升降波訊號(虛擬上升波或虛擬下降波)輸出一輸出代碼。於一實施例中，雜訊調整模組34包括第一加法器A1、第二加法器A2、第一延遲器D1、第二延遲器D2、第三延遲器D3、第一乘法器M1、第二乘法器M2、以及多位階量化器NQ。該第一加法器A1的輸入端連接至採樣頻率裝置10的輸出、第一乘法器M1的輸出、第二乘法器M2的輸出、以及第三延遲器D3的輸出；該第二加法器A2的輸入端連接至該第一加法器A1的輸出、以及該多位階量化器NQ的輸出，其中該第二加法器A2的輸入端與該第一加法器A1的輸出之間進一步包括有一反向器(圖未示)以構成減法迴路；該第一延遲器D1的輸入端連接至該第二加法器A2的輸出，該第一乘法器M1的輸入連接至該第一延遲器D1的輸出以構成一階延遲回授迴路；該第二延遲器D2的輸入端連接至該第一延遲器D1的輸出，該第二乘法器M2的輸入連接至該第二延遲器D2的輸出以構成二階延遲迴路，其中該第二乘法器M2的輸出與該第一加法器A1進一步包括一反向器(圖未示)以構成減法迴路；該第三延遲器D3的輸入端連接至該第二延遲器D2的輸出以構成三階延遲迴路；該多位階量化器NQ的輸入端連接至該第 一加法器A1的輸出，藉以將第一加法器A1的輸出(例如w[n])轉換為量化代碼。
所述的第一加法器A1、第二加法器A2可以包括但不限定於加法器(Adder)、半加器(Half Adder)、全加器(Full adder)、波紋進位加法器、超前進位加法器實現、或其它用於執行加法運算的數位電路、邏輯閘或其組合，於本發明中不予以限制。
所述的第一延遲器D1、第二延遲器D2、第三延遲器D3可以包括但不限定於積分器(Integrator)、計數器(Counter)等可以做為訊號延遲或積分用途之電路或其組合，於本發明中不予以限制。
所述的第一乘法器M1、第二乘法器M2可以包括但不限定於運算放大器(op amp)、或由複數個加法器所構成的電路、或其他類似的裝置，於本發明中不予以限制。
所述的映射模組36係依據該輸出代碼映射輸出一調頻訊號，所述的映射模組36可以包括具有關聯陣列查找功能(查找表)的處理器或算術邏輯單元(Arithmetic Logic Unit,ALU)，於本發明中不予以限制。
所述的頻率調整模組38依據該調頻訊號更新該採樣頻率並輸出採樣頻率穩定訊號至該採樣裝置40，並將更新後的該採樣頻率穩定訊號一併回授至該比較決策模組32以構成循環迴路。於一較佳實施例中，頻率調整模組38可以包括但不限定於壓控振盪器(Voltage-Controlled Oscillator)或其他可作為頻率調整用途的其他裝置，於本發明中不予以限制。
所述的採樣裝置40的輸入端連接至頻率調整裝置30，依據更新後的該採樣頻率穩定訊號對目標訊號進行採樣。前述的採樣裝置40為一採樣迴路，該採樣迴路為能在一定時間間隔採樣獲得時間上離散訊號的裝置或電路，於本發明中不予以限制。
以上針對本發明硬體架構的一具體實施例進行說明，有關於本發明的工作方式將於下面進行更進一步的說明，請一併參閱「圖4」，為本發明動態採樣率調整系統的工作流程示意圖：
於本實施例中所述的採樣頻率訊號與採樣頻率穩定訊號為由0與1構成的方波。於其他的實施例中，所述的採樣頻率訊號與採樣頻率穩定訊號可以為其他波形，並且該波形的峰值並非本發明所欲限定的範疇，先行敘明於此。
首先，控制裝置20根據用戶設定或出廠設定儲存預期頻率範圍，並依據該預期頻率範圍輸出控制訊號至頻率調整裝置30；採樣頻率裝置10輸出採樣頻率訊號至頻率調整裝置30（步驟S201）。
於一實施例中，前述的預期頻率範圍可以是用戶設定或是出廠時的既有設定數值；於另一實施例中，該控制裝置20由期望頻率與閾值範圍取得該預期頻率範圍，該預期頻率範圍的上限值為該期望頻率加上該閾值範圍，該預期頻率範圍的下限值為該期望頻率減去該閾值範圍。
接續，頻率調整裝置30的比較決策模組32持續偵測採樣頻率裝置10輸出的採樣頻率訊號，並由該採樣頻率訊號獲取採樣頻率，確認採樣頻率是否超出該預期頻率範圍（步驟S202）；若否，則重複執行步驟S202持續偵測，或是設定延時，經一段時間後再次進行確認、又或是設定觸發條件，在觸發條件滿足時(例如超過一定數據量、又或是偵測到雜訊、訊號丟失情況)再次進行偵測；若偵測到該採樣頻率訊號的該採樣頻率超出該預期頻率範圍時，啟動一接管模式（步驟S203），並繼續後方的程序；於啟動接管模式後，該比較決策模組32根據該採樣頻率是否超出該預期頻率範圍以決定是否輸出虛擬升降波訊號（步驟S204）。若是的話繼續執行步驟205，當該比較決策模組32於偵測到回授的該採樣頻率達到一落於該預期頻率範圍內的預期值時(若否的情況)，係輸出一頻率鎖定訊號至該頻率調整模組32並停止更新該採樣頻率（步驟S210）。
於本實施例中，當比較決策模組32接收到採樣頻率訊號（或者在第二次以上迴圈時所接收到的採樣頻率穩定訊號）高於預期頻率範圍的上限值時輸出一虛擬下降波訊號；當比較決策模組32接收到採樣頻率訊號（採樣頻率穩定訊號）低於預期頻率範圍的下限值時輸出一虛擬上升波訊號。
接續，該雜訊調整模組34依據該虛擬升降波訊號產生輸出代碼至映射模組36（步驟S205）。
於本實施例中，該雜訊調整模組34係依據下面的關係式輸出該輸出代碼：
Figure 02_image001
；
Figure 02_image003
； 其中，
Figure 02_image005
為該虛擬升降波訊號於n階時的數值，
Figure 02_image007
為n階時的輸出代碼，
Figure 02_image009
為
Figure 02_image011
階時的輸出代碼，
Figure 02_image013
為
Figure 02_image015
階時的輸出代碼，
Figure 02_image017
為
Figure 02_image019
階時的輸出代碼，
Figure 02_image021
為
Figure 02_image023
及
Figure 02_image025
中間的轉移函數，
Figure 02_image027
為
Figure 02_image029
及
Figure 02_image009
中間的轉移函數，
Figure 02_image031
為
Figure 02_image033
及
Figure 02_image013
中間的轉移函數，
Figure 02_image035
為
Figure 02_image037
及
Figure 02_image017
中間的轉移函數。
其中，該
Figure 02_image039
的函式如下：
Figure 02_image041
； 其中，M為該多位階量化器預設的位階數值，floor()為一floor函數。
接續，映射模組36依據接收到的輸出代碼映射輸出一調頻訊號至頻率調整模組38（步驟S206）。
於本實施例中，映射模組36依據下面的關係式映射輸出該調頻訊號：
Figure 02_image043
；
Figure 02_image045
； 其中，
Figure 02_image047
為第
Figure 02_image049
階段輸入至映射模組36的該輸出代碼，
Figure 02_image051
為第
Figure 02_image049
階段映射輸出的該調頻訊號，Z為正整數，
Figure 02_image053
為百萬分率（Parts Per Million, PPM）。
接續，頻率調整模組38接收調頻訊號與採樣頻率裝置10的採樣頻率訊號，頻率調整模組38依據該調頻訊號更新該採樣頻率並輸出採樣頻率穩定訊號至採樣裝置40（步驟S207）。
於本實施例中，頻率調整模組38係依據下面的關係式輸出該採樣頻率穩定訊號：
Figure 02_image055
； 其中，
Figure 02_image057
為第
Figure 02_image049
階段輸入至該頻率調整模組38的該調頻訊號，
Figure 02_image059
為第
Figure 02_image049
階段輸入至該頻率調整模組38的採樣頻率(初次為該採樣頻率訊號的採樣頻率，第二次後為該採樣頻率穩定訊號的採樣頻率)，
Figure 02_image061
為該頻率調整模組38第
Figure 02_image049
階段輸出的該採樣頻率。
頻率調整模組38於獲得採樣頻率
Figure 02_image061
後，係經由採樣頻率
Figure 02_image063
生成該採樣頻率穩定訊號。
最後，採樣裝置40接收頻率調整裝置30的採樣頻率穩定訊號並依據該採樣頻率穩定訊號對目標訊號進行採樣（步驟S208）。
於此同時，更新後的採樣頻率將回傳至該比較決策模組32（步驟S209），並回到步驟S204重新執行後續的迴圈直至達成步驟S210的條件。
綜上所述，比起習知技術，本發明能使採樣率的輸入頻率穩定，並且能避免輸入緩衝區溢位，造成系統異常的問題。
以上已將本發明做一詳細說明，惟，以上所述者，僅為本發明之一較佳實施例而已，當不能以此限定本發明實施之範圍，即凡依本發明申請專利範圍所作之均等變化與修飾，皆應仍屬本發明之專利涵蓋範圍內。
100:動態採樣率調整系統 10:採樣頻率裝置 20:控制裝置 30:頻率調整裝置 32:比較決策模組 34:雜訊調整模組 A1:第一加法器 A2:第二加法器 D1:第一延遲器 D2:第二延遲器 D3:第三延遲器 M1:第一乘法器 M2:第二乘法器 NQ:多位階量化器 36:映射模組 38:頻率調整模組 40:採樣裝置 S201-210:步驟
圖1，本發明動態採樣率調整系統的方塊示意圖(一)。
圖2，本發明動態採樣率調整系統的方塊示意圖(二)。
圖3，本發明動態採樣率調整系統的方塊示意圖(三)。
圖4，本發明動態採樣率調整系統的工作流程示意圖。
100:動態採樣率調整系統
10:採樣頻率裝置
20:控制裝置
30:頻率調整裝置
40:採樣裝置

Claims (10)

  1. 一種動態採樣率調整系統，係配合採樣頻率裝置設置，該採樣頻率裝置依據採樣頻率輸出採樣頻率訊號，該動態採樣率調整系統包括： 一控制裝置，輸出控制訊號，該控制訊號附帶預期頻率範圍的資訊； 一頻率調整裝置，其輸入端分別連接至該採樣頻率裝置與該控制裝置，該頻率調整裝置包括一比較決策模組、一設置於該比較決策模組輸出的雜訊調整模組、一設置於該雜訊調整模組輸出的映射模組、以及一設置於該映射模組輸出的頻率調整模組，該比較決策模組的輸入端分別連接至該採樣頻率裝置、該頻率調整模組與該控制裝置的輸出端，該比較決策模組於偵測到該採樣頻率訊號的該採樣頻率超出該預期頻率範圍啟動一接管模式，於該接管模式下該比較決策模組根據該採樣頻率是否超出該預期頻率範圍決定輸出虛擬升降波訊號，該雜訊調整模組依據該虛擬升降波訊號產生輸出代碼，該映射模組係依據該輸出代碼映射輸出調頻訊號，該頻率調整模組依據該調頻訊號更新該採樣頻率並輸出採樣頻率穩定訊號，並將更新後的該採樣頻率穩定訊號回授至該比較決策模組以構成循環迴路；以及 一採樣裝置，其輸入端連接至該頻率調整裝置，該採樣裝置依據更新後的該採樣頻率穩定訊號對目標訊號進行採樣。
  2. 如請求項1所述的動態採樣率調整系統，其中，該雜訊調整模組的輸入及輸出係符合以下算式：
    Figure 03_image001
    ；
    Figure 03_image003
    ； 其中，
    Figure 03_image023
    為該虛擬升降波訊號於n階時的數值，
    Figure 03_image025
    為n階時的該輸出代碼，
    Figure 03_image021
    為
    Figure 03_image023
    及
    Figure 03_image025
    中間的轉移函數，
    Figure 03_image039
    為多位階量化器的函式。
  3. 如請求項2所述的動態採樣率調整系統，其中，該比較決策模組於偵測到回授的該採樣頻率達到一落於該預期頻率範圍內的預期值時，係輸出一頻率鎖定訊號至該頻率調整模組並停止更新該採樣頻率。
  4. 如請求項2所述的動態採樣率調整系統，其中，該
    Figure 03_image039
    的函式如下：
    Figure 03_image065
    ； 其中，M為多位階量化器預設的位階數值，floor()為一floor函數。
  5. 如請求項2所述的動態採樣率調整系統，其中，該比較決策模組接收到該採樣頻率穩定訊號高於該預期頻率範圍的上限值時輸出虛擬下降波訊號；該比較決策模組接收到該採樣頻率穩定訊號低於該預期頻率範圍的下限值時輸出虛擬上升波訊號。
  6. 如請求項2所述的動態採樣率調整系統，其中，該控制裝置由期望頻率與閾值範圍取得該預期頻率範圍，該預期頻率範圍的上限值為該期望頻率加上該閾值範圍，該預期頻率範圍的下限值為該期望頻率減去該閾值範圍。
  7. 如請求項6所述的動態採樣率調整系統，其中，該比較決策模組接收到該採樣頻率穩定訊號高於該預期頻率範圍的上限值時輸出虛擬下降波訊號；該比較決策模組接收到該採樣頻率穩定訊號低於該預期頻率範圍的下限值時輸出虛擬上升波訊號。
  8. 如請求項2所述的動態採樣率調整系統，其中，該映射模組係依據下面的關係式映射輸出該調頻訊號：
    Figure 03_image067
    ；
    Figure 03_image045
    ； 其中，
    Figure 03_image069
    為第
    Figure 03_image049
    階段輸入至該映射模組的該輸出代碼，
    Figure 03_image051
    為第
    Figure 03_image049
    階段映射輸出的該調頻訊號，Z為正整數，
    Figure 03_image071
    為百萬分率(Parts Per Million, PPM)。
  9. 如請求項8所述的動態採樣率調整系統，其中，該頻率調整模組的輸入及輸出係符合以下算式：
    Figure 03_image055
    ； 其中，
    Figure 03_image073
    為第
    Figure 03_image049
    階段輸入至該頻率調整模組的該調頻訊號，
    Figure 03_image059
    為第
    Figure 03_image049
    階段輸入至該頻率調整模組的該採樣頻率，
    Figure 03_image061
    為頻率調整模組第
    Figure 03_image049
    階段輸出的該採樣頻率。
  10. 如請求項1至9中任一項所述的動態採樣率調整系統，其中，該採樣頻率訊號與該採樣頻率穩定訊號為一由0與1構成的方波。
TW111106519A 2022-02-23 2022-02-23 動態採樣率調整系統 TWI805238B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW111106519A TWI805238B (zh) 2022-02-23 2022-02-23 動態採樣率調整系統

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111106519A TWI805238B (zh) 2022-02-23 2022-02-23 動態採樣率調整系統

Publications (2)

Publication Number Publication Date
TWI805238B true TWI805238B (zh) 2023-06-11
TW202335440A TW202335440A (zh) 2023-09-01

Family

ID=87802940

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111106519A TWI805238B (zh) 2022-02-23 2022-02-23 動態採樣率調整系統

Country Status (1)

Country Link
TW (1) TWI805238B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914592A (en) * 1995-02-10 1999-06-22 Hitachi Denshi Kabushiki Kaisha Sampling signal generating circuit for sampling apparatus and digital oscilloscope
US7173993B2 (en) * 2002-01-30 2007-02-06 Infineon Technologies Ag Method for sampling phase control
CN106537786A (zh) * 2016-05-05 2017-03-22 香港应用科技研究院有限公司 同步系统里的异步逐次逼近寄存器模数转换器（sar adc）
CN110299917A (zh) * 2014-12-24 2019-10-01 意法半导体股份有限公司 操作数模处理链路的方法、对应的设备和装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914592A (en) * 1995-02-10 1999-06-22 Hitachi Denshi Kabushiki Kaisha Sampling signal generating circuit for sampling apparatus and digital oscilloscope
US7173993B2 (en) * 2002-01-30 2007-02-06 Infineon Technologies Ag Method for sampling phase control
CN110299917A (zh) * 2014-12-24 2019-10-01 意法半导体股份有限公司 操作数模处理链路的方法、对应的设备和装置
CN106537786A (zh) * 2016-05-05 2017-03-22 香港应用科技研究院有限公司 同步系统里的异步逐次逼近寄存器模数转换器（sar adc）

Also Published As

Publication number Publication date
TW202335440A (zh) 2023-09-01

Similar Documents

Publication Publication Date Title
US9300317B2 (en) Adaptive delay based asynchronous successive approximation analog-to-digital converter
WO2017004869A1 (zh) 模数转换器误差估计校正的装置及其方法
JP2004507916A (ja) ノイズシェーピング・デジタル周波数合成
TWI332763B (en) Usb device, frequency auto-locking device and frequency auto-locking method
TWI805238B (zh) 動態採樣率調整系統
CN112311391A (zh) 一种时间数字转换器、锁相环及电子设备
CN109547028B (zh) 数模转换装置、电子乐器、信息处理装置及数模转换方法
US6809676B1 (en) Method and system for VCO-based analog-to-digital conversion (ADC)
CN115705020A (zh) 采样率微控系统
CN107544719B (zh) 电容感测装置及其感测方法
US6842131B1 (en) Delta-sigma modulator
JP3956582B2 (ja) Ａ／ｄ変換回路
TW202205813A (zh) 採樣率微控系統
US8125363B2 (en) Digital signal processing device
US20100135373A1 (en) Clock generating device and jitter reducing method in the clock generating device
JP2012217170A (ja) 信号生成器
JP7503100B2 (ja) 位相ノイズ影響除去用の補正システムとそれを含むアナログ・デジタル変換装置
TWI774485B (zh) 全數位鎖相迴路及其校正方法
Roza Recursive bitstream conversion: The reverse mode
JP7263859B2 (ja) Ｄ／ａ変換装置、音響機器、電子楽器及びｄ／ａ変換方法
JPH06204861A (ja) 発振器の周波数と位相の制御方法およびその装置
JP2002163745A (ja) 信号処理装置
JPH0851363A (ja) Ａ／ｄ変換装置
Ozols et al. Amplitude adaptive ASDM without envelope encoding
Nguyen et al. New Multiplier for a Double‐Base Number System Linked to a Flash ADC