CN115705020A - 采样率微控系统 - Google Patents
采样率微控系统 Download PDFInfo
- Publication number
- CN115705020A CN115705020A CN202110942592.9A CN202110942592A CN115705020A CN 115705020 A CN115705020 A CN 115705020A CN 202110942592 A CN202110942592 A CN 202110942592A CN 115705020 A CN115705020 A CN 115705020A
- Authority
- CN
- China
- Prior art keywords
- frequency
- signal
- output
- sampling
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本申请提供一种采样率微控系统,包括频率产生装置、控制装置、频率微控装置以及采样装置。该频率产生装置输出采样频率信号。该控制装置输出包含预期频率范围的控制信号。该频率微控装置的输入端分别连接至该频率产生装置与该控制装置。该频率微控装置将该采样频率信号向该预期频率范围调整并输出采样频率稳定信号。该采样装置的输入端连接至该频率微控装置,依据该采样频率稳定信号对目标信号进行采样。
Description
技术领域
本申请属于信号处理技术领域,尤其涉及一种采样率微控系统。
背景技术
在信号处理领域,采样是将信号从连续时间域上的类比信号转换到离散时间域上的离散信号的过程。类比信号先由采样回路按照一定时间间隔采样获得时间上离散的信号,再经类比数位转换器(ADC)在数值上也进行离散化,从而得到数值和时间上都离散的数位信号。
这样得到的信号的离散形式常常给数据带来一些误差,而误差主要来自于两个方面,与连续类比信号频谱有关的采样率,以及量化时所用的字长。采样率指的是对连续信号采样的频度。它代表了离散信号在时域和空间域上的精确度。字长(二进制位的数量)用来表示离散信号的值,它体现了信号的大小的精确性。
所述的采样率(也称为采样速度或者采样频率)定义了每秒从连续信号中提取并组成离散信号的采样个数,它用赫兹(Hz)来表示。但是,常用采样回路的采样率通过输入的频率来进行采样,当输入的频率不准确时会造成采样率不准,而当采样率不准时,会使输入缓冲区溢出,造成系统异常。
发明内容
本申请实施例提供了一种采样率微控系统,可以解决因缓冲区溢出而造成系统异常的问题。
第一方面,本申请实施例提供了一种采样率微控系统,包括频率产生装置、控制装置、频率微控装置以及采样装置。该频率产生装置输出采样频率信号。该控制装置输出包含预期频率范围的控制信号。该频率微控装置的输入端分别连接至该频率产生装置与该控制装置。该频率微控装置包括比较决策模组、设置于该比较决策模组输出端的噪声调整模组、设置于该噪声调整模组输出端的映射模组以及设置于该映射模组输出端的频率调整模组。该比较决策模组的输入端分别连接至该频率调整模组与该控制装置的输出端,并根据采样频率稳定信号是否超出该控制信号的范围,决策输出比较决策信号,该噪声调整模组依据该比较决策信号输出对应于频率加速或对应于频率减速的输出代码,该映射模组依据该输出代码映射输出调频信号,该频率调整模组依据该调频信号修正该采样频率信号并输出向该预期频率范围调整的该采样频率稳定信号。该采样装置的输入端连接至该频率微控装置并依据该采样频率稳定信号对目标信号进行采样。
在一种可能的实现方式中,该比较决策模组接收到该采样频率稳定信号高于该预期频率范围的上限值时输出下降波信号;该比较决策模组接收到该采样频率稳定信号低于该预期频率范围的下限值时输出上升波信号。
在一种可能的实现方式中,该控制信号的预期频率范围由预设的预期频率与预期范围运算取得,该预期频率范围的上限值为该预期频率加上该预期范围,该预期频率范围的下限值为该预期频率减去该预期范围。
在一种可能的实现方式中,该比较决策模组接收到该采样频率稳定信号高于该预期频率范围的上限值时输出下降波信号;该比较决策模组接收到该采样频率稳定信号低于该预期频率范围的下限值时输出上升波信号。
在一种可能的实现方式中,该噪声调整模组包括输入端连接至该比较决策模组的延迟单元,以及输入端分别连接至该延迟单元与该比较决策模组的多位阶量化器,其中,该延迟单元包括输入端连接至该比较决策模组的第一加法器、输入端分别连接至该第一加法器的输出端与该多位阶量化器的输出端的第二加法器以及输入端连接至该第二加法器输出端的延迟器,该延迟器的输出端连接至该第一加法器的另一输入端。
在一种可能的实现方式中,该噪声调整模组依据下面的关系式输出该输出代码:
A(N)=X(N)+Y(N-1)-A(N-1);
其中,X(N)为第N阶段输入至该延迟单元的该比较决策信号,Y(N)为第N阶段输出的该输出代码,Y(N-1)为第N-1阶段输出的该输出代码,A(N)为第N阶段时该延迟单元输出至该多位阶量化器的输出信号,A(N-1)为第N-1阶段时该延迟单元输出至该多位阶量化器的输出信号,M为该多位阶量化器预设的位阶数值,floor()为floor函数。
在一种可能的实现方式中,该映射模组依据下面的关系式映射输出该调频信号:
若Y(N)≤2(Z-1),则D(N)={-[2(Z-1)-Y(N)]}×PPM;
若Y(N)>2(Z-1),则D(N)={2(Z-1)+[Y(N)-2Z]}×PPM;
其中,Y(N)为第N阶段输入至该映射模组的该输出代码,D(N)为第N阶段映射输出的该调频信号,Z为正整数,PPM为百万分率(Parts Per Million,PPM)。
在一种可能的实现方式中,该频率调整模组依据下面的关系式输出该采样频率稳定信号:
C(N)=E(N)×[1+D(N)];
其中,D(N)为第N阶段输入至该频率调整模组的该调频信号,E(N)为第N阶段输入至该频率调整模组的该采样频率信号,C(N)为频率调整模组第N阶段输出的该采样频率稳定信号。
在一种可能的实现方式中,该采样频率信号与该采样频率稳定信号为由0与1构成的方波。
因此,比起现有技术,本申请能使采样率的输入频率稳定,并且能避免输入缓冲区溢出,解决因缓冲区溢出而造成系统异常的问题。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本申请一实施例提供的采样率微控系统的模块示意图;
图2是本申请一实施例提供的频率微控装置的模块示意图;
图3是本申请另一实施例提供的噪声调整模组的模块示意图;
图4是本申请一实施例提供的采样率微控系统的流程示意图。
其中,图中各附图主要标记:
100采样率微控系统;10频率产生装置;20控制装置;30频率微控装置;32比较决策模组;34噪声调整模组;342延迟单元;3422第一加法器;3424第二加法器;3426延迟器;344多位阶量化器;36映射模组;38频率调整模组;40采样装置。
具体实施方式
有关本申请的详细说明及技术内容,现就配合附图说明如下。再者,本申请中的附图,为说明方便,其比例未必照实际比例绘制,多个附图及其比例并非用以限制本申请的范围,在此先行说明。
以下针对本申请的其中一优选实施例进行说明,请参阅图1、图2及图3,分别为本申请采样率微控系统、频率微控装置、噪声调整模组的模块示意图,如图所示:
请参阅图1,本实施例揭示采样率微控系统100,主要包括频率产生装置10、控制装置20、输入端分别连接至该频率产生装置10与控制装置20的频率微控装置30以及输入端连接至频率微控装置30的采样装置40。
本申请采样率微控系统100中所述的装置、模组、回路或单元的组合及其对应执行的功能,可以由单一芯片或复数个芯片的组合协同执行,多个芯片配置的数量非属本申请所欲限定的范围。此外,所述的芯片可以为但不限定于处理器(Processor)、中央处理器(Central Processing Unit,CPU)、微处理器(Microprocessor)、数位信号处理器(DigitalSignal Processor,DSP)、特殊应用集成电路(Application Specific IntegratedCircuits,ASIC)、可编程逻辑装置(Programmable Logic Device,PLD)等可将信息或信号做处理、转换用途或特殊用途的其他类似装置或这些装置的组合,在本申请中不予以限制。
所述的频率产生装置10输出采样频率信号,该频率产生装置10可以为但不限定于数位信号处理器(digital signal processor,DSP)、函数信号产生器(functiongenerator)、任意波形产生器(Arbitrary waveform generators,AWG)、信号产生器(Signal generator)等可产生信号的装置,在本申请中不予以限制。
所述的控制装置20输出包含预期频率范围的控制信号,该控制装置20为处理器,所述的处理器并不限制单个,必要时亦可以通过多个处理器协同执行程序并完成工作。在一实施方案中,所述的处理器例如是中央处理器(Central Processing Unit,CPU),或是其他可编程的一般用途或特殊用途的微处理器(Microprocessor)、数位信号处理器(DigitalSignal Processor,DSP)、可编程控制器、特殊应用集成电路(Application SpecificIntegrated Circuits,ASIC)、可编程逻辑装置(Programmable Logic Device,PLD)或其他类似装置或这些装置的组合,在本申请中不予以限制。
所述的频率微控装置30的输入端连接至频率产生装置10与控制装置20,用以将采样频率信号调整在预期频率范围内并输出采样频率稳定信号。请参见图2,频率微控装置30包括比较决策模组32、设置于比较决策模组32输出端的噪声调整模组34、设置于噪声调整模组34输出端的映射模组36以及设置于映射模组36输出端的频率调整模组38。在一优选实施例中,所述的比较决策模组32的输入端分别连接至频率调整模组38与控制装置20的输出端,并根据采样频率稳定信号是否超出控制信号的范围决策输出比较决策信号,比较决策模组32包括至少一信号分析器(Signal Analyzer),用于将离散信号转成数值,所述的信号分析器可以为但不限定是频谱分析仪或其他能作为信号转换功能的其他装置,在本申请中不予以限制。
请参见图3,噪声调整模组34依据该比较决策信号输出对应于频率加速或对应于频率减速的输出代码。在一可选的实施例中,所述的噪声调整模组34包括输入端连接至比较决策模组32的延迟单元342,以及输入端分别连接至延迟单元342以及比较决策模组32的多位阶量化器344。其中,延迟单元342包括输入端连接至比较决策模组32的第一加法器3422、输入端分别连接至第一加法器3422输出端与多位阶量化器344输出端的第二加法器3424以及输入端连接至第二加法器3424输出端的延迟器3426,延迟器3426的输出端连接至第一加法器3422的另一输入端。
所述的第一加法器3422、第二加法器3424可以为但不限定于加法器(Adder)电路、半加器(Half Adder)、全加器(Full adder)、波纹进位加法器、超前进位加法器或其它用于执行加法运算的数位电路、逻辑闸、装置或这些装置的组合,在本申请中不予以限制。
所述的延迟器3426可以为但不限定于积分器(Integrator)、计数器(Counter)等可以做为信号延迟或积分用途的电路或其组合,在本申请中不予以限制。
所述的映射模组36依据该输出代码映射输出调频信号,所述的映射模组36可以为具有关联阵列查找功能(查找表)的处理器或算术逻辑单元(Arithmetic Logic Unit,ALU),在本申请中不予以限制。
所述的频率调整模组38依据调频信号修正该采样频率信号并输出向该预期频率范围调整的该采样频率稳定信号。在一优选实施例中,频率调整模组38可以为但不限定是压控振荡器(Voltage-Controlled Oscillator)或其他可作为频率调整用途的其他装置,在本申请中不予以限制。
请参见图1,所述的采样装置40的输入端连接至频率微控装置30,依据采样频率稳定信号对目标信号进行采样。所述的采样装置40为采样回路,该采样回路为能在一定时间间隔采样并获得时间上离散信号的装置或电路,在本申请中不予以限制。
以上针对本申请硬件架构的具体实施例进行说明,有关于本申请的实施将在下面进行更进一步的说明,请参见图4,为本申请采样率微控系统100的流程示意图:
在本实施例中所述的采样频率信号与采样频率稳定信号为由0与1构成的方波。在其他的实施例中,所述的采样频率信号与采样频率稳定信号可以为其他波形,并且该波形的峰值并非本申请所欲限定的范畴,在此先行说明。
首先,控制装置20根据用户设定或出厂设定而输出包含预期频率范围的控制信号至频率微控装置30;频率产生装置10输出采样频率信号至频率微控装置30(步骤S201)。
在其中一可选的实施例中,所述的预期频率范围可以是用户设定或是出厂时即已设定的数值;在另一实施例中,控制信号的预期频率范围由预设的预期频率与对应于该预期频率的预期范围运算取得,该预期频率范围的上限值为该预期频率加上该预期范围,该预期频率范围的下限值为该预期频率减去该预期范围。
进一步地,频率微控装置30的比较决策模组32接收控制信号与频率调整模组38的采样频率稳定信号,根据采样频率稳定信号是否超出该控制信号的预期频率范围决策输出比较决策信号至噪声调整模组34(步骤S202)。
在本实施例中,当比较决策模组32接收到的采样频率稳定信号高于预期频率范围的上限值时输出下降波信号;当比较决策模组32接收到的采样频率稳定信号低于预期频率范围的下限值时输出上升波信号;当比较决策模组32接收到的采样频率稳定信号在预期频率范围的上限值与下限值内时,比较决策模组32不会输出信号,使后方的频率调整模组38不对采样频率信号进行频率调整而直接输出该采样频率信号。
进一步地,噪声调整模组34依据接收到的比较决策信号输出对应于频率加速或对应于频率减速的输出代码至映射模组36(步骤S203)。
在本实施例中,该噪声调整模组34依据下面的关系式输出该输出代码:
A(N)=X(N)+Y(N-1)-A(N-1);
其中,X(N)为第N阶段输入至该延迟单元342的该比较决策信号,Y(N)为第N阶段输出的该输出代码,Y(N-1)为第N-1阶段输出的该输出代码,A(N)为第N阶段时该延迟单元342输出至该多位阶量化器344的输出信号,A(N-1)为第N-1阶段时该延迟单元342输出至该多位阶量化器344的输出信号,M为该多位阶量化器344预设的位阶数值,floor()为floor函数。
进一步地,映射模组36依据接收到的输出代码映射输出调频信号至频率调整模组38(步骤S204)。
在本实施例中,映射模组36依据下面的关系式映射输出调频信号:
若Y(N)≤2(Z-1),则D(N)={-[2(Z-1)-Y(N)]}×PPM;
若Y(N)>2(Z-1),则D(N)={2(Z-1)+[Y(N)-2Z]}×PPM;
其中,Y(N)为第N阶段输入至该映射模组36的该输出代码,D(N)为第N阶段映射输出的该调频信号,Z为正整数,PPM为百万分率(Parts Per Million,PPM)。
进一步地,频率调整模组38接收调频信号与频率产生装置10的采样频率信号,频率调整模组38依据该调频信号修正该采样频率信号并输出向预期频率范围调整的该采样频率稳定信号至采样装置40(步骤S205)。
在本实施例中,频率调整模组38依据下面的关系式输出该采样频率稳定信号:
C(N)=E(N)×[1+D(N)];
其中,D(N)为第N阶段输入至该频率调整模组38的该调频信号,E(N)为第N阶段输入至该频率调整模组38的该采样频率信号,C(N)为频率调整模组38第N阶段输出的该采样频率稳定信号。
最后,采样装置40接收频率微控装置30的采样频率稳定信号并依据该采样频率稳定信号对目标信号进行采样(步骤S206)。
所述的采样频率稳定信号会反馈至比较决策模组32进行比较,确认采样频率稳定信号是否维持在预期频率内。
综上所述,比起现有技术,本申请能使采样率的输入频率稳定,并且能避免输入缓冲区溢出,造成系统异常的问题。
以上已将本申请做详细说明,但是,以上所述者,仅为本申请的一优选实施例而已,当不能以此限定本申请实施的范围,即凡依本申请申请专利范围所作的均等变化与修饰,皆应仍属本申请的专利涵盖范围内。
Claims (9)
1.一种采样率微控系统,其特征在于,包括:
频率产生装置,输出采样频率信号;
控制装置,输出包含预期频率范围的控制信号;
频率微控装置,其输入端分别连接至所述频率产生装置与所述控制装置,所述频率微控装置包括比较决策模组、设置于所述比较决策模组输出端的噪声调整模组、设置于所述噪声调整模组输出端的映射模组以及设置于所述映射模组输出端的频率调整模组,所述比较决策模组的输入端分别连接至所述频率调整模组与所述控制装置的输出端,并根据采样频率稳定信号是否超出所述控制信号的范围决策并输出比较决策信号,所述噪声调整模组依据所述比较决策信号输出对应于频率加速或对应于频率减速的输出代码,所述映射模组依据所述输出代码映射输出调频信号,所述频率调整模组依据所述调频信号修正所述采样频率信号并输出向所述预期频率范围调整的所述采样频率稳定信号;以及
采样装置,其输入端连接至所述频率微控装置,所述采样装置依据所述采样频率稳定信号对目标信号进行采样。
2.如权利要求1所述的系统,其特征在于,所述比较决策模组接收到所述采样频率稳定信号高于所述预期频率范围的上限值时输出下降波信号;所述比较决策模组接收到所述采样频率稳定信号低于所述预期频率范围的下限值时输出上升波信号。
3.如权利要求1所述的系统,其特征在于,所述控制信号的预期频率范围由预设的预期频率与预期范围运算取得,所述预期频率范围的上限值为所述预期频率加上所述预期范围,所述预期频率范围的下限值为所述预期频率减去所述预期范围。
4.如权利要求3所述的系统,其特征在于,所述比较决策模组接收到所述采样频率稳定信号高于所述预期频率范围的上限值时输出下降波信号;所述比较决策模组接收到所述采样频率稳定信号低于所述预期频率范围的下限值时输出上升波信号。
5.如权利要求1所述的系统,其特征在于,所述噪声调整模组包括输入端连接至所述比较决策模组的延迟单元,以及输入端分别连接至所述延迟单元与所述比较决策模组的多位阶量化器,其中,所述延迟单元包括输入端连接至所述比较决策模组的第一加法器、输入端分别连接至所述第一加法器的输出端与所述多位阶量化器的输出端的第二加法器以及输入端连接至所述第二加法器输出端的延迟器,所述延迟器的输出端连接至所述第一加法器的另一输入端。
7.如权利要求1所述的系统,其特征在于,所述映射模组依据下面的关系式映射输出所述调频信号:
若Y(N)≤2(Z-1),则D(N)={-[2(Z-1)-Y(N)]}×PPM;
若Y(N)>2(Z-1),则D(N)={2(Z-1)+[Y(N)-2Z]}×PPM;
其中,Y(N)为第N阶段输入至所述映射模组的所述输出代码,D(N)为第N阶段映射输出的所述调频信号,Z为正整数,PPM为百万分率(Parts Per Million,PPM)。
8.如权利要求7所述的系统,其特征在于,所述频率调整模组依据下面的关系式输出所述采样频率稳定信号:
C(N)=E(N)×[1+D(N)];
其中,D(N)为第N阶段输入至所述频率调整模组的所述调频信号,E(N)为第N阶段输入至所述频率调整模组的所述采样频率信号,C(N)为频率调整模组第N阶段输出的所述采样频率稳定信号。
9.如权利要求1至8任一项所述的系统,其特征在于,所述采样频率信号与所述采样频率稳定信号为由0与1构成的方波。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110942592.9A CN115705020A (zh) | 2021-08-17 | 2021-08-17 | 采样率微控系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110942592.9A CN115705020A (zh) | 2021-08-17 | 2021-08-17 | 采样率微控系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115705020A true CN115705020A (zh) | 2023-02-17 |
Family
ID=85180510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110942592.9A Pending CN115705020A (zh) | 2021-08-17 | 2021-08-17 | 采样率微控系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115705020A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114203195A (zh) * | 2020-08-13 | 2022-03-18 | 漳州立达信光电子科技有限公司 | 噪声重塑式数字自动增益控制系统、方法 |
-
2021
- 2021-08-17 CN CN202110942592.9A patent/CN115705020A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114203195A (zh) * | 2020-08-13 | 2022-03-18 | 漳州立达信光电子科技有限公司 | 噪声重塑式数字自动增益控制系统、方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6396313B1 (en) | Noise-shaped digital frequency synthesis | |
US20070276891A1 (en) | Pulse Output Direct Digital Synthesis Circuit | |
CN115705020A (zh) | 采样率微控系统 | |
CN114629476A (zh) | 高分辨率脉冲宽度调制信号产生电路 | |
CN112311391A (zh) | 一种时间数字转换器、锁相环及电子设备 | |
CN1839540A (zh) | 宽带调制pll、用于宽带调制pll的定时误差校正系统、调制定时误差校正方法和具有宽带调制pll的无线通信装置的调整方法 | |
CN117097330A (zh) | 延迟自校准电路、直接数字频率合成器及延迟自校准方法 | |
US6169504B1 (en) | Device and method for converting analog signal to digital signal using interleaving sampling | |
CN1149739C (zh) | 锁相振荡电路 | |
US6842131B1 (en) | Delta-sigma modulator | |
CN109857188B (zh) | 一种基于dds的脉冲波产生方法、装置及其系统 | |
US6359519B1 (en) | Self-timed numerically controlled ring oscillator | |
TW202205813A (zh) | 採樣率微控系統 | |
Shan et al. | Design and implementation of a FPGA-based direct digital synthesizer | |
TWI805238B (zh) | 動態採樣率調整系統 | |
US8531223B2 (en) | Signal generator | |
US10425096B1 (en) | Method and apparatus for improving resolutions of analog-to-digital converters | |
JP5131167B2 (ja) | クロック発生装置およびクロック発生方法 | |
CN109634352B (zh) | 一种脉冲波产生电路及脉冲波产生方法 | |
KR20000031136A (ko) | 직접 디지털 주파수 합성기 | |
US9083318B2 (en) | Digitally controlled oscillator and output frequency control method | |
JP7503100B2 (ja) | 位相ノイズ影響除去用の補正システムとそれを含むアナログ・デジタル変換装置 | |
JP2733528B2 (ja) | 位相ロック・ループ用部分パルス・ハイト型基準周波数発生回路 | |
CN114157274A (zh) | 一种灵活捷变的高准确度载波生成系统及方法 | |
JP2011171974A (ja) | 巡回型a/d変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |