TWI804187B - 眼開監測裝置與其操作方法 - Google Patents

眼開監測裝置與其操作方法 Download PDF

Info

Publication number
TWI804187B
TWI804187B TW111104870A TW111104870A TWI804187B TW I804187 B TWI804187 B TW I804187B TW 111104870 A TW111104870 A TW 111104870A TW 111104870 A TW111104870 A TW 111104870A TW I804187 B TWI804187 B TW I804187B
Authority
TW
Taiwan
Prior art keywords
data
clock
code
circuit
phase
Prior art date
Application number
TW111104870A
Other languages
English (en)
Other versions
TW202315338A (zh
Inventor
帕提庫馬爾 哥雅
建龍 龔
Original Assignee
智原科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 智原科技股份有限公司 filed Critical 智原科技股份有限公司
Publication of TW202315338A publication Critical patent/TW202315338A/zh
Application granted granted Critical
Publication of TWI804187B publication Critical patent/TWI804187B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0058—Detection of the synchronisation error by features other than the received signal transition detection of error based on equalizer tap values
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Eye Examination Apparatus (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本發明提供一種眼開監測裝置與其操作方法。眼開監測裝置包括相位內插器、第一取樣電路、第二取樣電路以及時脈校準電路。第一取樣電路依照資料時脈取樣資料訊號而產生第一取樣資料。第二取樣電路依照相位內插器的相位內插時脈取樣資料訊號而產生第二取樣資料。相位內插器依據相位內插碼改變相位內插時脈的相位。時脈校準電路針對不同相位內插碼的任一個計數在多個時脈週期中第一取樣資料與第二取樣資料的多個比較結果而獲得誤差計數值。時脈校準電路基於不同相位內插碼所對應的這些誤差計數值去決定被提供給相位內插器的相位內插碼。

Description

眼開監測裝置與其操作方法
本發明是有關於一種訊號傳輸裝置，且特別是有關於一種眼開監測裝置與其操作方法。
眼圖（eye pattern）是評估不同裝置之間訊號品質的一種工具。若眼圖的「眼開（eye opening）」越大，表示訊號品質越好。若因雜訊或是干擾造成訊號失真，會使眼圖的「眼開」變小。眼開監測器（eye opening monitor，EOM）被普遍應用在串化器/解串化器（Serializer/Deserializer，SerDes）以及（或是）其他電子電路中，以監測訊號的眼開。為了在眼圖的X軸方向監測眼開，電子電路的時脈路徑中配置有相位內插器（phase interpolator），以改變時脈相位（即時脈在眼圖的X軸位置）。
對於資料取樣操作而言，電子電路（例如SerDes）會利用資料時脈去取樣資料訊號而產生取樣資料。為了進行眼開監測操作，電子電路會利用相位內插器去內插相位於時脈訊號而產生相位內插時脈。通常，相位內插器會導致資料時脈和相位內插時脈之間的延遲差異。如果資料時脈中存在佔空比錯誤（duty cycle error）或存在會導致兩個音調（tones）的錯誤時脈，問題會變得更糟。
須注意的是，「先前技術」段落的內容是用來幫助了解本發明。在「先前技術」段落所揭露的部份內容（或全部內容）可能不是所屬技術領域中具有通常知識者所知道的習知技術。在「先前技術」段落所揭露的內容，不代表該內容在本發明申請前已被所屬技術領域中具有通常知識者所知悉。
本發明提供一種眼開監測裝置與其操作方法，以使相位內插時脈的相位匹配於資料時脈的相位。
在本發明的一實施例中，上述的眼開監測裝置包括相位內插器、第一取樣電路、第二取樣電路以及時脈校準電路。第一取樣電路被配置為依照資料時脈取樣資料訊號而產生第一取樣資料。相位內插器被配置為接收資料時脈。相位內插器基於相位內插碼改變資料時脈的相位而產生相位內插時脈。第二取樣電路耦接至相位內插器，以接收相位內插時脈。第二取樣電路被配置為依照相位內插時脈取樣資料訊號而產生第二取樣資料。時脈校準電路耦接至第一取樣電路與第二取樣電路，以接收第一取樣資料與第二取樣資料。時脈校準電路可以改變相位內插碼，以改變相位內插時脈的相位。時脈校準電路針對不同相位內插碼的任一個計數在多個時脈週期中第一取樣資料與第二取樣資料的多個比較結果而獲得誤差計數值。時脈校準電路基於不同相位內插碼所對應的這些誤差計數值去決定校準碼作為被提供給相位內插器的相位內插碼。
在本發明的一實施例中，上述的操作方法包括：由第一取樣電路依照資料時脈取樣資料訊號而產生第一取樣資料；由相位內插器基於相位內插碼改變資料時脈的相位而產生相位內插時脈；由第二取樣電路依照相位內插時脈取樣資料訊號而產生第二取樣資料；由時脈校準電路改變相位內插碼，以改變相位內插時脈的相位；針對不同相位內插碼的任一個，由時脈校準電路計數在多個時脈週期中第一取樣資料與第二取樣資料的多個比較結果，而獲得誤差計數值；以及由時脈校準電路基於不同相位內插碼所對應的這些誤差計數值去決定校準碼，作為被提供給相位內插器的相位內插碼。
基於上述，本發明諸實施例所述眼開監測裝置可以藉由改變相位內插碼去改變相位內插器所產生的相位內插時脈的相位，然後比較第一取樣資料與第二取樣資料而獲得比較結果。針對不同相位內插碼的任一個，時脈校準電路可以計數在多個時脈週期中的多個比較結果（例如計數在這些時脈週期中發生誤差的次數），而獲得誤差計數值。時脈校準電路可以基於不同相位內插碼所對應的這些誤差計數值去決定/鎖定被提供給相位內插器的相位內插碼（校準碼），以使相位內插時脈的相位匹配於資料時脈的相位。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
在本案說明書全文（包括申請專利範圍）中所使用的「耦接（或連接）」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接（或連接）於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。本案說明書全文（包括申請專利範圍）中提及的「第一」、「第二」等用語是用以命名元件（element）的名稱，或區別不同實施例或範圍，而並非用來限制元件數量的上限或下限，亦非用來限制元件的次序。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。
圖1是依照本發明的一實施例的一種眼開監測（eye opening monitor）裝置100的電路方塊（circuit block）示意圖。圖1所示眼開監測裝置100包括相位內插器（phase interpolator）110、取樣電路120、取樣電路130以及時脈校準電路140。相位內插器110可以接收資料時脈D_CLK以及產生相位內插時脈PI_CLK。取樣電路120耦接至相位內插器110，以接收相位內插時脈PI_CLK。時脈校準電路140耦接至取樣電路120與取樣電路130，以接收第二取樣資料（取樣資料PI_D）與第一取樣資料（取樣資料D_D）。
圖1所示眼開監測裝置100可以依照實際設計而被應用於任何電子電路中。例如，眼開監測裝置100可以被應用於串化器/解串化器（Serializer/Deserializer，SerDes）以及（或是）其他電子電路中。舉例來說，圖2是依照本發明的一實施例的一種被應用於串化器/解串化器的眼開監測裝置200的電路方塊示意圖。圖2所示眼開監測裝置200包括相位內插器110、取樣電路120、取樣電路130、時脈校準電路140、時脈資料回復（Clock Data Recovery，CDR）電路250以及資料切換電路260。圖2所示眼開監測裝置200、相位內插器110、取樣電路120、取樣電路130以及時脈校準電路140可以參照圖1所示眼開監測裝置100、相位內插器110、取樣電路120、取樣電路130以及時脈校準電路140的相關說明，以及（或是）圖1所示眼開監測裝置100、相位內插器110、取樣電路120、取樣電路130以及時脈校準電路140可以參照圖2所示眼開監測裝置200、相位內插器110、取樣電路120、取樣電路130以及時脈校準電路140的相關說明。
CDR電路250可以提供接收資料RXD、資料時脈D_CLK與邊緣時脈E_CLK。本實施例並不限制CDR電路250的具體實施方式。依照實際設計，在一些實施例中，CDR電路250可以包括習知的CDR電路或是其他CDR電路。資料切換電路260耦接至CDR電路250，以接收資料時脈D_CLK與接收資料RXD。資料切換電路260耦接至取樣電路120、取樣電路130與感測放大器（sense amplifier）280，以提供資料訊號SD。資料切換電路260可以在校準期間選擇性輸出測試資料TD作為資料訊號SD。資料切換電路260可以在通常操作期間選擇性輸出接收資料RXD作為資料訊號SD。
本實施例並不限制資料切換電路260的具體實施方式。依照實際設計，在圖2所示實施例中，資料切換電路260可以包括除頻器261、多工器262以及等化器263。除頻器261的輸入端耦接至CDR電路250，以接收資料時脈D_CLK。時脈校準電路140可以控制/決定除頻器261的除頻倍率。基於所述除頻倍率，除頻器261可以對資料時脈D_CLK除頻而產生測試資料TD（亦即經除頻的時脈）。多工器262的第一輸入端耦接至除頻器261的輸出端，以接收測試資料TD。多工器262的第二輸入端耦接至CDR電路250，以接收所述接收資料RXD。多工器262的輸出端耦接至等化器263的輸入端。基於時脈校準電路140的控制，多工器262可以在校準期間選擇將測試資料TD輸出給等化器263，以及在通常操作期間選擇將接收資料RXD輸出給等化器263。等化器263的輸出端耦接至取樣電路120、取樣電路130與感測放大器280，以提供資料訊號SD。
在圖2所示實施例中，取樣電路120包括緩衝器121、感測放大器122以及解串器（deserializer）123。緩衝器121的輸入端耦接至相位內插器110，以接收相位內插時脈PI_CLK。感測放大器122的時脈端耦接至緩衝器121的輸出端，以接收經緩衝相位內插時脈。感測放大器122的輸入端耦接至等化器263的輸出端，以接收資料訊號SD。感測放大器122的輸出端輸出取樣資料串給解串器123。解串器123的輸入端耦接至感測放大器122的輸出端，以接收所述取樣資料串。解串器的輸出端輸出取樣資料PI_D給時脈校準電路140。
在圖2所示實施例中，取樣電路130包括緩衝器131、感測放大器132以及解串器133。緩衝器131的輸入端耦接至CDR電路250，以接收資料時脈D_CLK。感測放大器132的時脈端耦接至緩衝器131的輸出端，以接收經緩衝資料時脈。感測放大器132的輸入端耦接至等化器263的輸出端，以接收資料訊號SD。感測放大器132的輸出端輸出取樣資料串給解串器133。解串器133的輸入端耦接至感測放大器132的輸出端，以接收所述取樣資料串。解串器133的輸出端輸出取樣資料D_D給時脈校準電路140。
緩衝器270的輸入端耦接至CDR電路250，以接收邊緣時脈E_CLK。感測放大器280的時脈端耦接至緩衝器270的輸出端，以接收經緩衝邊緣時脈。感測放大器280的輸入端耦接至等化器263的輸出端，以接收資料訊號SD。
依照不同的設計需求，上述時脈校準電路140的實現方式可以是硬體（hardware）、韌體（firmware）、軟體（software，即程式）或是前述三者中的多者的組合形式。以硬體形式而言，上述時脈校準電路140可以實現於積體電路（integrated circuit）上的邏輯電路。上述時脈校準電路140的相關功能可以利用硬體描述語言（hardware description languages，例如Verilog HDL或VHDL）或其他合適的編程語言來實現為硬體。舉例來說，上述時脈校準電路140的相關功能可以被實現於一或多個控制器、微控制器、微處理器、特殊應用積體電路（Application-specific integrated circuit, ASIC）、數位訊號處理器（digital signal processor, DSP）、場可程式邏輯閘陣列（Field Programmable Gate Array, FPGA）及/或其他處理單元中的各種邏輯區塊、模組和電路。以軟體形式及/或韌體形式而言，上述時脈校準電路140的相關功能可以被實現為編程碼（programming codes）。例如，利用一般的編程語言（programming languages，例如C、C++或組合語言）或其他合適的編程語言來實現上述時脈校準電路140。所述編程碼可以被記錄/存放在「非臨時的電腦可讀取媒體（non-transitory computer readable medium）」中。在一些實施例中，所述非臨時的電腦可讀取媒體例如包括帶（tape）、碟（disk）、卡（card）、半導體記憶體、可程式設計的邏輯電路以及（或是）儲存裝置。所述儲存裝置包括硬碟（hard disk drive，HDD）、固態硬碟（Solid-state drive，SSD）或是其他儲存裝置。電腦、中央處理器（Central Processing Unit，CPU）、控制器、微控制器或微處理器可以從所述非臨時的電腦可讀取媒體中讀取並執行所述編程碼，從而實現上述時脈校準電路140。
圖3是依照本發明的一實施例的一種眼開監測裝置的操作方法的流程示意圖。請參照圖2（或圖1）與圖3。在步驟S310中，相位內插器110可以基於相位內插碼PI_CODE改變資料時脈D_CLK的相位而產生相位內插時脈PI_CLK，取樣電路120可以依照相位內插時脈PI_CLK的時序去取樣資料訊號SD而產生取樣資料PI_D，以及取樣電路130可以依照資料時脈D_CLK取樣資料訊號SD而產生取樣資料D_D。
在步驟S320中，時脈校準電路140可以改變相位內插碼PI_CODE，以改變相位內插器110所產生的相位內插時脈PI_CLK的相位，然後比較取樣資料PI_D與取樣資料D_D而獲得比較結果。舉例來說，時脈校準電路140可以檢查比較取樣資料PI_D與取樣資料D_D是否相同。時脈校準電路140還可以在步驟S320中針對不同相位內插碼PI_CODE的任一個計數在多個時脈週期中的多個比較結果而獲得誤差計數值。舉例來說，時脈校準電路140可以針對一個相位內插碼PI_CODE去計數在多個時脈週期中取樣資料PI_D相較於取樣資料D_D而言發生誤差的次數而獲得一個誤差計數值，以及針對另一個相位內插碼PI_CODE去計數在多個時脈週期中取樣資料PI_D發生誤差的次數而獲得另一個誤差計數值。在步驟S330中，時脈校準電路140可以基於不同相位內插碼PI_CODE所對應的這些誤差計數值去決定/鎖定一個校準碼作為被提供給相位內插器110的相位內插碼PI_CODE。
圖3所示步驟S320的具體實施細節可以依照實際設計來決定。舉例來說，圖4是依照本發明的一實施例所繪示，圖3所示步驟S320的流程示意圖。在圖4所示實施例中，步驟S320包括步驟S410、S420、S430、S440、S450與S460。在步驟S410中，測試資料TD被施用（apply，或選用）作為資料訊號SD。舉例來說，除頻器261可以在步驟S410中對資料時脈D_CLK施以一倍頻的除頻操作而產生測試資料TD。亦即，資料時脈D_CLK在步驟S410中可以被用來作為測試資料TD。接下來，時脈校準電路140可以掃描不同相位內插碼PI_CODE，以統計出每一個相位內插碼PI_CODE所對應的誤差計數值。在進入步驟S420前，時脈校準電路140可以將目前的相位內插碼PI_CODE重置為初始值（例如重置為0）。
在步驟S420中，時脈校準電路140可以檢查目前的相位內插碼PI_CODE有無超過額定內插碼MAX_CODE。所述額定內插碼MAX_CODE可以依照實際設計需求來決定。舉例來說，在一些實施例中，相位內插碼PI_CODE的數值範圍是0～63，因此額定內插碼MAX_CODE可以是「63」。當目前的相位內插碼PI_CODE沒有超過額定內插碼MAX_CODE時（步驟S420的判斷結果為「是」），時脈校準電路140可以進行步驟S430。
在步驟S430中，時脈校準電路140可以施用目前的相位內插碼PI_CODE，亦即將目前的相位內插碼PI_CODE提供給相位內插器110。基於時脈校準電路140所提供的相位內插碼PI_CODE，相位內插器110可以將相位內插時脈PI_CLK的相位調整至目前的相位內插碼PI_CODE所對應的相位。亦即，相位內插時脈PI_CLK的上升緣（或下降緣）在眼圖的X軸位置是對應於目前的相位內插碼PI_CODE。
在步驟S440中，時脈校準電路140可以在多個時脈週期中比較取樣資料PI_D與取樣資料D_D而獲得多個比較結果。舉例來說，時脈校準電路140可以在第一個時脈週期中檢查比較取樣資料PI_D與取樣資料D_D是否相同，而獲得第一個比較結果。時脈校準電路140在其他時脈週期中的操作以依此類推。運行步驟S440的時脈週期數量可以依照實際設計（或實際應用）來決定。舉例來說，在一些實施例中，時脈校準電路140可以在10000個時脈週期中比較取樣資料PI_D與取樣資料D_D而獲得10000個比較結果。在另一些實施例中，時脈校準電路140可以在100000個時脈週期中比較取樣資料PI_D與取樣資料D_D而獲得100000個比較結果。
時脈校準電路140還可以在步驟S440中針對目前的相位內插碼PI_CODE計數在多個時脈週期中的多個比較結果而獲得誤差計數值ERR_CNT。舉例來說，時脈校準電路140可以計數在多個時脈週期中取樣資料PI_D相較於取樣資料D_D而言發生誤差（亦即取樣資料PI_D不等於取樣資料D_D）的次數，而獲得目前的相位內插碼PI_CODE所對應的一個誤差計數值ERR_CNT。
在步驟S440完成後，時脈校準電路140可以進行步驟S450。在步驟S450中，時脈校準電路140可以儲存/保留目前的相位內插碼PI_CODE所對應的這個誤差計數值ERR_CNT，然後進行步驟S460。在步驟S460中，時脈校準電路140可以調增目前的相位內插碼PI_CODE。例如，時脈校準電路140可以使相位內插碼PI_CODE增加一個步階。在調增相位內插碼PI_CODE後，時脈校準電路140可以再一次進行步驟S420，以檢查目前的相位內插碼PI_CODE有無超過額定內插碼MAX_CODE。當目前的相位內插碼PI_CODE超過額定內插碼MAX_CODE時（步驟S420的判斷結果為「否」），時脈校準電路140可以進行步驟S330。
圖5是依照本發明的一實施例所繪示，圖4所示流程的具體操作範例示意圖。圖5上部繪示誤差計數值ERR_CNT的曲線圖，其中縱軸表示誤差計數值ERR_CNT（亦即取樣資料PI_D不等於取樣資料D_D的次數），而橫軸表示相位內插碼PI_CODE。相位內插碼PI_CODE的數值範圍是0～MAX_CODE，其中額定內插碼MAX_CODE可以依照實際設計需求來決定。圖5還繪示了資料訊號SD的眼圖SD_EYE1、資料時脈D_CLK與相位內插時脈PI_CLK。時脈校準電路140可以改變相位內插碼PI_CODE，以改變相位內插器110所產生的相位內插時脈PI_CLK的相位，然後檢查比較取樣資料PI_D與取樣資料D_D是否相同而獲得比較結果。針對不同相位內插碼PI_CODE的任一個，時脈校準電路140可以計數在多個時脈週期中的多個比較結果而獲得誤差計數值ERR_CNT。舉例來說，時脈校準電路140可以針對一個相位內插碼PI_CODE去計數在10000個時脈週期中取樣資料PI_D發生誤差（亦即PI_D不同於D_D）的次數而獲得一個誤差計數值ERR_CNT，以及針對另一個相位內插碼PI_CODE去計數在接下來的10000個時脈週期中取樣資料PI_D發生誤差的次數而獲得另一個誤差計數值ERR_CNT。在完成相位內插碼PI_CODE的掃描後，時脈校準電路140可以獲得圖5上部所示誤差計數值ERR_CNT的曲線圖。
圖6是依照本發明的另一實施例所繪示，圖4所示流程的具體操作範例示意圖。圖6所示資料訊號SD的眼圖SD_EYE2表示資料訊號SD遭受雜訊干擾，使得眼圖SD_EYE2出現假眼。圖6還繪示了資料時脈D_CLK與相位內插時脈PI_CLK。時脈校準電路140可以改變相位內插碼PI_CODE，以改變相位內插器110所產生的相位內插時脈PI_CLK的相位，然後檢查比較取樣資料PI_D與取樣資料D_D是否相同而獲得比較結果。
圖6上部繪示誤差計數值ERR_CNT的曲線圖，其中縱軸表示誤差計數值ERR_CNT（亦即取樣資料PI_D不等於取樣資料D_D的次數），而橫軸表示相位內插碼PI_CODE。相位內插碼PI_CODE的數值範圍是0～MAX_CODE。針對不同相位內插碼PI_CODE的任一個，時脈校準電路140可以計數在多個時脈週期中的多個比較結果而獲得誤差計數值ERR_CNT。在完成相位內插碼PI_CODE的掃描後，時脈校準電路140可以獲得圖6上部所示誤差計數值ERR_CNT的曲線圖。
圖3所示步驟S330的具體實施細節可以依照實際設計來決定。舉例來說，在一些實施例中，時脈校準電路140可以掃描不同相位內插碼PI_CODE，以找出不同相位內插碼PI_CODE的這些誤差計數值ERR_CNT中（例如圖5或圖6所示誤差計數值ERR_CNT的曲線）表示無誤差的計數值的一個或多個連續區域，以及從在這個連續區域（或這些連續區域中的最大連續區域）中的不同相位內插碼選擇一個作為所述校準碼。所述「表示無誤差的計數值」的定義可以依照實際設計來決定。舉例來說，在一些實施例中，所述「表示無誤差的計數值」可以是「0」。在另一些實施例中，所述「表示無誤差的計數值」可以是「小於某一個閾值的計數值」，其中所述閾值可以是依照實際設計來決定的整數。
若以圖5所示誤差計數值ERR_CNT的曲線為例，「表示無誤差的計數值的連續區域」可以是圖5所示連續區域NONERR5。時脈校準電路140可以從連續區域NONERR5的不同相位內插碼中選擇一個作為所述校準碼。
若以圖6所示誤差計數值ERR_CNT的曲線為例，「表示無誤差的計數值的連續區域」可以是圖6所示連續區域NONERR61、NONERR62與NONERR63。時脈校準電路140可以從這些連續區域NONERR61、NONERR62與NONERR63中選擇/保留最大連續區域NONERR62，而忽略/拋棄小連續區域NONERR61與NONERR63。時脈校準電路140可以從最大連續區域NONERR62的不同相位內插碼中選擇一個作為所述校準碼。
圖7是依照本發明的一實施例所繪示，圖3所示步驟S330的流程示意圖。在圖7所示實施例中，步驟S330包括步驟S705、S710、S715、S720、S725、S730、S735、S740、S745、S750、S755、S760與S765。在步驟S705中，目前的相位內插碼PI_CODE被重置為0，以及先前長度prev_length亦被重置為0。在步驟S710中，目前長度cur_length被重置為0。
時脈校準電路140可以在步驟S715中檢查目前的相位內插碼PI_CODE所對應的誤差計數值ERR_CNT是否為「表示無誤差的計數值」。在圖7所示實施例中，所述「表示無誤差的計數值」可以是「0」。當目前的相位內插碼PI_CODE所對應的誤差計數值ERR_CNT為0時（步驟S715的判斷結果為「是」），時脈校準電路140可以執行步驟S720。時脈校準電路140可以在步驟S720中檢查目前長度cur_length是否為0。當目前長度cur_length為0時（步驟S720的判斷結果為「是」），時脈校準電路140可以執行步驟S725，以將目前起始位置cur_start設置為目前的相位內插碼PI_CODE。當目前長度cur_length不為0時（步驟S720的判斷結果為「否」），時脈校準電路140可以執行步驟S730。
在步驟S730中，時脈校準電路140可以將目前長度cur_length調增一個步階。在步驟S735中，時脈校準電路140可以檢查先前長度prev_length是否小於目前長度cur_length。當先前長度prev_length小於目前長度cur_length時（步驟S735的判斷結果為「是」），時脈校準電路140可以執行步驟S740，以將先前長度prev_length設置為目前長度cur_length，以及將先前起始位置prev_start設置為目前起始位置cur_start。當先前長度prev_length不小於目前長度cur_length時（步驟S735的判斷結果為「否」），時脈校準電路140可以執行步驟S745。
在步驟S745中，時脈校準電路140可以將目前的相位內插碼PI_CODE調增一個步階。在步驟S750中，時脈校準電路140可以檢查目前的相位內插碼PI_CODE有無超過額定內插碼MAX_CODE。當目前的相位內插碼PI_CODE超過額定內插碼MAX_CODE時（步驟S750的判斷結果為「否」），時脈校準電路140可以執行步驟S755。當目前的相位內插碼PI_CODE尚未超過額定內插碼MAX_CODE時（步驟S750的判斷結果為「是」），時脈校準電路140可以回到步驟S715。
當目前的相位內插碼PI_CODE所對應的誤差計數值ERR_CNT不為0時（步驟S715的判斷結果為「否」），時脈校準電路140可以執行步驟S760。在步驟S760中，時脈校準電路140可以將目前的相位內插碼PI_CODE調增一個步階。在步驟S765中，時脈校準電路140可以檢查目前的相位內插碼PI_CODE有無超過額定內插碼MAX_CODE。當目前的相位內插碼PI_CODE尚未超過額定內插碼MAX_CODE時（步驟S765的判斷結果為「是」），時脈校準電路140可以回到步驟S710。
當目前的相位內插碼PI_CODE超過額定內插碼MAX_CODE時（步驟S765的判斷結果為「否」），時脈校準電路140可以執行步驟S755。在步驟S755中，時脈校準電路140可以在先前起始位置prev_start與先前長度prev_length所定義的一個連續區域中選擇一個相位內插碼作為所述校準碼。依照實際設計，在一些實施例中，時脈校準電路140可以計算相位內插碼 = prev_start + (prev_length)/2作為所述校準碼。
圖3所示步驟S330的具體實施細節不限於圖7的相關說明。舉例來說，在另一些實施例中，時脈校準電路140可以掃描不同相位內插碼PI_CODE，以找出所述不同相位內插碼PI_CODE中具有誤差計數峰值的多個參考相位內插碼。然後，時脈校準電路140可以使用這些參考相位內插碼去計算出所述校準碼。
圖8是依照本發明的另一實施例所繪示，圖3所示步驟S330的流程示意圖。在圖7所示實施例中，步驟S330包括步驟S810與S820。在步驟S810中，時脈校準電路140可以掃描不同相位內插碼PI_CODE，以從這些相位內插碼PI_CODE找出具有誤差計數峰值的多個參考相位內插碼。在步驟S820中，時脈校準電路140可以使用這些參考相位內插碼去計算出所述校準碼。
若以圖5所示誤差計數值ERR_CNT的曲線為例，時脈校準電路140可以從這些相位內插碼PI_CODE中找出具有誤差計數峰值的兩個參考相位內插碼X51與X52（步驟S810）。時脈校準電路140可以在步驟S820中使用這兩個參考相位內插碼X51與X52去計算出所述校準碼。舉例來說，在一些實施例中，時脈校準電路140可以在步驟S820中計算(X51 + X52)/2作為所述校準碼。
若以圖6所示誤差計數值ERR_CNT的曲線為例，時脈校準電路140可以從這些相位內插碼PI_CODE中找出具有誤差計數峰值的四個參考相位內插碼X61、X62、X63與X64（步驟S810）。時脈校準電路140可以在步驟S820中使用這四個參考相位內插碼X61、X62、X63與X64去計算出所述校準碼。舉例來說，在一些實施例中，時脈校準電路140可以在步驟S820中計算Y61 = (X61 + X62)/2，以及計算Y62 = (X63 + X64)/2。接下來，時脈校準電路140可以計算(Y61 + Y62)/2作為所述校準碼。
圖3所示步驟S330的具體實施細節不限於圖7與圖8的相關說明。舉例來說，圖9是依照本發明的又一實施例所繪示，圖3所示步驟S330的流程示意圖。在圖9所示實施例中，步驟S330包括步驟S910與S920。在步驟S910中，時脈校準電路140可以掃描所述不同相位內插碼PI_CODE，以找出多個誤差計數值ERR_CNT中表示無誤差的計數值的至少一個連續區域，然後從所述至少一個連續區域中保留最大連續區域。依照實際設計，在一些實施例中，圖9所述步驟S910的實施細節可以參照圖10的相關細節。
圖10是依照本發明的一實施例所繪示，圖9所示步驟S910的流程示意圖。在圖10所示實施例中，步驟S330包括步驟S705、S710、S715、S720、S725、S730、S735、S740、S745、S750、S760與S765。圖10所示步驟S705、S710、S715、S720、S725、S730、S735、S740、S745、S750、S760與S765可以參照圖7所示步驟S705、S710、S715、S720、S725、S730、S735、S740、S745、S750、S760與S765的相關說明加以類推，故不再贅述。不同於於圖7所示實施例之處在於，在圖10所示實施例中，當步驟S750（或步驟S765）的判斷結果為「否」時，時脈校準電路140執行步驟S920。
在圖9所示步驟S920中，時脈校準電路140可以找出不同相位內插碼PI_CODE中具有誤差計數峰值的多個參考相位內插碼。然後，時脈校準電路140可以使用這些參考相位內插碼去計算出所述校準碼。圖9所示步驟S920可以參照圖8所示流程的相關說明加以類推，故不再贅述。
圖3所示步驟S330的具體實施細節不限於圖7、圖8或圖9的相關說明。舉例來說，圖11是依照本發明的更一實施例所繪示，圖3所示步驟S330的流程示意圖。在圖11所示實施例中，步驟S330包括步驟S910、S920與S1130。圖11所示步驟S910與S920可以參照圖9所示步驟S910與S920的相關說明加以類推，故不再贅述。
圖3所示步驟S320所使用的資料訊號SD（第一測試資料）不同於圖11所示步驟S1130所使用的資料訊號SD（第二測試資料）。舉例來說，所述第一測試資料為第一時脈訊號，而所述第二測試資料為第二時脈訊號，其中所述第一時脈訊號的週期小於所述第二時脈訊號的週期。
在決定所述校準碼後（亦即在步驟S920後），時脈校準電路140可以控制除頻器261對資料時脈D_CLK施以二倍頻的除頻操作而產生測試資料TD。亦即，假設資料時脈D_CLK的週期是T，則此時的資料訊號SD（第二測試資料）可以是週期為2T的時脈訊號。第二測試資料可以被用來微調所述校準碼。在圖11所示步驟S1130中，取樣電路130依照資料時脈D_CLK取樣所述第二測試資料（資料訊號SD）而產生第三取樣資料（取樣資料D_D），而取樣電路120依照相位內插時脈PI_CLK取樣所述第二測試資料（資料訊號SD）而產生第四取樣資料（取樣資料PI_D）。時脈校準電路140可以檢查所述第三取樣資料與所述第四取樣資料，以決定是否微調所述校準碼。時脈校準電路140可以用經微調的校準碼作為被提供給相位內插器110的相位內插碼PI_CODE。
圖12是依照本發明的一實施例所繪示，圖11所示步驟S1130的流程示意圖。在圖12所示實施例中，步驟S1130包括步驟S1210、S1220、S1230、S240、S1250與S1260。在步驟S1210中，週期為2T的測試資料TD（第二測試資料）被施用作為資料訊號SD，以及步驟S920所計算出的校準碼被施用作為被提供給相位內插器110的相位內插碼PI_CODE。在步驟S1220中，取樣電路130依照資料時脈D_CLK取樣所述第二測試資料（資料訊號SD）而產生第三取樣資料（取樣資料D_D），而取樣電路120依照相位內插時脈PI_CLK取樣所述第二測試資料（資料訊號SD）而產生第四取樣資料（取樣資料PI_D）。在步驟S1230中，時脈校準電路140可以檢查所述第三取樣資料與所述第四取樣資料，以決定是否微調所述校準碼。當所述第三取樣資料不同於所述第四取樣資料時（亦即步驟S1230的判斷結果為「否」），時脈校準電路140可以進行步驟S1240。
在步驟S1240中，時脈校準電路140可以微調所述校準碼，亦即微調目前的相位內插碼PI_CODE。舉例來說，在一些實施例中，時脈校準電路140可以在步驟S1240中使目前的相位內插碼PI_CODE增加一個步階。在另一些實施例中，時脈校準電路140可以在步驟S1240中使目前的相位內插碼PI_CODE減少一個步階。在步驟S1250中，時脈校準電路140可以重置除頻器261。在重置除頻器261後，時脈校準電路140可以回到步驟S1220，以再一次產生第三取樣資料（取樣資料D_D）與第四取樣資料（取樣資料PI_D）。當所述第三取樣資料相同於所述第四取樣資料時（亦即步驟S1230的判斷結果為「是」），時脈校準電路140可以進行步驟S1260。時脈校準電路140在步驟S1260中可以用經微調的校準碼作為被提供給相位內插器110的相位內插碼PI_CODE。
綜上所述，上述諸實施例所述眼開監測裝置可以藉由改變相位內插碼PI_CODE去改變相位內插器110所產生的相位內插時脈PI_CLK的相位，然後比較取樣資料PI_D與取樣資料D_D而獲得比較結果。針對不同相位內插碼PI_CODE的任一個，時脈校準電路140可以計數/統計在多個時脈週期中的多個比較結果（例如計數在這些時脈週期中發生誤差的次數），而獲得某一個相位內插碼PI_CODE所對應的誤差計數值ERR_CNT。時脈校準電路140可以基於不同相位內插碼PI_CODE所對應的這些誤差計數值ERR_CNT去決定/鎖定被提供給相位內插器110的相位內插碼PI_CODE（校準碼），以使相位內插時脈PI_CLK的相位匹配於資料時脈D_CLK的相位。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、200: 眼開監測裝置 110: 相位內插器 120: 取樣電路 121、131、270: 緩衝器 122、132、280: 感測放大器 123、133: 解串器 130: 取樣電路 140: 時脈校準電路 250: 時脈資料回復（CDR）電路 260: 資料切換電路 261: 除頻器 262: 多工器 263: 等化器 D_CLK: 資料時脈 D_D、PI_D: 取樣資料 E_CLK: 邊緣時脈 ERR_CNT: 誤差計數值 MAX_CODE: 額定內插碼 NONERR5、NONERR61、NONERR62、NONERR63: 連續區域 PI_CLK: 相位內插時脈 PI_CODE: 相位內插碼 RXD: 接收資料 S310～S330、S410～S460、S705～S765、S810～S820、S910～S920、S1130、S1210～S1260: 步驟 SD: 資料訊號 SD_EYE1、SD_EYE2: 眼圖 TD: 測試資料 X51、X52、X61、X62、X63、X64: 參考相位內插碼
圖1是依照本發明的一實施例的一種眼開監測（eye opening monitor）裝置的電路方塊（circuit block）示意圖。 圖2是依照本發明的一實施例的一種被應用於串化器/解串化器的眼開監測裝置的電路方塊示意圖。 圖3是依照本發明的一實施例的一種眼開監測裝置的操作方法的流程示意圖。 圖4是依照本發明的一實施例所繪示，圖3所示步驟S320的流程示意圖。 圖5是依照本發明的一實施例所繪示，圖4所示流程的具體操作範例示意圖。 圖6是依照本發明的另一實施例所繪示，圖4所示流程的具體操作範例示意圖。 圖7是依照本發明的一實施例所繪示，圖3所示步驟S330的流程示意圖。 圖8是依照本發明的另一實施例所繪示，圖3所示步驟S330的流程示意圖。 圖9是依照本發明的又一實施例所繪示，圖3所示步驟S330的流程示意圖。 圖10是依照本發明的一實施例所繪示，圖9所示步驟S910的流程示意圖。 圖11是依照本發明的更一實施例所繪示，圖3所示步驟S330的流程示意圖。 圖12是依照本發明的一實施例所繪示，圖11所示步驟S1130的流程示意圖。
100: 眼開監測裝置 110: 相位內插器 120: 取樣電路 130: 取樣電路 140: 時脈校準電路 D_CLK: 資料時脈 D_D、PI_D: 取樣資料 PI_CLK: 相位內插時脈 PI_CODE: 相位內插碼 SD: 資料訊號

Claims (19)

  1. 一種眼開監測裝置，包括：一第一取樣電路，被配置為接收一資料時脈，並依照該資料時脈取樣一資料訊號而產生一第一取樣資料；一相位內插器，被配置為接收由該第一取樣電路接收的該資料時脈，其中該相位內插器基於一相位內插碼改變該資料時脈的相位而產生一相位內插時脈；一第二取樣電路，耦接至該相位內插器以接收該相位內插時脈，被配置為依照該相位內插時脈取樣該資料訊號而產生一第二取樣資料；以及一時脈校準電路，耦接至該第一取樣電路與該第二取樣電路以接收該第一取樣資料與該第二取樣資料，其中該時脈校準電路改變該相位內插碼以改變該相位內插時脈的相位，該時脈校準電路針對不同相位內插碼的任一個計數在多個時脈週期中該第一取樣資料與該第二取樣資料的多個比較結果而獲得一誤差計數值，以及該時脈校準電路基於不同相位內插碼所對應的該些誤差計數值去決定一校準碼作為被提供給該相位內插器的該相位內插碼。
  2. 如請求項1所述的眼開監測裝置，其中該第一取樣電路包括：一緩衝器，具有一輸入端接收該資料時脈；一感測放大器，具有一時脈端耦接至該緩衝器的一輸出端以接收一經緩衝資料時脈，其中該感測放大器的一輸入端接收該資 料訊號，以及該感測放大器的一輸出端輸出一取樣資料串；以及一解串器，具有一輸入端耦接至該感測放大器的一輸出端以接收該取樣資料串，其中該解串器的一輸出端輸出該第一取樣資料給該時脈校準電路。
  3. 如請求項1所述的眼開監測裝置，其中該第二取樣電路包括：一緩衝器，具有一輸入端耦接至該相位內插器以接收該相位內插時脈；一感測放大器，具有一時脈端耦接至該緩衝器的一輸出端以接收一經緩衝相位內插時脈，其中該感測放大器的一輸入端接收該資料訊號，以及該感測放大器的一輸出端輸出一取樣資料串；以及一解串器，具有一輸入端耦接至該感測放大器的一輸出端以接收該取樣資料串，其中該解串器的一輸出端輸出該第二取樣資料給該時脈校準電路。
  4. 如請求項1所述的眼開監測裝置，更包括：一時脈資料回復電路，用以提供該資料時脈與一接收資料。
  5. 如請求項1所述的眼開監測裝置，更包括：一資料切換電路，耦接至該第一取樣電路與該第二取樣電路以提供該資料訊號，其中該資料切換電路在一校準期間選擇性輸出一測試資料作為該資料訊號，以及該資料切換電路在一通常操作期間選擇性輸出一接收資料作為該資料訊號。
  6. 如請求項5所述的眼開監測裝置，其中該資料切換電路包括：一除頻器，具有一輸入端用以接收該資料時脈，其中該除頻器的一輸出端輸出該測試資料；一多工器，具有一第一輸入端耦接至該除頻器的一輸出端以接收該測試資料，其中該多工器的一第二輸入端用以接收該接收資料；以及一等化器，具有一輸入端耦接至該多工器的一輸出端，其中該等化器的一輸出端耦接至該第一取樣電路與該第二取樣電路以提供該資料訊號。
  7. 如請求項1所述的眼開監測裝置，其中該時脈校準電路掃描所述不同相位內插碼，以找出該些誤差計數值中表示無誤差的一計數值的至少一個連續區域，以及從在所述至少一個連續區域的一最大連續區域中的所述不同相位內插碼選擇一個作為該校準碼。
  8. 如請求項1所述的眼開監測裝置，其中該時脈校準電路掃描所述不同相位內插碼，以找出所述不同相位內插碼中具有誤差計數峰值的多個參考相位內插碼，以及使用該些參考相位內插碼去計算出該校準碼。
  9. 如請求項1所述的眼開監測裝置，其中該時脈校準電路掃描所述不同相位內插碼，以找出該些誤差計數值中表示無誤差的一計數值的至少一個連續區域，從所述至少一個連續區域中 保留一最大連續區域，找出所述不同相位內插碼中具有誤差計數峰值的多個參考相位內插碼，以及使用該些參考相位內插碼去計算出該校準碼。
  10. 如請求項1所述的眼開監測裝置，其中一第一測試資料被用來作為該資料訊號以決定該校準碼，以及在決定該校準碼後不同於該第一測試資料的一第二測試資料被用來作為該資料訊號以微調該校準碼。
  11. 如請求項10所述的眼開監測裝置，其中該第一測試資料為一第一時脈訊號，該第二測試資料為一第二時脈訊號，而該第一時脈訊號的週期小於該第二時脈訊號的週期。
  12. 如請求項10所述的眼開監測裝置，其中該第一取樣電路依照該資料時脈取樣該第二測試資料而產生一第三取樣資料，該第二取樣電路依照該相位內插時脈取樣該第二測試資料而產生一第四取樣資料，以及該時脈校準電路檢查該第三取樣資料與該第四取樣資料以決定是否微調該校準碼。
  13. 一種眼開監測裝置的操作方法，包括：由一第一取樣電路依照一資料時脈取樣一資料訊號而產生一第一取樣資料，其中該第一取樣電路接收該資料時脈；由一相位內插器基於一相位內插碼改變由該第一取樣電路接收的該資料時脈的相位而產生一相位內插時脈；由一第二取樣電路依照該相位內插時脈取樣該資料訊號而產生一第二取樣資料； 由一時脈校準電路改變該相位內插碼以改變該相位內插時脈的相位；由該時脈校準電路針對不同相位內插碼的任一個計數在多個時脈週期中該第一取樣資料與該第二取樣資料的多個比較結果而獲得一誤差計數值；以及由該時脈校準電路基於不同相位內插碼所對應的該些誤差計數值去決定一校準碼作為被提供給該相位內插器的該相位內插碼。
  14. 如請求項13所述的操作方法，更包括：由該時脈校準電路掃描所述不同相位內插碼，以找出該些誤差計數值中表示無誤差的一計數值的至少一個連續區域：以及從在所述至少一個連續區域的一最大連續區域中的所述不同相位內插碼選擇一個作為該校準碼。
  15. 如請求項13所述的操作方法，更包括：由該時脈校準電路掃描所述不同相位內插碼，以找出所述不同相位內插碼中具有誤差計數峰值的多個參考相位內插碼：以及使用該些參考相位內插碼去計算出該校準碼。
  16. 如請求項13所述的操作方法，更包括：由該時脈校準電路掃描所述不同相位內插碼，以找出該些誤差計數值中表示無誤差的一計數值的至少一個連續區域；從所述至少一個連續區域中保留一最大連續區域；找出所述不同相位內插碼中具有誤差計數峰值的多個參考相位內插碼；以及 使用該些參考相位內插碼去計算出該校準碼。
  17. 如請求項13所述的操作方法，更包括：使用一第一測試資料作為該資料訊號以決定該校準碼；以及在決定該校準碼後，使用不同於該第一測試資料的一第二測試資料作為該資料訊號以微調該校準碼。
  18. 如請求項17所述的操作方法，其中該第一測試資料為一第一時脈訊號，該第二測試資料為一第二時脈訊號，而該第一時脈訊號的週期小於該第二時脈訊號的週期。
  19. 如請求項17所述的操作方法，更包括：由該第一取樣電路依照該資料時脈取樣該第二測試資料而產生一第三取樣資料；由該第二取樣電路依照該相位內插時脈取樣該第二測試資料而產生一第四取樣資料；以及由該時脈校準電路檢查該第三取樣資料與該第四取樣資料，以決定是否微調該校準碼。
TW111104870A 2021-09-29 2022-02-10 眼開監測裝置與其操作方法 TWI804187B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/488,338 US11588487B1 (en) 2021-09-29 2021-09-29 Eye opening monitor device and operation method thereof
US17/488,338 2021-09-29

Publications (2)

Publication Number Publication Date
TW202315338A TW202315338A (zh) 2023-04-01
TWI804187B true TWI804187B (zh) 2023-06-01

Family

ID=85229712

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111104870A TWI804187B (zh) 2021-09-29 2022-02-10 眼開監測裝置與其操作方法

Country Status (3)

Country Link
US (1) US11588487B1 (zh)
CN (1) CN115882829A (zh)
TW (1) TWI804187B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11870880B2 (en) * 2022-01-31 2024-01-09 Samsung Display Co., Ltd. Clock data recovery (CDR) with multiple proportional path controls

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040151173A1 (en) * 2003-02-05 2004-08-05 Alcatel Electrical signal regenerator
WO2008126429A1 (ja) * 2007-03-30 2008-10-23 Nec Corporation クロック・データ再生回路およびその制御方法
US10014907B2 (en) * 2015-01-20 2018-07-03 Samsung Electronics Co., Ltd. Integrated circuit having eye opening monitor and serializer/deserializer device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7036053B2 (en) 2002-12-19 2006-04-25 Intel Corporation Two dimensional data eye centering for source synchronous data transfers
US7627029B2 (en) * 2003-05-20 2009-12-01 Rambus Inc. Margin test methods and circuits
US7098714B2 (en) 2003-12-08 2006-08-29 Micron Technology, Inc. Centralizing the lock point of a synchronous circuit
US7817767B2 (en) * 2004-12-23 2010-10-19 Rambus Inc. Processor-controlled clock-data recovery
US7325175B2 (en) 2005-05-04 2008-01-29 Broadcom Corporation Phase adjust using relative error
US8180007B2 (en) * 2010-01-14 2012-05-15 Freescale Semiconductor, Inc. Method for clock and data recovery
US9184909B1 (en) * 2015-01-12 2015-11-10 Analog Devices, Inc. Apparatus and methods for clock and data recovery
US10193716B2 (en) * 2016-04-28 2019-01-29 Kandou Labs, S.A. Clock data recovery with decision feedback equalization

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040151173A1 (en) * 2003-02-05 2004-08-05 Alcatel Electrical signal regenerator
WO2008126429A1 (ja) * 2007-03-30 2008-10-23 Nec Corporation クロック・データ再生回路およびその制御方法
US10014907B2 (en) * 2015-01-20 2018-07-03 Samsung Electronics Co., Ltd. Integrated circuit having eye opening monitor and serializer/deserializer device

Also Published As

Publication number Publication date
CN115882829A (zh) 2023-03-31
US11588487B1 (en) 2023-02-21
TW202315338A (zh) 2023-04-01

Similar Documents

Publication Publication Date Title
KR101518153B1 (ko) 비트 생성 장치 및 비트 생성 방법
US9219628B2 (en) Equalizer and operating method thereof
JP5896602B2 (ja) 通信回路及びサンプリング調整方法
TWI804187B (zh) 眼開監測裝置與其操作方法
TWI407696B (zh) 非同步乒乓計數器
US20180069646A1 (en) Apparatus, system, and method for reducing a number of intersymbol interference components to be suppressed
US7622978B2 (en) Data holding circuit and signal processing circuit
JP2008066879A (ja) オーバーサンプリング回路及びオーバーサンプリング方法
JP2017135506A (ja) スキュー調整回路、半導体装置およびスキューキャリブレーション方法
KR101217937B1 (ko) 고속의 외부 메모리 인터페이스를 위한 적응적 디지털 ｐｈｙ
US7830190B2 (en) Data latch circuit with a phase selector
WO2018214856A1 (zh) 一种数据处理的方法和设备
TWI830552B (zh) 校準方法、電路、存儲介質、時鐘恢復電路及電子裝置
JP3657188B2 (ja) 装置及びその動作方法
JP4164357B2 (ja) 周波数比較器
US20200162064A1 (en) Debounce circuit using d flip-flops
US20200412349A1 (en) Method and circuit used to obtain time limits for obtaining clock edge adjustment value to adjust clock edge of clock signal accordingly
CN112865761A (zh) 多芯片系统以及脉冲宽度监测和校准方法
JP2007518976A (ja) 遅延故障テスト回路および関連方法
US10225115B1 (en) Low-frequency periodic signal detector
US11901038B2 (en) Memory system
US7519139B1 (en) Signal monitoring systems and methods
JP3915781B2 (ja) サンプリング周波数変換装置
JP3953023B2 (ja) サンプリング周波数変換装置
TWI605694B (zh) 接收器損失信號的去雜訊裝置與方法