JP3953023B2 - サンプリング周波数変換装置 - Google Patents
サンプリング周波数変換装置 Download PDFInfo
- Publication number
- JP3953023B2 JP3953023B2 JP2003387986A JP2003387986A JP3953023B2 JP 3953023 B2 JP3953023 B2 JP 3953023B2 JP 2003387986 A JP2003387986 A JP 2003387986A JP 2003387986 A JP2003387986 A JP 2003387986A JP 3953023 B2 JP3953023 B2 JP 3953023B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- frequency
- input
- output
- oversampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
この発明は上述した事情に鑑みてなされたものであり、任意の入出力サンプリング周波数に対応して変換処理を行えるサンプリング周波数変換装置を提供することを第一の目的としている。また、サンプリング周波数の揺らぎに独自に対応できるサンプリング周波数変換装置を提供することを第二の目的としている。
請求項1記載のサンプリング周波数変換装置にあっては、入力データ(Din)のサンプリングタイミングに同期する入力クロック(CKin)と、出力データ(Dout)のサンプリングタイミングに同期するとともに前記入力クロック(CKin)には同期も準同期もせず、前記入力クロック(CKin)よりも周波数の低い出力クロック(CKout)とに基づいて、該入力クロック(CKin)の入力サンプリング周波数(Fin)の、該出力クロック(CKout)の出力サンプリング周波数(Fout)に対する比が大きくなるほど大きくなる乗数MPを決定する乗数決定手段(185)と、受信した前記出力クロック(CKout)を前記乗数MP倍に逓倍することにより、前記入力クロック(CKin)に同期しないオーバーサンプリングクロック(CKover)を発生するオーバーサンプリングクロック発生手段(170)と、前記入力クロック(CKin)と前記オーバーサンプリングクロック(CKover)とに基づいて、前記入力サンプリング周波数(Fin)の「1/2」倍以上の信号成分を除去しつつ前記入力データ(Din)を非同期サンプリング周波数変換することにより、前記オーバーサンプリングクロック(CKover)に同期したオーバーサンプリング信号(PDmid)を出力するオーバーサンプリング手段(200,120,130,140,152〜156)と、前記オーバーサンプリングクロック(CKover)の周波数であるオーバーサンプリング周波数(Fover)の「1/(MP・2)」倍以上の信号成分を除去しつつ、該オーバーサンプリング信号(PDmid)を「1/MP」にダウンサンプリングすることにより、前記出力クロック(CKout)に同期した前記出力データ(Dout)を出力するダウンサンプリング手段(158)とを具備することを特徴とする。
さらに、請求項2記載の構成にあっては、請求項1記載のサンプリング周波数変換装置において、前記乗数決定手段は、前記入力クロック(CKin)に基づいて、前記入力サンプリング周波数(Fin)を計測する入力サンプリング周波数計測手段(181)と、前記出力クロック(CKout)に基づいて、前記出力サンプリング周波数(Fout)を計測する出力サンプリング周波数計測手段(186)と、計測された前記入力サンプリング周波数(Fin)および前記出力サンプリング周波数(Fout)が複数の周波数帯域のうち各々何れの帯域に属するかを判定する判定手段(182,187)とを備えており、この判定された帯域に基づいて、前記乗数MPを決定していることを特徴とする。
また、請求項3記載のサンプリング周波数変換装置にあっては、入力データ(Din)のサンプリングタイミングに同期する入力クロック(CKin)と、出力データ(Dout)のサンプリングタイミングに同期するとともに前記入力クロック(CKin)には同期も準同期もせず、前記入力クロック(CKin)よりも周波数の低い出力クロック(CKout)とに基づいて、該入力クロック(CKin)の入力サンプリング周波数(Fin)の、該出力クロック(CKout)の出力サンプリング周波数(Fout)に対する比が大きくなるほど大きくなる乗数MPを決定する乗数決定手段(185)と、受信した前記出力クロック(CKout)を前記乗数MP倍に逓倍することにより、前記入力クロック(CKin)には同期しないオーバーサンプリングクロック(CKover)を発生するオーバーサンプリングクロック発生手段(170)と、前記入力データ(Din)を順次記憶するFIFOバッファ(206)と、周波数比信号(Delta)を前記オーバーサンプリングクロック(CKover)毎に累積するとともに、その累積結果が所定条件を満たす毎に、前記FIFOバッファ(206)に書き込まれた入力データを順次読み出す読出手段(204,218,220)と、前記読出手段により読み出された入力データ(PD1)に対し、前記オーバーサンプリングクロック(CKover)毎に、前記累積結果に基づいて位相信号(PH)を出力し該位相信号(PH)に応じた1組の係数群によるローパスフィルタ処理を行う非同期サンプリング周波数変換を施し、前記オーバーサンプリングクロック(CKover)に同期したオーバーサンプリング信号(PDmid)を出力するオーバーサンプリング手段(200,120,130,140,152〜156)と、前記オーバーサンプリングクロック(CKover)の周波数であるオーバーサンプリング周波数(Fover)の「1/(MP・2)」倍以上の信号成分を除去しつつ、該オーバーサンプリング信号(PDmid)を「1/MP」にダウンサンプリングすることにより、前記出力クロック(CKout)に同期した前記出力データ(Dout)を出力するダウンサンプリング手段(158)と、前記FIFOバッファ(206)に既に書き込まれ前記読出手段によって未だ読み出されていないデータ数に基づいて前記周波数比信号(Delta)を増減する周波数比信号調節手段(210,212,216)と、前記入力クロック(CKin)と前記出力クロック(CKout)とに基づいて、前記入力サンプリング周波数(Fin)と前記出力サンプリング周波数(Fout)の周波数比を検出する周波数比検出手段(184)と、この検出された周波数比に基づいて、前記周波数比信号(Delta)として採り得る値の許容範囲を制限する周波数比信号制限手段(183,214)とを有することを特徴とする。
さらに、請求項4記載の構成にあっては、請求項1ないし3の何れかに記載のサンプリング周波数変換装置において、前記乗数決定手段(185)は、前記オーバーサンプリング周波数(Fover)が前記入力クロック(CKin)の周波数よりも高くなるように前記乗数MPを決定することを特徴とする。
1.1.全体構成
次に、本発明の一実施例のサンプリング周波数変換装置の全体構成を図1を参照し説明する。
このサンプリング周波数変換装置には、図示せぬ入力側の機器よりシリアルデータである入力データDinと、この入力データDinのビット周期毎に立ち上がるビットクロックbCKinと、サンプリング周期毎に立ち上がる入力クロックCKinとが供給される。また、図示せぬ出力側の機器より、出力データDoutのビット周期毎に立ち上がるビットクロックbCKoutと、サンプリング周期毎に立ち上がる出力クロックCKoutとが供給される。サンプリング周波数変換装置は、これらの信号等に基づいて、ビットクロックbCKoutに同期するシリアルデータである出力データDoutを出力するものである。ここで、入力側の機器と出力側の機器はそれぞれ独自に生成したサンプリング周波数に基づいて音声信号を処理しており、この入力クロックCKinと出力クロックCKoutとは同期していない。
以下、図1における各構成要素の詳細構成を説明する。まず変換制御部180の構成を図2を参照し説明する。
図2において181はFin計測部であり、入力クロックCKinの周期を計測することにより、その周波数である入力サンプリング周波数Finを算出する。同様に、186はFout計測部であり、出力クロックCKoutの周期を計測することにより、その周波数である出力サンプリング周波数Foutを算出する。182はGin判定部であり、入力サンプリング周波数Finが「グループ1(60kHz未満)」「グループ2(60kHz以上120kHz未満)」、または「グループ3(120kHz以上)」の何れに属するかを判定し、判定したグループの番号を「入力グループGin」として出力する。同様に、187はGout判定部であり、出力サンプリング周波数Foutが上記何れのグループに属するかを判定し、判定したグループの番号を「出力グループGout」として出力する。
(1)Gin=1であれば、乗数MP=2。
(2)Gin=2のとき、
Gout=1であれば乗数MP=4、
Gout=2または3であれば乗数MP=2。
(3)Gin=3のとき、
Gout=1であれば乗数MP=8、
Gout=2であれば乗数MP=4、
Gout=3であれば乗数MP=2。
上限値LH=Fin/(Fout×MP)+α、
下限値LL=Fin/(Fout×MP)−α
但し、「α=4×2-11」である。
次に、FIFO&PLL回路200の構成を図3を参照し説明する。
図において204はカウンタであり、「0」〜「7」の範囲で入力クロックCKinを循環的にカウントする。206はFIFOバッファであり、書き込みおよび読み出しを独立に制御できる「8」ワードのRAMによって構成されている。FIFOバッファ206に対しては、上記シリアル・パラレル変換器110からのパラレルデータPDinが書込みデータwdtとして供給され、カウンタ204のカウント結果が書込みアドレスwadとして供給され、入力クロックCKinが書込みイネーブル信号weとして供給される。従って、FIFOバッファ206の各アドレス「0」〜「7」には、入力クロックCKinに同期して、データPDinが循環的に書き込まれてゆくことになる。
S208=0のときS210=−3×2-32、S208=1のときS210=−2×2-32、
S208=2のときS210=−1×2-32、S208=3または4のときS210=0
S208=5のときS210=+1×2-32、S208=6のときS210=+2×2-32、
S208=7のときS210=+3×2-32。
次に、第1フィルタ130の構成を図4を参照し説明する。図において132−0〜132−23は直列に接続された「24」個の2段のラッチ回路であり、シフト信号SHが出力されているタイミングに各入力端に供給されたデータをラッチし、その結果をそのシフト信号SHの立下がり以降に出力する。また、初段のラッチ回路132−0にはデータPD1が供給される。従って、ラッチ回路132−0〜132−23には、シフト信号SHの周期毎に過去「24」サンプルのデータPD1が記憶されることになる。134−0〜134−23は乗算器であり、これら過去「24」サンプルのデータPD1に対して各々係数C0〜C23を乗算する。136−1〜136−23は加算器であり、乗算器134−0〜134−23における乗算結果を加算し、その結果をデータPDmidとして出力する。
次に、第2フィルタ150の構成を図5を参照し説明する。
図において152−0〜152−80は直列に接続された「81」個の2段のラッチ回路であり、クロックCKoverの立上がりで各入力端に供給されたデータをラッチし、その結果を直後のクロックCKoverの立下がりで出力する。また、初段のラッチ回路132−0にはデータPDmidが供給される。従って、ラッチ回路152−0〜152−80には、クロックCKoverの周期毎に過去「81」サンプルのデータPDmidが記憶されることになる。154−0〜154−80は乗算器であり、これら過去「81」サンプルのデータPDmidに対して各々係数K0〜K80を乗算する。156−1〜156−80は加算器であり、乗算器154−0〜154−80における乗算結果を加算し、その結果をデータPD2として出力する。
2.1.通常動作
次に、本実施例の動作を説明する。ここでは、一例として、入力サンプリング周波数Finが「30kHz」であって出力サンプリング周波数Foutが「50kHz」であった場合の例を説明する。まず、入出力クロックCKin,CKoutが変換制御部180に供給されると、Fin計測部181およびFout計測部186において両周波数Fin,Foutが計測される。この例においては周波数Fin,Foutは何れも「入力グループGin=1(60kHz未満)」に属するから、乗数MP決定部185においては乗数MPが「2」に決定される。また、「Fin/Fover=Fin/(Fout・MP)=0.3」であるから、出力レート制限値発生部183からは上限値LHとして「0.3+α」および下限値LLとして「0.3−α」が出力される。また、オーバーサンプリングクロック発生器170においては、周波数Foutを「2」逓倍した「周波数Fover=100kHz」のクロックCKoverが出力される。
同図(a)は入力データDinの周波数スペクトルを示す。入力データDinの入力サンプリング周波数Finは「30kHz」であるから、入力データDinの原信号の周波数スペクトルは「0〜15kHz」に抑えられている。そして、原信号が周波数Finでサンプリングされることによって、図示のように「15〜30kHz」のスペクトル成分が発生する。なお、入力データDinのスペクトル成分は、さらに上の帯域にも存在するが、図上では省略されている。次に、同図(b)は、第1フィルタ130により、データPD1の信号帯域を周波数Finの半分の「15kHz」以下に帯域制限しつつ、出力クロックCKoutに準同期した「周波数Fover=100kHz」のクロックCKoverでオーバーサンプリングして得られたデータPDmidの周波数スペクトルを示す。このデータPDmidにおいては、原信号の「0〜15kHz」のスペクトル成分に対応して、「85〜100kHz」のスペクトル成分が発生している。
次に、周波数FinまたはFoutに変動が生じた場合の動作を説明する。
図6の例においては、差分データS208は「3」または「4」を交互に繰り返している。かかる場合には、微調整テーブル210が出力する微調整値S210は常に「0」であるため、周波数比信号Deltaに変化は生じない。しかし、ここで周波数Finが若干低下し、あるいは周波数Foutが若干上昇したと仮定すると、書込みアドレスwadの変化速度が読出しアドレスradの変化速度よりも相対的に遅くなるため、差分データS208が「2」,「1」または「0」に低下する。かかる場合、微調整テーブル210においては、差分データS208の値「2」,「1」または「0」に対応して、負値(「−1×2-32」、「−2×2-32」または「−3×2-32」)の微調整値S210が出力される。
本発明は上述した実施例に限定されるものではなく、例えば以下のように種々の変形が可能である。
(1)上記実施例のフィルタ130,150におけるタップ数(ラッチ回路132−0〜132−23およびラッチ回路152−0〜152−80の段数)は上述した数に限定されるものではなく、各信号のビット数も上記実施例において例示したビット数に限られるものでもない。これらは必要とされる性能に応じて適宜増減してもよい。
Claims (4)
- 入力データのサンプリングタイミングに同期する入力クロックと、出力データのサンプリングタイミングに同期するとともに前記入力クロックには同期も準同期もせず、前記入力クロックよりも周波数の低い出力クロックとに基づいて、該入力クロックの入力サンプリング周波数の、該出力クロックの出力サンプリング周波数に対する比が大きくなるほど大きくなる乗数MPを決定する乗数決定手段と、
受信した前記出力クロックを前記乗数MP倍に逓倍することにより、前記入力クロックに同期しないオーバーサンプリングクロックを発生するオーバーサンプリングクロック発生手段と、
前記入力クロックと前記オーバーサンプリングクロックとに基づいて、前記入力サンプリング周波数の「1/2」倍以上の信号成分を除去しつつ前記入力データを非同期サンプリング周波数変換することにより、前記オーバーサンプリングクロックに同期したオーバーサンプリング信号を出力するオーバーサンプリング手段と、
前記オーバーサンプリングクロックの周波数であるオーバーサンプリング周波数の「1/(MP・2)」倍以上の信号成分を除去しつつ、該オーバーサンプリング信号を「1/MP」にダウンサンプリングすることにより、前記出力クロックに同期した前記出力データを出力するダウンサンプリング手段と
を具備することを特徴とするサンプリング周波数変換装置。 - 前記乗数決定手段は、
前記入力クロックに基づいて、前記入力サンプリング周波数を計測する入力サンプリング周波数計測手段と、
前記出力クロックに基づいて、前記出力サンプリング周波数を計測する出力サンプリング周波数計測手段と、
計測された前記入力サンプリング周波数および前記出力サンプリング周波数が複数の周波数帯域のうち各々何れの帯域に属するかを判定する判定手段と
を備えており、
この判定された帯域に基づいて、前記乗数MPを決定していること
を特徴とする請求項1記載のサンプリング周波数変換装置。 - 入力データのサンプリングタイミングに同期する入力クロックと、出力データのサンプリングタイミングに同期するとともに前記入力クロックには同期も準同期もせず、前記入力クロックよりも周波数の低い出力クロックとに基づいて、該入力クロックの入力サンプリング周波数の、該出力クロックの出力サンプリング周波数に対する比が大きくなるほど大きくなる乗数MPを決定する乗数決定手段と、
受信した前記出力クロックを前記乗数MP倍に逓倍することにより、前記入力クロックには同期しないオーバーサンプリングクロックを発生するオーバーサンプリングクロック発生手段と、
前記入力データを順次記憶するFIFOバッファと、
周波数比信号を前記オーバーサンプリングクロック毎に累積するとともに、その累積結果が所定条件を満たす毎に、前記FIFOバッファに書き込まれた入力データを順次読み出す読出手段と、
前記読出手段により読み出された入力データに対し、前記オーバーサンプリングクロック毎に、前記累積結果に基づいて位相信号を出力し該位相信号に応じた1組の係数群によるローパスフィルタ処理を行う非同期サンプリング周波数変換を施し、前記オーバーサンプリングクロックに同期したオーバーサンプリング信号を出力するオーバーサンプリング手段と、
前記オーバーサンプリングクロックの周波数であるオーバーサンプリング周波数の「1/(MP・2)」倍以上の信号成分を除去しつつ、該オーバーサンプリング信号を「1/MP」にダウンサンプリングすることにより、前記出力クロックに同期した前記出力データを出力するダウンサンプリング手段と、
前記FIFOバッファに既に書き込まれ前記読出手段によって未だ読み出されていないデータ数に基づいて前記周波数比信号を増減する周波数比信号調節手段と、
前記入力クロックと前記出力クロックとに基づいて、前記入力サンプリング周波数と前記出力サンプリング周波数の周波数比を検出する周波数比検出手段と、
この検出された周波数比に基づいて、前記周波数比信号として採り得る値の許容範囲を制限する周波数比信号制限手段と
を有することを特徴とするサンプリング周波数変換装置。 - 前記乗数決定手段は、前記オーバーサンプリング周波数が前記入力クロックの周波数よりも高くなるように前記乗数MPを決定することを特徴とする請求項1ないし3の何れかに記載のサンプリング周波数変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003387986A JP3953023B2 (ja) | 2003-11-18 | 2003-11-18 | サンプリング周波数変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003387986A JP3953023B2 (ja) | 2003-11-18 | 2003-11-18 | サンプリング周波数変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005151323A JP2005151323A (ja) | 2005-06-09 |
JP3953023B2 true JP3953023B2 (ja) | 2007-08-01 |
Family
ID=34695196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003387986A Expired - Fee Related JP3953023B2 (ja) | 2003-11-18 | 2003-11-18 | サンプリング周波数変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3953023B2 (ja) |
-
2003
- 2003-11-18 JP JP2003387986A patent/JP3953023B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005151323A (ja) | 2005-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5481568A (en) | Data detecting apparatus using an over sampling and an interpolation means | |
US7970088B2 (en) | Systems and methods for sample rate conversion | |
EP0599817B1 (en) | Sampling frequency conversion method and apparatus | |
US7262716B2 (en) | Asynchronous sample rate converter and method | |
TWI420878B (zh) | 用於時序回復迴路之相位偵測器 | |
US5925093A (en) | Sampling frequency converting apparatus | |
US6487672B1 (en) | Digital timing recovery using baud rate sampling | |
US7570727B2 (en) | Data transmission controller and sampling frequency converter | |
JP4206886B2 (ja) | Itrデータ再生装置、記録再生システムおよび補間フィルタ | |
JP3122104B2 (ja) | 可変レート方形整合フィルタ | |
JP3953023B2 (ja) | サンプリング周波数変換装置 | |
JP2600821B2 (ja) | 標本化周波数変換装置 | |
US7908306B1 (en) | SRC with multiple sets of filter coefficients in memory and a high order coefficient interpolator | |
JP3915781B2 (ja) | サンプリング周波数変換装置 | |
TWI804187B (zh) | 眼開監測裝置與其操作方法 | |
JP4386079B2 (ja) | サンプリング周波数変換装置 | |
TWI546801B (zh) | 取樣率轉換器與用於其中之比率估測器及其比率估測方法 | |
JP3955153B2 (ja) | データ処理装置の信号検出方法及びその装置 | |
US6486813B1 (en) | Oversampling circuit digital/analog converter | |
JP2010212779A (ja) | サンプリング周波数変換装置 | |
US9000958B1 (en) | Device and method for converting data rate | |
JP3289462B2 (ja) | 標本化周波数変換装置 | |
US6483451B1 (en) | Sampling function waveform data generating device | |
JP5023434B2 (ja) | サンプリング周波数変換装置 | |
US20050007863A1 (en) | Sampling frequency conversion device and sampling frequency conversion method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061006 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070423 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |