TWI793621B - 多通道同步輸出電路及利用其之控制晶片和電子裝置 - Google Patents

多通道同步輸出電路及利用其之控制晶片和電子裝置 Download PDF

Info

Publication number
TWI793621B
TWI793621B TW110119622A TW110119622A TWI793621B TW I793621 B TWI793621 B TW I793621B TW 110119622 A TW110119622 A TW 110119622A TW 110119622 A TW110119622 A TW 110119622A TW I793621 B TWI793621 B TW I793621B
Authority
TW
Taiwan
Prior art keywords
output
signal
data
signals
state
Prior art date
Application number
TW110119622A
Other languages
English (en)
Other versions
TW202248789A (zh
Inventor
楊坤
Original Assignee
大陸商北京歐錸德微電子技術有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商北京歐錸德微電子技術有限公司 filed Critical 大陸商北京歐錸德微電子技術有限公司
Priority to TW110119622A priority Critical patent/TWI793621B/zh
Publication of TW202248789A publication Critical patent/TW202248789A/zh
Application granted granted Critical
Publication of TWI793621B publication Critical patent/TWI793621B/zh

Links

Images

Landscapes

  • Time-Division Multiplex Systems (AREA)

Abstract

一種多通道同步輸出電路，用以處理由多組C-PHY介面信號轉換而得之多個數據信號及多個時鐘信號，其具有：一多工電路，用以選擇與所述多個數據信號中最晚到達者相對應之所述時鐘信號以充作一輸出時鐘信號；以及多個先進先出暫存單元，用以在所述多個時鐘信號的控制下擷取所述多個數據信號所傳遞之數據，各具有一輸出致能端及一輸出控制端，該輸出致能端係與一輸出暫停信號耦接，該輸出控制端係與該輸出時鐘信號耦接，其中，該輸出暫停信號係在至少一所述先進先出暫存單元未儲存任一筆所述數據時呈現作用狀態，以禁止所述多個先進先出暫存單元輸出所述數據；及在所述多個先進先出暫存單元皆儲存有至少一筆所述數據時呈現不作用狀態，以允許所述多個先進先出暫存單元依該輸出時鐘信號之控制輸出所述數據。

Description

多通道同步輸出電路及利用其之控制晶片和電子裝置
本發明係有關多通道數據傳輸，尤指一種多通道之同步輸出電路。
請參照圖1，其繪示一習知之多通道同步輸出電路之電路圖。如圖1所示，該多通道同步輸出電路具有三個暫存單元11及一數據對齊電路12。
三個暫存單元11耦接三個通道，並對應地依三個獨立的時鐘信號(HS_clk0、HS_clk1、HS_clk2) 之控制分別擷取三個輸入數據信號(D 0、D 1、D 2)，及依一同步時鐘信號SYNC_clk之控制產生三個輸出數據信號(D O0、D O1、D O2)以同步送出所述三個輸入數據信號(D 0、D 1、D 2)的擷取數據，其中，所述三個輸入數據信號(D 0、D 1、D 2)係各由一C-PHY介面信號轉換而得，所述三個獨立的時鐘信號(HS_clk0、HS_clk1、HS_clk2)係所述三個輸入數據信號(D 0、D 1、D 2)各經由一時鐘恢復模組之處理而得；各暫存單元11均具有一輸入控制端CI以耦接一所述獨立的時鐘信號，一數據輸入端DI以耦接一所述輸入數據信號，一輸出控制端CO以耦接所述同步時鐘信號SYNC_clk，及一數據輸出端DO以輸出一所述輸出數據信號。
C-PHY介面係以三條導線傳輸數據之通信介面，由於其為習知技術，故在此不擬贅述。
數據對齊電路12具有一輸入控制端CLK以耦接所述同步時鐘信號SYNC_clk，三個數據輸入端(A、B、C)以耦接所述三個輸出數據信號(D O0、D O1、D O2)，以及一數據輸出端D以產生一輸出數據D OUT，其中，數據對齊電路12係依同步時鐘信號SYNC_clk之控制同步擷取所述三個輸出數據信號(D O0、D O1、D O2)，從而以所述三個輸出數據信號(D O0、D O1、D O2)之擷取數據的併接結果產生輸出數據D OUT。
然而，為了降低功耗，一般而言，每條通道在數據發送完後就會停止發送動作，而時鐘信號(HS_clk0、HS_clk1、HS_clk2)，因為是通過對輸入數據信號(D 0、D 1、D 2)進行時鐘恢復運算而得，就會隨之停止。因此，為了確保高速資料的傳輸不會因時鐘信號(HS_clk0、HS_clk1、HS_clk2)的消失而受到影響，該習知之多通道同步輸出電路乃增加一同步時鐘信號SYNC_clk以負責所述三個輸出數據信號(D O0、D O1、D O2) 的同步擷取操作。
然而，增加同步時鐘信號SYNC_clk卻會增加電路的功耗。
因此，本領域亟需一種新穎的多通道之同步輸出電路。
本發明之一目的在於提供一種多通道同步輸出電路，其可在不須額外增加本地時鐘信號的情況下，藉由簡潔的邏輯電路解決多個獨立C-PHY通道之同步輸出問題，從而有效降低多通道高速通信電路之整體功耗。
本發明之另一目的在於提供一種控制晶片，其可藉由上述之多通道同步輸出電路解決多個獨立C-PHY通道之同步輸出問題，從而有效降低控制晶片之整體功耗。
本發明之又一目的在於提供一種電子裝置，其可藉由上述之控制晶片解決多個獨立C-PHY通道之同步輸出問題，從而有效降低電子裝置之整體功耗。
為達到前述之目的，一種多通道同步輸出電路乃被提出，其係用以處理由多組C-PHY介面信號轉換而得之多個數據信號及由所述多個數據信號產生之多個時鐘信號，其具有：
一多工電路，用以選擇與所述多個數據信號中最晚到達者相對應之所述時鐘信號以充作一輸出時鐘信號； 以及
多個先進先出暫存單元，用以在所述多個時鐘信號的控制下擷取所述多個數據信號所傳遞之數據，各具有一輸出致能端及一輸出控制端，該輸出致能端係與一輸出暫停信號耦接，該輸出控制端係與該輸出時鐘信號耦接，其中，該輸出暫停信號係在至少一所述先進先出暫存單元未儲存任一筆所述數據時呈現作用狀態，以禁止所述多個先進先出暫存單元輸出所述數據；及在所述多個先進先出暫存單元皆儲存有至少一筆所述數據時呈現不作用狀態，以允許所述多個先進先出暫存單元依該輸出時鐘信號之控制輸出所述數據。
在一實施例中，該多工電路具有：
一多工器，具有一控制端、多個輸入端及一輸出端，其中，該控制端係與一選擇信號耦接，所述多個輸入端對應耦接所述多個時鐘信號，該輸出端係用以提供該輸出時鐘信號，且該多工器係依該選擇信號之控制自所述多個時鐘信號中擇一以充作該輸出時鐘信號；以及
一時鐘選擇電路，具有多個輸入端以耦接多個狀態信號及一輸出端以提供該選擇信號，其中，各所述狀態信號均係用以提供一非空白狀態或一空白狀態，且該選擇信號之作用產生時點係依所述多個狀態信號中最晚呈現所述非空白狀態之時點而定。
在一實施例中，所述之多通道同步輸出電路進一步具有： 一輸出閘控單元，具有多個輸入端以耦接所述多個狀態信號，一輸出端以提供該輸出暫停信號，以及一反及閘以在所述多個狀態信號均為高電位時使該輸出暫停信號呈現低電位以致能所述多個先進先出暫存單元之數據輸出，及在所述多個狀態信號中有任一信號為低電位時使該輸出暫停信號呈現高電位以禁能所述多個先進先出暫存單元之所述數據輸出。在一實施例中，該第二映射單元包含一多工器。
在一實施例中，各所述先進先出暫存單元均具有一非空白狀態輸出端以輸出一所述狀態信號，其中，各所述先進先出暫存單元在儲存有至少一筆所述數據時使其所述狀態信號呈現所述非空白狀態，及在未儲存有任何一筆所述數據時使其所述狀態信號呈現所述空白狀態。
為達到前述之目的，本發明進一步提出一種控制晶片，其具有多個信號轉換單元及一多通道同步輸出電路，所述多個信號轉換單元係用以依多個C-PHY通道之傳輸信號產生多個數據信號及多個時鐘信號並將其傳送至該多通道同步輸出電路，且該多通道同步輸出電路具有：
一多工電路，用以選擇與所述多個數據信號中最晚到達者相對應之所述時鐘信號以充作一輸出時鐘信號； 以及
多個先進先出暫存單元，用以在所述多個時鐘信號的控制下擷取所述多個數據信號所傳遞之數據，各具有一輸出致能端及一輸出控制端，該輸出致能端係與一輸出暫停信號耦接，該輸出控制端係與該輸出時鐘信號耦接，其中，該輸出暫停信號係在至少一所述先進先出暫存單元未儲存任一筆所述數據時呈現作用狀態，以禁止所述多個先進先出暫存單元輸出所述數據；及在所述多個先進先出暫存單元皆儲存有至少一筆所述數據時呈現不作用狀態，以允許所述多個先進先出暫存單元依該輸出時鐘信號之控制輸出所述數據。
在一實施例中，該多工電路具有：
一多工器，具有一控制端、多個輸入端及一輸出端，其中，該控制端係與一選擇信號耦接，所述多個輸入端對應耦接所述多個時鐘信號，該輸出端係用以提供該輸出時鐘信號，且該多工器係依該選擇信號之控制自所述多個時鐘信號中擇一以充作該輸出時鐘信號；以及
一時鐘選擇電路，具有多個輸入端以耦接多個狀態信號及一輸出端以提供該選擇信號，其中，各所述狀態信號均係用以提供一非空白狀態或一空白狀態，且該選擇信號之作用產生時點係依所述多個狀態信號中最晚呈現所述非空白狀態之時點而定。
在一實施例中，該多通道同步輸出電路進一步具有：
一輸出閘控單元，具有多個輸入端以耦接所述多個狀態信號，一輸出端以提供該輸出暫停信號，以及一反及閘以在所述多個狀態信號均為高電位時使該輸出暫停信號呈現低電位以致能所述多個先進先出暫存單元之數據輸出，及在所述多個狀態信號中有任一信號為低電位時使該輸出暫停信號呈現高電位以禁能所述多個先進先出暫存單元之所述數據輸出。
在一實施例中，各所述先進先出暫存單元均具有一非空白狀態輸出端以輸出一所述狀態信號，其中，各所述先進先出暫存單元在儲存有至少一筆所述數據時使其所述狀態信號呈現所述非空白狀態，及在未儲存有任何一筆所述數據時使其所述狀態信號呈現所述空白狀態。
為達到前述之目的，本發明進一步提出一種電子裝置，其具有一功能單元及如前述之控制晶片，且該功能單元包含一音頻功能單元及/或一視頻功能單元。
在可能的實施例中，該電子裝置可為一顯示器、一攜帶型電腦或一智慧型手持裝置。
請參照圖2，其繪示包含本發明之多通道同步輸出電路之一實施例之電路圖。如圖2所示，一多通道同步輸出電路100包含一多工器110、一時鐘選擇電路111、三個暫存單元120及一輸出閘控單元121。
多工器110具有一控制端、三個輸入端及一輸出端，其中，該控制端係與一選擇信號SEL耦接，所述三個輸入端對應耦接三個獨立的時鐘信號(CLK0、CLK1、CLK2)，該輸出端係用以提供一輸出時鐘信號CLKO，且多工器110係依該選擇信號SEL之控制自三個獨立的時鐘信號(CLK0、CLK1、CLK2)中擇一以充作輸出時鐘信號CLKO。
時鐘選擇電路111具有三個輸入端以耦接三個狀態信號(NEMP0、NEMP1、NEMP2)及一輸出端以提供該選擇信號SEL，其中，各所述狀態信號均係用以提供一非空白狀態或一空白狀態，且該選擇信號SEL之作用產生時點係依所述三個狀態信號(NEMP0、NEMP1、NEMP2)中最晚呈現所述非空白狀態之時點而定。
所述三個暫存單元120耦接三個通道，並對應地依所述三個獨立的時鐘信號(CLK0、CLK1、CLK2) 之控制分別擷取三個輸入數據信號(D 0、D 1、D 2)，及在一暫停信號S HALT處於不作用狀態時，依該輸出時鐘信號CLKO之控制產生三個輸出數據信號(D O0、D O1、D O2)以同步送出所述三個輸入數據信號(D 0、D 1、D 2)的擷取數據，其中，所述三個輸入數據信號(D 0、D 1、D 2)係各由一C-PHY介面信號轉換而得，所述三個獨立的時鐘信號(CLK0、CLK1、CLK2)係所述三個輸入數據信號(D 0、D 1、D 2)各經由一時鐘恢復模組之處理而得；各暫存單元120均具有一輸入控制端CI以耦接一所述獨立的時鐘信號，一數據輸入端DI以耦接一所述輸入數據信號，一輸出控制端CO以耦接所述輸出時鐘信號CLKO，一輸出致能控制端ENB以耦接該暫停信號S HALT，一非空白狀態輸出端NEMP以輸出一所述狀態信號，及一數據輸出端DO以輸出一所述輸出數據信號，其中，當該暫停信號S HALT處於作用狀態時，三個暫存單元120的數據輸出端DO均會被禁止輸出所述輸出數據信號；當該暫停信號S HALT處於所述不作用狀態時，三個暫存單元120的數據輸出端DO方可依該輸出時鐘信號CLKO之控制產生三個輸出數據信號(D O0、D O1、D O2)以同步送出所述三個輸入數據信號(D 0、D 1、D 2)的擷取數據；以及各暫存單元120均係一先進先出(FIFO)之暫存單元，且均係在儲存有至少一筆所述擷取數據時使其所述狀態信號呈現所述非空白狀態，及在未儲存有任何一筆所述擷取數據時使其所述狀態信號呈現空白狀態。
輸出閘控單元121具有三個輸入端以耦接所述三個狀態信號(NEMP0、NEMP1、NEMP2)，一輸出端以提供該暫停信號S HALT，以及一反及閘121a以在所述三個狀態信號(NEMP0、NEMP1、NEMP2)均為高電位(所述非空白狀態)時使該暫停信號S HALT呈現低電位(所述不作用狀態)以致能三個暫存單元120之所述輸出數據信號的輸出，及在所述三個狀態信號(NEMP0、NEMP1、NEMP2)中有任一信號為低電位(所述空白狀態)時使該暫停信號S HALT呈現高電位(所述作用狀態)以禁能三個暫存單元120之所述輸出數據信號的輸出。
請參照圖3，其繪示圖2之多通道同步輸出電路之一工作時序圖。如圖3所示，三個輸入數據信號(D 0、D 1、D 2)的到達順序由先至後為：D 0、D 2、D 1，因此，當與輸出數據信號(D O0、D O2)對應的暫存單元120已儲存有擷取數據而使其所述狀態信號均為高電位(所述非空白狀態)時，與輸出數據信號(D O1)對應的暫存單元120仍未儲存有任何擷取數據而使其所述狀態信號呈現低電位(所述空白狀態)，從而使該暫停信號S HALT呈現高電位(所述作用狀態)；當與輸出數據信號(D O1)對應的暫存單元120在稍後也儲存有一筆擷取數據而使其所述狀態信號呈現高電位(所述非空白狀態)時，三個暫存單元120之所述狀態信號均為高電位(所述非空白狀態)，此時該暫停信號S HALT會呈現低電位(所述不作用狀態)，致使三個暫存單元120的數據輸出端DO能夠依該輸出時鐘信號CLKO之控制產生三個輸出數據信號(D O0、D O1、D O2)以同步送出所述三個輸入數據信號(D 0、D 1、D 2)的擷取數據。
依上述的說明，本發明進一步提出一控制晶片。請參照圖4，其繪示本發明之控制晶片之一實施例的方塊圖。如圖4所示，一控制晶片200具有三個信號轉換單元210及一多通道同步輸出電路220，其中，三個信號轉換單元210係用以依三個C-PHY通道之傳輸信號(CPHY0、CPHY1、CPHY2)產生三個時鐘信號(CLK0、CLK1、CLK2)及三個輸入數據信號(D 0、D 1、D 2)以傳送至多通道同步輸出電路220，且多通道同步輸出電路220係由多通道同步輸出電路100實現。
依上述的說明，本發明進一步提出一電子裝置。請參照圖5，其繪示本發明之電子裝置之一實施例的方塊圖。如圖5所示，一電子裝置300具有一控制晶片310及一功能單元320，其中，控制晶片310係由控制晶片200實現，且功能單元320可包含一音頻功能單元或一視頻功能單元。另外，電子裝置300可為一顯示器、一攜帶型電腦或一智慧型手持裝置。
依上述的說明可知，本發明可提供以下的優點：
1.本發明的多通道同步輸出電路可在不須額外增加本地時鐘信號的情況下，藉由簡潔的邏輯電路解決多個獨立C-PHY通道之同步輸出問題，從而有效降低多通道高速通信電路之整體功耗。
2.本發明的控制晶片可藉由上述之多通道同步輸出電路解決多個獨立C-PHY通道之同步輸出問題，從而有效降低控制晶片之整體功耗。
3.本發明的電子裝置可藉由上述之控制晶片解決多個獨立C-PHY通道之同步輸出問題，從而有效降低電子裝置之整體功耗。
本發明所揭示者，乃較佳實施例之一種，舉凡局部之變更或修飾而源於本發明之技術思想而為熟習該項技藝知人所易於推知者，俱不脫本發明之專利權範疇。
綜上所陳，本案無論目的、手段與功效，皆顯示其迥異於習知技術，且其首先發明合於實用，確實符合發明之專利要件，懇請　貴審查委員明察，並早日賜予專利俾嘉惠社會，是為至禱。
11:暫存單元 12:數據對齊電路 100:多通道同步輸出電路 110:多工器 111:時鐘選擇電路 120:暫存單元 121:輸出閘控單元 121a:反及閘 200:控制晶片 210:信號轉換單元 220:多通道同步輸出電路 300:電子裝置 310:控制晶片 320:功能單元
為進一步揭示本發明之具體技術內容，首先請參閱圖式，其中： 圖1繪示一習知之多通道同步輸出電路之電路圖。 圖2繪示包含本發明之多通道同步輸出電路之一實施例之電路圖。 圖3繪示圖2之多通道同步輸出電路之一工作時序圖。 圖4繪示本發明之控制晶片之一實施例的方塊圖。 圖5繪示本發明之電子裝置之一實施例的方塊圖。
100:多通道同步輸出電路
110:多工器
111:時鐘選擇電路
120:暫存單元
121:輸出閘控單元
121a:反及閘

Claims (10)

  1. 一種多通道同步輸出電路，用以處理由多組C-PHY介面信號轉換而得之多個數據信號及由所述多個數據信號產生之多個時鐘信號，其具有：一多工電路，用以選擇與所述多個數據信號中最晚到達者相對應之所述時鐘信號以充作一輸出時鐘信號；以及多個先進先出暫存單元，用以在所述多個時鐘信號的控制下擷取所述多個數據信號所傳遞之數據，各具有一輸出致能端及一輸出控制端，該輸出致能端係與一輸出暫停信號耦接，該輸出控制端係與該輸出時鐘信號耦接，其中，該輸出暫停信號係在至少一所述先進先出暫存單元未儲存任一筆所述數據時呈現作用狀態，以禁止所述多個先進先出暫存單元輸出所述數據；及在所述多個先進先出暫存單元皆儲存有至少一筆所述數據時呈現不作用狀態，以允許所述多個先進先出暫存單元依該輸出時鐘信號之控制輸出所述數據。
  2. 如申請專利範圍第1項所述之多通道同步輸出電路，其中，該多工電路具有：一多工器，具有一控制端、多個輸入端及一輸出端，其中，該控制端係與一選擇信號耦接，所述多個輸入端對應耦接所述多個時鐘信號，該輸出端係用以提供該輸出時鐘信號，且該多工器係依該選擇信號之控制自所述多個時鐘信號中擇一以充作該輸出時鐘信號；以及一時鐘選擇電路，具有多個輸入端以耦接多個狀態信號及一輸出端以提供該選擇信號，其中，各所述狀態信號均係用以提供一非空白狀態或一空白狀態，且該選擇信號之作用產生時點係依所述多個狀態信號中最晚呈現所述非空白狀態之時點而定；其中，各所述先進先出暫存單元未儲存有任何一筆所述數據時使其所述狀態信號呈現所述空白狀態，且各所述先進先出暫存單儲存有至少一筆所述數據時使其所述狀態信號呈現所述非空白狀態。
  3. 如申請專利範圍第2項所述之多通道同步輸出電路，其進一步具有： 一輸出閘控單元，具有多個輸入端以耦接所述多個狀態信號，一輸出端以提供該輸出暫停信號，以及一反及閘以在所述多個狀態信號均為高電位時使該輸出暫停信號呈現低電位以致能所述多個先進先出暫存單元之數據輸出，及在所述多個狀態信號中有任一信號為低電位時使該輸出暫停信號呈現高電位以禁能所述多個先進先出暫存單元之所述數據輸出。
  4. 如申請專利範圍第2項所述之多通道同步輸出電路，其中，各所述先進先出暫存單元均具有一非空白狀態輸出端以輸出一所述狀態信號，其中，各所述先進先出暫存單元在儲存有至少一筆所述數據時使其所述狀態信號呈現所述非空白狀態，及在未儲存有任何一筆所述數據時使其所述狀態信號呈現所述空白狀態。
  5. 一種控制晶片，其具有多個信號轉換單元及一多通道同步輸出電路，所述多個信號轉換單元係用以依多個C-PHY通道之傳輸信號產生多個數據信號及多個時鐘信號並將其傳送至該多通道同步輸出電路，且該多通道同步輸出電路具有：一多工電路，用以選擇與所述多個數據信號中最晚到達者相對應之所述時鐘信號以充作一輸出時鐘信號；以及多個先進先出暫存單元，用以在所述多個時鐘信號的控制下擷取所述多個數據信號所傳遞之數據，各具有一輸出致能端及一輸出控制端，該輸出致能端係與一輸出暫停信號耦接，該輸出控制端係與該輸出時鐘信號耦接，其中，該輸出暫停信號係在至少一所述先進先出暫存單元未儲存任一筆所述數據時呈現作用狀態，以禁止所述多個先進先出暫存單元輸出所述數據；及在所述多個先進先出暫存單元皆儲存有至少一筆所述數據時呈現不作用狀態，以允許所述多個先進先出暫存單元依該輸出時鐘信號之控制輸出所述數據。
  6. 如申請專利範圍第5項所述之控制晶片，其中，該多工電路具有：一多工器，具有一控制端、多個輸入端及一輸出端，其中，該控制端係與一選擇信號耦接，所述多個輸入端對應耦接所述多個時鐘信號，該輸出端係用 以提供該輸出時鐘信號，且該多工器係依該選擇信號之控制自所述多個時鐘信號中擇一以充作該輸出時鐘信號；以及一時鐘選擇電路，具有多個輸入端以耦接多個狀態信號及一輸出端以提供該選擇信號，其中，各所述狀態信號均係用以提供一非空白狀態或一空白狀態，且該選擇信號之作用產生時點係依所述多個狀態信號中最晚呈現所述非空白狀態之時點而定；其中，各所述先進先出暫存單元未儲存有任何一筆所述數據時使其所述狀態信號呈現所述空白狀態，且各所述先進先出暫存單儲存有至少一筆所述數據時使其所述狀態信號呈現所述非空白狀態。
  7. 如申請專利範圍第6項所述之控制晶片，其中該多通道同步輸出電路進一步具有：一輸出閘控單元，具有多個輸入端以耦接所述多個狀態信號，一輸出端以提供該輸出暫停信號，以及一反及閘以在所述多個狀態信號均為高電位時使該輸出暫停信號呈現低電位以致能所述多個先進先出暫存單元之數據輸出，及在所述多個狀態信號中有任一信號為低電位時使該輸出暫停信號呈現高電位以禁能所述多個先進先出暫存單元之所述數據輸出。
  8. 如申請專利範圍第6項所述之控制晶片，其中，各所述先進先出暫存單元均具有一非空白狀態輸出端以輸出一所述狀態信號，其中，各所述先進先出暫存單元在儲存有至少一筆所述數據時使其所述狀態信號呈現所述非空白狀態，及在未儲存有任何一筆所述數據時使其所述狀態信號呈現所述空白狀態。
  9. 一種電子裝置，其具有一功能單元及如申請專利範圍第5至8項中任一項所述之控制晶片，且該功能單元包含一音頻功能單元及/或一視頻功能單元。
  10. 如申請專利範圍第9項所述之電子裝置，其係由一顯示器、一攜帶型電腦和一智慧型手持裝置所組成群組所選擇的一種電子裝置。
TW110119622A 2021-05-31 2021-05-31 多通道同步輸出電路及利用其之控制晶片和電子裝置 TWI793621B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW110119622A TWI793621B (zh) 2021-05-31 2021-05-31 多通道同步輸出電路及利用其之控制晶片和電子裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110119622A TWI793621B (zh) 2021-05-31 2021-05-31 多通道同步輸出電路及利用其之控制晶片和電子裝置

Publications (2)

Publication Number Publication Date
TW202248789A TW202248789A (zh) 2022-12-16
TWI793621B true TWI793621B (zh) 2023-02-21

Family

ID=85793546

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110119622A TWI793621B (zh) 2021-05-31 2021-05-31 多通道同步輸出電路及利用其之控制晶片和電子裝置

Country Status (1)

Country Link
TW (1) TWI793621B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8661191B2 (en) * 2008-03-01 2014-02-25 Kabushiki Kaisha Toshiba Memory system
CN111512369A (zh) * 2017-11-02 2020-08-07 康杜实验室公司 多通道数据接收器的时钟数据恢复

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8661191B2 (en) * 2008-03-01 2014-02-25 Kabushiki Kaisha Toshiba Memory system
CN111512369A (zh) * 2017-11-02 2020-08-07 康杜实验室公司 多通道数据接收器的时钟数据恢复

Also Published As

Publication number Publication date
TW202248789A (zh) 2022-12-16

Similar Documents

Publication Publication Date Title
EP1958404B1 (en) Alignment and deskew for multiple lanes of serial interconnect
US20070073942A1 (en) High-speed interface circuit for semiconductor memory chips and memory system including the same
TW200643971A (en) High-speed interface circuit for semiconductor memory chips and memory system including semiconductor memory chips
KR101678916B1 (ko) 고속 데이터 버스 시스템 및 이를 이용한 이미지 센서
JP3798292B2 (ja) データ同期化回路及び通信インターフェース回路
US8031539B2 (en) Memory device and memory system comprising a memory device and a memory control device
TWI793621B (zh) 多通道同步輸出電路及利用其之控制晶片和電子裝置
US20140351616A1 (en) Voltage-controllable power-mode-aware clock tree, and synthesis method and operation method thereof
US8510485B2 (en) Low power digital interface
JP3429994B2 (ja) セルバッファ回路
JPH0326107A (ja) 論理回路
JP4234243B2 (ja) 入力バッファを備える半導体装置
CN116470886A (zh) 一种流水线反压控制方法、装置和电路
JP2009265024A (ja) 半導体装置
US20130002315A1 (en) Asynchronous clock adapter
US11075648B2 (en) Seemingly monolithic interface between separate integrated circuit die
CN111210861B (zh) 一种快闪存储器
JP2013125315A (ja) バスシステムおよび情報処理機器
CN104469375A (zh) 一种fc-av协议处理电路结构
JP2003203046A (ja) 回路構成
KR20030013673A (ko) 데이터 전송 속도 변환 장치
TWI690806B (zh) 串列周邊介面之資料傳送裝置與資料接收裝置
US20240040307A1 (en) Digital PDM Microphone Interface
TWI763472B (zh) 資訊傳輸系統及其運作方法
US20150195080A1 (en) Data transmission method and associated signal transmitter