TWI790926B - 半導體裝置及其製造方法 - Google Patents
半導體裝置及其製造方法 Download PDFInfo
- Publication number
- TWI790926B TWI790926B TW111106185A TW111106185A TWI790926B TW I790926 B TWI790926 B TW I790926B TW 111106185 A TW111106185 A TW 111106185A TW 111106185 A TW111106185 A TW 111106185A TW I790926 B TWI790926 B TW I790926B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor layer
- film
- layer
- semiconductor device
- insulating film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 311
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000013078 crystal Substances 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 230000006870 function Effects 0.000 claims description 8
- 238000003860 storage Methods 0.000 claims description 6
- 239000007787 solid Substances 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 229910052785 arsenic Inorganic materials 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 claims 1
- 229910052732 germanium Inorganic materials 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 351
- 239000011229 interlayer Substances 0.000 description 35
- 230000001681 protective effect Effects 0.000 description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 229910004298 SiO 2 Inorganic materials 0.000 description 12
- 238000005530 etching Methods 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
本發明之實施方式提供一種可增大半導體層內之晶粒之粒徑之半導體裝置及其製造方法。
根據一實施方式，半導體裝置具備基板、及設置於上述基板上且包含第1晶粒之第1半導體層。上述裝置進而具備設置於上述第1半導體層之表面之第1膜。上述裝置進而具備第2半導體層，該第2半導體層設置於上述第1膜之表面，經由上述第1膜內之開口部而設置於上述第1半導體層之表面，包含第2晶粒，且包含於記憶胞內；而且上述第2晶粒之粒徑大於上述開口部內之上述第2半導體層之寬度之最大值。
Description
本發明之實施方式係關於一種半導體裝置及其製造方法。
於製造半導體裝置時，有時期望增大半導體層內之晶粒之粒徑。該情形時，問題係如何形成此種半導體層。
本發明所欲解決之問題在於，提供一種可增大半導體層內之晶粒之粒徑之半導體裝置及其製造方法。
根據一實施方式，半導體裝置具備基板、及設置於上述基板上且包含第1晶粒之第1半導體層。上述裝置進而具備設置於上述第1半導體層之表面之第1膜。上述裝置進而具備第2半導體層，該第2半導體層設置於上述第1膜之表面，且經由上述第1膜內之開口部而設置於上述第1半導體層之表面，包含第2晶粒，且包含於記憶胞內；且上述第2晶粒之粒徑大於上述開口部內之上述第2半導體層之寬度之最大值。
以下，參考圖式來說明本發明之實施方式。圖1～圖16中，對於相同之構成標註相同之符號，省略重複之說明。
(第1實施方式)
圖1係表示第1實施方式之半導體裝置之構造之剖視圖。
本實施方式之半導體裝置具備基板1、層間絕緣膜2、源極層3、層間絕緣膜4、閘極層5、複數個絕緣層6、複數個電極層7、層間絕緣膜8、複數個記憶體絕緣膜11、複數個通道半導體層12、及複數個狹縫絕緣膜13。本實施方式之半導體裝置例如為三維記憶體。源極層3為第1半導體層之例，記憶體絕緣膜11為第1膜之例，通道半導體層12為第2半導體層之例。
基板1例如為Si(矽)基板等半導體基板。圖1中示出與基板1之表面平行且相互垂直之X方向及Y方向、以及與基板1之表面垂直之Z方向。本說明書中，將+Z方向作為上方向，將-Z方向作為下方向。-Z方向可與重力方向一致，亦可與重力方向不一致。Z方向為特定方向之例。
層間絕緣膜2、源極層3、層間絕緣膜4及閘極層5依序形成於基板1上。層間絕緣膜2例如為SiO
2膜(氧化矽膜)。源極層3例如包含依序形成於層間絕緣膜2上之金屬層3a、下部半導體層3b、中間半導體層3c、及上部半導體層3d，且作為源極線發揮功能。金屬層3a例如為W(鎢)層。下部半導體層3b、中間半導體層3c、及上部半導體層3d例如為多晶矽層等多晶半導體層。下部半導體層3b、中間半導體層3c及上部半導體層3d亦可為包含P(磷)原子或As(砷)原子作為雜質原子之多晶矽層。下部半導體層3b及上部半導體層3d為第1層之例，中間半導體層3c為第2層之例。層間絕緣膜4例如為SiO
2膜。閘極層5例如為多晶矽層，作為閘極線發揮功能。
上述複數個絕緣層6與上述複數個電極層7成為交替地形成於閘極層5上之積層膜F。層間絕緣膜8形成於積層膜F上。各絕緣層6例如為SiO
2膜。各電極層7例如為包含W層之金屬層，且作為字元線或選擇線發揮功能。層間絕緣膜8例如為SiO
2膜。
本實施方式之半導體裝置具備以貫通層間絕緣膜8、積層膜F、閘極層5、層間絕緣膜4、上部半導體層3d及中間半導體層3c之方式形成之複數個柱狀部CL。各柱狀部CL具有沿Z方向延伸之實心柱狀之形狀，各柱狀部CL之XY截面形狀成為圓或接近圓之圖形。各柱狀部CL包含依序形成於層間絕緣膜8、積層膜F、閘極層5、層間絕緣膜4、上部半導體層3d、中間半導體層3c及下部半導體層3b之表面之記憶體絕緣膜11及通道半導體層12。通道半導體層12與中間半導體層3c相接，且藉由中間半導體層3c而與源極層3電性連接。
上述複數個狹縫絕緣膜13以貫通層間絕緣膜8、積層膜F、閘極層5、層間絕緣膜4、及上部半導體層3d之方式形成。各狹縫絕緣膜13具有沿Y方向及Z方向延伸之實心板狀之形狀。各狹縫絕緣膜13例如為SiO
2膜。
圖2係表示第1實施方式之半導體裝置之構造之放大剖視圖。圖2表示圖1中之區域A。
如圖2所示，記憶體絕緣膜11包含依序形成於積層膜F等之表面之阻擋絕緣膜11a、電荷蓄積層11b及隧道絕緣膜11c。阻擋絕緣膜11a例如為SiO
2膜。電荷蓄積層11b例如為SiN膜(氮化矽膜)等絕緣膜。電荷蓄積層11b亦可為多晶矽層等半導體層。隧道絕緣膜11c例如為SiO
2膜。通道半導體層12例如為多晶矽層等多晶半導體層。通道半導體層12可為包含B(硼)原子或Ge(鍺)原子作為雜質元素之多晶矽層，亦可為包含B原子作為雜質元素之多晶矽鍺層。
圖2中例示了作為字元線發揮功能之2個電極層7。該等電極層7各自與柱狀部CL一起形成記憶胞MC。各記憶胞MC包含電極層7、阻擋絕緣膜11a、電荷蓄積層11b、隧道絕緣膜11c、及通道半導體層12。本實施方式中，通道半導體層12具有沿Z方向延伸之實心柱狀之形狀，記憶體絕緣膜11具有於通道半導體層12之周圍沿Z方向延伸之中空柱狀之形狀。因此，通道半導體層12之XY截面形狀成為圓或接近圓之圖形，記憶體絕緣膜11之XY截面形狀成為圓環或接近圓環之圖形。
圖3～圖9係表示第1實施方式之半導體裝置之製造方法之剖視圖。
首先，於基板1上，依序形成層間絕緣膜2、金屬層3a、下部半導體層3b、下部保護膜21、犧牲層22、上部保護膜23、上部半導體層3d、層間絕緣膜4及閘極層5(圖3(a))。下部保護膜21例如為SiO
2膜。犧牲層22例如為多晶矽層。上部保護膜23例如為SiO
2膜。下部保護膜21、犧牲層22及上部保護膜23係藉由下述更換步驟而置換成中間半導體層3c。
其次，於閘極層5上交替地形成複數個絕緣層6及複數個犧牲層24，且於該等絕緣層6及犧牲層24上形成層間絕緣膜8(圖3(b))。各犧牲層24例如為SiN膜。犧牲層24係藉由下述更換步驟而置換成電極層7。再者，於採用省略該更換步驟之程式之情形時，在圖3(b)之步驟中代替犧牲層24而形成電極層7。
其次，藉由微影法及RIE(Reactive Ion Etching，反應性離子蝕刻)而形成複數個記憶孔MH(圖4(a))，該記憶孔MH貫通層間絕緣膜8、複數個犧牲層24、複數個絕緣層6、閘極層5、層間絕緣膜4、上部半導體層3d、上部保護膜23、犧牲層22、以及下部保護膜21。
其次，於各記憶孔MH內依序形成記憶體絕緣膜11及通道半導體層12(圖4(b))。其結果，於各記憶孔MH內形成柱狀部CL。記憶體絕緣膜11係藉由於各記憶孔MH內依序形成阻擋絕緣膜11a、電荷蓄積層11b、及隧道絕緣膜11c而形成(參考圖2)。本實施方式中，記憶體絕緣膜11具有未圖示之開口部，通道半導體層12係自該開口部內露出之下部半導體層3b藉由磊晶生長而形成。關於該磊晶生長之詳情將於以下敍述。
其次，藉由微影法及RIE而形成複數個狹縫ST(圖5(a)及圖5(b))，該狹縫ST貫通層間絕緣膜8、複數個犧牲層24、複數個絕緣層6、以及閘極層5。本實施方式之RIE於圖5(a)所示之階段之前使用第1蝕刻氣體進行，於圖5(a)所示之階段之後使用與第1蝕刻氣體不同之第2蝕刻氣體進行。
其次，藉由蝕刻將上部保護膜23自狹縫ST之底面去除(圖6(a))，於狹縫ST之表面形成襯墊層25(圖6(b))，藉由蝕刻將襯墊層25自狹縫ST之底面去除(圖7(a))。其結果，狹縫ST之側面被襯墊層25保護，另一方面，於狹縫ST之底面露出犧牲層22。襯墊層25例如為SiN膜。
其次，藉由使用狹縫ST進行濕式蝕刻而去除犧牲層22(圖7(b))。其結果，於下部保護膜21與上部保護膜23之間形成空腔(氣隙)C1，於空腔C1之側面露出記憶體絕緣膜11。
其次，藉由使用狹縫ST進行CDE(Chemical Dry Etching，化學乾式蝕刻)而去除下部保護膜21、上部保護膜23、及於空腔C1之側面露出之記憶體絕緣膜11(圖8(a))。其結果，上部半導體層3d於空腔C1之上表面露出，下部半導體層3b於空腔C1之下表面露出，通道半導體層12於空腔C1之側面露出。
其次，於空腔C1內露出之上部半導體層3d、下部半導體層3b及通道半導體層12之表面形成中間半導體層3c，藉此於空腔C1內形成中間半導體層3c(圖8(b))。其結果，與上部半導體層3d、下部半導體層3b及通道半導體層12相接之中間半導體層3c形成於上部半導體層3d與下部半導體層3b之間。以此方式，將下部保護膜21、犧牲層22及上部保護膜23置換成中間半導體層3c(更換步驟)。
其次，藉由使用狹縫ST進行濕式蝕刻或乾式蝕刻而去除狹縫ST內之襯墊層25、及絕緣層6間之犧牲層24(圖9(a))。其結果，於該等絕緣層6間形成複數個空腔(氣隙)C2。
其次，藉由CVD(Chemical Vapor Deposition，化學氣相沈積)而於該等空腔C2內形成複數個電極層7(圖9(b))。其結果，於閘極層5與層間絕緣膜8之間，形成交替地包含複數個絕緣層6與複數個電極層7之積層膜F。以此方式，將犧牲層24置換成電極層7(更換步驟)。
其後，於各狹縫ST內形成上述狹縫絕緣膜13。進而，於基板1上形成各種插塞、配線及層間絕緣膜等。以此方式製造圖1所示之半導體裝置。
圖10係表示第1實施方式之半導體裝置之構造之剖視圖。
本實施方式之半導體裝置(圖1)亦可具有圖10所示之構造。圖10所示之半導體裝置除具備圖1所示之構成要素外，進而具備複數個電晶體31、層間絕緣膜32、多層配線部33、多層配線部34、及絕緣膜35。各電晶體31包含閘極絕緣膜31a及閘極電極31b。圖10所示之半導體裝置進而具備源極側選擇線7a、複數個字元線7b及汲極側選擇線7c作為複數個電極層7。
基板1包含複數個擴散層1a。該等擴散層1a於基板1內形成於基板1之表面附近。該等擴散層1a例如作為電晶體31之源極區域或汲極區域發揮功能。
電晶體31各自包含依序形成於基板1上之閘極絕緣膜31a與閘極電極31b。閘極絕緣膜31a例如為SiO
2膜。閘極電極31b例如為多晶矽層。電晶體31例如控制三維記憶體之記憶胞陣列之動作。
層間絕緣膜32形成於基板1上，且覆蓋電晶體31。層間絕緣膜32例如為SiO
2膜。層間絕緣膜32內形成有源極層3、電極層7、多層配線部33、多層配線部34、絕緣膜35及柱狀部CL。
多層配線部33包含複數個配線層、及與該等配線層電性連接之複數個插塞。本實施方式之多層配線層33於基板1之上方，依序包含含有複數個配線L1之配線層、含有複數個配線L2之配線層、及含有複數個配線L3之配線層。本實施方式之多層配線層33進而包含將基板1或電晶體31與配線L1電性連接之複數個插塞P1、將配線L1與配線L2電性連接之複數個插塞P2、以及將配線L2與配線L3電性連接之複數個插塞P3。
源極層3配置於多層配線部33之上方。上述複數個電極層7包含依序配置於源極層5之上方之源極側選擇線7a、複數個字元線7b、及汲極側選擇線7c。各柱狀部CL於源極層3上配置於該等電極層7內。各柱狀部CL如上所述包含依序設置於該等電極層7內之記憶體絕緣膜11及通道半導體層12。
多層配線部34包含複數個配線層、及與該等配線層電性連接之複數個插塞。本實施方式之多層配線層34於電極層7之上方，依序包含含有複數個配線L4之配線層、含有複數個配線L5之配線層、以及含有複數個配線L6之配線層。本實施方式之多層配線層34進而包含將電極層7或配線L3與配線L4電性連接之複數個插塞P4、將柱狀部CL或配線L4與配線L5電性連接之複數個插塞P5、以及將配線L5與配線L6電性連接之插塞P6。配線L5例如包含與柱狀部CL電性連接之位元線。
絕緣膜35形成於將多層配線部33之配線L3與多層配線部34之配線L4電性連接的插塞P4之側面。如圖10所示，該插塞P4設置於上述複數個電極層7內，貫通該等電極層7。又，絕緣膜35設置於該插塞P4與電極層7之間，將該插塞P4與電極層7電性絕緣。絕緣膜35例如為SiO
2膜。
圖11係表示第1實施方式之半導體裝置之製造方法之剖視圖。圖11(a)至圖11(d)中示出圖4(b)所示之步驟、即於記憶孔MH內形成柱狀部CL之記憶體絕緣膜11及通道半導體層12之步驟之詳情。
首先，於記憶孔MH內之犧牲層24、絕緣層6、上部半導體層3d、上部保護膜23、犧牲層22、下部保護膜21、及下部半導體層3b之表面形成記憶體絕緣膜11(圖11(a))。再者，圖11(a)中省略層間絕緣膜8、閘極層5及層間絕緣膜4之圖示。
圖11(a)所示之記憶孔MH包含形成於下部半導體層3b內之部分MH1、及形成於上部半導體層3d內之部分MH2。本實施方式之部分MH1、MH2之直徑大於記憶孔MH之其他部分之直徑。
圖11(a)進而示出各多晶半導體層內包含之複數個晶粒P及晶粒P間之晶界S。本實施方式中，下部半導體層3b及上部半導體層3d為多晶矽層等多晶半導體層，圖11(a)中示出下部半導體層3b及上部半導體層3d內之晶粒P及晶界S。
其次，藉由蝕刻而去除記憶孔MH內之記憶體絕緣膜11之一部分(圖11(b))。其結果，於記憶體絕緣膜11內形成開口部H1。圖11(b)中示出形成於記憶體絕緣膜11內之2個開口部H1。本實施方式之開口部H1形成於記憶孔MH之底部之記憶體絕緣膜11內，因此下部半導體層3b之上表面露出至開口部H1內。俯視下之各開口部H1之形狀例如為圓、橢圓、正方形、或長方形。
圖11(b)中進行之蝕刻例如為RIE或CDE等乾式蝕刻。記憶體絕緣膜11之角部多數情況下不耐蝕刻，因此圖11(b)所示之開口部H1形成於記憶孔MH之底部之記憶體絕緣膜11之角部。開口部H1亦可形成於記憶體絕緣膜11之其他部分，例如亦可形成於記憶孔MH之底部之記憶體絕緣膜11之中央部。
其次，於記憶孔MH內，隔著記憶體絕緣膜11而形成通道半導體層12(圖11(c)及圖11(d))。本實施方式之通道半導體層12係自開口部H1內露出之下部半導體層3b藉由磊晶生長而形成。其結果，於記憶體絕緣膜11之表面與下部半導體層3b之表面形成通道半導體層12。圖11(c)及圖11(d)中示出通道半導體層12之磊晶生長進展之狀況。本實施方式之通道半導體層12為多晶矽層等多晶半導體層，相對於通道半導體層12與下部半導體層3b之界面沿[001]方向配向。再者，本實施方式之通道半導體層12與下部半導體層3b之界面平行於XY平面。
圖11(d)中示出下部半導體層3b、上部半導體層3d、以及通道半導體層12內之晶粒P及晶界S。於自開口部H1內露出之下部半導體層3b藉由磊晶生長而形成通道半導體層12之情形時，通道半導體層12內之晶粒P之粒徑受到開口部H1之形狀之影響。根據本實施方式，藉由將開口部H1之尺寸設定得較小，可增大通道半導體層12內之晶粒P之粒徑。例如，可使通道半導體層12內之晶粒P之粒徑大於下部半導體層3b內之晶粒P之粒徑。下部半導體層3b內之晶粒P為第1晶粒之例，通道半導體層12內之晶粒P為第2晶粒之例。
本實施方式之通道半導體層12與下部半導體層3b同樣，為多晶半導體層。然而，由於通道半導體層12內之晶粒P之粒徑較大，故通道半導體層12成為接近單晶半導體層(例如單晶矽層)之多晶半導體層。圖11(d)中示出包含較小粒徑之晶粒P之下部半導體層3b、及包含較大粒徑之晶粒P之通道半導體層12。本實施方式中，通道半導體層12內之全部晶粒P之平均粒徑大於下部半導體層3b內之全部晶粒P之平均粒徑。
圖12係表示第1實施方式之半導體裝置之構造之剖視圖。
圖12與圖1同樣地表示本實施方式之半導體裝置之構造，示出與圖11(a)至圖11(d)所示之區域相同之區域。圖12中示出開口部H1內之通道半導體層12之寬度W1、與積層膜F內之通道半導體層12之寬度W。
開口部H1內之通道半導體層12之寬度W1換言之為開口部H1之寬度。如上所述，可藉由將開口部H1之尺寸設定得較小而增大通道半導體層12內之晶粒P之粒徑。具體而言，可藉由將開口部H1之寬度之最大值、即寬度W1之最大值設定得較小而增大通道半導體層12內之晶粒P之粒徑。
開口部H1之寬度之最大值係按俯視下之開口部H1之形狀、即開口部H1之平面形狀之最大尺寸給出。例如，於開口部H1之平面形狀為圓之情形時，開口部H1之寬度之最大值為圓之直徑。又，於開口部H1之平面形狀為橢圓之情形時，開口部H1之寬度之最大值為橢圓之長軸。又，於開口部H1之平面形狀為正方形或長方形之情形時，開口部H1之寬度之最大值為正方形或長方形之對角線之長度。
本實施方式中，較理想為將寬度W1之最大值、即開口部H1之寬度之最大值設定為小於下部半導體層3b內之晶粒P之平均粒徑。例如，於下部半導體層3b內之晶粒P之平均粒徑為10 nm之情形時，較理想為將寬度H1之最大值設定為小於10 nm。根據本實施方式，藉由使通道半導體層12自開口部H1磊晶生長，可使通道半導體層12內之晶粒P之粒徑大於寬度W1之最大值。藉此，可形成包含較大粒徑之晶粒P之通道半導體層12。
積層膜F內之通道半導體層12之寬度W成為自記憶孔MH之寬度減去記憶體絕緣膜11之膜厚之2倍所得之值。本實施方式之通道半導體層12之平面形狀例如為圓。該情形時，通道半導體層12之寬度W成為通道半導體層12之直徑。
一般而言，記憶孔MH之直徑較理想的是自記憶孔MH之上端至下端保持固定，但因種種原因而多有不固定之情形。作為此種原因之例，可列舉記憶孔MH之側面之傾斜或彎曲等。該等現象於記憶孔MH之深寬比較高之情形時容易產生。若記憶孔MH之直徑有所變動，則通道半導體層12之寬度W亦會發生變動。因此，通道半導體層12之寬度W一般於記憶孔MH之上端與下端之間之某一高度取最大值，於記憶孔MH之上端與下端之間之另一高度取最小值。
本實施方式中，通道半導體層12藉由磊晶生長而於積層膜F內沿+Z方向生長(參考圖11(c)及圖11(d))。因此，通道半導體層12內之晶粒P成為於Z方向上較長之形狀，通道半導體層12內之晶粒P之粒徑多取決於晶粒P之Z方向之尺寸。其結果，通道半導體層12內之晶粒P之粒徑較積層膜F內之通道半導體層12之寬度W長，進而較寬度W之最大值長。如此，根據本實施方式，可使通道半導體層12內之晶粒P之粒徑大於寬度W之最大值。藉此，可形成包含較大粒徑之晶粒P之通道半導體層12。
圖13係表示第1實施方式之變化例之半導體裝置之製造方法的剖視圖。
圖13(a)至圖13(d)所示之步驟分別與圖11(a)至圖11(d)所示之步驟同樣地進行。但是，相對於圖11(b)所示之記憶體絕緣膜11於記憶孔MH之底部具有2個較小之開口部H1，圖13(b)所示之記憶體絕緣膜11於記憶孔MH之底部具有1個較大之開口部H2。如此，可將設置於記憶體絕緣膜11之開口部之尺寸或個數設定成各種尺寸或個數。
圖14係表示第1實施方式之變化例之半導體裝置之構造的剖視圖。
圖14中示出經過圖11(a)至圖11(d)所示之步驟而製造之半導體裝置之構造。圖14表示開口部H2內之通道半導體層12之寬度W2、及積層膜F內之通道半導體層12之寬度W。參考圖12對寬度W1、W進行說明之內容亦可適用於圖14所示之寬度W2、W。
圖15係用以對第1實施方式之晶粒P之粒徑D進行說明之剖視圖。
圖15(a)、圖15(b)及圖15(c)中示出下部半導體層3b、上部半導體層3d、或通道半導體層12內之晶粒P之3個示例。圖15(a)、圖15(b)及圖15(c)中示出各晶粒P之晶界S及粒徑D。
本實施方式之晶粒P之粒徑D例如係按晶粒P之最大尺寸給出。圖15(a)所示之晶粒P之最大尺寸為晶粒P之角部間之對角線，故該晶粒P之粒徑D為該對角線之長度。圖15(b)所示之晶粒P之最大尺寸亦為晶粒P之角部間之對角線，故該晶粒P之粒徑D為該對角線之長度。另一方面，圖15(c)所示之晶粒P之最大尺寸為晶粒P之邊，故該晶粒P之粒徑D為該邊之長度。
本實施方式中，記憶孔MH沿Z方向延伸，故通道半導體層12內之晶粒P之形狀多與圖15(c)所示之形狀相似。因此，通道半導體層12內之晶粒P之粒徑D多以與圖15(c)所示之晶粒P之粒徑D相同之方式給出。
如上所述，本實施方式之通道半導體層12係自開口部H1內露出之下部半導體層3b藉由磊晶生長而形成。於是，根據本實施方式，可增大通道半導體層12內之晶粒P之粒徑D。藉此，可提高通道半導體層12之性能，例如可增加單元電流，等等。
於藉由磊晶生長形成通道半導體層12之情形時，考慮使通道半導體層12自基板1磊晶生長。然而，該情形時須將通道半導體層12配置於基板1之附近。根據本實施方式，藉由使通道半導體層12自下部半導體層3b磊晶生長，即便不將通道半導體層12配置於基板1之附近，亦可形成通道半導體層12。
(第2實施方式)
圖16係表示第2實施方式之半導體裝置之構造之剖視圖。
本實施方式之半導體裝置(圖16)與第1實施方式之半導體裝置(圖1)同樣，具備基板1、複數個絕緣層6、複數個電極層7、複數個記憶體絕緣膜11、複數個通道半導體層12、以及狹縫絕緣膜13。本實施方式之半導體裝置進而具備半導體層41及半導體層42。半導體層41為第1半導體層之例。
以下，說明本實施方式之半導體裝置之詳情。本實施方式中，以與第1實施方式之不同點為中心進行說明，對於與第1實施方式之共通點適當省略說明。
本實施方式之積層膜F包含交替地積層於基板1上之複數個絕緣層6與複數個電極層7。圖16中示出形成於積層膜F內之2個記憶孔MH與1個狹縫ST。該等記憶孔MH及狹縫ST貫通積層膜F。
各記憶孔MH包含記憶體絕緣膜11、通道半導體層12及半導體層41。半導體層41於基板1上形成於積層膜F內。記憶體絕緣膜11形成於半導體層41之上表面與積層膜F之側面，且於半導體層41上具有開口部H3。通道半導體層12形成於記憶體絕緣膜11之表面，且形成於開口部H3內露出之半導體層41之上表面。其結果，通道半導體層12與半導體層41相接，且與半導體層41電性連接。各柱狀部CL包含記憶體絕緣膜11及通道半導體層12，且具有沿Z方向延伸之實心柱狀之形狀。各柱狀部CL之XY截面形狀例如為圓或接近圓之圖形。
基板1例如為Si基板等半導體基板。半導體層41例如為自基板1藉由磊晶生長而形成之單晶半導體層(例如單晶矽層)或多晶半導體層(例如多晶矽層)。記憶體絕緣膜11之例與第1實施方式中說明之例相同。通道半導體層12例如為自於開口部H3內露出之半導體層41藉由磊晶生長而形成之多晶半導體層(例如多晶矽層)。
圖16中示出開口部H3內之通道半導體層12之寬度W3、與積層膜F內之通道半導體層12之W。參考圖12對寬度W1、W進行說明之內容亦可適用於圖16所示之寬度W3、W。根據本實施方式，與第1實施方式同樣地，可使通道半導體層12內之晶粒之粒徑大於半導體層41內之晶粒之粒徑。
狹縫ST包含狹縫絕緣膜13與半導體層42。狹縫絕緣膜13形成於積層膜F之側面。半導體層42形成於基板1之上表面與狹縫絕緣膜13之側面，用作配線。再者，半導體層42亦可形成於第1實施方式之狹縫ST內。
積層膜F包含位於通道半導體層12之側方之複數個電極層7、及位於半導體層41之側方之電極層7。前者之電極層7隔著記憶體絕緣膜11設置於通道半導體層12之側面，例如作為字元線發揮功能。後者之電極層7隔著未圖示之絕緣膜設置於半導體層41之側面，例如作為選擇線發揮功能。另一方面，本實施方式之基板1作為源極線發揮功能。本實施方式之基板1亦可為包含Si基板等半導體基板、及隔著絕緣膜設置於半導體基板上之半導體層之積層基板。
如上所述，本實施方式之通道半導體層12係自開口部H3內露出之半導體層41藉由磊晶生長而形成。於是，根據本實施方式，可增大通道半導體層12內之晶粒之粒徑。藉此，可提高通道半導體層12之性能，例如可增加單元電流，等等。
以上，對若干個實施方式進行了說明，但該等實施方式僅作為示例而提出，並非意圖限定發明之範圍。本說明書中說明之新穎之裝置及方法能以其他各種方式實施。又，對於本說明書中說明之裝置及方法之實施方式，可於不脫離發明之主旨之範圍內進行各種省略、置換及變更。隨附之申請專利範圍及與其均等之範圍意圖包含發明之範圍或主旨中包含之上述方式或變化例。
[相關申請之交叉參考]
本申請享有以日本專利申請2021-152533號(申請日：2021年9月17日)為基礎申請之優先權。本申請藉由參考該基礎申請而包含基礎申請之全部內容。
1:基板
1a:擴散層
2:層間絕緣膜
3:源極層
3a:金屬層
3b:下部半導體層
3c:中間半導體層
3d:上部半導體層
4:層間絕緣膜
5:閘極層
6:絕緣層
7:電極層
7a:源極側選擇線
7b:字元線
7c:汲極側選擇線
8:層間絕緣膜
11:記憶體絕緣膜
11a:阻擋絕緣膜
11b:電荷蓄積層
11c:隧道絕緣膜
12:通道半導體層
13:狹縫絕緣膜
21:下部保護膜
22:犧牲層
23:上部保護膜
24:犧牲層
25:襯墊層
31:電晶體
31a:閘極絕緣膜
31b:閘極電極
32:層間絕緣膜
33:多層配線部
34:多層配線部
35:絕緣膜
41:半導體層
42:半導體層
A:區域
C1:空腔
C2:空腔
CL:柱狀部
F:積層膜
H1:開口部
H2:開口部
H3:開口部
L1:配線
L2:配線
L3:配線
L4:配線
L5:配線
L6:配線
MC:記憶胞
MH:記憶孔
MH1:形成於下部半導體層內之部分
MH2:形成於上部半導體層內之部分
P:晶粒
P1:插塞
P2:插塞
P3:插塞
P4:插塞
P5:插塞
P6:插塞
S:晶界
ST:狹縫
W:寬度
W1:寬度
W2:寬度
W3:寬度
圖1係表示第1實施方式之半導體裝置之構造之剖視圖。
圖2係表示第1實施方式之半導體裝置之構造之放大剖視圖。
圖3(a)、(b)～圖9(a)、(b)係表示第1實施方式之半導體裝置之製造方法之剖視圖。
圖10係表示第1實施方式之半導體裝置之構造之剖視圖。
圖11(a)～(d)係表示第1實施方式之半導體裝置之製造方法之剖視圖。
圖12係表示第1實施方式之半導體裝置之構造之剖視圖。
圖13(a)～(d)係表示第1實施方式之變化例之半導體裝置之製造方法的剖視圖。
圖14係表示第1實施方式之變化例之半導體裝置之構造的剖視圖。
圖15(a)～(c)係用以對第1實施方式之晶粒P之粒徑D進行說明之剖視圖。
圖16係表示第2實施方式之半導體裝置之構造之剖視圖。
1:基板
2:層間絕緣膜
3:源極層
3a:金屬層
3b:下部半導體層
3c:中間半導體層
3d:上部半導體層
6:絕緣層
7:電極層
11:記憶體絕緣膜
12:通道半導體層
CL:柱狀部
F:積層膜
H1:開口部
MH:記憶孔
MH1:形成於下部半導體層內之部分
MH2:形成於上部半導體層內之部分
P:晶粒
S:晶界
W:寬度
W1:寬度
Claims (20)
- 一種半導體裝置，其具備： 基板； 第1半導體層，其設置於上述基板上，包含第1晶粒； 第1膜，其設置於上述第1半導體層之表面；及 第2半導體層，其設置於上述第1膜之表面，經由上述第1膜內之開口部而設置於上述第1半導體層之表面，包含第2晶粒，且包含於記憶胞內；而且 上述第2晶粒之粒徑大於上述開口部內之上述第2半導體層之寬度之最大值。
- 如請求項1之半導體裝置，其中上述第2晶粒之粒徑大於上述第1晶粒之粒徑。
- 如請求項1之半導體裝置，其進而具備積層膜，該積層膜設置於上述基板上，交替地包含複數個絕緣層及複數個電極層， 上述第1膜與上述第2半導體層設置於上述積層膜內， 上述第2晶粒之粒徑大於上述積層膜內之上述第2半導體層之寬度之最大值。
- 如請求項3之半導體裝置，其中上述第1半導體層設置於上述基板與上述積層膜之間。
- 如請求項4之半導體裝置，其中上述第1半導體層包含於源極線內，上述複數個電極層包含字元線。
- 如請求項3之半導體裝置，其中上述第1半導體層設置於上述積層膜內。
- 如請求項6之半導體裝置，其中上述基板作為源極線發揮功能，上述複數個電極層包含字元線。
- 如請求項1之半導體裝置，其中上述第1半導體層為多晶半導體層。
- 如請求項1之半導體裝置，其中上述第1半導體層包含Si(矽)、及P(磷)或As(砷)。
- 如請求項1之半導體裝置，其中上述第2半導體層為多晶半導體層。
- 如請求項1之半導體裝置，其中上述第2半導體層包含Si(矽)、及B(硼)或Ge(鍺)。
- 如請求項1之半導體裝置，其中上述第2半導體層相對於上述第1半導體層與上述第2半導體層之界面沿[001]方向配向。
- 如請求項1之半導體裝置，其中上述第2半導體層具有沿特定方向延伸之實心柱狀之形狀， 上述第1膜具有於上述第2半導體層之周圍沿上述特定方向延伸之中空柱狀之形狀。
- 如請求項1之半導體裝置，其中上述第1膜包含絕緣膜。
- 如請求項1之半導體裝置，其中上述第1膜包含上述記憶胞內所包含之電荷蓄積層。
- 一種半導體裝置之製造方法，其包含如下步驟： 於基板上形成第1半導體層； 於上述第1半導體層之表面形成第1膜；及 於上述第1膜之表面形成第2半導體層，且經由上述第1膜內之開口部於上述第1半導體層之表面形成第2半導體層；且 上述第1半導體層以包含第1晶粒之方式形成， 上述第2半導體層以包含第2晶粒之方式形成於記憶胞內， 上述第2半導體層以上述第2晶粒之粒徑大於上述開口部內之上述第2半導體層之寬度之最大值的方式形成。
- 如請求項16之半導體裝置之製造方法，其中上述第2半導體層以上述第2晶粒之粒徑大於上述第1晶粒之粒徑之方式形成。
- 如請求項16之半導體裝置之製造方法，其進而包含如下步驟，即，於上述基板上形成交替地包含複數個絕緣層及複數個電極層之積層膜， 上述第1膜與上述第2半導體層形成於上述積層膜內， 上述第2半導體層以上述第2晶粒之粒徑大於上述積層膜內之上述第2半導體層之寬度之最大值的方式形成。
- 如請求項16之半導體裝置之製造方法，其中上述第2半導體層係自上述第1半導體層藉由磊晶生長而形成。
- 如請求項16之半導體裝置之製造方法，其中上述第1半導體層包含：於上述第1膜形成前形成之第1層、及於上述第1膜形成後形成之第2層。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021152533A JP2023044480A (ja) | 2021-09-17 | 2021-09-17 | 半導体装置およびその製造方法 |
| JP2021-152533 | 2021-09-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI790926B true TWI790926B (zh) | 2023-01-21 |
| TW202315024A TW202315024A (zh) | 2023-04-01 |
Family
ID=85522455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111106185A TWI790926B (zh) | 2021-09-17 | 2022-02-21 | 半導體裝置及其製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11955545B2 (zh) |
| JP (1) | JP2023044480A (zh) |
| CN (1) | CN115835644A (zh) |
| TW (1) | TWI790926B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170170236A1 (en) * | 2015-12-15 | 2017-06-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory cell structure with resistance-change material and method for forming the same |
| TWI620305B (zh) * | 2013-03-25 | 2018-04-01 | Renesas Electronics Corp | 半導體裝置及其製造方法 |
| US20190355584A1 (en) * | 2018-05-18 | 2019-11-21 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015053336A (ja) | 2013-09-05 | 2015-03-19 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP2019041054A (ja) * | 2017-08-28 | 2019-03-14 | 東芝メモリ株式会社 | 半導体装置 |
| JP2019054220A (ja) | 2017-09-19 | 2019-04-04 | 東芝メモリ株式会社 | 半導体記憶装置 |
| JP2020043287A (ja) | 2018-09-13 | 2020-03-19 | キオクシア株式会社 | 半導体装置およびその製造方法 |
| KR20210022797A (ko) | 2019-08-20 | 2021-03-04 | 삼성전자주식회사 | 반도체 장치 |
| JP2021048256A (ja) | 2019-09-18 | 2021-03-25 | キオクシア株式会社 | 半導体記憶装置 |
-
2021
- 2021-09-17 JP JP2021152533A patent/JP2023044480A/ja active Pending
-
2022
- 2022-02-04 US US17/665,031 patent/US11955545B2/en active Active
- 2022-02-21 TW TW111106185A patent/TWI790926B/zh active
- 2022-03-02 CN CN202210197859.0A patent/CN115835644A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI620305B (zh) * | 2013-03-25 | 2018-04-01 | Renesas Electronics Corp | 半導體裝置及其製造方法 |
| US20170170236A1 (en) * | 2015-12-15 | 2017-06-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory cell structure with resistance-change material and method for forming the same |
| US9865655B2 (en) * | 2015-12-15 | 2018-01-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory cell structure with resistance-change material and method for forming the same |
| US20190355584A1 (en) * | 2018-05-18 | 2019-11-21 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202315024A (zh) | 2023-04-01 |
| CN115835644A (zh) | 2023-03-21 |
| US11955545B2 (en) | 2024-04-09 |
| US20230087572A1 (en) | 2023-03-23 |
| JP2023044480A (ja) | 2023-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9356031B2 (en) | Three dimensional NAND string memory devices with voids enclosed between control gate electrodes | |
| US20230292515A1 (en) | Vertical memory devices and methods of manufacturing the same | |
| JP5118347B2 (ja) | 半導体装置 | |
| US7564095B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN108511447B (zh) | 垂直存储器件 | |
| EP3895214B1 (en) | Three-dimensional memory device and manufacturing method thereof | |
| TWI739133B (zh) | 半導體裝置及其製造方法 | |
| US11322510B2 (en) | Vertical memory devices and methods of manufacturing the same | |
| US20190355742A1 (en) | Semiconductor memory device | |
| CN111106125A (zh) | 制造垂直存储器装置的方法 | |
| US9997536B2 (en) | Semiconductor memory device | |
| US11515322B2 (en) | Semiconductor devices | |
| US11367735B2 (en) | Three-dimensional semiconductor devices | |
| TWI770869B (zh) | 具有氣隙的垂直記憶體結構及其製備方法 | |
| TWI790926B (zh) | 半導體裝置及其製造方法 | |
| US7394128B2 (en) | Semiconductor memory device with channel regions along sidewalls of fins | |
| TWI837487B (zh) | 半導體記憶裝置 | |
| TWI789789B (zh) | 半導體裝置及其製造方法 | |
| US11956961B2 (en) | Semiconductor memory device and method of manufacturing thereof | |
| JP2018163965A (ja) | 半導体記憶装置及びその製造方法 | |
| US20130248978A1 (en) | Semiconductor device and method of manufacturing the same | |
| TW202226543A (zh) | 半導體記憶裝置 | |
| TW202236602A (zh) | 半導體記憶裝置 |