TWI784652B - 發光元件及其製造方法 - Google Patents
發光元件及其製造方法 Download PDFInfo
- Publication number
- TWI784652B TWI784652B TW110128555A TW110128555A TWI784652B TW I784652 B TWI784652 B TW I784652B TW 110128555 A TW110128555 A TW 110128555A TW 110128555 A TW110128555 A TW 110128555A TW I784652 B TWI784652 B TW I784652B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- light
- hole
- contact layer
- emitting element
- Prior art date
Links
Images
Landscapes
- Led Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Led Device Packages (AREA)
- Heating, Cooling, Or Curing Plastics Or The Like In General (AREA)
Abstract
一種發光元件,包括:一基板;一發光疊層,位於該基板上,且包含一活性區域、一側壁及一上表面,該上表面具有一第一部分及一第二部分; 一電極,位於該發光疊層上;一穿孔,穿過該電極且暴露該第二部分;以及一接觸層,位於該基板及該電極之間且與該第二部分重疊;其中,該第二部份之一截面積與該上表面之面積的比率為1.5~5%。
Description
本發明係關於一種發光元件及其製造方法。
發光二極體(Light-Emitting Diode;LED)具有耗能低、操作壽命長、防震、體積小、反應速度快以及輸出的光波長穩定等特性,因此適用於各種用途。近來除了一般照明之應用外,更進一步發展應用於工業上,例如用於工業之計數(counter)、偵測(sensor)等。
一種發光元件,包括:一基板;一發光疊層,位於該基板上,且包含一活性區域、一側壁及一上表面,該上表面具有一第一部分及一第二部分; 一電極,位於該發光疊層上;一穿孔,穿過該電極且暴露該第二部分;以及一接觸層,位於該基板及該電極之間且與該第二部分重疊;其中,該第二部份之一截面積與該上表面之面積的比率為1.5~5%。
以下實施例將伴隨著圖式說明本發明之概念,在圖式或說明中,相似或相同之部分係使用相同之標號,並且在圖式中,元件之形狀或厚度可擴大或縮小。需特別注意的是,圖中未繪示或說明書未描述之元件,可以是熟習此技藝之人士所知之形式。
第1A圖至第1T圖所示為本發明第一實施例之發光元件及其製造方法。如第1A圖所示,首先提供一成長基板101,例如砷化鎵(GaAs),並於其上依序形成一緩衝層102,一第一接觸層103,一發光疊層104。其中,緩衝層102於後續一移除成長基板101之步驟時可阻擋蝕刻或較成長基板更不易被蝕刻,因此依據蝕刻方式,例如濕蝕刻,緩衝層102可選擇使用和成長基板101有較大蝕刻速率差異之材料,例如當成長基板101為砷化鎵基板時,緩衝層102材料可選擇使用磷化銦鎵(InGaP) 或砷化鋁鎵(AlGaAs)。在本發明的一些實施例中,若成長基板101和第一接觸層103對於同一蝕刻液有明顯的蝕刻速率差異,例如,成長基板101的蝕刻速率大於第一接觸層103的蝕刻速率至少2個數量等級,或第一接觸層103的蝕刻速率大於成長基板101的蝕刻速率至少2個數量等級,則可不設置此緩衝層102。第一接觸層103可提供低電阻接觸,例如小於10-3
Ω-cm,其材料例如是n型摻雜之砷化鎵(GaAs),且其摻雜濃度可以高於1*1018
(/cm3
)。發光疊層104包括一第一電性半導體層104a、一第二電性半導體層104c、及一活性區域104b位於第一電性半導體層104a與第二電性半導體層104c之間。第一電性半導體層104a和第二電性半導體層104c電性相異,例如第一電性半導體層104a是n型半導體層,而第二電性半導體層104c是p型半導體層。第一電性半導體層104a、活性區域104b、及第二電性半導體層104c為III-V族材料所形成,例如為磷化鋁鎵銦系列((Aly
Ga(1-y
))1-x
Inx
P,其中 0≦x≦1; 0≦y≦1)材料。
接著,如第1B圖所示,形成一第二接觸層105於發光疊層104上,可提供低電阻接觸,例如小於10-3
Ω-cm,其材料例如是磷化鎵(GaP)。於本實施例中,第二接觸層105之厚度不要太厚,例如不大於1.5μm;或第二接觸層105之厚度約為0.1μm至0.5μm之間。接著,如第1C圖所示,形成一絕緣層106於第二接觸層105上,絕緣層106的折射率可小於發光疊層104之等效折射率。絕緣層106之材料可包含一材料選自氧化矽(SiOx
)、氟化鎂(MgF2
),及氮化矽(SiNx
)所構成之群組,絕緣層106之厚度約為50nm至300nm之間,或絕緣層106之厚度約為100nm至200nm之間。接著,如第1D圖所示,以黃光及蝕刻製程,在絕緣層106中形成一第一穿孔106h穿透絕緣層106,第一穿孔106h由絕緣層106往發光疊層104的方向觀之大致為圓形(圖未示)並具有一直徑D1
,直徑D1
約介於20μm至150μm 之間,或直徑D1
約為40μm至90μm之間。
接著,如第1E圖所示,形成一第一透明導電層107於絕緣層106上並填入第一穿孔106h中,使第一透明導電層107與發光疊層104藉由第一穿孔106h形成電性連接。藉由調整第一穿孔106h尺寸大小可控制提供至發光疊層104之電流大小。然後,如第1F圖所示,形成一第二透明導電層108於第一透明導電層107上,其材料與第一透明導電層107之材料不同,甚或形成方法亦可不同。其中第二透明導電層108可具有增進橫向(亦即與發光疊層104堆疊方向相垂直之方向)電流擴散之功能或做為一透光層之功能。考量做為一透光層之功能,第二透明導電層108可選擇一折射率值較發光疊層104為低之材料。而考量提供橫向電流擴散之功能,第二透明導電層108之厚度可較第一透明導電層107之厚度更厚,例如由絕緣層106往第二透明導電層108之方向看,第一透明導電層107之厚度約為25Å至200Å之間,或為40Å至60Å之間,第二透明導電層108之厚度約為25Å至2000Å 之間,或600Å至1000Å之間。在本發明的其他實施例中,也可不形成第二透明導電層108,而是將第一透明導電層107之厚度加厚以取代第二透明導電層108之功能。第一透明導電層107與第二透明導電層108分別包含一材料選自氧化銦錫(Indium Tin Oxide, ITO)、氧化鋁鋅(Aluminum Zinc Oxide, AZO)、氧化鎘錫、氧化銻錫、氧化鋅(ZnO)、氧化鋅錫、氧化銦鋅(Indium Zinc Oxide, IZO)及石墨烯(Graphene)所構成之群組。在本實施例中,第一透明導電層107之材料為氧化銦錫(Indium Tin Oxide, ITO),第二透明導電層108之材料為氧化銦鋅(Indium Zinc Oxide, IZO)。第一透明導電層107可使用電子束槍(E-gun)所形成,而第二透明導電層108可使用濺鍍(Sputtering)所形成,但本發明不以此為限,在另一實施例中,第一透明導電層107與第二透明導電層108亦可使用相同之形成方法。另外,第二透明導電層108的密度可與第一透明導電層107的密度相同或不同,在本實施例中,第二透明導電層108較第一透明導電層107更緻密,即第二透明導電層108的密度較第一透明導電層107的密度高,以助於上述橫向電流擴散。
接著,如第1G圖所示,形成一反射層109於第二透明導電層108之上,以反射發光疊層104所發出之光線,在本實施例中,反射層109可對發光疊層所發出之光線有大於85%的反射率,其中反射層109可包含一金屬材料,例如金(Au)或銀(Ag)。
接著,如第1H圖所示,形成第一接合層110a於反射層109上,及第二接合層110b於第一接合層110a上。圖1I所示為圖1H的倒置。接著,如第1J圖所示,提供一永久基板111,並形成一第三接合層110c於永久基板111上,之後使第三接合層110c與第二接合層110b對接(bonding),接合後之情形如第1K圖所示。第一接合層110a,第二接合層110b,及第三接合層110c形成一接合結構110。接合結構110可包含一熔點小於或等於300℃之低溫熔合材料,例如銦(In)或錫(Sn)。在本實施例中,第一接合層110a之材料為金(Au),第二接合層110b之材料為低溫熔合材料銦(In),第三接合層110c之材料為金(Au),在一低溫下,例如溫度小於或等於300℃下,此第一接合層110a、第二接合層110b、及第三接合層110c可因共晶(eutectic)效應而形成合金並接合為接合結構110,其中接合結構110包含銦(In)及金(Au)之合金。在另一實施例中,第二接合層110b可以是形成在第三接合層110c上,再與第一接合層110a接合形成接合結構110。接著,將成長基板101移除,其情形如第1L圖所示。本實施例中選擇濕蝕刻之蝕刻方式移除成長基板101,蝕刻液例如選用含氨水(NH3
·H2
O)及雙氧水(H2
O2
)之蝕刻液,由於包含磷化銦鎵(Inx
Ga1-x
P, 其中 0≦x≦1)的緩衝層102較成長基板101難被蝕刻,因此可以控制移除成長基板101過程不傷害發光疊層104。接著,由於包含磷化銦鎵((Inx
Ga1-x
P, 其中 0≦x≦1)之緩衝層102可能會吸收發光疊層104發出的光,所以可進一步予以移除,移除後之情形如第1M圖所示。
接著,如第1N圖所示,在第一接觸層103上形成一第二穿孔H1
穿透第一接觸層103,第二穿孔H1
由第一接觸層103往永久基板111的方向觀之大致為圓形(可參考第2圖,於後詳述)並具有一直徑D2
。直徑D2
約介於20μm至150μm之間,或約介於40μm 至90μm之間。具體地,第二穿孔H1
延著A-A’線(即與發光疊層104的堆疊方向相垂直的方向)具有一截面積。在本實施例中,第二穿孔H1
是用黃光及蝕刻方法所形成。接著,如第1O圖所示,在第一接觸層103上形成一上接觸層112並使第二穿孔H1
延伸穿透上接觸層112。在本實施例中,上接觸層112包含一合金,例如是鍺(Ge)、 金(Au)、及鎳(Ni)三種金屬之合金。然後,如第1O圖所示,藉由一黃光及蝕刻製程將自上接觸層112至第二接觸層105之各層外圍一部分移除並曝露部分之絕緣層106。接著,如第1P圖所示,在移除前述外圍一部分後所形成結構之側壁上,形成一側壁絕緣層113。側壁絕緣層113包含絕緣材料,例如氮化矽(Si3
N4
)或氧化矽(SiO2
),在本實施例中,側壁絕緣層113為包含氮化矽(Si3
N4
)與氧化矽(SiO2
)之疊層,其形成方法是先形成氮化矽(Si3
N4
)與氧化矽(SiO2
)之疊層在結構上,再藉由一黃光及蝕刻製程移除其部分,並至少在前述側壁上留下並形成此側壁絕緣層113。如第1P圖所示,在本實施例中,在前述曝露出之絕緣層106上及部分之上接觸層112上亦形成有側壁絕緣層113。
接著,如第1Q圖所示,在如第1P圖所示之結構上形成一上電極114。上電極114之材料包含金屬材料,在本實施例中,為包含以電子槍蒸鍍(E-beam evaporation)方法形成之鈦(Ti)/鉑(Pt)之疊層;在另一實例中,上電極114不包含鉑(Pt),上電極114係由鈦(Ti)組成;又一實施例中,上電極114包含鈦(Ti)與金(Au)。並且於形成後,大致對應第二穿孔H1
移除部分之鈦(Ti)/鉑(Pt)之疊層,以使第二穿孔H1
延伸並穿透上電極114。上電極114除了作為電極外,同時亦作為遮蓋本發光元件之一不透光層。由於上電極114位於發光疊層104上方,對於發光疊層104之上表面而言,對應第二穿孔H1
之區域為發光元件之出光區域,即,本發明之發光元件所發出的光係從出光孔,即第二穿孔H1
出光,未被上電極114覆蓋而暴露發光疊層104上表面之部分區域即為發光元件之出光區域,且上電極114同時遮蓋了發光疊層104上表面之其他部分。此外,上電極114所構成之不透光層更遮蓋了發光疊層104之側壁,而前述之側壁絕緣層113位於上電極114所構成之不透光層與發光疊層104之側壁之間,以避免發光疊層104因短路而失效。此外,在一實施例中,係先預設出光孔(即第二穿孔H1
) 之大小、形狀、及位置,而第一穿孔106h在大小、形狀、及位置需與第二穿孔H1
大致對應配合,使第一穿孔106h位於第二穿孔H1
的正下方,且第一穿孔106h的大小及/或形狀與第二穿孔H1
的大小及/或形狀上可設計成相同。具體而言,在如第1D圖所示的製造第一穿孔106h前,即先預設第二穿孔H1的各項參數(如上述之大小、形狀、及位置等參數),以決定第一穿孔106h之對應參數並進行製造。
另外,由於上電極114之材料較不易形成在側壁絕緣層113上,導致上電極114厚度可能過薄,因此在本實施例中,如第1R圖所示,可藉由形成一金屬層114S,以補強上電極114在側壁絕緣層113上之厚度的不足。金屬層114S可包含使用化鍍方法形成在上電極114上,例如將第1Q圖所示之結構浸泡在一含有金屬材料(例如金(Au)、銀(Ag)、鈦(Ti)或鉑(Pt),在本實施例中為金(Au))之溶液中,並藉由氧化還原之作用形成的金屬材料層,亦即金屬層114S可包含一金(Au)層。再大致對應第二穿孔H1
移除部分之金(Au)層,以使第二穿孔H1
延伸並穿透金屬層114S。在本發明之一實施例中,為作為遮蓋發光元件之不透光層,上電極114之厚度至少大於100Å。在本實施例中,上電極114的鈦(Ti)、鉑(Pt)及金屬層114S的金(Au)層之厚度分別約為200Å至400Å之間、2μm至4μm之間、及2000Å至4000Å之間。
接著,如第1S圖所示,在如第1R圖所示之結構上形成一保護層115。保護層115沿著環繞第二穿孔H1
的側壁填入第二穿孔H1
後,保護層115內徑所構成之孔洞的直徑為D3
。保護層115之材料為絕緣材料,例如氮化矽(Si3
N4
)或氧化矽(SiO2
)。於形成後,如第1T圖所示,移除部分之保護層115,以形成第三穿孔115h,並於永久基板111上形成下電極111E。第三穿孔115h暴露出一部分之金屬層114S(在本發明另一無金屬層114S之實施例中,則係暴露出一部分之上電極114),以作為焊接墊,藉以讓外部電源進入之接線與金屬層114S(或上電極114)相接。
第1T圖為本發明第一實施例之發光元件之示意圖,而第2圖為第1T圖之上視示意圖,請同時參閱此兩圖,本發光元件包括:永久基板111,接合結構110位於永久基板111上方,反射層109位於接合結構110上方,絕緣層106位於反射層109上方,其中絕緣層106具一第一穿孔106h,第一透明導電層107填入絕緣層106之第一穿孔106h中,並藉由第一穿孔106h與第二接觸層105直接接觸而與發光疊層104形成電性連接。位於第一穿孔106h中且與第二接觸層105直接接觸的第一透明導電層107為一電流傳導區域,電流傳導區域其位於第二穿孔H1
以及發光疊層104的上表面的第二部分的正下方,電流傳導區域可使電流流入發光疊層104。具體地,第一透明導電層107和第二接觸層105之間的接觸電阻小於絕緣層106與第二接觸層105之間的接觸電阻,例如小於兩個數量等級或小於五個數量等級。較佳地,第一透明導電層107和第二接觸層105 之間的接觸電阻介於10-3
至10-5
Ω cm2
之間。非電流傳導區域的絕緣層106環繞第二接觸層105。發光疊層104位於絕緣層106上方,發光疊層104包含一活性區域104b且具一上表面(可參考第2圖,長方形虛線所構成區域),以及上電極114所構成之不透光層位於發光疊層上方,其中上電極114所構成之不透光層遮蓋發光疊層104之上表面之一第一部分,亦即第二穿孔H1以外之部分 (可參考第2圖,圓形虛線以外所構成區域)而曝露上表面之一第二部分,第二部分亦即位於第二穿孔H1
之正下方的部分(可參考第2圖,圓形虛線所構成區域)。即,發光疊層104之上表面位於第二穿孔H1
之正下方的第二部分以外的區域皆被上電極114所構成之不透光層所遮蓋。發光疊層104發出的光可自其上表面的第二部分以及第二穿孔H1
逃逸。第二穿孔H1
之截面積與發光疊層104上表面面積之比率約為1.5~5%。而如第2圖所示,焊接墊通常形成在被上電極114遮蓋之第一部分上,具體的,形成在第三穿孔115h中藉以和發光疊層104形成電連接,而焊接墊一般為長方形或正方形。第三穿孔115h在長方形之短邊或正方形之任一邊約為至少80μm。具體地,發光疊層104之上表面之第一部分之面積大於第二部分之面積。第一透明導電層107填入絕緣層106之第一穿孔106h中,並藉由與第二接觸層105直接接觸而與發光疊層104形成電性連接。由於絕緣層106中之第一穿孔106h在大小、形狀、及位置上大致與第二穿孔H1
相對應配合,故第一穿孔106h之截面積與發光疊層104上表面面積之比率亦約為1.5~5%。
第3圖顯示本發明實施例中,當發光元件的第二接觸層105之厚度分別為0.2μm及1μm時,在各種第一穿孔106h的直徑尺寸條件下(水平軸),分別對應發光元件之發光功率(Po,左邊垂直軸)及順向電壓(Vf,右邊垂直軸)之情形。如第3圖所示,發光元件之發光功率及順向電壓會隨第一穿孔106h之大小而變化,亦即在元件設計上具有可預測性及控制性,隨不同需求可經由調整第一穿孔106h之大小達成所需。由進一步實驗結果可知,第二接觸層105之厚度不宜大於1.5μm。當第二接觸層105之厚度太厚,例如大於1.5μm時,絕緣層106之電流阻擋之效果即不容易隨第一穿孔106h之直徑尺寸而變化,亦即此種情形下,發光元件之發光功率及順向電壓隨第一穿孔106h之直徑尺寸之變化將不明顯,而不易透過第一穿孔106h之直徑尺寸之調整來控制或預測發光元件之發光功率及順向電壓等。
另外,發光元件除了可在一般電流值(在本實施例中例如為50mA)條件下操作,根據元件的不同應用,部分之應用需要發光元件在相對高之電流值(在本實施例中例如為300mA)條件下操作,並以脈衝模式出光(pulse mode,亦即發光元件之出光隨時間變化為斷續斷續之型式,而非連續)。本實施例之發光元件結構,可同時滿足上述兩種情形。第4圖顯示本發明之實施例中,活性區域104b為一多重量子井(MQW)結構的發光元件在相同脈衝模式出光時,多重量子井結構分別在包含18、38、及48個井層(well)之條件下,分別對應相對高電流(300mA)之發光功率(Po,右邊垂直軸)及發光功率比例(左邊垂直軸,指發光元件在相同脈衝出光型式時,發光元件在相對高電流操作下之發光功率比在一般電流操作下之發光功率之比例)之情形。由圖顯示出,多重量子井結構分別包含38及48個井層時,發光功率比例可高達2.8以上。由進一步實驗結果可知,多重量子井(MQW)結構包含30~50個井層時,發光功率比例均可達2.6以上。
第5圖顯示上述實施例之發光元件中,活性區域104b為一多重量子井(MQW)結構的發光元件在相同脈衝模式出光時,多重量子井結構中之磷化鋁鎵銦系列((Aly
Ga(1-y
))1-x
Inx
P,其中 0≦x<1; 0≦y≦1)材料之阻障層(Barrier)分別在包含30%、50%、及70%之鋁(Al) (指鋁(Al)佔鋁(Al)與鎵(Ga)組成中比例,即相當上式中y)含量條件下,對應相對高電流(300mA)之發光功率(Po,右邊垂直軸)及發光功率比例(Factor,指發光元件在相同脈衝出光型式時,相對高電流之發光功率比一般電流之發光功率之比例,左邊垂直軸)之情形,其中阻障層有複數層。由圖顯示出,多重量子井結構中阻障層(Barrier)分別在包含50%及70%之鋁(Al)含量條件下,發光功率比例可高達3.1以上。考量其他發光元件之電性要求,例如順向電壓之適當範圍,經由進一步實驗可知,多重量子井結構中之阻障層(Barrier)分別在包含約40%至60%之鋁(Al)含量時,發光功率比例與順向電壓同時有良好之表現。於另一實施例中,複數阻障層中,其中兩個阻障層具有不同的鋁含量,且較靠近第一電性半導體層104a的阻障層的鋁含量低於較遠離第一電性半導體層104a的阻障層的鋁含量。較佳的,複數阻障層中,至少一半以上的靠近第一電性半導體層104a(即,n型半導體層)的阻障層具有的鋁含量低於其餘靠近第二電性半導體層104c(即,p型半導體層)的阻障層具有的鋁含量。具體的,靠近第一電性半導體層104a的阻障層包含(Ala
Ga1-a
)1-b
Inb
P,靠近第二電性半導體層104c的阻障層包含(Alc
Ga1-c
)1-d
Ind
P,在b≒d的情況下,c>a。於一實施例中,多重量子井結構包含38個阻障層,且較靠近第一電性半導體層104a的前20個阻障層包含(Al0.5
Ga0.5
)1-b
Inb
P,而較遠離第一電性半導體層104a的其餘的18個阻障層,即較靠近第二電性半導體層104c的18個阻障層包含(Al0.7
Ga0.3
)1-d
Ind
P,於此實施例中,b和d約等於0.5,但不限於此。於一實施例中,多重量子井結構包含38個阻障層,且較靠近第一電性半導體層104a的前28個阻障層包含(Al0.5
Ga0.5
)1-b
Inb
P,較靠近第二電性半導體層104c的前10個阻障層包含(Al0.7
Ga0.3
)1-d
Ind
P,於此實施例中,b和d約等於0.5,但不限於此。於一實施例中,多重量子井結構包含38個阻障層,且較靠近第一電性半導體層104a的前36個阻障層包含(Al0.5
Ga0.5
)1-b
Inb
P,較靠近第二電性半導體層104c的2個阻障層包含(Al0.7
Ga0.3
)1-d
Ind
P,於此實施例中,b和d約等於0.5,但不限於此。於一實施例中,複數阻障層中的鋁含量是自n型半導體層至p型半導體層的方向漸增,即,每一較靠近第一電性半導體層104a(即,n型半導體層)的阻障層的鋁含量皆比相鄰較靠近第二電性半導體層104c(即,p型半導體層)的阻障層的鋁含量低。於一實施例中,第二電性半導體層104c的摻雜物包含碳(C)、鎂(Mg)或鋅(Zn),較佳的,摻雜物包含鎂。本公開內容藉由阻障層具有不同的鋁含量,且較靠近n型半導體層的阻障層的鋁含量低於較遠離n型半導體的阻障層的鋁含量,可避免或是降低p型半導體層中p型摻雜物擴散進入活性區域104b的情況,進而改善發光元件的可靠度且不會使發光元件的順向電壓大幅增加。
第6圖為本發明第二實施例之發光元件的剖面示意圖。本公開內容之第二實施例之發光元件包含的結構與第一實施例大致相同,不同之處如下所述。如第6圖所示,發光元件包含一第一半導體層116以及第二半導體層117,第一半導體層116位於第一接觸層103和發光疊層104之間,第二半導體層117位於第二接觸層105以及發光疊層104之間。第一半導體層116和第二半導體層117用於增進光取出和/或增進電流散佈使電流擴及整個發光疊層104。第一半導體層116的厚度大於第一電性半導體層104a的厚度,較佳的,第一半導體層116的厚度大於2000nm,且更佳地,介於2500nm 至7000nm之間。第二半導體層117的厚度大於第二電性半導體層104c的厚度,較佳地,第二半導體層117的厚度大於1000nm的厚度,且更佳地,介於1500nm 至2000nm之間。第一半導體層116具有一能階,其小於第一電性半導體層104a的能階。第二半導體層117具有一能階,其小於第二電性半導體層104c的能階。第一半導體層116以及第二半導體層117的能階大於活性區域104b中井層的能階。活性區域104b發出的光實質上可穿透第一半導體層116。第一半導體層116以及第二半導體層117各具有一高於1x1017
/cm3
的摻雜濃度,且第一半導體層116的摻雜濃度小於第一接觸層103的摻雜濃度,第二半導體層117的摻雜濃度小於第二接觸層105的摻雜濃度。較佳的,第一接觸層103的摻雜濃度至少為第一半導體層116的摻雜濃度的兩倍以上(含)。第二接觸層105的摻雜濃度至少為第二半導體層117的摻雜濃度的兩倍以上(含)。第一半導體層116、第二半導體層117、第一接觸層103和第二接觸層105包含三五族半導體材料,例如AlGaAs或AlGaInP。如第6圖所示,第二接觸層105具有一寬度W1
,其與發光元件之出光區域的寬度之比不小於0.5,且不大於1.1,即,在同一剖面中,第二接觸層105的寬度W1
與未被上電極114覆蓋之區域(即,發光疊層104之上表面之第二部分)的寬度之比不小於0.5,且不大於1.1。於一實施例中,第二接觸層105的寬度W1
與第二穿孔H1
的直徑D2
之比(即,W1
/D2
)不小於0.5,且不大於1.1。較佳的,第二接觸層105的寬度W1
與發光元件之出光區域的寬度之比不小於0.55,且不大於0.8。於一實施例中,第二接觸層105的寬度W1
與第二穿孔H1
的直徑D2
之比(即,W1
/D2
)不小於0.55,且不大於0.8。另外,於第二實施例中,如第6圖所示,第二接觸層105位於發光元件之出光區域的正下方,即位於未被上電極114覆蓋之區域(即,發光疊層104之上表面之第二部分)的正下方。第二接觸層105與第一透明導電層107之間的接觸電阻遠小於第一透明導電層107和第二半導體層117之間的接觸電阻,例如小於兩個數量等級或小於五個數量等級。因此,具有寬度W1
的第二接觸層105為電流傳導區域,其可使電流流入發光疊層104,而第一透明導電層107之其他未與第二接觸層105接觸且環繞第二接觸層105的區域無法使電流流入或使電流難以流入發光疊層104。於本實施例中,第二接觸層105位於第二穿孔H1
的正下方。較佳的,第二接觸層105於發光疊層104的堆疊方向上不與上接觸層112以及上電極114重疊。於本實施例中,如第6圖所示,部分第二半導體層117的厚度大於其他部分的第二半導體層117的厚度,且第二半導體層117之厚度較厚的部分對應於出光區域,即,未被上電極114覆蓋之區域(亦即發光疊層104上表面之第二部分)。於本實施例中,第二半導體層117之厚度較厚的部分對應於第二穿孔H1
。第二接觸層105位於第二半導體層117之厚度較厚的部分上。具體地,第二半導體層117之厚度較薄的部分包含一遠離發光疊層104的表面1171,第二接觸層105包含一遠離發光疊層104的表面1051,相較於第二半導體層117之厚度較薄的部分的表面1171,第二接觸層105的表面1051較遠離發光疊層104。具體地,第二接觸層105遠離發光疊層104的表面1051至第二半導體層117之遠離發光疊層104的表面1171之間的高度h不小於50nm,且不大於200nm。於一實施例中,第二接觸層105的厚度不小於20nm,且不大於0.5μm,較佳的,第二接觸層105的厚度不小於20nm,且不大於0.1μm。由於第二實施例中發光元件包含具有一寬度W1
的第二接觸層105,且第二接觸層105位於出光區域的正下方,當電流流經發光疊層104時,電流會較易集中在對應於第二接觸層105的區域,因而大幅提升電流密度,進而提升發光元件的亮度。
本公開內容之第二實施例之發光元件之製造方法與第一實施例之製造方法大致相同,不同之處包括,於形成發光疊層104之前,更包含形成第一半導體層116於第一接觸層103上,且於形成發光疊層104之後以及形成第二接觸層105之前,更包含形成如前所述的第二半導體層117。於形成第二接觸層105後,以黃光及蝕刻製程圖案化第二接觸層105,使第二接觸層105具有寬度W1
,再接續如第一實施例之製造方法中的形成第一透明導電層107、第二透明導電層108等後續步驟。本實施例之製造方法相較於第一實施例之製造方法,由於不需要形成絕緣層106以及不需要使用黃光及蝕刻製程以在絕緣層106形成第一穿孔106h,大幅降低製程的成本且增加製程簡易性。
於一實施例中,發光元件不包含第二穿孔H1,具有一寬度W1
的第二接觸層105位於發光元件之出光區域的正下方,即位於未被上電極114覆蓋之區域(即,發光疊層104之上表面之第二部分)的正下方。
第7圖為本發明第三實施例之發光元件的剖面圖。與前述之本發明各實施例相較,本實施例之發光元件更包含一導熱層118設於發光疊層104的上表面的第二部份上。詳言之,導熱層118設於由第二穿孔H1
所暴露出的發光疊層104的上表面上,且導熱層118具有較發光疊層104更高的導熱係數(thermal conductivity),使發光元件在運作時,由發光疊層104產生的熱可通過導熱層118以傳導或輻射方式逸散至外部,如此可減少熱在第二穿孔H1
下方的發光疊層104中堆積,而減緩發光元件內部因熱造成的材料衰變,並增加發光元件的使用壽命與可靠度。導熱層118可包含導熱係數不小於100W/(m.K)的材料,舉例可為金剛石、石墨烯、或導熱係數約為140W/(m.K)~180W/(m.K)的氮化鋁(AlNX
),本發明並不以此為限。更詳言之,在本實施例中,導熱層118係沿著第二穿孔H1
的側壁填入第二穿孔H1
,並覆蓋於第二穿孔H1
所暴露出的第一電性半導體層104a上,且往遠離第二穿孔H1
的方向向發光元件周圍延伸,並與金屬層114S或上電極114接觸,以將發光疊層104中產生的熱透過導熱層118傳遞至金屬層114S或上電極114,由於金屬層114S、上電極114通常選擇為金屬,導熱係數高,發光元件內部的熱便能藉由導熱層118及金屬層114s或上電極114排出。在一些實施例中,導熱層118亦可不與金屬層114S或上電極114接觸,發光疊層104中產生的熱可經由導熱層118以輻射方式逸散到外部,或導熱層118可與外部導熱結構作連接,使發光疊層104中產生的熱可以經由導熱層118以傳導方式逸散到外部。與第一實施例相較,本實施例中的發光元件除包含一保護層115覆蓋於金屬層114S上,保護層115亦覆蓋於導熱層118上,在本實施例中,保護層115可以完整覆蓋於導熱層118上,詳言之,本實施例的導熱層118具有一頂面118t及一側面118s,頂面118t平行於發光疊層104的上表面,側面118s連接於頂面118t且不平行於發光疊層104的上表面,而保護層115同時覆蓋於導熱層118的頂面118t及側面118s,藉此避免導熱層118的材料在發光元件運作時與外界環境接觸而產生質變,但本發明不以此為限;在另一實施例中,亦可以導熱層118取代保護層115,使導熱層118全面覆蓋除了第三穿孔115h的位置之外的上電極114或金屬層114S表面上,以增加發光元件的導熱面積。在一實施例中,導熱層118對發光疊層104所發射的光具有高穿透度,例如導熱層118包含一材料對於活性區域104b的發射光具有高於85%的穿透度;此外,在另一實施例中,導熱層118還具有一折射率大於1.5,或為2.1~2.5,且導熱層118與第一電性半導體層104a的折射率差異不超過1.5,如此可降低在第一電性半導體層104a與導熱層118的界面產生全反射的機率,增加發光元件的光取出效率。導熱層118的厚度可以為300~2000Å,在本實施例中,導熱層118的厚度為1000Å,但不以此為限。導熱層118係可以在如第1Q圖所示的形成上電極114後形成,或者在如第1R圖所示的形成在金屬層114S成形後,以覆蓋於上電極114或金屬層114S上。
第8A~8B圖為本發明第四實施例之發光元件的剖面示意圖及上視示意圖。與前述實施例相較,本實施例的發光元件的導熱層118設於發光疊層104中,且導熱層118具有一第四穿孔H4
大致對位於第二穿孔H1
,由絕緣層106往發光疊層104的方向觀之,第四穿孔H4
第一大致為圓形(請見第8B圖所示),且第四穿孔H4
的上視面積大於發光疊層104的第二部分的上視面積,換言之,第四穿孔H4
的上視面積大於第二穿孔H1
的上視面積。詳言之,導熱層118係位於發光疊層104、第一接觸層103及絕緣層106之間,更詳言之,本實施例之導熱層118貫穿發光疊層104之第一電性半導體層104a、活性區域104b、第二電性半導體層104c及第二接觸層105,使導熱層118被發光疊層104、第一接觸層103及絕緣層106環繞;在另一實施例中,導熱層118貫穿第一電性半導體層104a、活性區域104b、第二電性半導體層104c而未貫穿第二接觸層105,使導熱層118被發光疊層104、第一接觸層103及第二接觸層105環繞,惟,導熱層118的結構並不以上述實施例為限。導熱層118的第四穿孔H4
具有一直徑D4
大於第二穿孔H1之直徑D2
,直徑D4
約介於30μm至200μm 之間,或直徑D4
約為50μm至120μm之間。如第8B圖所示,本實施例之導熱層118具有一內輪廓118a及一外輪廓118b環繞內輪廓118a,內輪廓118a為環狀以環繞第二穿孔H1
下方的發光疊層104並形成第四穿孔H4
。由上視觀之,本實施例的內輪廓118a的形狀為圓形,且其圓心大致對位於第二穿孔H1
的圓心,而外輪廓118b與內輪廓118a的最小距離d介於10μm至50μm之間。此外,本實施例的導熱層118穿過第二接觸層105,且在平行於發光疊層104的堆疊方向上,導熱層118具有一厚度W介於2μm至15μm之間。再一實施例中,導熱層118的內輪廓118a及外輪廓118b之圓心皆大致對位於第二穿孔H1
的圓心。
第9圖為本發明第五實施例之發光元件的剖面示意圖。與前述實施例相較,本實施例之發光元件的導熱層118位於發光疊層104中,且導熱層118的範圍較第四實施例大。詳言之,如第9圖所示,由剖視觀之,發光元件之導熱層118的總面積可大於發光疊層104的面積,以更有效率地將發光元件運作時產生的熱量傳遞至外界。本發明之第四、五實施例的發光元件可以透過如第1A~1Q圖的步驟形成,並且在第二接觸層105形成於發光疊層104上後,將預定形成導熱層118的位置上的部分發光疊層104及其上的第二接觸層105移除,移除的方式可以是透過感應耦合電漿(inductively coupled plasma,ICP)做反應離子蝕刻,但並不以此為限,在第五實施例中,此步驟移除的發光疊層104的區域較第四實施例所移除的發光疊層104的區域多。詳言之,在一實施例中,形成導熱層118之前係可將預定形成導熱層118的位置上之第二接觸層105、活性區域104b、第二電性半導體層104c及第一電性半導體層104a等部分的發光疊層104移除,在此情況下,該第一接觸層103與第一電性半導體層104a之間另設有一蝕刻阻擋層(圖未示),避免在移除部分發光疊層104時破壞第一接觸層103。接著,沉積導熱層118於已移除發光疊層104之處,且在平行於發光疊層104的堆疊方向上,導熱層118具有一厚度W,厚度W較佳係可使導熱層118的頂面118t與發光疊層104之表面的第二部分齊平。沉積導熱層118的方式可以為濺鍍或蒸鍍,例如透過原子層化學氣相沉積(Atomic Layer Chemical Vapor Deposition,ALD)或電子束物理氣相沉積(Electron beam physical vapor deposition,EBPVD)等方式形成,本實施例之導熱層118係透過兩階段成長方法形成,即先透過原子層化學氣相沉積方式先沉積較緻密的導熱層118的第一部分,再以電子束於導熱層118的第一部分上繼續沉積導熱層118的第二部份,但形成導熱層118的方式並不以此為限。
需注意的是,本發明所列舉之各實施例僅用以說明本發明,並非用以限制本發明之範圍。任何人對本發明所作顯而易見的修飾或變更皆不脫離本發明之精神與範圍。不同實施例中相同或相似的構件,或者不同實施例中具相同標號的構件皆具有相同的物理或化學特性。此外,本發明中上述之實施例在適當的情況下,是可互相組合或替換,而非僅限於所描述之特定實施例。在一實施例中詳細描述之特定構件與其他構件的連接關係亦可以應用於其他實施例中,且均落於如後所述之本發明之權利保護範圍的範疇中。
101:成長基板
102:緩衝層
103:第一接觸層
104:發光疊層
104a:第一電性半導體層
104b:活性區域
104c:第二電性半導體層
105:第二接觸層
106:絕緣層
106h:第一穿孔
107:第一透明導電層
108:第二透明導電層
109:反射層
110:接合結構
110a:第一接合層
110b:第二接合層
110c:第三接合層
111:永久基板
112:上接觸層
H1
:第二穿孔
H4
:第四穿孔
113:側壁絕緣層
114:上電極
114S:金屬層
115:保護層
115h:第三穿孔
111E:下電極
D1
,D2
,D3
,D4
:孔洞直徑
116:第一半導體層
117:第二半導體層
d:最小距離
W:厚度
W1
:寬度
h:高度
1051:表面
1071:表面
118:導熱層
118t:頂面
118s:側面
118a:內輪廓
118b:外輪廓
第1A圖至第1T圖所示為本發明第一實施例之發光元件及其製造方法之示意圖。
第2圖所示為本發明第一實施例之發光元件之上視示意圖。
第3圖所示為本發明第一實施例中,當第二接觸層其厚度分別為0.2μm及1μm時,在各種第一穿孔之直徑尺寸(水平軸)條件下,分別對應發光元件之發光功率(Po,左邊垂直軸)及順向電壓(Vf,右邊垂直軸)之分佈圖。
第4圖所示為本發明第一實施例中,發光元件在相同脈衝模式出光時,多重量子井結構分別在包含18、38、及48個井層(well)之條件下,分別對應相對高電流(300mA)之發光功率(Po,右邊垂直軸)及發光功率比例(左邊垂直軸)之分佈圖。
第5圖所示為本發明第一實施例中,發光元件在相同脈衝模式出光時,多重量子井結構包含之阻障層(Barrier)分別在包含不同鋁(Al)含量之條件下,對應相對高電流(300mA)之發光功率(Po,右邊垂直軸)及發光功率比例(左邊垂直軸)之分佈圖。
第6圖所示為本發明第二實施例之發光元件的剖面示意圖。
第7圖所示為本發明第三實施例之發光元件的剖面示意圖。
第8A圖所示為本發明第四實施例之發光元件的剖面示意圖。
第8B圖所示為本發明第四實施例之發光元件之上視示意圖。
第9圖所示為本發明第五實施例之發光元件的剖面示意圖。
101:成長基板
102:緩衝層
103:第一接觸層
104:發光疊層
104a:第一電性半導體層
104b:活性區域
104c:第二電性半導體層
105:第二接觸層
106:絕緣層
106h:第一穿孔
107:第一透明導電層
108:第二透明導電層
109:反射層
110:接合結構
110a:第一接合層
110b:第二接合層
110c:第三接合層
111:永久基板
112:上接觸層
H1:第二穿孔
113:側壁絕緣層
114:上電極
114S:金屬層
115:保護層
115h:第三穿孔
111E:下電極
D2,D3:孔洞直徑
Claims (10)
- 一種發光元件,包括:一基板;一發光疊層,位於該基板上,且包含一活性區域、一側壁及一第一表面,該第一表面具有一第一部分及一第二部分;一側壁絕緣層,覆蓋該側壁;一第一電極,位於該發光疊層上且覆蓋該側壁絕緣層;一穿孔,穿過該第一電極且暴露該第二部分;以及一接觸層,位於該基板及該第一電極之間且與該第二部分重疊;其中,該第二部份之一截面積與該第一表面之面積的比率為1.5~5%。
- 如申請專利範圍第1項所述之發光元件,更包含一接合結構位於該基板及該發光疊層之間。
- 如申請專利範圍第1項所述之發光元件,更包含一透明導電層直接接觸該接觸層。
- 如申請專利範圍第1項所述之發光元件,其中,該接觸層具有一第一寬度且該第二部份具有一第二寬度,由剖面觀之,該第一寬度與該第二寬度的比值為0.5至1.1。
- 如申請專利範圍第1項所述之發光元件,更包含一第二電極覆蓋該基板。
- 如申請專利範圍第1項所述之發光元件,其中,該接觸層具有一厚度不大於1.5μm。
- 如申請專利範圍第6項所述之發光元件,其中,該接觸層具有一 厚度為0.1μm至0.5μm之間。
- 如申請專利範圍第1項所述之發光元件,更包含一保護層位於該第二部份上。
- 如申請專利範圍第1項所述之發光元件,更包含一反射層位於該基板及該接觸層之間。
- 如申請專利範圍第1項所述之發光元件,其中,該第一部份圍繞該第二部份。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105114622 | 2016-05-11 | ||
TW105114622 | 2016-05-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202145598A TW202145598A (zh) | 2021-12-01 |
TWI784652B true TWI784652B (zh) | 2022-11-21 |
Family
ID=61022864
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106112918A TWI738766B (zh) | 2016-05-11 | 2017-04-18 | 發光元件及其製造方法 |
TW110128555A TWI784652B (zh) | 2016-05-11 | 2017-04-18 | 發光元件及其製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106112918A TWI738766B (zh) | 2016-05-11 | 2017-04-18 | 發光元件及其製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (2) | TWI738766B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201515505A (zh) * | 2013-10-15 | 2015-04-16 | Epistar Corp | 發光元件 |
TW201539790A (zh) * | 2014-03-27 | 2015-10-16 | Ushio Electric Inc | 半導體發光元件及其製造方法 |
TW201541663A (zh) * | 2014-03-06 | 2015-11-01 | Daido Steel Co Ltd | 點光源發光二極體 |
US20150364665A1 (en) * | 2013-02-19 | 2015-12-17 | Koninklijke Philips N.V. | A light emitting die component formed by multilayer structures |
TWM521810U (zh) * | 2014-12-12 | 2016-05-11 | 首爾偉傲世有限公司 | 發光裝置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI723886B (zh) * | 2013-03-18 | 2021-04-01 | 晶元光電股份有限公司 | 發光元件 |
-
2017
- 2017-04-18 TW TW106112918A patent/TWI738766B/zh active
- 2017-04-18 TW TW110128555A patent/TWI784652B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150364665A1 (en) * | 2013-02-19 | 2015-12-17 | Koninklijke Philips N.V. | A light emitting die component formed by multilayer structures |
TW201515505A (zh) * | 2013-10-15 | 2015-04-16 | Epistar Corp | 發光元件 |
TW201541663A (zh) * | 2014-03-06 | 2015-11-01 | Daido Steel Co Ltd | 點光源發光二極體 |
TW201539790A (zh) * | 2014-03-27 | 2015-10-16 | Ushio Electric Inc | 半導體發光元件及其製造方法 |
TWM521810U (zh) * | 2014-12-12 | 2016-05-11 | 首爾偉傲世有限公司 | 發光裝置 |
Also Published As
Publication number | Publication date |
---|---|
TW202145598A (zh) | 2021-12-01 |
TW201740577A (zh) | 2017-11-16 |
TWI738766B (zh) | 2021-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7436611B2 (ja) | 発光デバイス及びその製造方法 | |
US8987776B2 (en) | Light-emitting device | |
US8618551B2 (en) | Semiconductor light emitting device | |
US9847460B2 (en) | Light emitting device with reflective electrode | |
JP2006100500A (ja) | 半導体発光素子及びその製造方法 | |
JP2007173530A (ja) | 半導体発光素子 | |
JP2009510730A (ja) | 半導体発光デバイスおよびその製造方法 | |
JP2013008817A (ja) | 半導体発光素子及びその製造方法 | |
JP6133076B2 (ja) | 半導体発光素子及び発光装置 | |
TW201737517A (zh) | 發光元件 | |
KR20090044311A (ko) | 발광 소자 및 그의 제조 방법 | |
TWI597863B (zh) | 發光元件及其製造方法 | |
CN110429166B (zh) | 一种led芯片 | |
CN106159054A (zh) | 发光二极管 | |
TWI784652B (zh) | 發光元件及其製造方法 | |
CN108110116B (zh) | 一种发光二极管芯片及其制作方法 | |
KR101805301B1 (ko) | 광추출효율 향상을 위한 p-형 오믹 접합 전극 패턴을 구비한 자외선 발광 다이오드 소자 | |
JP2012064759A (ja) | 半導体発光装置、半導体発光装置の製造方法 | |
US8541789B2 (en) | Light-emitting device with patterned current diffusion layer | |
KR100770681B1 (ko) | 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법 | |
TWI619267B (zh) | 發光元件及其製造方法 | |
JP2013179227A (ja) | 半導体発光素子 | |
CN113644180B (zh) | 倒装led芯片及其制备方法 | |
KR20130113267A (ko) | 발광효율이 우수한 발광소자 어레이 | |
KR20130113268A (ko) | 발광효율이 우수한 발광소자 어레이 |