TWI783649B - 重定時器裝置及時脈資料回復電路 - Google Patents

Abstract

本案提供一種重定時器裝置及時脈資料回復電路。重定時器裝置使用之時脈資料回復電路包含一第一低通濾波器、一第二低通濾波器以及一減法器。第一低通濾波器接收並過濾一相位偵測訊號，以產生一第一相位調整訊號；第二低通濾波器用以產生一第二相位調整訊號，且第二低通濾波器之頻寬小於該第一低通濾波器；減法器電性連接第一低通濾波器及第二低通濾波器，減法器接收第一相位調整訊號及第二相位調整訊號並相減後產生一差值訊號(phase-delta)回授至第二低通濾波器，使第二低通濾波器處理差值訊號(phase-delta)而產生第二相位調整訊號。

Description

重定時器裝置及時脈資料回復電路

本案係有關一種中繼電路，特別是關於一種可維持訊號完整性之重定時器（retimer）裝置及其使用之時脈資料回復電路。

在高速傳輸的通訊系統中，資料訊號通常透過傳輸線路進行傳輸，傳輸過程中所遭遇的反射、串擾、雜訊和散射都會導致訊號的完整性惡化，所以訊號傳輸距離愈長，會導致訊號失真程度加重而造成訊號品質下降，進而導致資料位元錯誤，無法在最終端復原傳輸的資料訊號。為避免或減少這種情況發生，通常會在傳輸率較高的通訊路徑上設置中繼器，例如重定時器（Retimer）及再驅動器（Redriver），以消除雜訊干擾。

以重定時器為例，其係對來自上游通道之資料訊號進行等化，使用時脈資料回復（Clock and Data Recovery，CDR)電路來恢復時脈訊號，完整接收恢復上游通道的訊號，並輸出完整的資料訊號傳送至下游通道。然而，傳統重定時器是把時脈資料回復得到的完整的資料信號與重現時脈信號直接往下游通道傳送，而其時脈信號為下游鎖相迴路所接收，這樣對於時脈抖動轉移(jitter transfer)的抑制不佳，會導致傳輸品質下降。

在許多重定時器應用中，有在接收段尚未收到信號前，其發射端就要以一既定頻率時脈輸出特定資料信號先行與另一裝置的接收端進行鏈路連接，待重定時器之接收段穩定接收後，要將發射端的使用時脈切換至接收端CDR的回復時脈，在這個切換過程易產生發射端使用的時脈頻率陡變，造成原已與另一裝置建立的鏈路連接中斷，故平順時脈切換（smooth clock switching）為重定時器設計的重要課題。

有鑒於此，本案提出一種重定時器裝置，包含一相位偵測電路、一時脈資料回復電路、一第一相位調整電路、一第二相位調整電路以及一資料暫存電路。相位偵測電路用以偵測一輸入資料訊號與一回授時脈信號間之相位，以產生一相位偵測訊號。時脈資料回復電路電性連接相位偵測電路，並包含一第一低通濾波器、一第二低通濾波器以及一減法器，第一低通濾波器電性連接相位偵測電路，第一低通濾波器過濾相位偵測訊號，以產生一第一相位調整訊號；第二低通濾波器用以產生一第二相位調整訊號，且第二低通濾波器之頻寬小於該第一低通濾波器；減法器電性連接第一低通濾波器及第二低通濾波器，減法器接收第一相位調整訊號及第二相位調整訊號並相減後產生一差值訊號(phase-delta)回授至第二低通濾波器，使第二低通濾波器處理差值訊號(phase-delta)而產生第二相位調整訊號。第一相位調整電路電性連接第一低通濾波器及相位偵測電路，以根據第一相位調整訊號產生一第一時脈訊號及回授時脈訊號。第二相位調整電路電性連接第二低通濾波器，以根據第二相位調整訊號產生一第二時脈訊號。資料暫存電路電性連接第一相位調整電路及第二相位調整電路，資料暫存電路根據第一時脈訊號接收輸入資料訊號，然後再根據第二時脈訊號輸出一傳輸資料訊號。

依據一些實施例，重定時器裝置更包含一鎖相迴路電路，電性連接第一相位調整電路及第二相位調整電路，鎖相迴路電路根據一來源時脈訊號而產生參考時脈訊號至第一相位調整電路及第二相位調整電路。

依據一些實施例，重定時器裝置更包含一時脈產生器，電性連接鎖相迴路電路，以產生來源時脈訊號。

依據一些實施例，相位偵測電路為一二位元相位偵測電路。

依據一些實施例，第一相位調整電路係為一相位內插電路，以及第二相位調整電路係為一相位內插電路。

依據一些實施例，第一相位調整電路係包含一除頻器或一升頻器。第二相位調整電路係包含一除頻器、一升頻器或一鎖相迴路。

依據一些實施例，資料暫存電路為一先進先出資料暫存電路。

本案另外提出一種時脈資料回復電路，包含一第一低通濾波器、一第二低通濾波器以及一減法器。第一低通濾波器電性連接相位偵測電路，第一低通濾波器過濾相位偵測訊號，以產生一第一相位調整訊號；第二低通濾波器用以產生一第二相位調整訊號，且第二低通濾波器之頻寬小於該第一低通濾波器；減法器電性連接第一低通濾波器及第二低通濾波器，減法器接收第一相位調整訊號及第二相位調整訊號並相減後產生一差值訊號(phase-delta)回授至第二低通濾波器，使第二低通濾波器處理差值訊號(phase-delta)而產生第二相位調整訊號。

綜上所述，本案係利用封閉迴路架構之時脈資料回復電路的設計，使本案能在第一低通濾波器及第二低通濾波器之內部增益不同可以有不同的頻寬的情況下，確保第一低通濾波器及第二低通濾波器分別輸出之訊號強度能夠長時間維持一致且有效抑制時脈抖動轉移，以達成位元層級（bit level）之重定時操作的需求，並長時間維持傳輸品質，以保證訊號的完整性。

圖1為根據本案一實施例之重定時器裝置鏈路連接示意圖，請參閱圖1所示，整個訊號傳輸系統1架構包含第一電子裝置10、第二電子裝置20以及用於鏈路均衡的重定時器裝置30。第一電子裝置10可以透過通訊鏈路12連接至重定時器裝置30，第二電子裝置20亦透過通訊鏈路22連接至重定時器裝置30，且第一電子裝置10及第二電子裝置20係可遵循相同介面協定或是相同匯流排協定，使第一電子裝置10及第二電子裝置20可以透過介面協定或者匯流排協定進行通訊。所以，來自於第一電子裝置10的訊號會先經過重定時器裝置30後輸出至第二電子裝置20，以透過重定時器裝置30來消除雜訊干擾並確保訊號傳輸品質。

在一實施例中，本案所稱之第一電子裝置10及第二電子裝置20可以是任何能夠遵循至少一種介面協定或是至少與一種匯流排協定的通訊設備。其中，此通訊設備可以是獨立運作之裝置或元件，例如晶片或電路等。

在一實施例中，第一電子裝置10及第二電子裝置20可以是不同類型的通訊設備。例如，第一電子裝置10若是中央處理器（Central Process Unit，CPU），則第二電子裝置20可以是圖形處理器（Graphics Processing Unit，GPU）。亦或是，第一電子裝置10若為中央處理器，則第二電子裝置20可以是網路卡。

在一實施例中，上述之通訊鏈路12、22可以是傳輸某種特定通訊協議的物理鏈路。

在一實施例中，第一電子裝置10和第二電子裝置20所遵循的介面協定或是匯流排協定可以為快速週邊組件互連介面（peripheral component interconnect express，PCIe）協定、串列高級技術附件介面（Serial Advanced Technology Attachment，SATA）協定、通用序列匯流排（Universal Serial Bus，USB）協議、加速器快取一致性介面（Cache Coherent Interconnect for Accelerators，CCIX）協定、串列式小型電腦系統介面（Serial Attached Small Computer System Interface，SAS）協定等，但本案不以此為限。

如圖1所示的訊號傳輸系統1僅包括一個重定時器裝置30。在其他實施例中，於訊號傳輸系統1中更可於第一電子裝置10與第二電子裝置20之間設置二個或是二個以上的重定時器裝置30。

圖2為根據本案一實施例之重定時器裝置的電路方塊示意圖，圖3為根據本案一實施例之時脈資料回復電路的方塊示意圖，請同時參閱圖1、圖2及圖3所示，一重定時器裝置30包含一時脈產生器32、一鎖相迴路電路34、一相位偵測電路36、一時脈資料回復電路38、一第一相位調整電路40、一第二相位調整電路42以及一資料暫存電路44。時脈產生器32電性連接鎖相迴路電路34，以產生一來源時脈訊號給鎖相迴路電路34。鎖相迴路電路34電性連接第一相位調整電路40及第二相位調整電路42，鎖相迴路電路34根據來源時脈訊號而產生一參考時脈訊號並傳送至第一相位調整電路40及第二相位調整電路42，以提供第一相位調整電路40及第二相位調整電路42所需之參考時脈訊號。相位偵測電路36係先接收來自第一電子裝置10的一輸入資料訊號RX_Data，並偵測輸入資料訊號RX_Data與第一相位調整電路40產生之回授時脈訊號間之相位，以產生一相位偵測訊號，在一實施例中，相位偵測電路36係為一二位元相位偵測電路，例如Bang-bang相位偵測器（phase detector），但本案不以此為限。時脈資料回復電路38電性連接相位偵測電路36，以接收此相位偵測訊號，並過濾訊號抖動。

時脈資料回復電路38更進一步包含一第一低通濾波器381、一第二低通濾波器382以及一減法器383。第一低通濾波器381電性連接相位偵測電路36，第一低通濾波器381接收相位偵測訊號，並過濾相位偵測訊號，以產生一第一相位調整訊號RX_P。第二低通濾波器382係用以產生一第二相位調整訊號TX_P，且第二低通濾波器382之頻寬係小於第一低通濾波器381。減法器383分別電性連接第一低通濾波器381及第二低通濾波器382，減法器383接收第一相位調整訊號RX_P及第二相位調整訊號TX_P並相減後產生一差值訊號(phase-delta)，再將差值訊號(phase-delta)回授傳輸至第二低通濾波器382，使第二低通濾波器382處理此差值訊號(phase-delta)而產生第二相位調整訊號TX_P，以藉由第一低通濾波器381、第二低通濾波器382及減法器383所形成之封閉迴路，讓本案能在第一低通濾波器381及第二低通濾波器382之內部增益不同的情況下，確保第一低通濾波器381及第二低通濾波器382分別輸出之訊號強度（時脈邊緣旋轉的相位數量）能夠接近一致。

請同時參閱圖1、圖2及圖3所示，第一相位調整電路40電性連接第一低通濾波器381及相位偵測電路36，以接收第一相位調整訊號RX_P並進行相位微調，所以第一相位調整電路40可以根據第一相位調整訊號RX_P產生一第一時脈訊號RX_CLK及回授至相位偵測電路36的回授時脈訊號，其中第一時脈訊號RX_CLK及回授時脈訊號係為相同的時脈訊號。第二相位調整電路42電性連接第二低通濾波器382，以接收第二相位調整訊號TX_P並進行相位微調，所以第二相位調整電路42可以根據第二相位調整訊號TX_P產生一第二時脈訊號TX_CLK。

其中，第一低通濾波器381要回復作為接收端接收時的時脈，需要較為完整的資料，所以使用較大的頻寬，第一低通濾波器381輸出之第一相位調整訊號RX_P，經由第一相位調整電路40產生之第一時脈訊號RX_CLK的抖動如圖4所示之虛線線條所示；第二低通濾波器382則要用於產生作為發送端的訊號，需要較為精準且無雜訊干擾的資料，所以使用較小的頻寬，第二低通濾波器382輸出之第二相位調整訊號TX_P，經由第二相位調整電路42產生之第二時脈訊號TX_CLK的抖動如圖4所示之實線線條所示，由圖4可以明顯看出，第二時脈訊號TX_CLK之抖動明顯少於第一時脈訊號RX_CLK之抖動。

在一實施例中，第一相位調整電路40係可為一相位內插電路，第二相位調整電路42亦可為一相位內插電路，但本案不以此為限。

在一實施例中，第一相位調整電路40包含一除頻器或一升頻器。在一些實施例中，第二相位調整電路42包含一除頻器或一升頻器。在一實施例中，第二相位調整電路42包含另一鎖相迴路。在另一實施例中，第一相位調整電路40或第二相位調整電路42更包含有上述的任意組合，但本案不以此為限。

資料暫存電路44電性連接第一相位調整電路40及第二相位調整電路42，在一實施例中，資料暫存電路44係可為一先進先出（FIFO）資料暫存電路。資料暫存電路44係根據第一時脈訊號RX_CLK接收輸入資料訊號RX_Data，然後再根據第二時脈訊號TX_CLK輸出一傳輸資料訊號TX_Data。詳言之，資料暫存電路44係利用第一時脈訊號RX_CLK對輸入資料訊號RX_Data進行第一次重定時，然後再接續利用第二時脈訊號TX_CLK對輸入資料訊號RX_Data進行第二次重定時，以藉此消除輸入資料訊號RX_Data在傳輸過程中累積的抖動（雜訊），輸出完整且無雜訊干擾之傳輸資料訊號TX_Data。之後，此傳輸資料訊號TX_Data可以再透過通訊鏈路22傳出至第二電子裝置20。

在一些實施例中，請同時參閱圖1至圖3所示，需要在第一電子裝置10和重定時器裝置30尚未建立鏈路連接時，就先進行重定時器裝置30與第二電子裝置20的鏈路連接，此時可以將減法器383輸出歸0，讓第二低通濾波器382以一初始設定值運作，產生所需要的第二相位調整訊號TX_P和需要的第二時脈訊號TX_CLK，待第一電子裝置10與重定時器裝置30建立鏈路連接後，再讓減法器383恢復工作，以利用第二低通濾波器382增益與頻寬較第一低通濾波器381小的特性，完成平順時脈切換。此過程對應的時脈頻率如圖5所示，可以看出本發明可以將第二時脈訊號TX_CLK的頻率平順地做時脈切換，達成位元層級之重定時器(bit level retimer)的需要。

因此，本案係利用封閉迴路架構之時脈資料回復電路的設計，使本案能在第一低通濾波器及第二低通濾波器之內部增益不同可以有不同的頻寬的情況下，確保第一低通濾波器及第二低通濾波器分別輸出之訊號強度能夠長時間維持一致且有效抑制時脈抖動轉移，以達成位元層級（bit level）之重定時操作的需求，並長時間維持傳輸品質，以保證訊號的完整性。

以上所述之實施例僅係為說明本案之技術思想及特點，其目的在使熟悉此項技術者能夠瞭解本案之內容並據以實施，當不能以之限定本案之專利範圍，即大凡依本案所揭示之精神所作之均等變化或修飾，仍應涵蓋在本案之專利範圍內。

1:訊號傳輸系統 10:第一電子裝置 12:通訊鏈路 20:第二電子裝置 22:通訊鏈路 30:重定時器裝置 32:時脈產生器 34:鎖相迴路電路 36:相位偵測電路 38:時脈資料回復電路 381:第一低通濾波器 382:第二低通濾波器 383:減法器 40:第一相位調整電路 42:第二相位調整電路 44:資料暫存電路 RX_CLK:第一時脈訊號 RX_Data:輸入資料訊號 RX_P:第一相位調整訊號 TX_CLK:第二時脈訊號 TX_Data:傳輸資料訊號 TX_P:第二相位調整訊號

圖1為根據本案一實施例之重定時器裝置鏈路連接示意圖。 圖2為根據本案一實施例之重定時器裝置的電路方塊示意圖。 圖3為根據本案一實施例之時脈資料回復電路的方塊示意圖。 圖4為根據本案一實施例之第一相位調整電路產生之第一時脈信號抖動以及第二相位調整電路產生之第二時脈信號抖動的示意圖。 圖5為根據本案一實施例之第一低通濾波器以及第二低通濾波器輸出之訊號的波形示意圖。

36:相位偵測電路

38:時脈資料回復電路

381:第一低通濾波器

382:第二低通濾波器

383:減法器

40:第一相位調整電路

42:第二相位調整電路

RX_CLK:第一時脈訊號

RX_P:第一相位調整訊號

TX_CLK:第二時脈訊號

TX_P:第二相位調整訊號

Claims (10)

1. 一種重定時器裝置，包含： 一相位偵測電路，用以偵測一輸入資料訊號與一回授時脈訊號間之相位，以產生一相位偵測訊號； 一時脈資料回復電路，電性連接該相位偵測電路，該時脈資料回復電路包含： 一第一低通濾波器，電性連接該相位偵測電路，該第一低通濾波器過濾該相位偵測訊號，以產生一第一相位調整訊號； 一第二低通濾波器，用以產生一第二相位調整訊號，且該第二低通濾波器之頻寬小於該第一低通濾波器；及 一減法器，電性連接該第一低通濾波器及該第二低通濾波器，該減法器接收該第一相位調整訊號及該第二相位調整訊號並相減後產生一差值訊號(phase-delta)回授至該第二低通濾波器，使該第二低通濾波器處理該差值訊號(phase-delta)而產生該第二相位調整訊號； 一第一相位調整電路，電性連接該第一低通濾波器及該相位偵測電路，以根據該第一相位調整訊號產生一第一時脈訊號及該回授時脈訊號； 一第二相位調整電路，電性連接該第二低通濾波器，以根據該第二相位調整訊號產生一第二時脈訊號；以及 一資料暫存電路，電性連接該第一相位調整電路及該第二相位調整電路，該資料暫存電路係根據該第一時脈訊號接收該輸入資料訊號，然後再根據該第二時脈訊號輸出一傳輸資料訊號。
2. 如請求項1所述之重定時器裝置，更包含一鎖相迴路電路，電性連接該第一相位調整電路及該第二相位調整電路，該鎖相迴路電路根據一來源時脈訊號而產生一參考時脈訊號至該第一相位調整電路及該第二相位調整電路。
3. 如請求項2所述之重定時器裝置，更包含一時脈產生器，電性連接該鎖相迴路電路，以產生該來源時脈訊號。
4. 如請求項1所述之重定時器裝置，其中該第一相位調整電路係包含一除頻器或一升頻器。
5. 如請求項1所述之重定時器裝置，其中該第二相位調整電路係包含一除頻器、一升頻器或一鎖相迴路。
6. 一種時脈資料回復電路，包含： 一第一低通濾波器，其係接收一相位偵測訊號，該第一低通濾波器過濾該相位偵測訊號，以產生一第一相位調整訊號； 一第二低通濾波器，用以產生一第二相位調整訊號，且該第二低通濾波器之頻寬小於該第一低通濾波器；以及 一減法器，電性連接該第一低通濾波器及該第二低通濾波器，該減法器接收該第一相位調整訊號及該第二相位調整訊號並相減後產生一差值訊號(phase-delta)回授至該第二低通濾波器，使該第二低通濾波器處理該差值訊號(phase-delta)而產生該第二相位調整訊號。
7. 如請求項6所述之時脈資料回復電路，其中該相位偵測訊號係來自一相位偵測電路。
8. 如請求項6所述之時脈資料回復電路，其中該第一相位調整訊號係傳送至一第一相位調整電路，該第一相位調整電路根據該第一相位調整訊號產生一第一時脈訊號；以及該第二相位調整訊號係傳送至一第二相位調整電路，該第二相位調整電路根據該第二相位調整訊號產生一第二時脈訊號。
9. 如請求項8所述之時脈資料回復電路，其中該第一相位調整電路係包含一除頻器或一升頻器。
10. 如請求項8所述之時脈資料回復電路，其中該第二相位調整電路係包含一除頻器、一升頻器或一鎖相迴路。

Images