TWI780364B - 形成一記憶體裝置之方法及相關記憶體裝置與電子系統 - Google Patents

形成一記憶體裝置之方法及相關記憶體裝置與電子系統 Download PDF

Info

Publication number
TWI780364B
TWI780364B TW108136504A TW108136504A TWI780364B TW I780364 B TWI780364 B TW I780364B TW 108136504 A TW108136504 A TW 108136504A TW 108136504 A TW108136504 A TW 108136504A TW I780364 B TWI780364 B TW I780364B
Authority
TW
Taiwan
Prior art keywords
structures
dielectric
additional
oxide
linear
Prior art date
Application number
TW108136504A
Other languages
English (en)
Other versions
TW202036680A (zh
Inventor
史考特 E 西利士
拉瑪納生 甘地
杜拉 維斯哈克 尼爾摩 拉瑪斯瓦米
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW202036680A publication Critical patent/TW202036680A/zh
Application granted granted Critical
Publication of TWI780364B publication Critical patent/TWI780364B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H01L29/4991—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material comprising an air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Saccharide Compounds (AREA)

Abstract

一種形成一裝置之方法包括在上覆於導電接觸件結構之其他介電結構上方形成介電結構，該等介電結構藉由溝槽彼此分離且正交於該等其他介電結構及該等導電接觸件結構橫向延伸。在該等溝槽內該等介電結構之經曝露側表面上形成導電閘極結構。在該等溝槽內該等導電閘極結構之經曝露側表面上形成介電氧化物結構。移除該等其他介電結構之經曝露部分以形成隔離結構。在該等溝槽內該等介電氧化物結構及該等隔離結構之經曝露側表面上形成半導電支柱。該等半導電支柱與該等導電接觸件結構電接觸。在該等半導電支柱之上表面上形成額外導電接觸件結構。亦描述一種裝置、一種記憶體裝置及一種電子系統。

Description

形成一記憶體裝置之方法及相關記憶體裝置與電子系統
本發明之實施例係關於半導體裝置設計及製造之領域。更明確言之，本發明之實施例係關於形成一半導體裝置之方法，及相關半導體裝置、記憶體裝置及電子系統。
半導體裝置設計者通常希望藉由減小個別特徵之尺寸及藉由減小相鄰特徵之間的分離距離來提高一半導體裝置內之特徵之整合或密度位準。另外，半導體裝置設計者通常希望設計不僅緊湊而且提供效能優點以及簡化設計之架構。
一半導體裝置之一實例係一記憶體裝置。記憶體裝置通常係提供為電腦或其他電子裝置中之內部積體電路。存在諸多種類之記憶體，包含(但不限於)：隨機存取記憶體(RAM)、唯讀記憶體(ROM)、動態隨機存取記憶體(DRAM)、同步動態隨機存取記憶體(SDRAM)、鐵電隨機存取記憶體(FeRAM)、快閃記憶體及電阻可變記憶體。電阻可變記憶體之非限制性實例包含電阻性隨機存取記憶體(ReRAM)、導電橋隨機存取記憶體(導電橋RAM)、磁性隨機存取記憶體(MRAM)、相變材料(PCM)記憶體、相變隨機存取記憶體(PCRAM)、自旋力矩轉移隨機存取記憶體 (STTRAM)、基於氧空位之記憶體及可程式化導體記憶體。
一記憶體裝置之一典型記憶體胞元包含一存取裝置(例如，一電晶體)及一記憶體儲存結構(例如，一電容器)。該存取裝置通常包含介於一對源極/汲極區域之間的一通道區域，及經組態以透過該通道區域使該等源極/汲極區域彼此電連接之一閘極。存取裝置可包括平面存取裝置或垂直存取裝置。平面存取裝置可基於在其源極區域與汲極區域之間的電流流動方向而區別於垂直存取裝置。在一垂直存取裝置之源極區域與汲極區域之間的電流流動主要實質上正交(例如，垂直)於一基板或該基板下面之基底結構之一主要(例如，主)表面，且在一平面存取裝置之源極區域與汲極區域之間的電流流動主要平行於基板或基板下面之基底之主要表面。
許多習知存取裝置將諸如矽及多晶矽之半導電材料用於其等之通道。然而，使用此等材料可導致存取裝置中之一些較不期望之電性質(例如，高截止電流(Ioff)、低電子載子遷移率、在閘極氧化物材料與通道之間的一介面處之散射)。另外，此等材料之相對較小帶隙可阻礙(或甚至阻止)對存取裝置之其他電性質(例如，較高接通電流(Ion)、較快切換速度、較低操作電壓、減少之電流洩漏)之改良。已研究其他半導電材料(諸如氧化物半導體材料)作為矽及多晶矽之替代材料用於存取裝置之通道。此等材料可具有大於矽及多晶矽之帶隙，且採用此等材料可促進存取裝置中之改良電性質(例如，較低Ioff)。然而，由氧化物半導體材料形成通道之習知方法可對包含該等通道之存取裝置之電性質產生負面影響。例如，蝕刻大量氧化物半導體材料以形成用於垂直存取裝置之垂直定向通道(例如，包含氧化物半導體材料之一通道支柱)之習知方法可使氧化物半導體 材料曝露至可能對流動通過該等垂直定向通道之電流產生負面影響之蝕刻化學物質(例如，含氫電漿)，從而限制垂直存取裝置及採用垂直存取裝置之半導體裝置(例如，記憶體裝置)之效能。
因此，需要用於形成半導體裝置之新方法，以及新半導體裝置及電子系統。
在一些實施例中，一種形成一裝置之方法包括在上覆於導電接觸件結構之其他介電結構上方形成介電結構，該等介電結構藉由溝槽彼此分離且正交於該等其他介電結構及該等導電接觸件結構橫向延伸。在該等溝槽內該等介電結構之經曝露側表面上形成導電閘極結構。在該等溝槽內該等導電閘極結構之經曝露側表面上形成介電氧化物結構。移除該等其他介電結構之經曝露部分以形成隔離結構。在該等溝槽內該等介電氧化物結構及該等隔離結構之經曝露側表面上形成半導電支柱。該等半導電支柱與該等導電接觸件結構電接觸。在該等半導電支柱之上表面上形成額外導電接觸件結構。
在額外實施例中，一種裝置包括：氧化物半導體支柱，其等在上覆於導電線結構之導電接觸件結構上；氮化物介電結構，其等在該等導電接觸件結構上且接觸該等氧化物半導體支柱之側壁之下部分；介電氧化物結構，其等在該等氮化物介電結構上且接觸該等氧化物半導體支柱之該等側壁之上部分；額外介電氧化物結構，其等在該等導電接觸件結構上且接觸該等氧化物半導體支柱之與該等側壁相對之額外側壁；導電閘極結構，其等在該等氮化物介電結構上且接觸該等介電氧化物結構之側壁，該等導電閘極結構垂直於該等導電線結構橫向延伸；及額外導電接觸件結 構，其等在該等氧化物半導體支柱之上表面上。
在進一步實施例中，一種記憶體裝置包括：一存取線；一資料線；一源極線；記憶體胞元，其等在該資料線與該源極線之間；及氣隙。各記憶體胞元包括一垂直存取裝置及一記憶體元件。該垂直存取裝置電耦合至該存取線且包括通道支柱、一源極線接觸件、一汲極接觸件、一閘極電極及一閘極介電材料。該通道支柱包括至少一種氧化物半導體材料。該源極線接觸件係垂直介於該源極線與該通道支柱之間。該汲極接觸件係在該通道支柱上。該閘極電極橫向鄰近該通道支柱且電耦合至該存取線。該閘極介電材料係在該通道支柱與該閘極電極之間。該記憶體元件係在該資料線與該垂直存取裝置之該汲極接觸件之間。該等氣隙定位於橫向鄰近之記憶體胞元之橫向鄰近之垂直存取裝置之橫向鄰近之閘極電極之間。
在又進一步實施例中，一種電子系統包括：一輸入裝置；一輸出裝置；一處理器裝置，其可操作地耦合至該輸入裝置及該輸出裝置；及一記憶體裝置，其可操作地耦合至該處理器裝置。該記憶體裝置包括至少一存取裝置，該至少一存取裝置包括垂直介於一金屬源極線接觸件與一金屬汲極接觸件之間的一橫向非均質氧化物半導體通道，及鄰近該橫向非均質氧化物半導體通道之至少一側表面之至少一閘極電極。
100:半導體裝置結構
100':半導體裝置結構
102:源極線
104:源極線接觸件
106:隔離線
108:線性介電結構
110:溝槽
112:線性閘極結構
114:線性氧化物結構
116:隔離結構
118:線性通道材料結構
118:相同線性通道材料結構
119:遮罩結構
120:線性遮罩結構
121:線性孔隙
122:通道支柱
123:中心區域
124:閘極氧化物材料
125:額外氧化物結構
126:額外閘極結構
127:犧牲材料
128:結構
130:平面
132:介電材料
134:汲極接觸件
135:垂直存取裝置
136:隔離材料
137:開口
139:額外開口
140:氣隙
141:額外氣隙
142:介電材料
144:汲極接觸件
145:垂直存取裝置
146:隔離材料
200:記憶體裝置
202:記憶體胞元
204:資料線
206:源極線
208:存取裝置
210:記憶體元件
212:存取線
214:控制多工器
216:控制邏輯線
218:脈衝產生器
220:讀取感測邏輯
222:偏壓產生器
300:電子系統
302:記憶體裝置
304:電子信號處理器裝置
306:輸入裝置
308:輸出裝置
圖1A至圖14B係繪示根據本發明之實施例之形成一半導體裝置結構之一方法之實施例的簡化部分橫截面視圖(圖1A、圖2A、圖3A、圖4A、圖5A、圖6A、圖7A、圖8A、圖9A、圖10A、圖11A、圖12A、圖13A及 圖14A)及簡化部分平面圖(即，圖1B、圖2B、圖3B、圖4B、圖5B、圖6B、圖7B、圖8B、圖9B、圖10B、圖11B、圖12B、圖13B及圖14B)。
圖15A至圖17B係繪示根據本發明之額外實施例之形成一半導體裝置結構之一方法之實施例的簡化部分橫截面視圖(圖15A、圖16A及圖17A)及簡化部分平面圖(即，圖15B、圖16B及圖17B)。
圖18係根據本發明之一實施例之一記憶體裝置的一功能方塊圖。
圖19係根據本發明之一實施例之一電子系統的一示意性方塊圖。
相關申請案之交叉參考
本申請案主張於2018年10月9日針對「Methods of Forming a Semiconductor Device,And Related Semiconductor Devices,Memory Devices,and Electronic Systems」申請之美國臨時專利申請案第62/743,108號之申請日期之權利。
描述形成一半導體裝置之方法，同樣地，描述相關半導體裝置、記憶體裝置及電子系統。在一些實施例中，一種形成一半導體裝置之方法包括在上覆於導電線接觸件(例如，源極線接觸件)之介電線結構上方形成介電支撐結構。該等介電支撐結構在正交於該等導電線接觸件延伸之另一方向之一方向上橫向延伸，且藉由溝槽彼此分離。在該等溝槽內該等介電支撐結構之經曝露側表面上形成導電閘極結構(例如，閘極電極)。在該等溝槽內該等導電閘極結構之經曝露側表面上形成介電氧化物結構(例如，閘極氧化物結構)。移除該等介電線結構之經曝露(例如，未被覆蓋)部分以形成隔離結構。在該等溝槽內該等介電氧化物結構及該等隔離 結構之經曝露側表面上形成半導電支柱(例如，通道支柱)。在該等半導電支柱之上表面上形成額外導電接觸件結構(例如，汲極接觸件結構)。視需要，在形成該等額外導電接觸件結構之前可在該等半導電支柱之側表面上方形成額外介電氧化物結構(例如，額外閘極氧化物結構)及額外導電閘極結構(例如，額外閘極電極)。另外，可視需要在至少一些橫向鄰近之導電閘極結構之間及/或在至少一些橫向鄰近之額外導電閘極結構(若有)之間形成氣隙。本發明之方法及結構可促進相較於習知裝置(例如，習知存取裝置、習知半導體裝置、習知記憶體裝置)及習知系統(例如，習知電子系統)具有增加之效能、減小之截止狀態電流、增加之效率、增加之可靠性及增加之耐久性之一或多者之裝置(例如，存取裝置、半導體裝置、記憶體裝置)及系統(例如，電子系統)之形成。
以下描述提供特定細節(諸如材料種類、材料厚度及處理條件)以便提供本發明之實施例之一透徹描述。然而，一般技術人員將理解，可在不採用此等特定細節之情況下實踐本發明之實施例。實際上，可結合行業中所採用之習知製造技術實踐本發明之實施例。另外，下文提供之描述並未形成用於製造一半導體裝置(例如，一記憶體裝置)之一完整程序流程。下文描述之半導體裝置結構並未形成一完整半導體裝置。下文僅詳細描述理解本發明之實施例所需之該等程序動作及結構。由半導體裝置結構形成完整半導體裝置之額外動作可藉由習知製造技術來執行。又應注意，伴隨申請案之任何圖式僅用於闡釋性目的，且因此並不按比例繪製。此外，圖中共有之元件可保持相同數字標識。
如本文中所使用，術語「基板」意謂及包含其上形成額外材料之一基底材料或構造。該基板可為一半導體基板、一支撐結構上之一 基底半導體層、一金屬電極或其上形成有一或多個層、結構或區域之一半導體基板。該基板可為一習知矽基板或包括一半導電材料層之其他塊體基板。如本文中所使用，術語「塊體基板」不僅意謂及包含矽晶圓，而且意謂及包含絕緣體上矽(SOI)基板(諸如藍寶石上矽(SOS)基板及玻璃上矽(SOG)基板)、一基底半導體基座上之矽之磊晶層及其他半導體或光電子材料(諸如矽鍺、鍺、砷化鎵、氮化鎵及磷化銦)。基板可經摻雜或未摻雜。藉由非限制性實例，一基板可包括以下各項之至少一者：矽、二氧化矽、具有原生氧化物之矽、氮化矽、含碳氮化矽、玻璃、半導體、金屬氧化物、金屬、氮化鈦、含碳氮化鈦、鉭、氮化鉭、含碳氮化鉭、鈮、氮化鈮、含碳氮化鈮、鉬、氮化鉬、含碳氮化鉬、鎢、氮化鎢、含碳氮化鎢、銅、鈷、鎳、鐵、鋁及貴金屬。
如本文中所使用，術語「經組態」係指至少一結構及至少一設備之一或多者之以一預定方式促進該結構及該設備之一或多者之操作之一尺寸、形狀、材料組合物、材料分佈、定向及配置。
如本文中所使用，除非上下文另有清楚指示，否則單數形式「一(a)」、「一(an)」及「該」旨在亦包含複數形式。
如本文中所使用，「及/或」包含相關聯列舉項目之一或多者之任一組合及全部組合。
如本文中所使用，術語「縱向」、「垂直」、「橫向」及「水平」係關於在其中或其上形成一或多個結構及/或特徵之一基板(例如，基底材料、基底結構、基底構造等)之一主平面且並不一定藉由地球引力場予以定義。一「橫向」或「水平」方向係實質上平行於該基板之主平面之一方向，而一「縱向」或「垂直」方向係實質上垂直於該基板之主平面之 一方向。基板之主平面係藉由基板之相較於基板之其他表面具有一相對較大面積之一表面予以界定。
如本文中所使用，「垂直鄰近」或「縱向鄰近」特徵(例如，結構、裝置)意謂及包含定位成彼此最垂直接近(例如，最垂直靠近)之特徵。另外，如本文中所使用，「水平鄰近」或「橫向鄰近」特徵(例如，結構、裝置)意謂及包含定位成彼此最水平接近(例如，最水平靠近)之特徵。
如本文中所使用，空間關係術語(諸如「在...下面」、「在...下方」、「下」、「底部」、「上方」、「上」、「頂部」、「前」、「後」、「左」、「右」及類似者)可為易於描述而用於描述如圖中所繪示之一元件或特徵與另一(些)元件或特徵之關係。除非另有指定，否則該等空間關係術語旨在涵蓋除如圖中所描繪之定向之外之不同材料定向。例如，若將圖中之材料反轉，則描述為在其他元件或特徵「下方」或「下面」或「之下」或「底部上」之元件將接著定向於其他元件或特徵之「上方」或「頂部上」。因此，取決於使用術語之背景內容，術語「下方」可涵蓋上方及下方兩種定向，此對於一般技術人員係顯而易見的。材料可以其他方式定向(例如，旋轉90度、反轉、翻轉等)且相應地解釋本文中所使用之空間關係描述符。
如本文中所使用，關於一給定參數、性質或條件之術語「實質上」意謂及包含達到一般技術人員將理解該給定參數、性質或條件符合一差異度(諸如在可接受容限內)之一程度。藉由實例，取決於實質上滿足之特定參數、性質或條件，該參數、性質或條件可滿足至少90.0%、滿足至少95.0%、滿足至少99.0%、滿足至少99.9%或甚至滿足100.0%。
如本文中所使用，關於一特定參數之一數值之「大約」或「近似」包含該數值及一般技術人員將理解之在該特定參數之可接受容限內之與該數值之一差異度。例如，關於一數值之「大約」或「近似」可包含在該數值之90.0%至110.0%之一範圍內之額外數值，諸如在數值之95.0%至105.0%之一範圍內、在數值之97.5%至102.5%之一範圍內、在數值之99.0%至101.0%之一範圍內、在數值之99.5%至100.5%之一範圍內或在數值之99.9%至100.1%之一範圍內。
圖1A至圖14B係繪示形成用於一半導體裝置(例如，一記憶體裝置，諸如一DRAM裝置、一FeRAM裝置、一RRAM裝置、一導電橋RAM裝置、一MRAM裝置、一PCM裝置、一PCRAM裝置、一STTRAM裝置、一基於氧空位之記憶體裝置、一可程式化導體記憶體裝置)之一半導體裝置結構(例如，一記憶體結構)之一方法之實施例的簡化部分橫截面視圖(圖1A、圖2A、圖3A、圖4A、圖5A、圖6A、圖7A、圖8A、圖9A、圖10A、圖11A、圖12A、圖13A及圖14A)及簡化部分平面圖(即，圖1B、圖2B、圖3B、圖4B、圖5B、圖6B、圖7B、圖8B、圖9B、圖10B、圖11B、圖12B、圖13B及圖14B)。藉由下文所提供之描述，一般技術人員將易於明白本文中所描述之方法可用於各種裝置中。換言之，每當需要形成一半導體裝置時便可使用本發明之方法。
共同參考圖1A及圖1B，一半導體裝置結構100可包含源極線102(例如：導電線結構)、在源極線102上或上方之源極線接觸件104(例如：導電接觸件結構)、在源極線接觸件104上或上方之隔離線106(例如：其他介電結構或氮化物介電結構)，及在隔離線106上或上方之線性介電結構108(例如：介電結構)。源極線102可包括至少一導電材料，諸如金屬、金屬合金、導電金屬 氧化物、導電金屬氮化物、導電金屬矽化物及導電摻雜半導體材料之一或多者。藉由非限制性實例，源極線102可由以下一或多者形成且包含以下一或多者：鎢(W)、氮化鎢(WN)、鎳(Ni)、鉭(Ta)、氮化鉭(TaN)、矽化鉭(TaSi)、鉑(Pt)、銅(Cu)、銀(Ag)、金(Au)、鋁(Al)、鉬(Mo)、鈦(Ti)、氮化鈦(TiN)、矽化鈦(TiSi)、氮化矽鈦(TiSiN)、氮化鋁鈦(TiAlN)、氮化鉬(MoN)、銥(Ir)、氧化銥(IrOx)、釕(Ru)、氧化釕(RuOx)及導電摻雜矽。在一些實施例中，源極線102係由W形成且包含W。源極線102可定位於一基板中、上或上方。
源極線接觸件104亦可包括至少一導電材料(例如，金屬、合金、碳、導電金屬氧化物、導電金屬氮化物、導電金屬矽化物及導電摻雜半導體材料之一或多者)。藉由非限制性實例，源極線接觸件104可包括以下一或多者：W、WN、Ni、Ta、TaN、TaSi、Pt、Cu、Ag、Au、Al、Mo、Ti、TiN、TiSi、TiSiN、TiAlN、MoN、Ir、IrOx、Ru、RuOx、碳(C)、氧化銦(InOx)、氧化鉬(MoOx)及導電摻雜矽。在一些實施例中，源極線接觸件104係由Ru形成且包含Ru。源極線接觸件104可以任何所要厚度形成於源極線102上或上方，且可實質上覆蓋源極線102之上表面。
隔離線106可由至少一介電材料形成且包含至少一介電材料，諸如以下一或多者：介電氧化物材料(例如，二氧化矽；磷矽酸鹽玻璃；硼矽酸鹽玻璃；硼磷矽酸鹽玻璃；氟矽酸鹽玻璃；氧化鋁；高k氧化物，諸如氧化鉿(HfOx)；其等之一組合)、介電氮化物材料(例如，氮化矽(SiN))、介電氮氧化物材料(例如，氮氧化矽(SiON))、介電碳氮化物材料(例如，碳氮化矽(SiCN))及介電碳氮氧化物材料(例如，碳氮氧化矽 (SiOCN))及非晶碳。在一些實施例中，隔離線106包括SiN。隔離線106可以任何所要厚度形成於源極線接觸件104上或上方，且可實質上覆蓋源極線接觸件104之上表面。
線性介電結構108可用作隨後形成之半導體裝置結構100之額外組件(例如，額外結構、額外材料)之支撐結構，如下文進一步詳細描述。線性介電結構108可由至少一介電材料形成且包含至少一介電材料，諸如以下一或多者：介電氧化物材料(例如，二氧化矽；磷矽酸鹽玻璃；硼矽酸鹽玻璃；硼磷矽酸鹽玻璃；氟矽酸鹽玻璃；氧化鋁；高介電常數氧化物，諸如氧化鉿(HfOx)；其等之一組合)、介電氮化物材料(例如，SiN)、介電氮氧化物材料(例如，SiON)、介電碳氮化物材料(例如，SiCN)及介電碳氮氧化物材料(例如，SiOCN)及非晶碳。線性介電結構108之一材料組合物可實質上相同於或可不同於隔離線106之材料組合物。在一些實施例中，線性介電結構108包括SiN。
線性介電結構108可垂直(例如，正交)於源極線102、源極線接觸件104及隔離線106橫向定向。例如，如圖1A中所展示，源極線102、源極線接觸件104及隔離線106可在一第一橫向方向(例如，X方向)上延伸，且線性介電結構108在垂直於該第一橫向方向之一第二橫向方向(例如，Y方向)上以及在垂直於該等第一及第二橫向方向之一垂直方向(例如，Z方向)上延伸。線性介電結構108可藉由溝槽110(例如，開口)彼此橫向(例如，在X方向上)分離。溝槽110可自線性介電結構108之上表面垂直(例如，在Z方向上)延伸至隔離線106之上表面。半導體裝置結構100可包含任何所要數量(例如，量、數目)之線性介電結構108及溝槽110。
線性介電結構108及溝槽110可各經個別地形成以展現任何 所要尺寸及間隔。可至少部分基於待使用線性介電結構108形成之半導體裝置結構100之額外組件(例如，額外結構、額外材料)之所要尺寸及所要間隔來選擇線性介電結構108及溝槽110之尺寸及間隔，如下文進一步詳細描述。
源極線102、源極線接觸件104、隔離線106及線性介電結構108可使用本文中未詳細描述之習知程序(例如，習知沈積程序，諸如原地生長、旋轉塗佈、毯覆式塗佈、化學氣相沈積(CVD)、電漿增強型化學氣相沈積(PECVD)、原子層沈積(ALD)及物理氣相沈積(PVD)之一或多者；習知材料移除程序，諸如習知光微影程序及習知蝕刻程序)形成。
接著參考圖2A，可在線性介電結構108之各者之相對側壁上或上方形成線性閘極結構112(例如，閘極電極或導電閘極結構)。線性閘極結構112可部分填充溝槽110，使得橫向鄰近之線性介電結構108上之線性閘極結構112藉由溝槽110之剩餘部分彼此分離。圖2B係在圖2A中所描繪之程序階段之半導體裝置結構100之一簡化部分平面圖。
線性閘極結構112可由至少一導電材料形成且包含至少一導電材料，諸如金屬、金屬合金、導電金屬氧化物、導電金屬氮化物、導電金屬矽化物及導電摻雜半導體材料之一或多者。例如，線性閘極結構112可由以下一或多者形成且包含以下一或多者：W、WN、Ni、Ta、TaN、TaSi、Pt、Cu、Ag、Au、Al、Mo、Ti、TiN、TiSi、TiSiN、TiAlN、MoN、Ir、IrOx、Ru、RuOx及導電摻雜矽。線性閘極結構112之材料組合物可相同於或可不同於源極線102及源極線接觸件104之一或多者之材料組合物。在至少一些實施例中，線性閘極結構112係由TiN形成且包含TiN。另外，線性閘極結構112可各以任何合適寬度(例如，在X方向上 之橫向尺寸)形成。藉由非限制性實例，線性閘極結構112之各者可經形成以具有在自約5nm至約15nm(諸如自約5nm至約10nm或自約10nm至約15nm)之一範圍內之一寬度。在一些實施例中，線性閘極結構112之各者經形成以具有在自約5nm至約10nm之一範圍內之一寬度。
線性閘極結構112可使用本文中未詳細描述之習知程序及習知處理設備來形成。藉由非限制性實例，一閘極材料可保形地形成(例如，透過一PVD程序、一CVD程序、一ALD程序及一旋塗程序之一或多者沈積)於線性介電結構108及隔離線106之經曝露表面上方，且接著可執行一各向異性蝕刻程序以自線性介電結構108之上表面及自下伏於溝槽110之中心部分之隔離線106之上表面之部分移除該閘極材料，同時維持在線性介電結構108之相對側壁上之閘極材料以形成線性閘極結構112。
接著參考圖3A，可在線性閘極結構112之各者之經曝露(例如，未被覆蓋、裸)側壁上或上方形成線性氧化物結構114(例如，閘極氧化物結構或介電氧化物結構)。線性氧化物結構114可進一步部分填充溝槽110，使得橫向鄰近橫向鄰近之線性介電結構108之線性氧化物結構114藉由溝槽110之剩餘部分彼此分離。線性氧化物結構114可由至少一介電氧化物材料形成且包含至少一介電氧化物材料，諸如以下一或多者：二氧化矽、磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、氟矽酸鹽玻璃、氧化鋁及高介電常數氧化物(例如，氧化鉿(HfOx)、氧化鈮(NbOx)、氧化鈦(TiOx))。在一些實施例中，線性氧化物結構114係由二氧化矽形成。圖3B係在圖3A中所描繪之程序階段之半導體裝置結構100之一簡化部分平面圖。
可選擇線性氧化物結構114之尺寸及間隔(及因此，溝槽 110之剩餘部分之尺寸及間隔)以對待形成於溝槽110之剩餘部分中之額外結構提供所要尺寸及間隔。線性氧化物結構114可(例如)經橫向設定大小(例如，在X方向上)及橫向間隔(例如，在X方向上)以促進展現所要橫向尺寸及所要橫向間隔之線性通道材料結構之形成，如下文進一步詳細描述。藉由非限制性實例，線性氧化物結構114之各者可經形成以具有小於或等於約20nm(諸如小於或等於約10nm或小於或等於約5nm)之一寬度(例如，在X方向上)。在一些實施例中，線性氧化物結構114之各者經形成以具有在自約5nm至約10nm之一範圍內之一寬度。
線性氧化物結構114可使用本文中未詳細描述之習知程序及習知處理設備來形成。藉由非限制性實例，一介電氧化物材料可保形地形成(例如，透過一PVD程序、一CVD程序、一ALD程序及一旋塗程序之一或多者沈積)於線性閘極結構112、線性介電結構108及隔離線106之經曝露表面上方，且接著可執行一各向異性蝕刻程序以自線性閘極結構112及線性介電結構108之上表面及自下伏於溝槽110之中心部分之隔離線106之上表面之部分移除閘極材料，同時維持在線性閘極結構112之側壁上之介電氧化物材料以形成線性氧化物結構114。
接著參考圖4A，可移除隔離線106(圖3A及圖3B)之部分以由此形成隔離結構116(例如：氮化物介電結構)。如圖4A中所展示，隔離結構116之側壁可實質上與其上方之線性氧化物結構114之側壁(例如，在X方向上之橫向最外側壁)共面。圖4B係在圖4A中所描繪之程序階段之半導體裝置結構100之一簡化部分平面圖。
至少一選擇性材料移除程序可用於形成隔離結構116。該選擇性材料移除程序可移除隔離線106(圖3A及圖3B)之經曝露部分，而不 實質上移除源極線102、源極線接觸件104、線性介電結構108、線性閘極結構112及線性氧化物結構114之部分。合適選擇性材料移除程序(例如，遮罩及蝕刻程序)在此項技術中係已知的且在本文中未詳細描述。
接著參考圖5A，可在線性氧化物結構114及隔離結構116之經曝露(例如，未被覆蓋、裸)側壁上或上方形成線性通道材料結構118。如圖5A中所展示，線性通道材料結構118可自源極線接觸件104之上表面垂直(例如，在Z方向上)延伸至線性氧化物結構114之上表面。線性通道材料結構118可進一步部分填充溝槽110，使得橫向鄰近之線性介電結構108之間的線性通道材料結構118藉由溝槽110之剩餘部分彼此分離。圖5B係在圖5A中所描繪之程序階段之半導體裝置結構100之一簡化部分平面圖。
線性通道材料結構118可由包含具有大於多晶矽之帶隙之一帶隙(諸如大於1.65電子伏特(eV)之一帶隙)之至少一區域之一半導電材料形成且包含該半導電材料。例如，線性通道材料結構118可包括包含以下一或多者(例如，一者、兩者或兩者以上、三者或三者以上)之氧化物半導體材料：氧化鋅錫(ZnxSnyO，通常被稱為「ZTO」)、氧化銦鋅(InxZnyO，通常被稱為「IZO」)、氧化鋅(ZnxO)、銦鎵鋅氧化物(InxGayZnzO，通常被稱為「IGZO」)、銦鎵矽氧化物(InxGaySizO，通常被稱為「IGSO」)、氧化銦鎢(InxWyO，通常被稱為「IWO」)、氧化銦(InxO)、氧化錫(SnxO)、氧化鈦(TixO)、氮氧化鋅(ZnxONz)、氧化鎂鋅(MgxZnyO)、鋯銦鋅氧化物(ZrxInyZnzO)、鉿銦鋅氧化物(HfxInyZnzO)、錫銦鋅氧化物(SnxInyZnzO)、鋁錫銦鋅氧化物(AlxSnyInzZnaO)、矽銦鋅氧化物(SixInyZnzO)、鋁鋅錫氧化物(AlxZnySnzO)、鎵鋅錫氧化物(GaxZnySnzO)、鋯鋅錫氧化物(ZrxZnySnzO)及其他類似材料。包含以上 「x」、「y」、「z」及「a」之至少一者之式(例如，ZnxSnyO、InxZnyO、InxGayZnzO、InxWyO、InxGaySizO、AlxSnyInzZnaO)表示複合材料，該複合材料貫穿其之一或多個區域針對氧(O)之每一個原子含有一元素之「x」個原子、另一元素(若有)之「y」個原子、一額外元素(若有)之「z」個原子及另一元素(若有)之「d」個原子之一平均比率。在式表示相對原子比而非嚴格化學結構時，線性通道材料結構118貫穿其之不同區域可包括一或多個化學計量化合物及/或一或多個非化學計量化合物，且「x」、「y」、「z」及「a」之值貫穿其之不同區域可為整數或可為非整數。如本文中所使用，術語「非化學計量化合物」意謂及包含具有不能藉由明確定義之自然數之一比率表示且違反定比定律之一元素成分之一化學化合物。
線性通道材料結構118之各者可實質上均質或可為非均質。在一些實施例中，線性通道材料結構118各為實質上均質，使得各線性通道材料結構118展現其元素之一實質上均勻(例如，均衡、不可變)分佈。例如，包含於線性通道材料結構118中之各元素(例如，一或多種金屬、一或多種類金屬、氧)之量(例如，原子濃度)貫穿線性通道材料結構118之尺寸(例如，橫向尺寸、垂直尺寸)不會改變。在額外實施例中，線性通道材料結構118各為實質上非均質，使得各線性通道材料結構118展現其元素之一或多者之一實質上非均勻(例如，非均衡、可變)分佈。例如，包含於線性通道材料結構118中之一或多種元素(例如，一或多種金屬、一或多種類金屬、氧)之量(例如，原子濃度)可貫穿線性通道材料結構118之至少一寬度(例如，在X方向上之橫向尺寸)改變。
若線性通道材料結構118係橫向非均質(例如，在X方向上展現一或多種元素之一實質上非均勻分佈)，則各線性通道材料結構118在 其之不同橫向區域中可包含實質上相同元素，或在其之至少一橫向區域中包含不同於在其之至少另一橫向區域中之元素。在一些實施例中，各線性通道材料結構118在其之不同橫向區域之各者中個別地包含實質上相同元素，但該等不同橫向區域之至少一者包含不同於該等不同橫向區域之至少另一者之元素之一或多者之一原子濃度。例如，各線性通道材料結構118可個別地包括單一(例如，唯一)氧化物半導體材料(例如，ZnxSnyO、InxZnyO、ZnxO、InxGayZnzO、InxGaySizOa、InxWyO、InxO、SnxO、TixO、ZnxONz、MgxZnyO、InxZnyO、InxGayZnzO、ZrxInyZnzO、HfxInyZnzO、SnxInyZnzO、AlxSnyInzZnaO、SixInyZnzO、ZnxSnyO、AlxZnySnzO、GaxZnySnzO、ZrxZnySnzO及InxGaySizO之僅一者)之一橫向非均質形式，但該單一氧化物半導體材料之一或多種元素之原子濃度(及因此，其式之相對原子比)在線性通道材料結構118之至少兩個(2)不同橫向區域中可不同。在額外實施例中，各線性通道材料結構118在其之不同橫向區域之至少一者中個別地包含不同於在其之不同橫向區域之至少另一者中之元素。例如，各線性通道材料結構118可包括兩種或兩種以上(例如，兩種、三種、三種以上)不同氧化物半導體材料(例如，ZnxSnyO、InxZnyO、ZnxO、InxGayZnzO、InxGaySizOa、InxO、SnxO、InxWyO、TixO、ZnxONz、MgxZnyO、InxZnyO、InxGayZnzO、ZrxInyZnzO、HfxInyZnzO、SnxInyZnzO、AlxSnyInzZnaO、SixInyZnzO、ZnxSnyO、AlxZnySnzO、GaxZnySnzO、ZrxZnySnzO及InxGaySizO之兩者或兩者以上)之一橫向堆疊。
線性通道材料結構118可使用本文中未詳細描述之習知程序(例如，習知沈積程序、習知材料移除程序)來形成。藉由非限制性實 例，一通道材料(例如，氧化物半導體材料)可保形地形成(例如，透過一ALD程序、一CVD程序、一PECVD程序、一PVD程序及一旋塗程序之一或多者保形地沈積)於線性氧化物結構114、線性閘極結構112、線性介電結構108、隔離結構116及源極線接觸件104之經曝露表面上方。此後，可執行一各向異性蝕刻程序以自至少線性閘極結構112及線性介電結構108之上表面，及自下伏於溝槽110之中心部分之源極線接觸件104之上表面之部分移除通道材料，同時維持至少在線性氧化物結構114之側壁上之通道材料以形成線性通道材料結構118。
接著，共同參考圖6A及圖6B，可在半導電裝置結構100上方提供一遮罩結構119(圖6B)。遮罩結構119可由適於用作一蝕刻遮罩結構以圖案化線性通道材料結構118之部分之至少一材料形成且包含該至少一材料，如下文進一步詳細描述。藉由非限制性實例，遮罩結構119可由以下至少一者形成且包含以下至少一者：非晶碳、矽、氧化矽、氮化矽、碳氧化矽、氧化鋁及氮氧化矽。遮罩結構119可為均質的(例如，可包括一單個材料層)，或可為非均質的(例如，可包括展現至少兩個不同材料層之一堆疊)。
如圖6B中所展示，遮罩結構119展現待轉印至線性通道材料結構118之一所要圖案。例如，遮罩結構119可包含線性遮罩結構120，及橫向(例如，在Y方向上)介於線性遮罩結構120之間的線性孔隙121(例如，開口)。線性遮罩結構120及線性孔隙121可個別地展現促進隨後由線性通道材料結構118形成及形成於線性通道材料結構118中之特徵(例如，支柱結構)及開口之所要橫向尺寸、形狀、位置及定向的橫向尺寸、形狀、位置及定向。如圖6B中所展示，在一些實施例中，線性遮罩結構120 之各者展現與線性遮罩結構120之各其他者實質上相同之橫向尺寸(例如，寬度、長度)、形狀、間隔及定向。共同參考圖6A及圖6B，遮罩結構119(圖6B)之線性遮罩結構120(圖6B)之各者可個別地與半導電裝置結構100之源極線102(圖6A)之一者(及因此，源極線接觸件104(圖6A)之一者)實質上對準且展現與半導電裝置結構100之源極線102(圖6A)之一者(及因此，源極線接觸件104(圖6A)之一者)實質上相同之橫向尺寸。
包含其之線性遮罩結構120及線性孔隙121之遮罩結構119可使用本文中未詳細描述之習知程序(例如，習知沈積程序，諸如原地生長、旋轉塗佈、毯覆式塗佈、CVD、PECVD、ALD及PVD之至少一者；習知光微影程序；習知材料移除程序；習知對準程序)及習知處理設備來形成及定位。
接著參考圖7A，可使線性通道材料結構118(圖6A及圖6B)之未藉由遮罩結構119(圖6B)之線性遮罩結構120(圖6B)覆蓋之剩餘部分經受至少一材料移除程序以形成通道支柱122(例如：半導電支柱或氧化物半導體支柱)。該材料移除程序可將藉由遮罩結構119(圖6B)中之線性孔隙121(圖6B)界定之一圖案轉印或延伸至線性通道材料結構118(圖6A及圖6B)中。材料移除程序可相對於線性氧化物結構114、線性閘極結構112、線性介電結構108及源極線接觸件104選擇性地移除線性通道材料結構118(圖6A及圖6B)之未藉由遮罩結構119(圖6B)之線性遮罩結構120(圖6B)覆蓋之剩餘部分。另外，如圖7A中所展示，在形成通道支柱122之後，可移除遮罩結構119(圖6B)以曝露先前藉由遮罩結構119(圖6B)之線性遮罩結構120(圖6B)覆蓋之通道支柱122、線性氧化物結構114、線性閘極結構112、線性介電結構108及源極線接觸件104之表面。圖7B係在圖 7A中所描繪之程序階段之半導體裝置結構100之一簡化部分平面圖。
如圖7B中所展示，材料移除程序形成橫向(例如，在Y方向上)介於由相同線性通道材料結構118(圖6A及圖6B)形成之橫向鄰近之通道支柱122之間且分離該等橫向鄰近之通道支柱122的開口。該等開口可展現與遮罩結構119(圖6B)之線性孔隙121(圖6B)實質上相同之橫向尺寸(例如，在Y方向上)、形狀、間隔及定向。
用於形成通道支柱122之材料移除程序可包括本文中未詳細描述之一習知各向異性蝕刻程序。例如，材料移除程序可包括使線性通道材料結構118(圖6A及圖6B)之部分曝露至各向異性乾式蝕刻(例如，反應離子蝕刻(RIE)、深度RIE、電漿蝕刻、反應離子束蝕刻、化學輔助離子束蝕刻)及各向異性濕式蝕刻(例如，氫氟酸(HF)蝕刻、緩衝HF蝕刻及緩衝氧化物蝕刻)之一或多者。另外，可在使用本文中未詳細描述之一或多個其他習知材料移除程序(例如，一習知濕式蝕刻程序、一習知乾式蝕刻程序)形成通道支柱122之後選擇性地移除遮罩結構119(圖6B)(若有)之剩餘部分。
接著，參考圖8A，可在通道支柱122、線性氧化物結構114、線性閘極結構112、線性介電結構108及源極線接觸件104之經曝露表面上或上方形成(例如，保形地形成)一閘極氧化物材料124(例如：介電氧化物材料)。閘極氧化物材料124可進一步部分填充溝槽110，且亦可實質上填充橫向(例如，在Y方向上)介於橫向鄰近之通道支柱122之間且分離橫向鄰近之通道支柱122之開口。閘極氧化物材料124可由至少一介電氧化物材料形成且包含至少一介電氧化物材料，諸如二氧化矽、磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、氟矽酸鹽玻璃、氧化鋁及高k氧化 物(例如，HfOx、NbOx、TiOx)之一或多者。閘極氧化物材料124之一材料組合物可實質上相同於或可不同於線性氧化物結構114之一材料組合物。在一些實施例中，閘極氧化物材料124包括二氧化矽。圖8B係在圖8A中所描繪之程序階段之半導體裝置結構100之一簡化部分平面圖，其中閘極氧化物材料124係描繪為透明的以展示在其下方提供之半導體裝置結構100之其他組件。
閘極氧化物材料124可以任何合適厚度形成。可選擇(例如，定製)閘極氧化物材料124之厚度以提供在X方向上在通道支柱122與橫向鄰近其形成之額外線性閘極結構之間的所要橫向偏移，以及提供在Z方向上在額外閘極結構與源極線接觸件104之間的所要垂直偏移，如下文進一步詳細描述。藉由非限制性實例，可形成閘極氧化物材料124之各者使得其橫向鄰近通道支柱122之側壁之部分在X方向上具有小於或等於約20nm(諸如小於或等於約10nm或小於或等於約5nm)之一寬度。閘極氧化物材料124之橫向鄰近通道支柱122之側壁之部分在X方向上之寬度可實質上相同於或可不同於線性氧化物結構114之各者在X方向上之寬度。
參考圖8B，閘極氧化物材料124可在Y方向上介於橫向鄰近之通道支柱122之間。在一些實施例中，閘極氧化物材料124實質上填充橫向鄰近之通道支柱122之間的空間，使得橫向鄰近之通道支柱122之間的中心區域123(在圖8B中用虛線展示)實質上由閘極氧化物材料124佔據(例如，填充)。因此，在Y方向上介於橫向鄰近之通道支柱122之間的閘極氧化物材料124之部分可具有大於在X方向上介於通道支柱122與溝槽110之剩餘部分之間的閘極氧化物材料124之部分之橫向尺寸。例如，在Y方向上介於橫向鄰近之通道支柱122之間且分離橫向鄰近之通道支柱122 之閘極氧化物材料124之部分之橫向尺寸可為在X方向上介於通道支柱122與溝槽110之剩餘部分之間且分離通道支柱122與溝槽110之剩餘部分的閘極氧化物材料124之額外部分之橫向尺寸之約兩(2)倍(2X)。在額外實施例中，閘極氧化物材料124實質上未填充於橫向鄰近之通道支柱122之間的空間中，使得橫向鄰近之通道支柱122之間的中心區域123保持至少部分未由閘極氧化物材料124佔據(例如，填充)。例如，閘極氧化物材料124之此一組態可允許隨後形成之額外閘極結構在通道支柱122之各者之多個側面(例如，多個側壁)上方橫向延伸以促進所謂的「環繞式閘極」組態，如下文進一步詳細描述。例如，額外閘極結構之部分可經形成以在X方向上橫向延伸通過至少部分未由閘極氧化物材料124佔據之剩餘中心區域123，而額外閘極結構之額外部分經形成以在Y方向上(例如，平行於線性閘極結構112)橫向延伸。
閘極氧化物材料124可使用本文中未詳細描述之習知程序(例如，原地生長、旋轉塗佈、毯覆式塗佈、CVD、PECVD、ALD及PVD之一或多者)及習知處理設備形成於通道支柱122、線性氧化物結構114、線性閘極結構112、線性介電結構108及源極線接觸件104之經曝露表面上或上方。
接著參考圖9A，可在閘極氧化物材料124之部分上或上方形成額外閘極結構126(例如，額外閘極電極或額外導電閘極結構)。額外閘極結構126可進一步部分填充溝槽110，使得橫向鄰近(例如，在X方向上)之額外閘極結構126藉由溝槽110之剩餘部分彼此分離。圖9B係在圖9A中所描繪之程序階段之半導體裝置結構100之一簡化部分平面圖。
額外閘極結構126可由至少一導電材料形成且包含至少一 導電材料，諸如金屬、金屬合金、導電金屬氧化物、導電金屬氮化物、導電金屬矽化物及導電摻雜半導體材料之一或多者。例如，額外閘極結構126可由以下一或多者形成且包含以下一或多者：W、WN、Ni、Ta、TaN、TaSi、Pt、Cu、Ag、Au、Al、Mo、Ti、TiN、TiSi、TiSiN、TiAlN、MoN、Ir、IrOx、Ru、RuOx及導電摻雜矽。線性閘極結構112之材料組合物可相同於或可不同於源極線102、源極線接觸件104及線性閘極結構112之一或多者之材料組合物。在至少一些實施例中，額外閘極結構126係由TiN形成且包含TiN。
額外閘極結構126之至少一些部分可平行於線性閘極結構112(及因此，線性介電結構108)橫向定向。如圖9B中所展示，在一些實施例(諸如其中在Y方向上介於橫向鄰近之通道支柱122之間的中心區域123實質上用閘極氧化物材料124填充之實施例)中，額外閘極結構126及線性閘極結構112各實質上在Y方向上橫向延伸。在額外實施例(諸如其中中心區域123至少部分未用閘極氧化物材料124填充之實施例)中，額外閘極結構126之部分在Y方向上(例如，平行於線性閘極結構112)橫向延伸，且額外閘極結構126之額外部分在X方向上(例如，垂直於線性閘極結構112)橫向延伸。
額外閘極結構126可各以任何合適橫向尺寸(例如，在X方向及Y方向上之橫向尺寸)形成。額外閘極結構126之各者在X方向上之寬度可實質上相同於或可不同於線性閘極結構112之各者之寬度。藉由非限制性實例，額外閘極結構126之各者可經形成以具有在自約5nm至約15nm(諸如自約5nm至約10nm或自約10nm至約15nm)之一範圍內之一寬度。在一些實施例中，額外閘極結構126之各者經形成以具有在自約5nm 至約10nm之一範圍內之一寬度。
額外閘極結構126可使用本文中未詳細描述之習知程序及習知處理設備來形成。藉由非限制性實例，一閘極材料可保形地形成(例如，透過一PVD程序、一CVD程序、一ALD程序及一旋塗程序之一或多者沈積)於閘極氧化物材料124之經曝露表面上方，且接著可執行一各向異性蝕刻程序以自閘極氧化物材料124之在溝槽110外部之表面及自閘極氧化物材料124之上表面之橫向中心部分之在溝槽110內之部分移除該閘極材料，同時維持在溝槽110內之閘極氧化物材料124之側表面上之閘極材料以形成額外閘極結構126。
接著，參考圖10A，可在額外閘極結構126及閘極氧化物材料124之經曝露表面上或上方形成(例如，非保形地形成)一犧牲材料127。犧牲材料127可實質上填充溝槽110(圖9A)之剩餘部分。例如，犧牲材料127可實質上填充(例如，在X方向上)介於橫向鄰近之額外閘極結構126之間的溝槽110(圖9A)之剩餘部分。圖10B係在圖10A中所描繪之程序階段之半導體裝置結構100之一簡化部分平面圖，其中犧牲材料127係描繪為透明的以展示在其下方提供之半導體裝置結構100之其他組件。
作為一非限制性實例，犧牲材料127可由以下一或多者形成且包含以下一或多者：碳及一習知光阻材料，諸如一習知光阻劑材料(例如，一習知正性光阻劑、一習知負性光阻劑)或一習知熱阻劑材料。若犧牲材料127包括一光阻劑材料，則使犧牲材料127曝露(例如，若光阻劑材料包括一正性光阻劑)或不曝露(例如，若該光阻劑材料包括一負性光阻劑)至至少一最小臨限劑量之電磁輻射可引起犧牲材料127變得至少部分可溶於一顯影劑中。若犧牲材料127包括一熱阻劑材料，則使犧牲材料127 曝露或不曝露至至少一最小臨限溫度可引起犧牲材料127變得至少部分可溶於一顯影劑中。如圖10A中所展示，犧牲材料127可展現一實質上平坦上表面。在額外實施例中，犧牲材料127展現藉由升高區域及凹入區域界定之一非平坦上表面。
犧牲材料127可使用本文中未詳細描述之習知程序(例如，習知沈積程序)及習知處理設備來形成。藉由非限制性實例，犧牲材料127可透過原地生長、旋轉塗佈、毯覆式塗佈、CVD、PECVD、ALD及PVD之一或多者形成於額外閘極結構126及閘極氧化物材料124之經曝露表面上或上方。
接著參考圖11A，可透過至少一平坦化程序(諸如一習知化學機械平坦化(CMP)程序)移除犧牲材料127(圖10A)、額外閘極結構126、閘極氧化物材料124(圖10A)、通道支柱122、線性氧化物結構114、線性閘極結構112及線性介電結構108之上部分。如圖11A中所展示，該平坦化程序可分別自犧牲材料127(圖10A)及閘極氧化物材料124(圖10A)形成線性光阻結構128及額外氧化物結構125(例如：額外介電氧化物結構)。另外，平坦化程序可使線性光阻結構128、額外閘極結構126、額外氧化物結構125、通道支柱122、線性氧化物結構114、線性閘極結構112及線性介電結構108(例如，在Z方向上)之最上表面形成為關於一平面130(圖11A中使用虛線展示)實質上彼此共面。圖11B係在圖11A中所描繪之程序階段之半導體裝置結構100之一簡化部分平面圖。
接著，參考圖12A，可選擇性地移除線性閘極結構112及額外閘極結構126之上部分以使線性閘極結構112及額外閘極結構126之上表面相對於線性介電結構108、線性氧化物結構114、通道支柱122、額外氧 化物結構125及線性光阻結構128之上表面凹入。如圖12A中所展示，可將線性閘極結構112及額外閘極結構126之上表面之垂直位置(例如，在Z方向上)修改為在保持由線性介電結構108、線性氧化物結構114、通道支柱122、額外氧化物結構125及線性光阻結構128之上表面共用之平面130的垂直下方。圖12B係在圖12A中所描繪之程序階段之半導體裝置結構100之一簡化部分平面圖。
可使用本文中未詳細描述之一或多個習知材料移除程序(例如，一習知濕式蝕刻程序、一習知乾式蝕刻程序)選擇性地移除線性閘極結構112及額外閘極結構126之上部分。
接著參考圖13A，可選擇性地移除(例如，顯影)線性光阻結構128(圖12A及圖12B)，且可在線性閘極結構112及額外閘極結構126之經曝露表面上或上方形成一介電材料132。如圖13A中所展示，介電材料132可實質上填充源自移除線性光阻結構128(圖12A及圖12B)之開口，且亦可實質上填充由於形成線性閘極結構112及額外閘極結構126之凹入上表面而引起之上覆於線性閘極結構112及額外閘極結構126之敞開體積(例如，空隙空間)。圖13B係在圖13A中所描繪之程序階段之半導體裝置結構100之一簡化部分平面圖。
介電材料132可包括以下一或多者：介電氧化物材料(例如，二氧化矽；磷矽酸鹽玻璃；硼矽酸鹽玻璃；硼磷矽酸鹽玻璃；氟矽酸鹽玻璃；氧化鋁；高介電常數氧化物，諸如HfOx；其等之一組合)、介電氮化物材料(例如，SiN)、介電氮氧化物材料(例如，SiON)、介電碳氮化物材料(例如，SiCN)及介電碳氮氧化物材料(例如，SiOCN)及非晶碳。介電材料132之一材料組合物可實質上相同於或可不同於線性介電結構108 及隔離結構116之一或多者之材料組合物。在一些實施例中，介電材料132包括SiN。
如圖13A中所展示，在一些實施例中，諸如在其中將使用一減材程序(例如，而非一鑲嵌程序)形成隨後形成於通道支柱122上方之汲極接觸件結構之實施例中，介電材料132之上表面經形成為實質上與線性介電結構108、線性氧化物結構114、通道支柱122及額外氧化物結構125之上表面共面。例如，介電材料132之上表面可經形成為關於平面130或關於一不同平面(例如，在平面130垂直下方之另一平面)實質上與線性介電結構108、線性氧化物結構114、通道支柱122及額外氧化物結構125之上表面共面。在額外實施例中，諸如在其中將使用一鑲嵌程序(例如，而非一減材程序)形成隨後形成之汲極接觸件結構之實施例中，介電材料132之上表面經形成為實質上與線性介電結構108、線性氧化物結構114、通道支柱122及額外氧化物結構125之上表面不共面。例如，在此等實施例中，介電材料132之一或多個上表面可垂直上覆於線性介電結構108、線性氧化物結構114、通道支柱122及額外氧化物結構125之上表面。
使用本文中未詳細描述之習知程序(例如，習知顯影程序、習知沈積程序、習知材料移除程序)及習知處理設備可移除線性光阻結構128且可形成介電材料132。例如，可藉由用適用於線性光阻結構128之材料組合物及曝光(例如，光曝光、熱曝光)之一顯影劑(例如，一正性顯影劑、一負性顯影劑)顯影線性光阻結構128而選擇性地移除線性光阻結構128。另外，介電材料132可使用一或多個習知沈積程序(例如，一ALD程序、一CVD程序、一PECVD程序、一PVD程序及一旋塗程序之一或多者)形成於線性閘極結構112及額外閘極結構126之經曝露表面上或上方。視 需要(例如，若將使用一減材程序形成隨後形成於通道支柱122上方之汲極接觸件結構)，接著可使用一或多個習知材料移除程序(諸如一或多個習知CMP程序)移除介電材料132之上部分。
接著參考圖14A，汲極接觸件134(例如：額外導電接觸結構)可形成於通道支柱122之上表面上或上方。另外，汲極接觸件134可藉由一隔離材料136彼此橫向分離。圖14B係在圖14A中所描繪之程序階段之半導體裝置結構100之一簡化部分平面圖。
汲極接觸件134可由至少一導電材料形成且包含至少一導電材料，諸如W、WN、Ni、Ta、TaN、TaSi、Pt、Cu、Ag、Au、Al、Mo、Ti、TiN、TiSi、TiSiN、TiAlN、MoN、Ir、IrOx、Ru、RuOx及導電摻雜矽之一或多者。汲極接觸件134之材料組合物可相同於或可不同於源極線接觸件104之材料組合物。在至少一些實施例中，汲極接觸件134係由Ti形成且包含Ti。另外，汲極接觸件134可以任何所要厚度(例如，以與源極線接觸件104相同之厚度，或以不同於源極線接觸件104之一厚度)形成於通道支柱122上或上方，且可實質上覆蓋通道支柱122之上表面。如圖14A中所展示，在一些實施例中，汲極接觸件134之部分延伸超出通道支柱122之橫向邊界。例如，汲極接觸件134之部分可覆蓋橫向鄰近通道支柱122之線性氧化物結構114及額外氧化物結構125之上表面之部分。在額外實施例中，汲極接觸件134可實質上侷限於通道支柱122之橫向邊界內。
隔離材料136可包括至少一介電材料，諸如以下一或多者：介電氧化物材料(例如，二氧化矽；磷矽酸鹽玻璃；硼矽酸鹽玻璃；硼磷矽酸鹽玻璃；氟矽酸鹽玻璃；氧化鋁；高k氧化物，諸如HfOx；其等 之一組合)、介電氮化物材料(例如，SiN)、介電氮氧化物材料(例如，SiON)、介電碳氮化物材料(例如，SiCN)及介電碳氮氧化物材料(例如，SiOCN)及非晶碳。隔離材料136之一材料組合物可實質上相同於或可不同於介電材料132、線性介電結構108及隔離結構116之一或多者之材料組合物。在一些實施例(諸如其中透過一減材程序(在下文進一步詳細描述)形成汲極接觸件134之實施例)中，隔離材料136係在形成介電材料132之後形成，且可具有實質上相同於或不同於介電材料132之材料組合物之一材料組合物。在額外實施例(諸如其中透過一鑲嵌程序(亦在下文進一步詳細描述)形成汲極接觸件134之實施例)中，隔離材料136包括介電材料132之一上區域(且因此，可形成為介電材料132之部分且具有與介電材料132實質上相同之材料組合物)。
在一些實施例中，汲極接觸件134係透過一減材程序形成於通道支柱122上或上方。一導電材料可(例如，透過一或多個習知沈積程序，諸如一ALD程序、一CVD程序、一PECVD程序、一PVD程序及一旋塗程序之一或多者)形成於通道支柱122、線性氧化物結構114、額外氧化物結構125、線性閘極結構112、額外閘極結構126及線性介電結構108之上表面上或上方。接著可(例如，透過習知光微影圖案化及蝕刻程序)選擇性地移除未上覆於通道支柱122之導電材料之部分以形成汲極接觸件134。此後，隔離材料136可(例如，透過一或多個習知沈積程序，諸如一ALD程序、一CVD程序、一PECVD程序、一PVD程序及一旋塗程序之一或多者)形成於汲極接觸件134之間。視需要，接著可使至少隔離材料136經受至少一平坦化程序(例如，至少一CMP程序)以移除垂直定位於汲極接觸件134之上表面上方之隔離材料136之部分。
在額外實施例中，汲極接觸件134係透過一鑲嵌程序形成於通道支柱122上或上方。例如，接著可選擇性地移除上覆於通道支柱122之一介電材料之部分(例如，若介電材料132垂直延伸超出通道支柱122之上表面，則為介電材料132之部分；形成於介電材料132及通道支柱122之上表面上或上方之另一介電材料之部分)以形成隔離材料136。隔離材料136展現延伸通過其之溝槽(例如，開口、孔隙、通孔)，該等溝槽各個別地與通道支柱122之一者至少部分(例如，實質上)橫向(例如，在X方向上及在Y方向上)對準。此後，可(例如，透過一或多個習知沈積程序，諸如一ALD程序、一CVD程序、一PECVD程序、一PVD程序及一旋塗程序之一或多者)用一導電材料填充溝槽，且可使用至少一平坦化程序(例如，至少一CMP程序)移除垂直定位於隔離材料136之上表面上方之該導電材料之部分且形成汲極接觸件134。
在圖14A中所描繪之處理階段(例如，在形成汲極接觸件134之後)之半導電裝置結構100包含多個垂直存取裝置135(例如，垂直電晶體、垂直薄膜電晶體(TFT))。各垂直存取裝置135個別地包含：通道支柱122之一者、在通道支柱122垂直上方之汲極接觸件134之一者、在通道支柱122垂直下方之源極線接觸件104之一者(其在至少一些垂直存取裝置135之間共用)、橫向鄰近通道支柱122之一側之線性氧化物結構114之一者、橫向鄰近線性氧化物結構114之線性閘極結構112之一者、橫向鄰近通道支柱122之另一側之額外氧化物結構125之一者之一部分，及橫向鄰近額外氧化物結構125之該部分之額外閘極結構126之一者。各垂直存取裝置135可被視為「雙閘式」，因為線性閘極結構112之一者及額外閘極結構126之一者橫向鄰近垂直存取裝置135之通道支柱122之相對側。
一般技術人員將瞭解，根據本發明之額外實施例，可易於針對不同半導體裝置(例如，不同記憶體裝置)之設計需求調適上文參考圖1A至圖14B所描述之特徵及特徵組態。作為一非限制性實例，垂直存取裝置135可經形成以展現一「單閘極」組態，其中各垂直存取裝置135個別地包含橫向鄰近通道支柱122之一側之線性閘極結構112之一者，但不包含橫向鄰近通道支柱122之一相對側之額外閘極結構126之一者。包括一電絕緣材料之一隔離結構可代替額外線性閘極結構126橫向鄰近通道支柱122之相對側。參考圖7A，例如，可藉由以下步驟促進垂直存取裝置135(圖14A)之此一「單閘極」組態：在圖14A中所描繪之程序階段之後在溝槽110之剩餘部分中形成隔離結構；(例如，使用至少一CMP程序)平坦化該等隔離結構、通道支柱122、線性氧化物結構114、線性閘極結構112及線性介電結構108之上表面；且接著透過實質上類似於先前參考圖14A及圖14B所描述之程序之一程序在通道支柱122上方形成汲極接觸件134。
因此，根據本發明之實施例，一種形成一半導體裝置之方法包括在上覆於導電接觸件結構之其他介電結構上方形成介電結構，該等介電結構藉由溝槽彼此分離且正交於該等其他介電結構及該等導電接觸件結構橫向延伸。在該等溝槽內該等介電結構之經曝露側表面上形成導電閘極結構。在該等溝槽內該等導電閘極結構之經曝露側表面上形成介電氧化物結構。移除該等其他介電結構之經曝露部分以形成隔離結構。在該等溝槽內該等介電氧化物結構及該等隔離結構之經曝露側表面上形成半導電支柱。該等半導電支柱與該等導電接觸件結構電接觸。在該等半導電支柱之上表面上形成額外導電接觸件結構。
此外，根據本發明之實施例之一半導體裝置包括：氧化物 半導體支柱，其等在上覆於導電線結構之導電接觸件結構上；氮化物介電結構，其等在該等導電接觸件結構上且接觸該等氧化物半導體支柱之側壁之下部分；介電氧化物結構，其等在該等氮化物介電結構上且接觸該等氧化物半導體支柱之該等側壁之上部分；額外介電氧化物結構，其等在該等導電接觸件結構上且接觸該等氧化物半導體支柱之與該等側壁相對之額外側壁；導電閘極結構，其等在該等氮化物介電結構上且接觸該等介電氧化物結構之側壁，該等導電閘極結構垂直於該等導電線結構橫向延伸；及額外導電接觸件結構，其等在該等氧化物半導體支柱之上表面上。
再次參考圖14A，在額外實施例中，半導體裝置結構100可經形成以在橫向鄰近之垂直存取裝置135之線性閘極結構112之間及/或在橫向鄰近之垂直存取裝置135之額外閘極結構126之間包含氣隙(例如，空隙空間、敞開體積)。該等氣隙可用作具有約1之一介電常數(ε)之絕緣體。氣隙可限制電容且增加橫向鄰近之垂直存取裝置135之線性閘極結構112及/或額外閘極結構126之間的短路裕度，且可減少橫向鄰近之垂直存取裝置135之間的串擾。
藉由非限制性實例，圖15A至圖17B係繪示形成包含氣隙之一半導體裝置結構100'之一方法之實施例的簡化部分橫截面視圖(圖15A、圖16A及圖17A)及簡化部分平面圖(即，圖15B、圖16B及圖17B)。半導體裝置結構100'可以與透過本文中先前參考圖12A及圖12B所描述之處理階段之半導體裝置結構100實質上相同之方式形成且可展現與半導體裝置結構100相同之特徵(例如，結構、材料)。因此，在下文參考圖15A至圖18B所描述之形成半導體裝置結構100'之方法併入有先前關於透過先前參考圖12A及圖12B所描述之處理階段形成半導體裝置結構100所描述 之處理階段及特徵。然而，半導體裝置結構100之一或多個特徵之尺寸及/或間隔可相對於先前參考圖1A至圖12B所描述之尺寸及/或間隔修改以適應半導體裝置結構100'中之所要特徵大小及/或間隔。例如，半導體裝置結構100'之線性介電結構108(圖12A及圖12B)可經形成(例如，在先前參考圖1A及圖1B所描述之處理階段)以展現相對於半導體裝置結構100之線性介電結構108(圖12A及圖12B)減小之寬度(例如，在X方向上)及間隔，此可引起至少半導體裝置結構100'之其他特徵之間隔相對於半導體裝置結構100之其他特徵之間隔之改變(例如，減小)。在一些實施例中，半導體裝置結構100'之線性介電結構108(圖12A及圖12B)之寬度約為半導體裝置結構100之線性介電結構108(圖12A及圖12B)之寬度的一半。減小半導體裝置結構100'之線性介電結構108(圖12A及圖12B)之寬度可(例如)促進自線性介電結構108(圖12A及圖12B)形成具有與自線性光阻結構128(圖12A及圖12B)形成之其他氣隙實質上相同之橫向尺寸(例如，在X方向上之寬度)之氣隙，如下文進一步詳細描述。
參考圖15A，在透過先前參考圖12A及圖12B所描述之處理動作使線性閘極結構112及額外閘極結構126之上表面凹入之後，可選擇性地移除線性介電結構108(圖12A及圖12B)以形成開口137，且可選擇性地移除線性光阻結構128(圖12A及圖12B)以形成額外開口139。開口137可在橫向鄰近之線性閘極結構112之間橫向延伸且分離橫向鄰近之線性閘極結構112，且額外開口139可在橫向鄰近之額外閘極結構126之間橫向延伸且分離橫向鄰近之額外閘極結構126。如圖15A中所展示，若線性介電結構108(圖12A及圖12B)及線性光阻結構128(圖12A及圖12B)經形成以展現實質上相同寬度(例如，在X方向上)，則開口137及額外開口139亦可 展現實質上彼此相同之寬度。在額外實施例中，開口137經形成以展現不同於額外開口139之寬度。圖15B係在圖15A中所描繪之程序階段之半導體裝置結構100'之一簡化部分平面圖。
開口137及額外開口139可使用本文中未詳細描述之習知材料移除程序及習知處理設備來形成。例如，可使用至少一材料移除程序(例如，至少一蝕刻程序，諸如至少一各向異性蝕刻程序)選擇性地移除線性介電結構108(圖12A及圖12B)以形成開口137，且可使用至少另一材料移除程序(例如，至少一顯影程序，諸如本文中先前參考圖13A及圖13B所描述之顯影程序)選擇性地移除線性光阻結構128(圖12A及圖12B)以形成額外開口139。可在選擇性移除線性光阻結構128(圖12A及圖12B)之前選擇性地移除線性介電結構108(圖12A及圖12B)，或可在選擇性移除線性光阻結構128(圖12A及圖12B)之後選擇性地移除線性介電結構108(圖12A及圖12B)。
接著參考圖16A，可在線性閘極結構112及額外閘極結構126之經曝露表面之部分上或上方形成一介電材料142。如圖16A中所展示，介電材料142可部分(例如，少於完全)填充開口137(圖15A及圖15B)及額外開口139(圖115A及圖15B)以分別形成氣隙140及額外氣隙141。氣隙140可各經個別形成以具有大於或等於橫向鄰近其之線性閘極結構112之高度之約一半(例如，大於或等於三分之二、大於或等於四分之三)之一高度(例如，在Z方向上)。另外，額外氣隙141可各經個別形成以具有大於或等於橫向鄰近其之額外閘極結構126之高度之約一半(例如，大於或等於三分之二、大於或等於四分之三)之一高度(例如，在Z方向上)。介電材料142亦可實質上填充上覆於線性閘極結構112及額外閘極結構126之敞開體 積。圖16B係在圖16A中所描繪之程序階段之半導體裝置結構100'之一簡化部分平面圖。
介電材料142包括以下一或多者：介電氧化物材料(例如，二氧化矽；磷矽酸鹽玻璃；硼矽酸鹽玻璃；硼磷矽酸鹽玻璃；氟矽酸鹽玻璃；氧化鋁；高介電常數氧化物，諸如HfOx；其等之一組合)、介電氮化物材料(例如，SiN)、介電氮氧化物材料(例如，SiON)、介電碳氮化物材料(例如，SiCN)及介電碳氮氧化物材料(例如，SiOCN)及非晶碳。介電材料142之一材料組合物可實質上相同於或可不同於線性介電結構108及隔離結構116之一或多者之材料組合物。在一些實施例中，介電材料142包括SiN。
如圖16A中所展示，在一些實施例中，諸如在其中將使用一減材程序形成隨後形成於通道支柱122上方之汲極接觸件結構之實施例中，介電材料142之上表面經形成為實質上與線性氧化物結構114、通道支柱122及額外氧化物結構125之上表面共面。例如，介電材料142之上表面可經形成為關於平面130或關於一不同平面(例如，在平面130垂直下方之另一平面)實質上與線性氧化物結構114、通道支柱122及額外氧化物結構125之上表面共面。在額外實施例中，諸如在其中將使用一鑲嵌程序形成隨後形成之汲極接觸件結構之實施例中，介電材料142之上表面經形成為實質上與線性氧化物結構114、通道支柱122及額外氧化物結構125之上表面不共面。例如，在此等實施例中，介電材料142之一或多個上表面可垂直上覆於線性氧化物結構114、通道支柱122及額外氧化物結構125之上表面。
介電材料142可使用本文中未詳細描述之習知程序(例如， 習知沈積程序、習知材料移除程序)及習知處理設備來形成。例如，介電材料142可使用一或多個習知非保形沈積程序(例如，一非保形PVD程序)形成於線性閘極結構112及額外閘極結構126之經曝露表面之部分上或上方。視需要(例如，若將使用一減材程序形成隨後形成於通道支柱122上方之汲極接觸件結構)，接著可使用一或多個習知材料移除程序(諸如一或多個習知CMP程序)移除介電材料142之上部分。
接著參考圖17A，可在通道支柱122之上表面上或上方形成汲極接觸件144。另外，汲極接觸件144可藉由一隔離材料146彼此橫向分離。汲極接觸件144及隔離材料146可分別實質上類似於本文中先前參考圖14A及圖14B所描述之汲極接觸件134及隔離材料136且可分別以與汲極接觸件134及隔離材料136實質上相同之方式形成。圖17B係在圖17A中所描繪之程序階段之半導體裝置結構100'之一簡化部分平面圖。
在圖17A中所描繪之處理階段(例如，在形成汲極接觸件144之後)之半導電裝置結構100'包含多個垂直存取裝置145(例如，垂直電晶體、垂直TFT)。垂直存取裝置145展現「雙閘極」組態，且各個別地包含：通道支柱122之一者、在通道支柱122垂直上方之汲極接觸件144之一者、在通道支柱122垂直下方之源極線接觸件104之一者(其在至少一些垂直存取裝置145之間共用)、橫向鄰近通道支柱122之一側之線性氧化物結構114之一者、橫向鄰近線性氧化物結構114之線性閘極結構112之一者、橫向鄰近通道支柱122之另一側之額外氧化物結構125之一者之一部分，及橫向鄰近額外氧化物結構125之該部分之額外閘極結構126之一者。半導電裝置結構100'之氣隙140可限制電容且增加半導電裝置結構100'之橫向鄰近之垂直存取裝置145之線性閘極結構112之間的短路裕 度，且半導電裝置結構100'之額外氣隙141可限制電容且增加半導電裝置結構100'之橫向鄰近之垂直存取裝置145之額外線性閘極結構126之間的短路裕度。半導電裝置結構100'之氣隙140及額外氣隙141亦可減少橫向鄰近之垂直存取裝置145之間的串擾。
圖18繪示根據本發明之一實施例之一記憶體裝置200之一功能方塊圖。例如，記憶體裝置200可包含本文中先前所描述之一半導體裝置結構(例如，半導體裝置結構100、100')之一實施例。記憶體裝置200可包含介於至少一資料線204(例如，位元線、資料線或額外導電線結構)與至少一源極線206間的至少一記憶體胞元202。記憶體胞元202可包含與一記憶體元件210串聯耦合或連接之一存取裝置208(例如，一垂直存取裝置，諸如本文中先前所描述之垂直存取裝置135、145之一者)。存取裝置208可充當用於啟用及停用流動通過記憶體元件210之電流之一切換器。藉由非限制性實例，存取裝置208可為具有連接至一存取線212(例如，一字線或進一步導電線結構)之至少一閘極之一存取裝置。存取線212可在實質上垂直於資料線204之方向之一方向上延伸。資料線204及源極線206可連接至用於程式化及讀取記憶體元件210之邏輯。一控制多工器214可具有連接至資料線204之一輸出。控制多工器214可藉由一控制邏輯線216控制以在連接至一脈衝產生器218之一第一輸入與至讀取感測邏輯220(例如，一感測放大器)之一第二輸入連接件之間進行選擇。
在一程式化操作期間，可將大於存取裝置208之一臨限電壓之一電壓施加至存取線212以接通存取裝置208。接通存取裝置208藉由記憶體元件210完成源極線206與資料線204之間的一電路。在接通存取裝置208之後，一偏壓產生器222可藉由脈衝產生器218建立資料線204與源 極線206之間的一偏壓電壓電位差。在讀取操作期間，偏壓產生器222可藉由讀取感測邏輯220建立資料線204與源極線206之間的一讀取偏壓電壓電位差。讀取偏壓電壓可低於重設偏壓電壓。讀取偏壓電壓可根據記憶體元件210之一活性材料之一電阻狀態使電流能夠流動通過記憶體元件210。例如，對於一給定讀取偏壓電壓，若該活性材料係在一高電阻狀態(例如，一重設狀態)中，則與活性材料係在一低電阻狀態(例如，一設定狀態)之情況下相比，一相對較小電流可流動通過記憶體元件210。可藉由讀取感測邏輯220比較在讀取操作期間流動通過記憶體元件210之電流量與一參考輸入以辨別儲存於記憶體胞元202中之資料是否係一邏輯「1」或一邏輯「0」。
因此，根據本發明之實施例之一記憶體裝置包括一存取線、一資料線、一源極線、介於該資料線與該源極線之間的記憶體胞元，及氣隙。各記憶體胞元包括一垂直存取裝置及一記憶體元件。該垂直存取裝置電耦合至該存取線且包括通道支柱、一源極線接觸件、一汲極接觸件、一閘極電極及一閘極介電材料。該通道支柱包括至少一種氧化物半導體材料。該源極線接觸件係垂直介於該源極線與該通道支柱之間。該汲極接觸件係在該通道支柱上。該閘極電極橫向鄰近該通道支柱且電耦合至該存取線。該閘極介電材料係在該通道支柱與該閘極電極之間。該記憶體元件係在該資料線與該垂直存取裝置之該汲極接觸件之間。該等氣隙定位於橫向鄰近之記憶體胞元之橫向鄰近之垂直存取裝置之橫向鄰近之閘極電極之間。
根據本發明之實施例之半導體裝置結構(例如，半導體裝置結構100、100')及半導體裝置(例如，記憶體裝置200)可用於本發明之電 子系統之實施例中。例如，圖19係根據本發明之實施例之一闡釋性電子系統300的一方塊圖。例如，電子系統300可包括(例如)一電腦或電腦硬體組件、一伺服器或其他網路連結硬體組件、一蜂巢式電話、一數位相機、一個人數位助理(PDA)、可攜式媒體(例如，音樂)播放器、一Wi-Fi或具蜂巢式功能之平板電腦(舉例而言，諸如iPad®或SURFACE®平板電腦)、一電子書、一導航裝置等。電子系統300包含至少一記憶體裝置302。記憶體裝置302可包括(例如)本文中先前所描述之一半導體裝置結構(例如，半導體裝置結構100、100')及一半導體裝置(例如，記憶體裝置200)之一或多者之一實施例。電子系統300可進一步包含至少一電子信號處理器裝置304(通常被稱為一「微處理器」)。電子信號處理器裝置304可視需要包含本文中先前所描述之一半導體裝置結構(例如，半導體裝置結構100、100')及一半導體裝置(例如，記憶體裝置200)之一實施例。電子系統300可進一步包含用於由一使用者將資訊輸入至電子系統300中之一或多個輸入裝置306，舉例而言，諸如一滑鼠或其他指標裝置、一鍵盤、一觸控墊、一按鈕或一控制面板。電子系統300可進一步包含用於向一使用者輸出資訊(例如，視覺或音訊輸出)之一或多個輸出裝置308，舉例而言，諸如一監視器、一顯示器、一印表機、一音訊輸出插孔、一揚聲器等。在一些實施例中，輸入裝置306及輸出裝置308可包括既可用於將資訊輸入至電子系統300亦可向一使用者輸出視覺資訊之一單個觸控螢幕裝置。輸入裝置306及輸出裝置308可與記憶體裝置302及電子信號處理器裝置304之一或多者電通信。
因此，根據本發明之實施例之一電子系統包括：一輸入裝置；一輸出裝置；一處理器裝置，其可操作地耦合至該輸入裝置及該輸出 裝置；及一記憶體裝置，其可操作地耦合至該處理器裝置。該記憶體裝置包括至少一存取裝置，該至少一存取裝置包括垂直介於一金屬源極線接觸件與一金屬汲極接觸件之間的一橫向非均質氧化物半導體通道，及鄰近該橫向非均質氧化物半導體通道之至少一側表面之至少一閘極電極。
本發明之方法可促進相較於習知裝置(例如，習知存取裝置、習知半導體裝置、習知記憶體裝置)及習知系統(例如，習知電子系統)具有增加之效能、增加之效率、增加之可靠性及增加之耐久性之一或多者之裝置(例如，存取裝置、半導體裝置、記憶體裝置)及系統(例如，電子系統)之形成。例如，本發明之方法可促進相較於透過習知程序形成之習知通道支柱(例如，藉由使用一或多個習知蝕刻化學物質，諸如習知含氫電漿化學物質，垂直蝕刻大量半導電材料而形成之習知通道支柱)改良透過本發明之方法形成之通道支柱(例如，通道支柱122)中之電流流動性質，從而促進包含本發明之通道支柱之裝置(例如，存取裝置、半導體裝置、記憶體裝置)及系統(例如，電子系統)之改良式效能及可靠性。
下文描述本發明之額外非限制實例性實施例。
實施例1：一種形成一裝置之方法，其包括：在上覆於導電接觸件結構之其他介電結構上方形成介電結構，該等介電結構藉由溝槽彼此分離且正交於該等其他介電結構及該等導電接觸件結構橫向延伸；在該等溝槽內該等介電結構之經曝露側表面上形成導電閘極結構；在該等溝槽內該等導電閘極結構之經曝露側表面上形成介電氧化物結構；移除該等其他介電結構之經曝露部分以形成隔離結構；在該等溝槽內該等介電氧化物結構及該等隔離結構之經曝露側表面上形成半導電支柱，該等半導電支柱與該等導電接觸件結構電接觸；及在該等半導電支柱之上表面上形成額 外導電接觸件結構。
實施例2：如實施例1之方法，其進一步包括，在形成該等額外導電接觸件結構之前：在該等半導電支柱之經曝露表面上形成一介電氧化物材料；至少在該等溝槽內該介電氧化物材料之經曝露側表面上形成額外導電閘極結構；在該等額外導電閘極結構及該介電氧化物材料之經曝露表面上形成一犧牲材料；平坦化該等介電結構、該等導電閘極結構、該等介電氧化物結構、該等半導電支柱、該介電氧化物材料、該等額外導電閘極結構及該犧牲材料；使該等導電閘極結構及該等額外導電閘極結構之上表面凹入；及至少在該等導電閘極結構及該等額外導電閘極結構之該等凹入上表面上形成一介電材料。
實施例3：如實施例2之方法，其中在該等半導電支柱之經曝露表面上形成一介電氧化物材料包括：用該介電氧化物材料部分填充該等溝槽之剩餘部分；及用該介電氧化物材料完全填充正交於該等溝槽延伸之額外溝槽。
實施例4：如實施例2之方法，其中：在該等半導電支柱之經曝露表面上形成一介電氧化物材料包括：用該介電氧化物材料部分填充該等溝槽之剩餘部分；及用該介電氧化物材料部分填充正交於該等溝槽延伸之額外溝槽；且至少在該等溝槽內該介電氧化物材料之經曝露側表面上形成額外導電閘極結構包括在該等溝槽內該介電氧化物材料之該等經曝露側表面上及在該等額外溝槽內該介電氧化物材料之額外經曝露側表面上形成該等額外導電閘極結構使得該等額外導電閘極結構之部分朝向該等導電閘極結構橫向延伸。
實施例5：如實施例2至4中任一項之方法，其中平坦化該 等介電結構、該等導電閘極結構、該等介電氧化物結構、該等半導電支柱、該介電氧化物材料、該等額外導電閘極結構及該犧牲材料包括移除該介電氧化物材料及該犧牲材料之部分以分別形成額外介電氧化物結構及光阻結構。
實施例6：如實施例2至5中任一項之方法，其進一步包括，在使該等導電閘極結構之該等上表面凹入之後：移除該等介電結構以在彼此橫向鄰近之至少一些該等導電閘極結構之間形成開口；及移除該犧牲材料之剩餘部分以在彼此縱向鄰近之至少一些該等額外導電閘極結構之間形成額外開口。
實施例7：如實施例6之方法，其中至少在該等導電閘極結構及該等額外導電閘極結構之該等凹入上表面上形成一介電材料包括：用該介電材料部分填充該等開口以在至少一些該等導電閘極結構之間形成氣隙；及用該介電材料部分填充該等額外開口以在至少一些該等額外導電閘極結構之間形成額外氣隙。
實施例8：如實施例2至7中任一項之方法，其進一步包括在使該等導電閘極結構之該等上表面凹入之後移除該犧牲材料之剩餘部分以在彼此橫向鄰近之至少一些該等額外導電閘極結構之間形成開口。
實施例9：如實施例8之方法，其中至少在該等導電閘極結構及該等額外導電閘極結構之該等凹入上表面上形成一介電材料包括用該介電材料實質上完全填充該等開口。
實施例10：如實施例1至9中任一項之方法，其中在該等溝槽內該等介電氧化物結構及該等隔離結構之經曝露側表面上形成半導電支柱包括：在該等介電結構、該等導電閘極結構、該等介電氧化物結構、該 等隔離結構及該等導電接觸件結構之經曝露表面上保形地沈積一半導電材料；自至少該等導電閘極結構及該等介電結構之上表面及自該等溝槽內之該等導電接觸件結構之上表面之部分移除該半導電材料之部分以形成平行於該等介電結構橫向延伸之線性半導電結構；遮罩該等線性半導電結構之上覆於該等導電接觸件結構之該等線性半導電結構之部分；及選擇性地移除該等線性半導電結構之未遮罩部分以形成該等半導電支柱。
實施例11：如實施例1至10中任一項之方法，其中在該等溝槽內該等介電氧化物結構及該等隔離結構之經曝露側表面上形成半導電支柱包括形成該等半導電支柱以包括具有大於多晶矽之一帶隙之至少一半導體材料。
實施例12：如實施例1至11中任一項之方法，其中在該等溝槽內該等介電氧化物結構及該等隔離結構之經曝露側表面上形成半導電支柱包括形成該等半導電支柱以包括一種氧化物半導體材料。
實施例13：如實施例1至11中任一項之方法，其中在該等溝槽內該等介電氧化物結構及該等隔離結構之經曝露側表面上形成半導電支柱包括形成該等半導電支柱以包括以下一或多者：ZnxSnyO、InxZnyO、ZnxO、InxGayZnzO、InxGaySizOa、InxWyO、InxO、SnxO、TixO、ZnxONz、MgxZnyO、InxZnyO、InxGayZnzO、ZrxInyZnzO、HfxInyZnzO、SnxInyZnzO、AlxSnyInzZnaO、SixInyZnzO、ZnxSnyO、AlxZnySnzO、GaxZnySnzO、ZrxZnySnzO及InxGaySizO。
實施例14：如實施例1至13中任一項之方法，其中在該等半導電支柱之上表面上形成額外導電接觸件結構包括透過一減材程序形成該等額外導電接觸件結構。
實施例15：如實施例1至13中任一項之方法，其中在該等半導電支柱之上表面上形成額外導電接觸件結構包括透過一鑲嵌程序形成該等額外導電接觸件結構。
實施例16：一種裝置，其包括：氧化物半導體支柱，其等在上覆於導電線結構之導電接觸件結構上；氮化物介電結構，其等在該等導電接觸件結構上且接觸該等氧化物半導體支柱之側壁之下部分；介電氧化物結構，其等在該等氮化物介電結構上且接觸該等氧化物半導體支柱之該等側壁之上部分；額外介電氧化物結構，其等在該等導電接觸件結構上且接觸該等氧化物半導體支柱之與該等側壁相對之額外側壁；導電閘極結構，其等在該等氮化物介電結構上且接觸該等介電氧化物結構之側壁，該等導電閘極結構垂直於該等導電線結構橫向延伸；及額外導電接觸件結構，其等在該等氧化物半導體支柱之上表面上。
實施例17：如實施例16之裝置，其進一步包括：介電結構，其等在該等氮化物介電結構上且接觸該等導電閘極結構之側壁，該等介電結構平行於該等導電閘極結構橫向延伸；及至少一介電材料，其在該等介電結構之上表面及側壁、該等導電閘極結構之上表面、該等介電氧化物結構之該等側壁之上部分及該等額外導電接觸件結構之側壁之各者上方延伸且接觸該等介電結構之上表面及側壁、該等導電閘極結構之上表面、該等介電氧化物結構之該等側壁之上部分及該等額外導電接觸件結構之側壁之各者。
實施例18：如實施例16及17中任一項之裝置，其進一步包括接觸該等額外介電氧化物結構之側壁之額外導電閘極結構，該等額外介電氧化物結構之部分垂直介於該等額外導電閘極結構與該等導電接觸件結 構之間。
實施例19：如實施例18之裝置，其中該等額外導電閘極結構之部分在該等氧化物半導體支柱之進一步側壁上方朝向該等導電閘極結構橫向延伸。
實施例20：如實施例18及19中任一項之裝置，其進一步包括實質上在該等額外介電氧化物結構之側壁、該等額外介電氧化物結構之該等側壁之上部分及該等額外導電接觸件結構之側壁之各者上方延伸且接觸該等額外介電氧化物結構之側壁、該等額外介電氧化物結構之該等側壁之上部分及該等額外導電接觸件結構之側壁之各者的至少一介電材料。
實施例21：如實施例18及19中任一項之裝置，其進一步包括：氣隙，其等橫向鄰近該等導電閘極結構之側壁；額外氣隙，其等橫向鄰近該等額外導電閘極結構之側壁；及至少一介電材料，其上覆於該等氣隙及該等額外氣隙且接觸該等導電閘極結構之上表面、該等額外導電閘極結構之上表面、該等介電氧化物結構之該等側壁之上部分、該等額外介電氧化物結構之該等側壁之上部分及該等額外導電接觸件結構之側壁之各者。
實施例22：一種記憶體裝置，其包括：一存取線；一資料線；一源極線；及記憶體胞元，其等在該資料線與該源極線之間，各記憶體胞元包括：一垂直存取裝置，其電耦合至該存取線，該垂直存取裝置包括：一通道支柱，其包括至少一種氧化物半導體材料；一源極線接觸件，其垂直介於該源極線與該通道支柱之間；一汲極接觸件，其在該通道支柱上；一閘極電極，其橫向鄰近該通道支柱且電耦合至該存取線；及一閘極介電材料，其在該通道支柱與該閘極電極之間；及一記憶體元件，其在該 資料線與該垂直存取裝置之該汲極接觸件之間；及氣隙，其等定位於橫向鄰近之記憶體胞元之橫向鄰近之垂直存取裝置之橫向鄰近之閘極電極之間。
實施例23：如實施例22之記憶體裝置，其中各記憶體胞元之該垂直存取裝置之該通道支柱係橫向非均質的。
實施例24：如實施例22及23中任一項之記憶體裝置，其中各記憶體胞元之該垂直存取裝置進一步包括：另一閘極電極，其橫向鄰近該通道支柱且電耦合至該存取線；及另一閘極介電材料，其在該通道支柱與該另一閘極電極之間。
實施例25：一種電子系統，其包括：一輸入裝置；一輸出裝置；一處理器裝置，其可操作地耦合至該輸入裝置及該輸出裝置；及一記憶體裝置，其可操作地耦合至該處理器裝置且包括至少一存取裝置，該至少一存取裝置包括：一橫向非均質氧化物半導體通道，其垂直介於一金屬源極線接觸件與一金屬汲極接觸件之間；及至少一閘極電極，其鄰近該橫向非均質氧化物半導體通道之至少一側表面。
雖然本發明易於以各種修改及替代形式呈現，但已在圖式中藉由實例展示且已在本文中詳細描述特定實施例。然而，本發明並非旨在限於所揭示之特定形式。實情係，本發明涵蓋落在以下隨附發明申請專利範圍及其合法等效物之範疇內之全部修改、等效物及替代物。
100:半導體裝置結構
102:源極線
104:源極線接觸件
108:線性介電結構
112:線性閘極結構
114:線性氧化物結構
116:隔離結構
122:通道支柱
125:額外氧化物結構
126:額外閘極結構
128:結構
132:介電材料
134:汲極接觸件
135:垂直存取裝置
136:隔離材料

Claims (23)

  1. 一種形成一記憶體裝置之方法，其包括：在上覆於導電接觸件結構之隔離線上方形成線性介電結構，該等線性介電結構藉由溝槽彼此分離且正交於該等隔離線及該等導電接觸件結構橫向延伸；在該等溝槽內該等線性介電結構之經曝露側表面上形成導電閘極結構；在該等溝槽內該等導電閘極結構之經曝露側表面上形成線性氧化物結構；移除該等隔離線之經曝露部分以形成隔離結構；在該等溝槽內該等線性氧化物結構及該等隔離結構之經曝露側表面上形成半導電支柱，該等半導電支柱與該等導電接觸件結構電接觸；及在該等半導電支柱之上表面上形成額外導電接觸件結構。
  2. 如請求項1之方法，其進一步包括，在形成該等額外導電接觸件結構之前：在該等半導電支柱之經曝露表面上形成一介電氧化物材料；至少在該等溝槽內該介電氧化物材料之經曝露側表面上形成額外導電閘極結構；在該等額外導電閘極結構及該介電氧化物材料之經曝露表面上形成一犧牲材料；平坦化該等線性介電結構、該等導電閘極結構、該等線性氧化物結 構、該等半導電支柱、該介電氧化物材料、該等額外導電閘極結構及該犧牲材料；使該等導電閘極結構及該等額外導電閘極結構之上表面凹入；及至少在該等導電閘極結構及該等額外導電閘極結構之該等凹入上表面上形成一介電材料。
  3. 如請求項2之方法，其中在該等半導電支柱之經曝露表面上形成一介電氧化物材料包括：用該介電氧化物材料部分填充該等溝槽之剩餘部分；及用該介電氧化物材料完全填充正交於該等溝槽延伸之額外溝槽。
  4. 如請求項2之方法，其中：在該等半導電支柱之經曝露表面上形成一介電氧化物材料包括：用該介電氧化物材料部分填充該等溝槽之剩餘部分；及用該介電氧化物材料部分填充正交於該等溝槽延伸之額外溝槽；且至少在該等溝槽內該介電氧化物材料之經曝露側表面上形成額外導電閘極結構包括在該等溝槽內該介電氧化物材料之該等經曝露側表面上及在該等額外溝槽內該介電氧化物材料之額外經曝露側表面上形成該等額外導電閘極結構使得該等額外導電閘極結構之部分朝向該等導電閘極結構橫向延伸。
  5. 如請求項2之方法，其中平坦化該等線性介電結構、該等導電閘極結 構、該等線性氧化物結構、該等半導電支柱、該介電氧化物材料、該等額外導電閘極結構及該犧牲材料包括移除該介電氧化物材料及該犧牲材料之部分以分別形成額外線性氧化物結構及光阻結構。
  6. 如請求項2之方法，其進一步包括，在使該等導電閘極結構之該等上表面凹入之後：移除該等線性介電結構以在彼此橫向鄰近之至少一些該等導電閘極結構中之間形成開口；及移除該犧牲材料之剩餘部分以在彼此縱向鄰近之至少一些該等額外導電閘極結構之間形成額外開口。
  7. 如請求項6之方法，其中至少在該等導電閘極結構及該等額外導電閘極結構之該等凹入上表面上形成一介電材料包括：用該介電材料部分填充該等開口以在該至少一些該等導電閘極結構之間形成氣隙；及用該介電材料部分填充該等額外開口以在該至少一些該等額外導電閘極結構之間形成額外氣隙。
  8. 如請求項2之方法，其進一步包括在使該等導電閘極結構之該等上表面凹入之後移除該犧牲材料之剩餘部分以在彼此橫向鄰近之至少一些該等額外導電閘極結構之間形成開口。
  9. 如請求項8之方法，其中至少在該等導電閘極結構及該等額外導電閘 極結構之該等凹入上表面上形成一介電材料包括用該介電材料實質上完全填充該等開口。
  10. 如請求項1之方法，其中在該等溝槽內該等線性氧化物結構及該等隔離結構之經曝露側表面上形成半導電支柱包括：在該等線性介電結構、該等導電閘極結構、該等線性氧化物結構、該等隔離結構及該等導電接觸件結構之經曝露表面上保形地沈積一半導電材料；自至少該等導電閘極結構及該等線性介電結構之上表面及自該等溝槽內該等導電接觸件結構之上表面之部分移除該半導電材料之部分以形成平行於該等線性介電結構橫向延伸之線性半導電結構；遮罩上覆於該等導電接觸件結構之該等線性半導電結構之部分；及選擇性地移除該等線性半導電結構之未遮罩部分以形成該等半導電支柱。
  11. 如請求項1之方法，其中在該等溝槽內該等線性氧化物結構及該等隔離結構之經曝露側表面上形成半導電支柱包括形成該等半導電支柱以包括具有大於多晶矽之一帶隙之至少一半導體材料。
  12. 如請求項1之方法，其中在該等溝槽內該等線性氧化物結構及該等隔離結構之經曝露側表面上形成半導電支柱包括形成該等半導電支柱以包括一種氧化物半導體材料。
  13. 如請求項1之方法，其中在該等溝槽內該等線性氧化物結構及該等隔離結構之經曝露側表面上形成半導電支柱包括形成該等半導電支柱以包括以下一或多者：ZnxSnyO、InxZnyO、ZnxO、InxGayZnzO、InxGaySizOa、InxWyO、InxO、SnxO、TixO、ZnxONz、MgxZnyO、InxZnyO、InxGayZnzO、ZrxInyZnzO、HfxInyZnzO、SnxInyZnzO、AlxSnyInzZnaO、SixInyZnzO、ZnxSnyO、AlxZnySnzO、GaxZnySnzO、ZrxZnySnzO及InxGaySizO。
  14. 如請求項1之方法，其中在該等半導電支柱之上表面上形成額外導電接觸件結構包括透過一減材程序形成該等額外導電接觸件結構。
  15. 如請求項1之方法，其中在該等半導電支柱之上表面上形成額外導電接觸件結構包括透過一鑲嵌程序形成該等額外導電接觸件結構。
  16. 一種記憶體裝置，其包括：氧化物半導體支柱，其等在上覆於導電線結構之導電接觸件結構上；氮化物介電結構，其等在該等導電接觸件結構上且接觸該等氧化物半導體支柱之側壁之下部分；介電氧化物結構，其等在該等氮化物介電結構上且接觸該等氧化物半導體支柱之該等側壁之上部分；額外介電氧化物結構，其等在該等導電接觸件結構上且接觸該等氧化物半導體支柱之與該等側壁相對之額外側壁； 導電閘極結構，其等在該等氮化物介電結構上且接觸該等介電氧化物結構之側壁，該等導電閘極結構垂直於該等導電線結構橫向延伸；及額外導電接觸件結構，其等在該等氧化物半導體支柱之上表面上。
  17. 如請求項16之記憶體裝置，其進一步包括：介電結構，其等在該等氮化物介電結構上且接觸該等導電閘極結構之側壁，該等介電結構平行於該等導電閘極結構橫向延伸；及至少一介電材料，其在該等介電結構之上表面及側壁、該等導電閘極結構之上表面、該等介電氧化物結構之該等側壁之上部分及該等額外導電接觸件結構之側壁之各者上方延伸且接觸該等介電結構之上表面及側壁、該等導電閘極結構之上表面、該等介電氧化物結構之該等側壁之上部分及該等額外導電接觸件結構之側壁之各者。
  18. 如請求項16之記憶體裝置，其進一步包括接觸該等額外介電氧化物結構之側壁之額外導電閘極結構，該等額外介電氧化物結構之部分垂直介於該等額外導電閘極結構與該等導電接觸件結構之間。
  19. 如請求項18之記憶體裝置，其中該等額外導電閘極結構之部分在該等氧化物半導體支柱之進一步側壁上方朝向該等導電閘極結構橫向延伸。
  20. 如請求項18之記憶體裝置，其進一步包括實質上在該等額外介電氧化物結構之側壁、該等額外介電氧化物結構之該等側壁之上部分及該等額外導電接觸件結構之側壁之各者上方延伸且接觸該等額外介電氧化物結構 之側壁、該等額外介電氧化物結構之該等側壁之上部分及該等額外導電接觸件結構之側壁之各者的至少一介電材料。
  21. 如請求項18之記憶體裝置，其進一步包括：氣隙，其等橫向鄰近該等導電閘極結構之側壁；額外氣隙，其等橫向鄰近該等額外導電閘極結構之側壁；及至少一介電材料，其上覆於該等氣隙及該等額外氣隙且接觸該等導電閘極結構之上表面、該等額外導電閘極結構之上表面、該等介電氧化物結構之該等側壁之上部分、該等額外介電氧化物結構之該等側壁之上部分及該等額外導電接觸件結構之側壁之各者。
  22. 如請求項16之記憶體裝置，其進一步包括：額外導電線結構，其等在該等額外導電接觸件結構上方；記憶體元件，其等在該等額外導電線結構與該等額外導電接觸件結構之間；及進一步導電線結構，其等電耦合至該等導電閘極結構。
  23. 一種電子系統，其包括：一輸入裝置；一輸出裝置；一處理器裝置，其可操作地耦合至該輸入裝置及該輸出裝置；及如請求項16之記憶體裝置，其可操作地耦合至該處理器裝置。
TW108136504A 2018-10-09 2019-10-09 形成一記憶體裝置之方法及相關記憶體裝置與電子系統 TWI780364B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862743108P 2018-10-09 2018-10-09
US62/743,108 2018-10-09

Publications (2)

Publication Number Publication Date
TW202036680A TW202036680A (zh) 2020-10-01
TWI780364B true TWI780364B (zh) 2022-10-11

Family

ID=70052388

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108136504A TWI780364B (zh) 2018-10-09 2019-10-09 形成一記憶體裝置之方法及相關記憶體裝置與電子系統

Country Status (6)

Country Link
US (2) US11437521B2 (zh)
EP (1) EP3857608A4 (zh)
KR (1) KR20210056443A (zh)
CN (1) CN112970122B (zh)
TW (1) TWI780364B (zh)
WO (1) WO2020076764A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112997317A (zh) * 2018-10-09 2021-06-18 美光科技公司 包含垂直晶体管的装置及相关方法
US11985825B2 (en) 2020-06-25 2024-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. 3D memory array contact structures
US11600520B2 (en) * 2020-06-26 2023-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Air gaps in memory array structures
JP2022049604A (ja) * 2020-09-16 2022-03-29 キオクシア株式会社 半導体装置及び半導体記憶装置
CN116885004B (zh) * 2023-07-06 2024-05-14 长鑫存储技术有限公司 一种半导体结构及其制备方法
CN116885005B (zh) * 2023-07-13 2024-05-17 长鑫科技集团股份有限公司 一种半导体结构、半导体器件及半导体结构的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130302948A1 (en) * 2010-09-28 2013-11-14 Seagate Technology Llc 3d array with vertical transistor
US20140264548A1 (en) * 2013-03-14 2014-09-18 Chang-Hyun Lee Semiconductor Devices and Methods of Manufacturing the Same
TW201442082A (zh) * 2013-01-29 2014-11-01 Ps4 Luxco Sarl 半導體裝置及其製造方法
US20180076218A1 (en) * 2016-01-26 2018-03-15 SK Hynix Inc. Semiconductor device and method of manufacturing the same
TW201836072A (zh) * 2017-03-16 2018-10-01 日商東芝記憶體股份有限公司 半導體記憶體

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0165398B1 (ko) * 1995-05-26 1998-12-15 윤종용 버티칼 트랜지스터의 제조방법
US6664143B2 (en) * 2000-11-22 2003-12-16 North Carolina State University Methods of fabricating vertical field effect transistors by conformal channel layer deposition on sidewalls
US6855582B1 (en) * 2003-06-12 2005-02-15 Advanced Micro Devices, Inc. FinFET gate formation using reverse trim and oxide polish
TWI406419B (zh) 2009-11-06 2013-08-21 Chunghwa Picture Tubes Ltd 垂直式薄膜電晶體及其製造方法以及包括該垂直式薄膜電晶體之顯示裝置及其製造方法
CN103730508B (zh) 2012-10-16 2016-08-03 瀚宇彩晶股份有限公司 显示面板的垂直式薄膜晶体管结构及其制作方法
US10008566B2 (en) * 2013-09-12 2018-06-26 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device with reduced electrical resistance and capacitance
US9246013B2 (en) 2013-12-18 2016-01-26 Intermolecular, Inc. IGZO devices with composite channel layers and methods for forming the same
US9082793B1 (en) 2013-12-19 2015-07-14 Intermolecular, Inc. IGZO devices with reduced threshhold voltage shift and methods for forming the same
JP2015149413A (ja) * 2014-02-06 2015-08-20 株式会社東芝 半導体記憶装置及びその製造方法
US9773888B2 (en) 2014-02-26 2017-09-26 Micron Technology, Inc. Vertical access devices, semiconductor device structures, and related methods
CN104091785A (zh) 2014-07-22 2014-10-08 深圳市华星光电技术有限公司 Tft背板的制作方法及tft背板结构
US20160079385A1 (en) 2014-09-16 2016-03-17 Carolyn Rae Ellinger Vertical tft with multilayer passivation
US9515177B2 (en) 2014-11-25 2016-12-06 Infineon Technologies Ag Vertically integrated semiconductor device and manufacturing method
US9397145B1 (en) 2015-05-14 2016-07-19 Micron Technology, Inc. Memory structures and related cross-point memory arrays, electronic systems, and methods of forming memory structures
US9853211B2 (en) 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
US9368572B1 (en) * 2015-11-21 2016-06-14 International Business Machines Corporation Vertical transistor with air-gap spacer
US9812463B2 (en) * 2016-03-25 2017-11-07 Sandisk Technologies Llc Three-dimensional memory device containing vertically isolated charge storage regions and method of making thereof
WO2018063308A1 (en) 2016-09-30 2018-04-05 Intel Corporation Two transistor, one resistor non-volatile gain cell memory and storage element
US9991277B1 (en) * 2016-11-28 2018-06-05 Sandisk Technologies Llc Three-dimensional memory device with discrete self-aligned charge storage elements and method of making thereof
WO2018118097A1 (en) * 2016-12-24 2018-06-28 Intel Corporation Vertical transistor devices and techniques
US10388572B2 (en) * 2017-03-06 2019-08-20 International Business Machines Corporation Integrating metal-insulator-metal capacitors with fabrication of vertical field effect transistors
US11245038B2 (en) 2017-03-30 2022-02-08 Intel Corporation Vertical multi-gate thin film transistors
WO2019046629A1 (en) * 2017-08-31 2019-03-07 Micron Technology, Inc. SEMICONDUCTOR DEVICES, HYBRID TRANSISTORS, AND ASSOCIATED METHODS
US10297749B1 (en) * 2017-12-12 2019-05-21 International Business Machines Corporation High density resistive random access memory integrated on complementary metal oxide semiconductor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130302948A1 (en) * 2010-09-28 2013-11-14 Seagate Technology Llc 3d array with vertical transistor
TW201442082A (zh) * 2013-01-29 2014-11-01 Ps4 Luxco Sarl 半導體裝置及其製造方法
US20140264548A1 (en) * 2013-03-14 2014-09-18 Chang-Hyun Lee Semiconductor Devices and Methods of Manufacturing the Same
US20180076218A1 (en) * 2016-01-26 2018-03-15 SK Hynix Inc. Semiconductor device and method of manufacturing the same
TW201836072A (zh) * 2017-03-16 2018-10-01 日商東芝記憶體股份有限公司 半導體記憶體

Also Published As

Publication number Publication date
TW202036680A (zh) 2020-10-01
US20220416088A1 (en) 2022-12-29
WO2020076764A1 (en) 2020-04-16
EP3857608A1 (en) 2021-08-04
US11437521B2 (en) 2022-09-06
CN112970122A (zh) 2021-06-15
KR20210056443A (ko) 2021-05-18
CN112970122B (zh) 2024-05-14
US20200111920A1 (en) 2020-04-09
EP3857608A4 (en) 2022-09-21

Similar Documents

Publication Publication Date Title
TWI780364B (zh) 形成一記憶體裝置之方法及相關記憶體裝置與電子系統
TWI725572B (zh) 形成裝置之方法，以及相關之裝置及電子系統
US11856797B2 (en) Resistive switching random access memory with asymmetric source and drain
TWI743568B (zh) 包括垂直電晶體之裝置及其相關方法
US11843055B2 (en) Semiconductor devices comprising transistors having increased threshold voltage and related methods and systems
US11800818B2 (en) Top electrode last scheme for memory cell to prevent metal redeposit
TWI774998B (zh) 包含垂直電晶體之裝置及電子系統及相關方法
TWI720645B (zh) 包含異構通道之電晶體及相關裝置、電子系統及方法
CN111092152A (zh) 存储单元和用于制造存储单元的方法
KR20210014555A (ko) 포밍 및 세트 전압을 감소시키기 위한 3d rram 셀 구조물
US20210376164A1 (en) Semiconducting metal oxide transistors having a patterned gate and methods for forming the same
CN113972275A (zh) 包括具有至少部分凹入沟道区域内的栅极电极的垂直晶体管的设备以及相关方法和系统
US10658590B2 (en) Techniques for forming RRAM cells
TWI834125B (zh) 記憶體裝置以及其形成方法
CN115249687A (zh) 高密度电容器及其制造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent