CN115249687A - 高密度电容器及其制造方法 - Google Patents

高密度电容器及其制造方法 Download PDF

Info

Publication number
CN115249687A
CN115249687A CN202210492424.9A CN202210492424A CN115249687A CN 115249687 A CN115249687 A CN 115249687A CN 202210492424 A CN202210492424 A CN 202210492424A CN 115249687 A CN115249687 A CN 115249687A
Authority
CN
China
Prior art keywords
dimensional
structures
conductive material
top electrode
horizontal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210492424.9A
Other languages
English (en)
Inventor
吴正一
姜慧如
林仲德
赖昕钰
高韵峯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN115249687A publication Critical patent/CN115249687A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本公开实施例的高密度电容器包括具有形成三维结构的导电材料的顶部电极。三维结构包括在垂直方向上延伸的多个垂直部分和水平部分，水平部分在垂直部分内交错设置并在第一水平方向上延伸。高密度电容器还包括形成在顶部电极上方的介电层和包括导电材料的底部电极，使得底部电极与顶部电极通过介电层分离。此外，底部电极包围顶部电极的多个垂直部分中的一些垂直部分。本公开实施例的高密度电容器还包括与第一水平方向对齐的多个支撑结构，使得顶部电极的水平部分形成在相应的支撑结构下方。高密度电容器的电容与电容器的体积成比例。

Description

高密度电容器及其制造方法
技术领域
本公开实施例涉及一种高密度电容器及其制造方法。
背景技术
由于各种电子组件(例如，晶体管、二极管、电阻器、电感器、电容器等)的集成密度不断提高，半导体工业得到了发展。在大多数情况下，集成密度的这些改进来自于最小特征尺寸的连续减小，这允许将更多组件集成到给定区域中。在这方面，单个晶体管、互连和相关的结构变得越来越小，并且不断需要开发半导体器件和互连的新材料、工艺和设计以取得进一步的进展。
因为TFT可以在低温下加工且因此不会损坏先前制造的器件，故由氧化物半导体制成的薄膜晶体管(TFT)是后道工序(BEOL)集成的一个有吸引力的选择。例如，制造条件和技术可能不会损坏先前制造的前道工序(FEOL)和中道工序(MEOL)器件。基于TFT器件的电路还可以包括可以在BEOL工艺中制造的其他组件，例如电容器、电感器、电阻器和集成无源器件。
发明内容
根据本发明的一实施例，一种高密度电容器包括顶部电极、介电层以及底部电极。所述顶部电极形成第一三维结构，其中所述第一三维结构包括多个垂直部分和多个水平部分，其中所述水平部分在所述垂直部分内交错设置。所述介电层形成于所述顶部电极上方。所述底部电极包含第一导电材料。所述顶部电极包含第二导电材料。所述底部电极与所述顶部电极通过所述介电层分离，并且所述底部电极包围所述顶部电极的所述多个垂直部分中的一些垂直部分。
根据本发明的一实施例，一种高密度电容器包括底部电极、顶部电极以及介电材料。所述底部电极包括第一导电材料，所述第一导电材料形成为在水平面上彼此分离的多个三维结构，每个三维结构包括四个垂直壁和一个水平底壁。所述顶部电极包括围绕所述底部电极的第二导电材料。所述介电材料将所述顶部电极与所述底部电极分离。
根据本发明的一实施例，一种高密度电容器的制造方法包括以下步骤。在衬底上沉积材料的毯覆层。进行第一蚀刻工艺，以选择性蚀刻所述材料的毯覆层，从而在所述材料的毯覆层中形成多个三维空腔。在所述多个三维空腔中沉积第一导电材料，从而形成位于所述三维空腔的表面上的导电材料膜。进行第二蚀刻工艺，以选择性蚀刻环绕所述多个三维空腔的材料，从而形成在水平面上相互分离的多个三维结构，每个所述三维结构包括垂直壁和水平底壁，其中每个所述三维结构的内表面包含第一导电材料膜。在所述三维结构中的每一个内的所述第一导电材料膜上方、所述三维结构的外表面上方以及分离的所述三维结构的水平表面上方沉积介电材料膜。沉积第二导电材料的三维体积，从而围绕所述三维结构。其中所述第二导电材料的三维体积形成顶部电极，并且所述三维结构的每一个内的所述第一导电材料膜形成底部电极，并且其中所述顶部电极和所述底部电极被所述介电材料膜分离，使得所述顶部电极、所述底部电极和所述介电材料形成所述高密度电容器。
附图说明
在结合随附图式阅读以下详细描述时会最佳地理解本揭露的态样。应注意，根据业界中的标准惯例，各种特征未按比例绘制。实际上，可出于论述清楚起见而任意增大或减小各种特征的尺寸。
图1是根据本公开的实施例的第一示例性结构的垂直剖面图，其为形成互补金属氧化物半导体(CMOS)晶体管、在下层级介电材料层中的第一金属互连结构以及隔离介电层之后的结构。
图2是根据各种实施例的用于形成高密度电容器的中间结构的垂直截面图。
图3A是根据各种实施例的用于形成高密度电容器的另一个中间结构的平面图。
图3B是根据各种实施例的图3A的中间结构沿截面线B-B的第一垂直截面图。
图3C是根据各种实施例的图3A的中间结构沿截面线C-C的第二垂直截面图。
图4A是根据各种实施例的用于形成高密度电容器的另一中间结构的平面图。
图4B是根据各种实施例的图4A的中间结构沿截面线B-B的第一垂直截面图。
图4C是根据各种实施例的图4A的中间结构沿截面线C-C的第二垂直截面图。
图5A是根据各种实施例的用于形成高密度电容器的另一中间结构的平面图。
图5B是根据各种实施例的图5A的中间结构沿截面线B-B的第一垂直截面图。
图5C是根据各种实施例的图5A的中间结构沿截面线C-C的第二垂直截面图。
图5D是根据各种实施例的图5A的中间结构沿截面线D-D的第三垂直截面图。
图5E是根据各种实施例的图5A的中间结构沿截面线E-E的第四垂直截面图。
图6A是根据各种实施例的用于形成高密度电容器的另一中间结构的平面图。
图6B是根据各种实施例的图6A的中间结构沿截面线B-B的第一垂直截面图。
图6C是根据各种实施例的图6A的中间结构沿截面线C-C的第二垂直截面图。
图6D是根据各种实施例的图6A的中间结构沿截面线D-D的第三垂直截面图。
图6E是根据各种实施例的图6A的中间结构沿截面线E-E的第四垂直截面图。
图7A是根据各种实施例的用于形成高密度电容器的另一中间结构的平面图。
图7B是根据各种实施例的图7A的中间结构沿截面线B-B的第一垂直截面图。
图7C是根据各种实施例的图7A的中间结构沿截面线C-C的第二垂直截面图。
图7D是根据各种实施例的图7A的中间结构沿截面线D-D的第三垂直截面图。
图7E是根据各种实施例的图7A的中间结构沿截面线E-E的第四垂直截面图。
图8A是根据各种实施例的用于形成高密度电容器的另一中间结构的平面图。
图8B是根据各种实施例的图8A的中间结构沿截面线B-B的第一垂直截面图。
图8C是根据各种实施例的图8A的中间结构沿截面线C-C的第二垂直截面图。
图8D是根据各种实施例的图8A的中间结构沿截面线D-D的第三垂直截面图。
图8E是根据各种实施例的图8A的中间结构沿截面线E-E的第四垂直截面图。
图9A是根据各种实施例的用于形成高密度电容器的另一中间结构的平面图。
图9B是根据各种实施例的图9A的中间结构沿截面线B-B的第一垂直截面图。
图9C是根据各种实施例的图9A的中间结构沿截面线C-C的第二垂直截面图。
图9D是根据各种实施例的图9A的中间结构沿截面线D-D的第三垂直截面图。
图9E是根据各种实施例的图9A的中间结构沿截面线E-E的第四垂直截面图。
图10A是根据各种实施例的用于形成高密度电容器的另一中间结构的平面图。
图10B是根据各种实施例的图10A的中间结构沿截面线B-B的第一垂直截面图。
图10C是根据各种实施例的图10A的中间结构沿截面线C-C的第二垂直截面图。
图10D是根据各种实施例的图10A的中间结构沿截面线D-D的第三垂直截面图。
图10E是根据各种实施例的图10A的中间结构沿截面线E-E的第四垂直截面图。
图11A是根据各种实施例的用于形成高密度电容器的另一中间结构的平面图。
图11B是根据各种实施例的图11A的中间结构沿截面线B-B的第一垂直截面图。
图11C是根据各种实施例的图11A的中间结构沿截面线C-C的第二垂直截面图。
图11D是根据各种实施例的图11A的中间结构沿截面线D-D的第三垂直截面图。
图11E是根据各种实施例的图11A的中间结构沿截面线E-E的第四垂直截面图。
图12A是根据各种实施例的高密度电容器的平面图。
图12B是根据各种实施例的图12A的高密度电容器沿截面线B-B的第一垂直截面图。
图12C是根据各种实施例的图12A的高密度电容器沿截面线C-C的第二垂直截面图。
图12D是根据各种实施例的图12A的高密度电容器沿截面线D-D的第三垂直截面图。
图12E是根据各种实施例的图12A的高密度电容器沿截面线E-E的第四垂直截面图。
图13是示出根据各种实施例的制造高密度电容器的方法的操作的流程图。
具体实施方式
以下揭露内容提供用于实施本发明的不同特征的许多不同实施例或实例。下文描述组件及配置的特定实例是为了简化本揭露。当然，此等组件及配置仅为实例且并不意欲为限制性的。举例而言，在以下描述中，在第二特征上方或第二特征上形成第一特征可包含第一特征及第二特征直接接触地形成的实施例，且亦可包含可在第一特征与第二特征之间形成额外特征以使得第一特征与第二特征可不直接接触的实施例。另外，本揭露可在各种实例中重复附图标号及/或字母。此重复是出于简单及清楚的目的，且本身并不指示所论述的各种实施例及/或组态之间的关系。
另外，为易于描述，在本文中可使用诸如「在......之下」、「在......下方」、「下部」、「在......上方」、「上部」以及类似术语的空间相对术语来描述如诸图中所示出的一个部件或特征与另一部件或特征的关系。除了诸图中所描绘的定向之外，空间相对术语亦意欲涵盖组件在使用或操作中的不同定向。器件可以其他方式定向(旋转90度或以其他定向旋转)，且本文中所使用的空间相对描述词可同样相应地进行解释。
根据本公开的各种实施例，提供了可以在BEOL工艺中形成并且可以与诸如TFT器件的其他BEOL电路组件结合的高密度电容器。因此，所公开的高密度电容器可以包括可以在低温下加工的材料，因此不会损坏先前制造的器件(例如，FEOL和MEOL器件)。
所公开的高密度电容器可以包括具有第一导电材料并形成三维结构的顶部电极。三维结构可以包括在垂直方向上延伸的多个垂直部分和水平部分，使得水平部分可以在垂直部分内交错设置并且在第一水平方向上延伸。高密度电容器还可以包括形成在顶部电极上方的介电层和包括第二导电材料的底部电极，使得底部电极通过介电层与顶部电极分离。此外，底部电极可以被配置为包围顶部电极的多个垂直部分中的一些垂直部分。底部电极可以具有形成为在水平面中彼此分离的多个三维结构的第二导电材料，每个三维结构具有四个垂直壁和一个水平底壁。顶部电极包括围绕底部电极的第一导电材料。第一导电材料可以是与第二导电材料相同或不同的材料。
参考图1，示出了根据本揭露的第一实施例的第一示例性结构。第一示例性结构包括衬底8，其可以是半导体衬底，例如市售的硅衬底。衬底8可以至少在其上部部分处包括半导体材料层9。半导体材料层9可以是块状半导体衬底的表面部分，或者可以是绝缘体上半导体(SOI)衬底的顶部半导体层。在一实施例中，半导体材料层9包括单晶半导体材料，例如单晶硅。在一实施例中，衬底8可以包括含单晶硅材料的单晶硅衬底。
包括例如氧化硅的介电材料的浅沟渠隔离结构720可以形成在半导体材料层9的上部部分中。例如p型井和n型井的合适掺杂半导体井可以形成在每个区域内，所述区域侧向地被浅沟渠隔离结构720的部分环绕。场效晶体管702可以形成在半导体材料层9的顶面上。举例来说，每个场效晶体管702可以包括源极732、漏极738、包括在源极732和漏极738之间延伸的衬底8的表面部分的半导体信道735和闸极结构750。半导体通道735可以包括单晶半导体材料。每个闸极结构750可以包括闸极介电层752、闸极754、闸极帽介电758和介电闸极间隙壁756。源极侧金属半导体合金区域742可以形成在每个源极732上，并且漏极侧金属半导体合金区域748可以形成在每个漏极738上。
第一示例性结构可以包括随后铁电存储单元阵列将形成于其中的存储阵列区域101。第一示例性结构还可以包括周边区域201，其中提供了用于铁电存储装置阵列的金属布线。一般来说，CMOS电路701中的场效晶体管702可以通过相应金属互连结构组电性连接到相应铁电存储单元的电极。
周边区域201中的装置(例如场效晶体管702)可以提供操作随后形成的铁电存储单元阵列的功能。具体地，周边区域中的装置可以配置为控制铁电存储单元阵列中的程序化操作、抹除操作和感测(读取)操作。举例来说，周边区域中的装置可以包括感测电路和/或程序化电路。在半导体材料层9的顶面上形成的装置可以包括互补金属氧化物半导体(CMOS)晶体管和可选的附加的半导体装置(如电阻器、二极管、电容器等)，其统称为CMOS电路701。
CMOS电路701中的一个或多个场效晶体管702中可以包括半导体信道735，半导体信道735包含衬底8中的部分半导体材料层9。如果半导体材料层9包括如单晶硅的单晶半导体材料，则CMOS电路701中每个场效晶体管702的半导体通道735可能包括如单晶硅通道的单晶半导体通道。在一实施例中，CMOS电路701中的多个场效晶体管702可以包括相应的节点，其随后会电性连接到随后要形成的相应铁电存储单元的节点。举例来说，CMOS电路701中的多个场效晶体管702可包括相应的源极732或相应的漏极738，其随后会电性连接到随后要形成的相应铁电存储单元的节点。
在一实施例中，CMOS电路701可以包括程序化控制电路，其被配置为控制用于程序化相应的铁电存储单元控制一组场效晶体管702中的闸极电压，和被配置为控制随后形成的薄膜晶体管的闸极电压。在此实施例中，程序化控制电路可以被配置为提供第一程序化脉波与第二程序化脉波，所述第一程序化脉波将所选铁电存储单元中的相应铁电介电材料层程序化成第一极化状态，在所述第一极化状态中，铁电介电材料层中的电性极化朝向所选铁电存储单元的第一电极，所述第二程序化脉波将所选铁电存储单元中的铁电介电材料层程序化成第二极化状态，在所述第二极化状态中，铁电介电材料层中的电性极化朝向所选铁电存储单元的第二电极。
在一实施例中，衬底8可以包括单晶硅衬底，并且场效晶体管702可以包括单晶硅衬底中作为半导体通道的相应部分。如本文所用，“半导体”组件是指具有再从1.0x10-6S/cm至1.0x105S/cm的范围内的导电性的组件。如本文所用，“半导体材料”是指在不存在电性掺杂剂的情况下具有从1.0x10-6S/cm至1.0x105S/cm的范围内的导电性的材料，并且在以适当电性掺杂剂掺杂后能够产生具有从1.0S/cm到1.0x105S/cm的范围内的导电性的掺杂材料。
根据本揭露的一方面，场效晶体管702可以随后电性连接至存取晶体管的漏极和闸极，所述存取晶体管形成在场效晶体管702上方且包括半导体金属氧化物板材。在一实施例中，场效晶体管702的子集随后可以电性连接到漏极和闸极中的至少一者。举例来说，场效晶体管702可以包括被配置为通过随后要形成的下层级金属互连结构的第一子集施加第一闸极电压到第一字符线的第一字符线驱动器，以及包括被配置为通过下层级金属互连结构的第二子集施加第二闸极电压到第二字符线的第二字符线驱动器。此外，场效晶体管702可以包括配置为施加位线偏压至随后形成的位线的位线驱动器，以及包括配置为在读取操作期间检测流经位线的电流的感测放大器。
在介电材料层内形成的各种金属互连结构可随后形成在衬底8和其上的半导体装置(例如场效晶体管702)上。在说明性示例中，介电材料层可以包括例如可为围绕连接到源极和漏极的接触窗结构的层的第一介电材料层601(有时称为接触窗层级介电材料层601)、第一互连层级介电材料层610和第二互连层级介电材料层620。金属互连结构可以包括形成在第一介电材料层601中的装置接触通孔结构612且接触CMOS电路701中的相应组件、形成在第一互连层级介电材料层610中的第一金属线结构618、形成在第二互连层级介电材料层620的下部部分中的第一金属通孔结构622以及形成在第二互连层级介电材料层620的上部部分中的第二金属线结构628。
介电材料层601、610、620中的每一个可以包括介电材料，例如未掺杂的硅酸盐玻璃、掺杂硅酸盐玻璃、有机硅酸盐玻璃、非晶氟化碳、其多孔变异体或其组合。金属互连结构612、618、622、628中的每一个可以包括至少一导电材料，其可以是金属衬层(例如金属氮化物或金属碳化物)和金属填充材料的组合。每个金属衬层可以包括TiN、TaN、WN、TiC、TaC和WC，并且每个金属填充物材料部分可以包括W、Cu、Al、Co、Ru、Mo、Ta、Ti、其合金和/或其组合。也可以使用在本揭露的预期范围内的其他合适的金属衬层和金属填充物材料。在一实施例中，第一金属通孔结构622和第二金属线结构628可以通过双重镶嵌制程形成为一体成形的线和通孔结构。介电材料层601、610、620在本文中被称为下下(lower-lower-)层级介电材料层。在下层级介电材料层中形成的金属互连结构612、618、622、628在本文中被称为下层级金属互连结构。
虽然使用其中存储单元阵列可以形成在第二线和通孔层级介电材料层620上的实施例描述了本揭露，但在本文中明确地涵盖了其中存储单元阵列可以形成在不同的金属互连层级处的实施例。
薄膜晶体管阵列和铁电存储单元阵列可随后沉积在其中已形成有金属互连结构612、618、622、628的介电材料层601、610、620上。在形成薄膜晶体管阵列或铁电存储单元阵列之前形成的所有介电材料层的组合统称为下层级介电材料层601、610、620。在下层级介电材料层601、610、620内形成的所有金属互连结构的组合在本文中被称为第一金属互连结构612、618、622、628。一般来说，形成在至少一下层级介电材料层601、610、620内的第一金属互连结构612、618、622、628可以形成在位于衬底8中的半导体材料层9上。
根据本揭露的一方面，薄膜晶体管(TFT)可以随后形成在金属互连层级中，该金属互连层级覆盖包含下层级介电材料层601、610、620和第一金属互连结构612、618、622、628的金属互连层级。在一实施例中，可以在下层级介电材料层601、610、620上形成具有均匀厚度的平面介电材料层。平面介电材料层在本文中被称为绝缘基质层635。绝缘基质层635包括介电材料，例如未掺杂的硅酸盐玻璃、掺杂硅酸盐玻璃、有机硅酸盐玻璃或多孔的介电材料，并且可以由化学气相沉积来沉积。绝缘基质层635的厚度可以在从20纳米到300纳米的范围内，但也可以使用更小和更大的厚度。
一般来说，其中包含金属互连结构(例如第一金属互连结构612、618、622、628)的互连层级介电层(例如下层级介电材料层601、610、620)可以形成在半导体装置上。绝缘基质层635可以形成在互连层级介电层上。
图2是根据各种实施例的用于形成高密度电容器的中间结构200的垂直截面图。中间结构200可以包括衬底102、下层级蚀刻停止层104L、介电层106L和上层级蚀刻停止层108L。下层级蚀刻停止层104L、介电层106L和上层级蚀刻停止层108L可以形成为平面(即，未图案化)毯覆层，每个层具有各自的平面顶表面和各自的平面底表面。
中间结构200可以在BEOL工艺中形成。因此，衬底102可以是可以嵌入一个或多个导电结构110的介电层(例如，层间介电质或来自图1的绝缘基质层635)。一个或多个导电结构110可以电连接到形成在衬底102下方的各种互连结构(例如，图1中的第一金属互连结构612、618、622、628)。一个或多个金属结构110中的每一个可以包括至少一种导电材料，其可以是金属衬层(例如金属氮化物或金属碳化物)和金属填充材料的组合。每个金属衬层可以包括TiN、TaN、WN、TiC、TaC和WC，并且每个金属填充材料部分可以包括W、Cu、Al、Co、Ru、Mo、Ta、Ti、它们的合金和/或组合其中。也可以使用在本公开的预期范围内的其他合适的材料。
衬底102和介电层106L中的每一个可以包括例如未掺杂的硅酸盐玻璃、掺杂的硅酸盐玻璃(例如，通过原硅酸四乙酯(TEOS)的分解而沉积)、有机硅酸盐玻璃、氮氧化硅或碳氮化硅。其他介电材料在本公开的预期范围内。衬底102和介电层106L的介电材料可以通过保形沉积工艺(例如化学气相沉积工艺)或自平坦化沉积工艺(例如旋涂)来沉积。衬底102和/或介电层106L的厚度可以各自在从大约15nm到大约60nm的范围内，例如从大约20nm到大约40nm，尽管也可以使用更小和更大的厚度。
下层级蚀刻停止层104L和上层级蚀刻停止层108L可以包括蚀刻停止材料，例如氮化硅、碳化硅、碳氮化硅或介电金属氧化物(例如氧化铝、氧化钛、氧化钽等)。下层级蚀刻停止层104L和上层级蚀刻停止层108L可以通过保形或非保形沉积工艺来沉积。在一个实施例中，下层级蚀刻停止层104L和上层级蚀刻停止层108L可以通过化学气相沉积、原子层沉积或物理气相沉积来沉积。下层级蚀刻停止层104L和上层级蚀刻停止层108L的厚度可以各自在从大约2nm到大约20nm的范围内，例如从大约3nm到大约12nm，但是也可以使用更小和更大的厚度。
图3A是根据各种实施例的用于形成高密度电容器的另一个中间结构300的平面图。图3A是由跨越第一水平方向hd1和第二水平方向hd2的水平面定义的水平截面图。图3B和3C分别示出了根据各种实施例的图3A的中间结构300沿截面线B-B和CC的第一和第二垂直截面图。在这方面，沿图3A的截面线B-B的垂直截面示于图3B，而沿图3A的截面线C-C的垂直截面示于图3C。中间结构300可以通过图案化上层级蚀刻停止层108L(例如，参见图1)以形成图案化的上层级蚀刻停止结构108来形成。在这方面，可以在图1所示的上层级蚀刻停止层108L的顶表面上形成光刻胶(未显示)。然后可以使用光刻技术对光刻胶进行图案化以形成图案化的光刻胶。
然后可以在图案化上层级蚀刻停止层108L时将图案化的光刻胶用作掩模。可以通过使用各向异性蚀刻工艺来执行上层级蚀刻停止层108L的图案化。在蚀刻之后，可以通过灰化或用溶剂溶解来去除任何残留的光刻胶。所得到的图案化上层级蚀刻停止结构108如图3A和图3B所示，并且包括多个单独的第一延伸结构，其可以用作在进一步处理步骤中图案化介电层106L的蚀刻掩模，如下文更详细描述。图3B是沿图案化上层级蚀刻停止结构108的第一延伸结构的纵向方向(即，方向hd1延伸到图3B的平面中)的视图。图3C是沿着图案化的上层级蚀刻停止结构108的第一延伸结构的宽度方向(即，方向hd2延伸到图3C的平面中)的视图，使得图3C的截面图取自图案化的上层级蚀刻停止结构108的两个相邻第一延伸结构。
图4A是根据各种实施例的用于形成高密度电容器的另一中间结构400的平面图。图4B和4C分别示出了根据各种实施例的图4A的中间结构300沿截面线B-B和CC的第一和第二垂直截面图。在这方面，沿图4A的截面线B-B的垂直截面在图4B中示出，而沿图4A的截面线C-C的垂直截面在图4C中示出。通过在图3A-3C的中间结构300上形成硬掩模层112L来生成结构400。
硬掩模层112L可由任何合适的材料制成，例如无定形碳、无定形氢化碳、有机硅氧烷基材料、SiN、SiON或其组合。其他合适的材料在本公开的预期范围内。硬掩模层112L可以形成为具有平坦顶表面和平坦底表面的平坦毯覆层(即，未图案化)，并且可以使用化学气相沉积、物理气相沉积、原子层沉积或任何其他合适的工艺形成。
图5A是根据各种实施例的用于形成高密度电容器的另一中间结构500的平面图。图5B、5C、5D和5E分别示出了根据各种实施例的图5A的中间结构500的第一、第二、第三和第四垂直截面图。在这方面，图5A沿截面线B-B的垂直截面如图5B所示，图5A沿截面线C-C的垂直截面如图5C所示，图5A沿截面线D-D的垂直截面如图5D所示，图5A沿截面线E-E的垂直截面如图5E所示。
可以通过图案化硬掩模层112L(例如，参见图4A至4C)以形成图案化硬掩模层112来形成中间结构500。在这方面，可以在图4A至4C所示的硬掩模层112L的顶表面上方形成光刻胶(未示出)。然后可以使用光刻技术对光刻胶进行图案化以形成图案化的光刻胶。然后可以在图案化硬掩模层112L时将图案化的光刻胶用作掩模。可以通过使用各向异性蚀刻工艺来执行硬掩模层112L的图案化。在蚀刻之后，可以通过灰化或用溶剂溶解来去除任何残留的光刻胶。
所得到的图案化硬掩模层112在图5B、5C和5E中示出，并且包括多个单独的第二延伸结构，其可以用作用于在进一步的处理步骤中图案化介电层106L的蚀刻掩模，如下文更详细描述。图5B是沿图案化硬掩模层112的第二延伸结构的宽度方向(即，方向hd1延伸到图5B的平面中)的视图。图5C是沿图案化硬掩模层112的第二延伸结构的纵向方向(即，方向hd2延伸到图3C的平面中)的视图。图5D的截面图是在图案化硬掩模层112的两个相邻的第二延伸结构之间截取的。
图案化上层级蚀刻停止层108的第一延伸结构和图案化硬掩模层112的第二延伸结构共同形成双方向掩模，其可用于在进一步处理步骤中图案化介电层106L，如下文参考图6A至6E更详细描述。
图6A是根据各种实施例的用于形成高密度电容器的另一中间结构600的平面图。图6B、6C、6D和6E分别示出了根据各种实施例的图6A的中间结构600的第一、第二、第三和第四垂直截面图。在这方面，图6A的B-B截面如图6B所示，图6A的C-C截面如图6C所示，图6A的D-D截面如图6D所示，图6A的E-E截面如图6E所示。
可以通过使用图案化上层级蚀刻停止层108和图案化硬掩模层112作为蚀刻掩模执行介电层106L的各向异性蚀刻来形成中间结构600。在这方面，图案化上层级蚀刻停止层108的第一延伸结构和图案化硬掩模层112的第二延伸结构共同形成可用于图案化介电层106L的双方向掩模。蚀刻介电层106L的结果可能是形成垂直空腔113的阵列。图6C和6D示出了可以通过执行各向异性蚀刻工艺蚀刻介电层106L和下层级蚀刻停止层104L来形成的所得空腔113。如图6C和6D所示，多个空腔113可以由柱结构分离，柱结构包括剩余介电质部分106和下层级蚀刻停止层104L的剩余部分104。图案化上层级蚀刻停止层108的剩余第一延伸结构如图6B、6D和6E所示，而图案化硬掩模层112的剩余第二延伸结构如图6B、6C和6E所示。
图7A是根据各种实施例的用于形成高密度电容器的另一中间结构700的平面图。图7B、7C、7D和7E分别示出了根据各种实施例的图7A的中间结构700的第一、第二、第三和第四垂直截面图。在这方面，图7A的B-B横截面示于图7B，图7A的横截面C-C示于图7C，图7A的横截面D-D示于图7D，图7A的E-E截面如图7E所示。
中间结构700可以通过在图6A到6E的中间结构600上沉积第一导电材料114来形成。导电材料可以包括导电金属氮化物或导电金属碳化物，例如TiN、TaN、WN、TiC、TaC和/或WC。也可以使用在本公开的预期范围内的其他合适的导电材料。第一导电材料114可以被沉积以便与一个或多个导电结构110形成导电接触。
图8A是根据各种实施例的用于形成高密度电容器的另一中间结构800的平面图。图8B、8C、8D和8E分别示出了根据各种实施例的图8A的中间结构800的第一、第二、第三和第四垂直截面图。在这方面，图8A的横截面B-B在图8B中示出，图8A的横截面C-C在图8C中示出，图8A的横截面D-D在图8D中示出，图8A的E-E截面如图8E所示。
中间结构800可以通过在图7A到7E的中间结构700上方沉积介电材料的毯覆层116L来形成。介电材料的毯覆层116L可以包括例如未掺杂的硅酸盐玻璃、掺杂的硅酸盐玻璃(例如，通过TEOS的分解而沉积)、有机硅酸盐玻璃、氮氧化硅或碳氮化硅。其他介电材料在本公开的预期范围内。介电材料的毯覆层116L可以通过保形沉积工艺(例如化学气相沉积工艺)或自平面化沉积工艺(例如旋涂)来沉积。
图9A是根据各种实施例的用于形成高密度电容器的另一中间结构900的平面图。图9B、9C、9D和9E分别示出了根据各种实施例的图9A的中间结构900的第一、第二、第三和第四垂直截面图。在这方面，图9A的B-B横截面示于图9B，图9A的横截面C-C示于图9C，图9A的横截面D-D示于图9D，图9A的E-E截面如图9E所示。
可以通过对图8A到8E的中间结构800执行平坦化工艺来形成中间结构900。例如，可以对图8A到8E的中间结构800执行化学机械平坦化(CMP)，从而去除介电材料的毯覆层116L的一部分以产生平坦化的介电层116，如图9A、9C和9D所示。平坦化工艺还可以去除第一导电材料114的顶部和图案化硬掩模层112的一部分，使得介电层116、第一导电材料114和硬掩模层112可以共面。就此而言，平坦化工艺将第一导电材料114划分为在水平面中彼此分离的多个三维结构。例如，如图9C和9D所示，三维结构每个具有四个垂直壁。例如，第一垂直壁124a和第二垂直壁124b显示在图9C的第二截面图中。类似地，第三垂直壁124c和第四垂直壁124d显示在图9D的第三截面图中。每个三维结构还包括一个水平底壁126。
图10A是根据各种实施例的用于形成高密度电容器的另一中间结构1000的平面图。图10B、10C、10D和10E分别示出了根据各种实施例的图10A的中间结构1000的第一、第二、第三和第四垂直截面图。在这方面，图10A的B-B横截面示于图10B，图10A的横截面C-C示于图10C，图10A的横截面D-D示于图10D，图10A的E-E截面如图10E所示。
可以通过对图9A到9E的中间结构900执行各向异性蚀刻来形成中间结构1000，从而去除平坦化的介电层116和剩余的介电质部分106。得到的中间结构1000是具有多个开放区域的三维网格结构。例如，中间结构1000包括如上所述的多个三维结构，每个三维结构以第一垂直壁124a、第二垂直壁124b、第三垂直壁124c和第四垂直壁124d为界。每个三维结构定义一个第一垂直空腔128a。如图10A、10C和10D所示，每个垂直空腔128a的顶部开放并且底部被水平底壁126封闭。
三维结构周围的开放空间形成第二类型和第三类型的空腔。例如，多个第三空腔128c可以形成在图案化的上层级蚀刻停止结构108的部分下方。例如，如图10D和10E所示，第三空腔128c包括垂直延伸(例如，参见图10D)和沿着第一水平方向(即，沿着图10A中的虚线E-E)延伸的开放区域。类似地，多个第二空腔128b包括垂直延伸(例如，参见图10C)和沿第二水平方向(即，沿图10A中的虚线B-B)延伸的开放区域，例如，如图10A、10B和10C。多个第一空腔128a中的每一个彼此分离并且与多个第二空腔128b和多个第三空腔128c分离(即，由第一垂直壁124a、第二垂直壁124b、第三垂直壁124c、第四垂直壁124d分离)。然而，相比之下，多个第二空腔128b和多个第三空腔128c形成连接体积。
图11A是根据各种实施例的用于形成高密度电容器的另一中间结构1100的平面图。图11B、11C、11D和11E分别示出了根据各种实施例的图11A的中间结构1100的第一、第二、第三和第四垂直截面图。在这方面，图11A的B-B截面如图11B所示，图11A的C-C截面如图11C所示，图11A的D-D截面如图11D所示，图11A的E-E截面如图11E所示。
中间结构1100可以通过在图10A到10E的中间结构1000上沉积介电层118来形成。根据一个实施例，介电层118可以保形沉积并且可以包括高k介电材料。高k介电材料的示例包括但不限于氧化铪(HfO2)、氧化铪硅(HfSiO)、氧化铪钽(HfTaO)、氧化铪钛(HfTiO)、氧化铪锆(HfZrO)、锆氧化物、二氧化钛、氧化铝和二氧化铪-氧化铝(HfO2-Al2O3)。其他合适的介电材料在本公开的预期范围内。在各种实施例中，高k介电层118可以具有0.5-5.0nm范围内的厚度，例如1-4nm，尽管可以使用更大或更小的厚度。
图12A是根据各种实施例的高密度电容器1200的平面图。图12B、12C、12D和12E分别示出了根据各种实施例的图12A的高密度电容器1200的第一、第二、第三和第四垂直截面图。在这方面，图12A的B-B横截面示于图12B，图12A的横截面C-C示于图12C，图12A的横截面D-D示于图12D，图12A的E-E截面如图12E所示。
高密度电容器1200可以通过在图11A至11E的中间结构1100上沉积第二导电材料120来形成。第二导电材料120可以包括金属衬材料和金属填充材料。金属衬材料可以包括导电金属氮化物或导电金属碳化物，例如TiN、TaN、WN、TiC、TaC和/或WC。金属填充材料可以包括W、Cu、Al、Co、Ru、Mo、Ta、Ti、它们的合金和/或它们的组合。也可以使用在本公开的预期范围内的其他合适的导电材料。
第二导电材料120可以填充多个第一空腔128a、多个第二空腔128b和多个第三空腔128c(例如，参见图10A至10E)。填充多个第一空腔128a、多个第二空腔128b和多个第三空腔128c的第二导电材料120可以形成高密度电容器1200的顶部电极。这样，顶部电极形成三维结构，包括在垂直方向上延伸的多个垂直部分和在水平方向上延伸的多个水平部分。在这方面，填充多个第一空腔128a(例如，参见图10C和10D)的第二导电材料120可以形成顶部电极的多个第一垂直部分122a(例如，参见图12C和12D)和填充多个第二空腔128b的第二导电材料120可以形成多个第二垂直部分122b，其位于多个第一垂直部分122b的相邻垂直部分之间(例如，参见图12C)。
填充多个第三空腔128c的第二导电材料120可以形成顶部电极的多个水平部分122c。顶部电极的多个水平部分122c交错设置在多个第一垂直部分122a和多个第二垂直部分122b内。此外，水平部分122c在第一水平方向上延伸(即，沿着图12A中的虚线E-E)，例如如图12A和12E所示。类似地，多个第二垂直部分122b包括垂直延伸的部分(例如，参见图12C)和沿第二水平方向延伸的部分(即，沿图12A中的虚线B-B)，例如，如图12A和12B所示。
如上所述，形成在多个三维结构的每一个的第一垂直壁124a、第二垂直壁124b、第三垂直壁124c和第四垂直壁124d上的导电材料114形成高密度电容器1200的底部电极。此外，底部电极的三维结构中的每一个都包围顶部电极的多个第一垂直部分122a中的相应一个(例如，参见图12C)。因此，底部电极包围顶部电极的多个垂直部分中的一些垂直部分。底部电极还可以包括连接底部电极的所有三维结构的导电水平结构130。在这方面，每个水平底壁126与一个或多个导电结构110电连接，并且一个或多个导电结构110通过导电水平结构130彼此电连接。
如图12A至12E所示，高密度电容器1200的顶部电极和底部电极可以通过介电层118彼此分离。高密度电容器1200的电容可以与将顶部电极与底部电极分离的表面的总面积成比例。垂直壁以及水平壁的存在意味着总面积，因此总电容与高密度电容器1200的总体积成比例地增加。
如上所述，图12A至12E的高密度电容器1200包括底部电极、顶部电极和将顶部电极与底部电极分离的介电层118。底部电极具有第一导电材料114，其形成为在水平面中彼此分离的多个三维结构(如图9A至9E所示)，每个三维结构具有四个垂直壁和一个水平底壁(例如，具有第一垂直壁124a、第二垂直壁124b、第三垂直壁124c、第四垂直壁124d和水平底壁126)。顶部电极包括围绕底部电极的第二导电材料120(即，垂直部分122a形成在底部电极的垂直壁内，垂直部分122b和水平部分122c形成在底部电极的垂直壁外)。
图12A至12E的高密度电容器1200还包括由图案化的上层级蚀刻停止结构108的剩余部分形成的多个支撑结构。如图12D所示，例如，支撑结构由第三垂直壁124c和第四垂直壁124d保持并为其提供支撑。此外，如图12D所示，例如，顶部电极的多个水平部分122c形成在支撑结构下方，支撑结构由图案化的上层级蚀刻停止结构108的剩余部分形成。此外，支撑结构可以是电绝缘的，因为它们是由图案化的上层级蚀刻停止结构108的包括介电材料的剩余部分形成的。
图13是示出根据各种实施例的制造高密度电容器的方法1300的操作的流程图。在操作1302中，方法1300可以包括在衬底102上沉积材料的毯覆层(下层级蚀刻停止层104L、介电层106L)。在操作1304中，方法1300还可以包括执行第一蚀刻工艺以选择性蚀刻材料的毯覆层(下层级蚀刻停止层104L、介电层106L)，从而在材料的毯覆层中形成多个三维空腔113。在操作1306中，方法1300还可以包括在多个三维空腔113中沉积第一导电材料114，从而形成位于三维空腔113表面上的导电材料膜。
在操作1308中，方法1300可以包括执行第二蚀刻工艺以选择性蚀刻围绕多个三维空腔113的材料，从而形成在水平面中彼此分离的多个三维结构。每个三维结构可以包括垂直壁(例如，第一垂直壁124a、第二垂直壁124b、第三垂直壁124c和第四垂直壁124d)和水平底壁126，其中每个三维结构的内表面包括第一导电材料114的膜。在操作1310中，方法1300可以还包括在三维结构中的每一个内的第一导电材料114的膜上方、在三维结构的外表面上方以及在分离所述三维结构的水平表面上方沉积介电层118(例如，参见图11B至11E)。在操作1312中，方法1300还可以包括沉积第二导电材料120的三维体积，从而围绕三维结构。
如图12B至12E所示，例如，第二导电材料120的三维体积可以形成顶部电极，并且三维结构中的每一个内的第一导电材料114的膜可以形成底部电极，使得顶部电极和底部电极被介电层118分离。这样，顶部电极、底部电极和介电层118形成高密度电容器。关于第一和第二蚀刻工艺，方法1300可以还包括形成蚀刻掩模，所述蚀刻掩模包括与第一水平方向(例如，沿着图5A中的虚线E-E)对齐的多个第一掩模结构108并形成与第二水平方向(例如，沿着图5A中的虚线B-B)对齐的多个第二掩膜结构112。
方法1300还可以包括执行第一和第二蚀刻工艺，使得在执行第一和第二蚀刻工艺之后保留多个第一掩模结构108的部分。因此，第一掩膜结构108的剩余部分由此形成与第一水平方向(例如，沿着图10A、11A和12A中的虚线E-E)对齐的多个电绝缘支撑结构。此外，支撑结构可以沿着第二水平方向(例如，沿着图10A、11A和12A中的虚线B-B)彼此分离对应于底部电极的相邻三维结构之间的间距的距离(例如，顶部电极的垂直部分122a之间的间隔)。
方法1300可以还包括执行第二蚀刻工艺以选择性蚀刻围绕多个三维空腔113的材料，包括在每个支撑结构108下方的材料，如上文参考图10A至10E所述。在这方面，可以生成多个第一空腔128a、多个第二空腔128b和多个第三空腔128c。方法1300还可以包括沉积第二导电材料120的三维体积，从而围绕三维结构。因此，第二导电材料120可以形成在支撑结构108下方，从而形成顶部电极的水平部分122c，其中水平部分122c各自位于各自的支撑结构108下方并且在第一水平方向上延伸(例如，沿着图10A、11A和12A中的虚线E-E)。
方法1300还可以包括将第二导电材料120沉积在三维结构的每一个内(例如，在多个第一空腔128a内)，从而形成顶部电极的多个第一垂直部分122a，其被形成底部电极的每个三维结构内的导电材料(例如，位于第一垂直壁124a、第二垂直壁124b、第三垂直壁124c、第四垂直壁124d和水平底壁126上的第一导电材料114)包围。方法1300还可以包括将第二导电材料120沉积在三维结构之间的空间中(即，在多个第二空腔128b内)，从而形成顶部电极的多个第二垂直部分122b。多个第二垂直部分122b由此可以位于多个第一垂直部分122a中的相邻垂直部分之间。如上所述并且参照图12B至12E示出，顶部电极的水平部分122c交错设置在顶部电极的垂直部分的多个第一垂直部分122a和多个第二垂直部分122b内。
方法1300还可以包括在将材料的毯覆层(下层级蚀刻停止层104L、介电层106L)沉积在衬底102上之前在衬底102内形成多个导电结构110。方法1300可以还包括执行第一蚀刻工艺从而形成三维空腔113，使得三维空腔中的每一个包括导电结构110中的相应一个的暴露部分(例如，参见图6C和6D)。方法1300还可以包括在多个三维空腔113中沉积第一导电材料114，使得多个三维空腔113中的每一个内的第一导电材料114与相应的一个导电结构110形成导电连接(例如，参见图7C和7D)。方法1300可以还包括形成导电水平线结构130(例如，参见图12B至12E)，使得多个导电线结构110彼此电连接，使得多个导电线结构110电连接底部电极的所有三维结构。
关于介电层118，方法1300还可以包括在三维结构的每一个内的第一导电材料114的膜上方、在三维结构的外表面上方(即，在第一垂直壁124a、第二垂直壁124b、第三垂直壁124c和第四垂直壁124d的外表面上方)以及在分离三维结构的水平表面(例如，多个第二空腔128b的底表面)上方沉积高k介电材料。
参考所有附图并且根据本公开的各种实施例，提供了高密度电容器。高密度电容器1200(例如，参见图12A至12E)可以包括具有第二导电材料120并形成第一三维结构的顶部电极。第一三维结构可以包括在垂直方向上延伸的多个垂直部分122a、122b和水平部分122c，使得水平部分122c可以在垂直部分122a、122b内交错设置并且在第一水平方向上延伸(即，沿图12A中的虚线E-E)。高密度电容器1200还可以包括形成在顶部电极上方的介电层118，以及包括第一导电材料114的底部电极，使得底部电极通过介电层118与顶部电极分离。此外，底部电极可以被配置为包围顶部电极的多个垂直部分中的一些垂直部分(即，底部电极的第一垂直壁124a、第二垂直壁124b、第三垂直壁124c和第四垂直壁124d可以包围顶部电极的多个第一垂直部分122a中的相应一个)。
所公开的高密度电容器1200可以还包括可以与第一水平方向(即，沿着图12A中的虚线E-E)对齐的多个支撑结构(例如，图案化的上层级蚀刻停止结构108的剩余部分)，使得顶部电极的水平部分122c形成在相应的支撑结构下方。
此外，高密度电容器1200可以被配置为使得顶部电极的多个垂直部分可以还包括由底部电极的相应部分(即，底部电极的第一垂直壁124a、第二垂直壁124b、第三垂直壁124c、第四垂直壁124d和水平底壁126)。顶部电极的多个垂直部分还可以包括位于多个第一垂直部分122a中的相邻垂直部分之间的多个第二垂直部分122b(例如，参见图12C)。如上所述，底部电极的第一导电材料114还可以包括在水平面上相互分离的多个第二三维结构，使得多个第二三维结构中的每一个包括四个垂直壁(即，第一垂直壁124a、第二垂直壁124b、第三垂直壁124c和第四垂直壁124d)和一个水平底壁(水平底壁126)。
高密度电容器1200还可包括连接底部电极的所有第二三维结构的导电结构130(例如，参见图12B至12E)。高密度电容器1200可以具有与高密度电容器的总体积成比例的电容。这是由于可以被配置的垂直壁及水平壁的存在使得分离顶部和底部电极的总面积以及因此总电容与高密度电容器1200的总体积成比例地增加。介电层118还可以包括高k介电材料。
各种其他实施例还可以包括具有底部电极的高密度电容器1200，所述底部电极包括第一导电材料114，所述第一导电材料114形成为在水平面中彼此分离的多个三维结构，每个三维结构包括四个垂直壁(即，第一垂直壁124a、第二垂直壁124b、第三垂直壁124c、第四垂直壁124d)和一个水平底壁(水平底壁126)。高密度电容器1200还可以包括顶部电极，所述顶部电极包括围绕底部电极的第二导电材料120，以及将顶部电极与底部电极分离的介电层118(例如，参见图12B至12E)。
高密度电容器1200可以还包括与第一水平方向(即，沿着图10A中的虚线E-E)对齐的多个电绝缘支撑结构(例如，图案化的上层级蚀刻停止结构108的剩余部分)，使得支撑结构沿第二水平方向(例如，沿图10A、11A和12A中的虚线B-B)彼此分离一段距离，所述距离对应于底部电极的相邻三维结构之间的间距(例如，顶部电极的垂直部分122a之间的间隔)。
多个支撑结构可以将顶部电极分成在垂直方向上延伸的多个垂直部分122a、122b和多个水平部分122c，使得水平部分122c在垂直部分122、122b内交错设置并且在第一水平方向(例如，沿图10A、11A和12A中的虚线E-E)上延伸。此外，顶部电极的水平部分122c形成在相应的支撑结构(例如，图案化的上层级蚀刻停止结构108的剩余部分)下方。此外，底部电极的多个三维结构(例如，第一垂直壁124a、第二垂直壁124b、第三垂直壁124c、第四垂直壁124d和水平底壁126)中的每一个包围顶部电极的相应垂直部分122a。
如上所述(例如，参见图12C和12D)，顶部电极的多个垂直部分包括被底部电极的相应三维结构包围的多个第一垂直部分122a，以及位于多个第一垂直部分122a中相邻垂直部分之间的多个第二垂直部分122b。底部电极可以还包括连接底部电极的所有三维结构的导电结构130(例如，参见图12B至12E)。高密度电容器1100可以包括与高密度电容器的体积成比例的电容。这是由于配置的垂直壁以及水平壁的存在使得将顶部电极与底部电极分离的表面的总面积以及因此总电容与高密度电容器1200的总体积成比例地增加。
上述实施例提供了优于传统电容器的优点。在这方面，高密度电容器1200可以在BEOL工艺中形成并且可以与诸如TFT器件的其他BEOL电路组件结合。因此，所公开的高密度电容器可以包括可以在低温下加工的材料，因此不会损坏先前制造的器件(例如，FEOL和MEOL器件)。此外，与传统电容器相比，所公开的高密度电容器1200可以具有与体积成比例的电容，因此对于给定区域可以具有大大增加的电容。此外，相对于使用通孔工艺制造电容器的方法，公开的制造方法可能更容易实施。所公开的高密度电容器1200还具有宽的顶部电极，与传统的电容器相比，其可以允许更容易地建立与顶部电极的连接。此外，与基于使用通孔工艺制造的圆柱形几何形状的电容器相比，所公开的高密度电容器1200基于矩形几何形状，所述矩形几何形状可以允许更高的集成密度，从而允许更高的电容。
在一些实施例中，一种高密度电容器包括顶部电极、介电层以及底部电极。所述顶部电极形成第一三维结构，其中所述第一三维结构包括多个垂直部分和多个水平部分，其中所述水平部分在所述垂直部分内交错设置。所述介电层形成于所述顶部电极上方。所述底部电极包含第一导电材料。所述顶部电极包含第二导电材料。所述底部电极与所述顶部电极通过所述介电层分离，并且所述底部电极包围所述顶部电极的所述多个垂直部分中的一些垂直部分。
在一些实施例中，还包括：多个支撑结构，与第一水平方向对齐，其中所述顶部电极的所述水平部分形成在相应的所述支撑结构下方。
在一些实施例中，其中所述顶部电极的所述多个垂直部分还包括：多个第一垂直部分，由所述底部电极的相应部分包围；以及多个第二垂直部分，位于所述多个第一垂直部分中的相邻所述第一垂直部分之间。
在一些实施例中，其中所述底部电极的所述第二导电材料还包括：在水平面上彼此分离的多个第二三维结构，其中所述多个第二三维结构中的每一个包括四个垂直壁和一个水平底壁。
在一些实施例中，其中所述底部电极还包括导电结构，所述导电结构连接所述底部电极的所有所述第二三维结构。
在一些实施例中，其中所述高密度电容器包括与所述高密度电容器的体积成比例的电容。
在一些实施例中，其中所述介电层还包括高k介电材料。
在一些实施例中，一种高密度电容器包括底部电极、顶部电极以及介电材料。所述底部电极包括包括第一导电材料，所述第一导电材料形成为在水平面上彼此分离的多个三维结构，每个三维结构包括四个垂直壁和一个水平底壁。所述顶部电极包括围绕所述底部电极的第二导电材料。所述介电材料将所述顶部电极与所述底部电极分离。
在一些实施例中，还包括：多个电绝缘支撑结构，与第一水平方向对齐，其中所述电绝缘支撑结构沿第二水平方向彼此分离一段距离，所述距离对应于所述底部电极的相邻所述三维结构之间的间距。
在一些实施例中，其中所述多个电绝缘支撑结构将所述顶部电极分成在垂直方向上延伸的多个垂直部分和多个水平部分，其中所述水平部分在所述垂直部分内交错设置并在所述第一水平方向上延伸，并且其中所述顶部电极的所述水平部分形成在相应的所述电绝缘支撑结构下方。
在一些实施例中，其中所述底部电极的所述多个三维结构中的每一个包围所述顶部电极的相应所述垂直部分。
在一些实施例中，其中所述顶部电极的所述多个垂直部分包括：多个第一垂直部分，由所述底部电极的相应所述三维结构包围；以及多个第二垂直部分，位于所述多个第一垂直部分中的相邻所述第一垂直部分之间。
在一些实施例中，其中所述底部电极还包括导电结构，所述导电结构连接所述底部电极的所有所述三维结构。
在一些实施例中，其中所述高密度电容器包括与所述高密度电容器的体积成比例的电容。
在一些实施例中，一种高密度电容器的制造方法包括以下步骤。在衬底上沉积材料的毯覆层。进行第一蚀刻工艺，以选择性蚀刻所述材料的毯覆层，从而在所述材料的毯覆层中形成多个三维空腔。在所述多个三维空腔中沉积第一导电材料，从而形成位于所述三维空腔的表面上的导电材料膜。进行第二蚀刻工艺，以选择性蚀刻环绕所述多个三维空腔的材料，从而形成在水平面上相互分离的多个三维结构，每个所述三维结构包括垂直壁和水平底壁，其中每个所述三维结构的内表面包含第一导电材料膜。在所述三维结构中的每一个内的所述第一导电材料膜上方、所述三维结构的外表面上方以及分离的所述三维结构的水平表面上方沉积介电材料膜。沉积第二导电材料的三维体积，从而围绕所述三维结构。其中所述第二导电材料的三维体积形成顶部电极，并且所述三维结构的每一个内的所述第一导电材料膜形成底部电极，并且其中所述顶部电极和所述底部电极被所述介电材料膜分离，使得所述顶部电极、所述底部电极和所述介电材料形成所述高密度电容器。
在一些实施例中，其中执行所述第一和第二蚀刻工艺还包括：形成蚀刻掩模，所述蚀刻掩模包括与第一水平方向对齐的多个第一掩模结构以及与第二水平方向对齐的多个第二掩模结构；以及执行所述第一和第二蚀刻工艺使得在执行所述第一和第二蚀刻工艺之后保留所述多个第一掩模结构的部分，剩余的所述第一掩模结构的所述部分从而形成与所述第一水平方向对齐的多个电绝缘支撑结构，其中所述电绝缘支撑结构沿所述第二水平方向彼此分离一段距离，所述距离对应于所述底部电极的相邻所述三维结构之间的间距。
在一些实施例中，还包括：执行所述第二蚀刻工艺以选择性蚀刻围绕所述多个三维空腔的材料，所述材料包括每个所述电绝缘支撑结构下方的材料；以及沉积所述第二导电材料的三维体积，从而围绕所述三维结构，使得形成在所述电绝缘支撑结构下方的所述第二导电材料形成所述顶部电极的水平部分，其中所述水平部分各自位于相应所述电绝缘支撑结构下方并在所述第一水平方向上延伸。
在一些实施例中，其中沉积所述第二导电材料的三维体积还包括：在每个所述三维结构内沉积所述第二导电材料，从而形成所述顶部电极的多个第一垂直部分，所述顶部电极被形成所述底部电极的所述三维结构中的每一个内的所述第一导电材料包围；以及在所述三维结构之间的空间中沉积所述第二导电材料，从而形成位于所述多个第一垂直部分中的相邻所述第一垂直部分之间的所述顶部电极的多个第二垂直部分，其中所述顶部电极的所述水平部分在所述顶部电极的所述多个第一垂直部分和所述多个第二垂直部分内交错设置。
在一些实施例中，还包括：在所述衬底上沉积所述材料的毯覆层之前，在所述衬底内形成多个导电结构；执行所述第一蚀刻工艺，从而形成所述三维空腔，使得所述三维空腔中的每一个包括所述导电结构中的相应一个的暴露部分；以及在所述多个三维空腔中沉积所述第一导电材料，使得所述多个三维空腔中的每一个内的所述第一导电材料与所述导电结构中的相应一个形成导电连接，其中所述多个导电结构彼此电连接，使得所述多个导电结构电连接所述底部电极的所有所述三维结构。
在一些实施例中，其中沉积所述介电材料膜还包括在所述三维结构的每一个内的所述第一导电材料膜上方、在所述三维结构的外表面上方以及在分离所述三维结构的水平表面上方沉积高k介电材料。
前文概述若干实施例的特征，以使得所属领域中具通常知识者可更佳地理解本揭露的态样。所属领域中具通常知识者应了解，其可容易地使用本揭露作为设计或修改用于执行本文中所引入的实施例的相同目的及/或实现相同优势的其他工艺及结构的基础。所属领域中具有通常知识者亦应认识到，此类等效构造不脱离本揭露的精神及范畴，且所属领域中具有通常知识者可在不脱离本揭露的精神及范畴的情况下在本文中进行各种改变、替代以及更改。

Claims (10)

1.一种高密度电容器，其特征在于，包括：
顶部电极，形成第一三维结构，其中所述第一三维结构包括多个垂直部分和多个水平部分，其中所述水平部分在所述垂直部分内交错设置；
介电层，形成于所述顶部电极上方；以及
底部电极，包含第一导电材料，其中所述顶部电极包含第二导电材料，
其中所述底部电极与所述顶部电极通过所述介电层分离，并且
其中所述底部电极包围所述顶部电极的所述多个垂直部分中的一些垂直部分。
2.根据权利要求1所述的高密度电容器，还包括：
多个支撑结构，与第一水平方向对齐，
其中所述顶部电极的所述水平部分形成在相应的所述支撑结构下方。
3.根据权利要求1所述的高密度电容器，其中所述顶部电极的所述多个垂直部分还包括：
多个第一垂直部分，由所述底部电极的相应部分包围；以及
多个第二垂直部分，位于所述多个第一垂直部分中的相邻所述第一垂直部分之间。
4.根据权利要求1所述的高密度电容器，其中所述底部电极的所述第一导电材料还包括：
在水平面上彼此分离的多个第二三维结构，
其中所述多个第二三维结构中的每一个包括四个垂直壁和一个水平底壁。
5.根据权利要求1所述的高密度电容器，其中所述高密度电容器包括与所述高密度电容器的体积成比例的电容。
6.根据权利要求1所述的高密度电容器，其中所述介电层还包括高k介电材料。
7.一种高密度电容器，其特征在于，包括：
底部电极，包括第一导电材料，所述第一导电材料形成为在水平面上彼此分离的多个三维结构，每个所述三维结构包括四个垂直壁和一个水平底壁；
顶部电极，包括围绕所述底部电极的第二导电材料；以及
介电材料，将所述顶部电极与所述底部电极分离。
8.根据权利要求7所述的高密度电容器，还包括：
多个电绝缘支撑结构，与第一水平方向对齐，
其中所述电绝缘支撑结构沿第二水平方向彼此分离一段距离，所述距离对应于所述底部电极的相邻所述三维结构之间的间距。
9.一种高密度电容器的制造方法，其特征在于，包括：
在衬底上沉积材料的毯覆层；
进行第一蚀刻工艺，以选择性蚀刻所述材料的毯覆层，从而在所述材料的毯覆层中形成多个三维空腔；
在所述多个三维空腔中沉积第一导电材料，从而形成位于所述三维空腔的表面上的导电材料膜；
进行第二蚀刻工艺，以选择性蚀刻环绕所述多个三维空腔的材料，从而形成在水平面上相互分离的多个三维结构，每个所述三维结构包括垂直壁和水平底壁，其中每个所述三维结构的内表面包含第一导电材料膜；
在所述三维结构中的每一个内的所述第一导电材料膜上方、所述三维结构的外表面上方以及分离的所述三维结构的水平表面上方沉积介电材料膜；以及
沉积第二导电材料的三维体积，从而围绕所述三维结构，
其中所述第二导电材料的三维体积形成顶部电极，并且所述三维结构的每一个内的所述第一导电材料膜形成底部电极，并且
其中所述顶部电极和所述底部电极被所述介电材料膜分离，使得所述顶部电极、所述底部电极和所述介电材料形成高密度电容器。
10.根据权利要求9所述的方法，其中执行所述第一和第二蚀刻工艺还包括：
形成蚀刻掩模，所述蚀刻掩模包括与第一水平方向对齐的多个第一掩模结构以及与第二水平方向对齐的多个第二掩模结构；以及
执行所述第一和第二蚀刻工艺使得在执行所述第一和第二蚀刻工艺之后保留所述多个第一掩模结构的部分，剩余的所述第一掩模结构的所述部分从而形成与所述第一水平方向对齐的多个电绝缘支撑结构，
其中所述电绝缘支撑结构沿所述第二水平方向彼此分离一段距离，所述距离对应于所述底部电极的相邻所述三维结构之间的间距。
CN202210492424.9A 2021-07-09 2022-05-07 高密度电容器及其制造方法 Pending CN115249687A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163220419P 2021-07-09 2021-07-09
US63/220,419 2021-07-09
US17/691,233 US20230011756A1 (en) 2021-07-09 2022-03-10 High density capacitor and method of making the same
US17/691,233 2022-03-10

Publications (1)

Publication Number Publication Date
CN115249687A true CN115249687A (zh) 2022-10-28

Family

ID=83698636

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210492424.9A Pending CN115249687A (zh) 2021-07-09 2022-05-07 高密度电容器及其制造方法

Country Status (3)

Country Link
US (1) US20230011756A1 (zh)
CN (1) CN115249687A (zh)
TW (1) TW202303995A (zh)

Also Published As

Publication number Publication date
TW202303995A (zh) 2023-01-16
US20230011756A1 (en) 2023-01-12

Similar Documents

Publication Publication Date Title
TWI725572B (zh) 形成裝置之方法，以及相關之裝置及電子系統
US11423966B2 (en) Memory array staircase structure
US11569244B2 (en) Vertical heterostructure semiconductor memory cell and methods for making the same
US11805657B2 (en) Ferroelectric tunnel junction memory device using a magnesium oxide tunneling dielectric and methods for forming the same
CN112970122B (zh) 形成装置的方法及相关装置与电子系统
US11910615B2 (en) Memory device and manufacturing method thereof
US11956940B2 (en) Vertical heterostructure semiconductor memory cell and methods for making the same
US20210407569A1 (en) Memory Array Including Dummy Regions
US20220293605A1 (en) Drain sharing for memory cell thin film access transistors and methods for forming the same
US20220285349A1 (en) Memory Cell and Method
TW202145505A (zh) 三維記憶體裝置及其形成方法
TWI834125B (zh) 記憶體裝置以及其形成方法
US20230164989A1 (en) U-shaped channel access transistors and methods for forming the same
CN115249687A (zh) 高密度电容器及其制造方法
JP2022019664A (ja) 三次元強誘電体メモリ装置及びその形成方法
US20230019688A1 (en) Capacitor structure and method of making the same
US20240215217A1 (en) Vertical heterostructure semiconductor memory cell and methods for making the same
US20240023341A1 (en) Ferroelectric tunnel junction memory device using a magnesium oxide tunneling dielectric and methods for forming the same
TW202306176A (zh) 電晶體結構
CN115692373A (zh) 包括多层级位线的电子装置以及相关方法和系统
CN115312459A (zh) 半导体结构及其形成方法
CN116133436A (zh) 半导体元件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination