TWI777406B - 封裝膠結構、電子裝置以及電子裝置的封裝方法 - Google Patents

封裝膠結構、電子裝置以及電子裝置的封裝方法 Download PDF

Info

Publication number
TWI777406B
TWI777406B TW110104754A TW110104754A TWI777406B TW I777406 B TWI777406 B TW I777406B TW 110104754 A TW110104754 A TW 110104754A TW 110104754 A TW110104754 A TW 110104754A TW I777406 B TWI777406 B TW I777406B
Authority
TW
Taiwan
Prior art keywords
adhesive layer
packaging
packaging adhesive
layer
emitting diode
Prior art date
Application number
TW110104754A
Other languages
English (en)
Other versions
TW202231812A (zh
Inventor
張修明
蕭麗蓉
Original Assignee
台虹應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台虹應用材料股份有限公司 filed Critical 台虹應用材料股份有限公司
Priority to TW110104754A priority Critical patent/TWI777406B/zh
Priority to CN202110265521.XA priority patent/CN114914233A/zh
Publication of TW202231812A publication Critical patent/TW202231812A/zh
Application granted granted Critical
Publication of TWI777406B publication Critical patent/TWI777406B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/54Encapsulations having a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/56Materials, e.g. epoxy or silicone resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/005Processes relating to semiconductor body packages relating to encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Laminated Bodies (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Fluid Pressure (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Abstract

本發明提供一種用於具有至少一發光二極體的電子裝置的封裝的封裝膠結構,並相應地提供使用了此封裝膠結構中的封裝黏著層的電子裝置以及其封裝方法。本發明的封裝膠結構包括第一離型層、第二離型層以及封裝黏著層,封裝黏著層設置在第一離型層與第二離型層之間,封裝黏著層的厚度為5微米至1000微米,且封裝黏著層的光線穿透率為0%至100%。

Description

封裝膠結構、電子裝置以及電子裝置的封裝方法
本發明係關於一種封裝膠結構、一種電子裝置以及一種電子裝置的封裝方法,尤指一種用於具有發光二極體(light-emitting diode,LED)的電子裝置的封裝膠結構,以及一種使用了此封裝膠結構中的封裝黏著層的電子裝置以及其封裝方法。
隨著電子裝置的演進與發展,電子裝置在現今社會中已成為不可或缺的物品。舉例而言,具有發光二極體的電子裝置已被用於任何適合的具有發光或顯示功能的電子產品中,例如電視、螢幕、筆記型電腦、智慧型手機、手錶以及車用顯示器等,以提供更方便的資訊傳遞與顯示。
在現有的具有發光二極體的電子裝置的封裝方式中,設置在發光二極體上的封裝層可透過混合樹脂和碳粉後以壓模成型的方式形成,或者,可將偏光片設置在發光二極體上而達到封裝效果。然而,此些封裝方式會大幅降低發光二極體的發射光的光線穿透率,使得電子裝置的亮度大幅降低。因此,亟需提供一種可減少電子裝置的亮度下降量的封裝方式。
本發明之目的之一在於提供一種用於具有發光二極體的電子裝置的封裝膠結構,以封裝具有發光二極體的電子裝置,並且,相應地提供使用了此封裝膠結構中的封裝黏著層的電子裝置以及其封裝方法。
本發明之一實施例提供一種封裝膠結構,其用於具有至少一發光二極體的電子裝置的封裝。封裝膠結構包括第一離型層、第二離型層以及封裝黏著層,封裝黏著層設置在第一離型層與第二離型層之間,封裝黏著層的厚度為5微米(μm)至1000微米,且封裝黏著層的光線穿透率為0%至100%。
本發明之另一實施例提供一種電子裝置,其包括基板、至少一發光二極體以及第一封裝黏著層。發光二極體設置在該基板上。第一封裝黏著層設置在基板上,並接觸發光二極體,其中第一封裝黏著層的第一光線穿透率為0%至100%。
本發明之另一實施例提供一種電子裝置的封裝方法,其包括:提供基板與至少一發光二極體,發光二極體設置在基板上;提供第一封裝膠結構,其包括第一離型層、第二離型層以及第一封裝黏著層,第一封裝黏著層設置在第一離型層與第二離型層之間,其中第一封裝黏著層的厚度為5微米至1000微米,且第一封裝黏著層的第一光線穿透率為0%至100%;撕除第一封裝膠結構的第一離型層,並透過第一壓合製程將第一封裝黏著層貼合在基板與發光二極體上;進行硬烤熟化製程,以熟化第一封裝黏著層;以及撕除第一封裝膠結構的第二離型層。
本發明所提供的電子裝置的封裝架構可使電子裝置具有高亮度。並 且,本發明還提供電子裝置的封裝方法,以使所封裝的電子裝置具有高亮度。此外,本發明還相應地提供適用於此電子裝置與此電子裝置的封裝方法的封裝膠結構。
100:電子裝置
110:基板
120:發光二極體
120a,EA1a:頂表面
120b:側壁
CL:特徵表面
EA:封裝黏著層
EA1:第一封裝黏著層
EA2:第二封裝黏著層
ES:封裝膠結構
ES1:第一封裝膠結構
ES2:第二封裝膠結構
RL1:第一離型層
RL2:第二離型層
RL3:第三離型層
RL4:第四離型層
第1圖為本發明一實施例的封裝膠結構的剖面示意圖。
第2圖為本發明一實施例的電子裝置的剖面示意圖。
第3圖至第8圖為處於本發明一實施例的電子裝置的封裝方法中的不同階段的結構的剖面示意圖。
為使本領域技術人員能更進一步瞭解本發明,以下特列舉本發明的一些實施例,並配合附圖詳細說明本發明的構成內容及所欲達成的功效。須注意的是,附圖均為簡化的示意圖,且基於目前技術說明了關鍵元件的材料和參數範圍,因此,僅顯示與本發明有關之元件與組合關係,以對本發明的基本架構、實施方法或操作提供更清楚的描述。實際的元件與佈局可能更為複雜,且所使用的材料或參數範圍可能會隨著未來技術的發展而變化。另外,為了方便說明,本發明的各附圖中所示之元件可非以實際數目、形狀、尺寸做等比例繪製,其詳細情況可依照設計的需求進行調整。
在下文說明書與申請專利範圍中,「包括」、「含有」、「具有」等詞為開放式詞語,因此其應被解釋為「含有但不限定為…」之意。因此,當本發明的描述中使用術語「包括」、「含有」及/或「具有」時,其指定了相應的特徵、 區域、步驟、操作及/或構件的存在,但不排除一個或多個相應的特徵、區域、步驟、操作及/或構件的存在。
應當理解到,在下文說明書與申請專利範圍中,當「B構件由C所形成」,則表示B構件的形成存在有C或使用C,且B構件的形成不排除一個或多個其他的特徵、區域、步驟、操作及/或構件的存在或使用。
說明書與申請專利範圍中所使用的序數例如「第一」、「第二」等之用詞用以修飾元件,其本身並不意含及代表該(或該些)元件有任何之前的序數,也不代表某一元件與另一元件的順序、或是製造方法上的順序,該些序數的使用僅用來使具有某命名的元件得以和另一具有相同命名的元件能作出清楚區分。申請專利範圍與說明書中可不使用相同用詞,據此,說明書中的第一構件在申請專利範圍中可能為第二構件。
須知悉的是,以下所舉實施例可以在不脫離本發明的精神下,可將數個不同實施例中的特徵進行替換、重組、混合以完成其他實施例。各實施例間特徵只要不違背發明精神或相衝突,均可任意混合搭配使用。
請參考第1圖,第1圖為本發明一實施例的封裝膠結構的剖面示意圖。須說明的是,本發明的封裝膠結構ES使用於電子裝置的封裝。舉例而言,在本實施例中,封裝膠結構ES可用於具有至少一發光二極體的電子裝置的封裝,其中發光二極體可為無機發光二極體(inorganic light-emitting diode)、有機發光二極體(organic light-emitting diode,OLED)、量子點發光二極體(quantum dots light-emitting diode,QLED)或其他適合的發光二極體,但不以此為限。
如第1圖所示,本實施例的封裝膠結構ES包括第一離型層RL1、第二離型層RL2與封裝黏著層EA,其中封裝黏著層EA設置在第一離型層RL1與第二離型層RL2之間。在一些實施例中,第一離型層RL1與第二離型層RL2可透過壓合而接觸封裝黏著層EA,以使封裝黏著層EA設置在第一離型層RL1與第二離型層RL2之間,但不以此為限。第一離型層RL1與第二離型層RL2可用以保護封裝黏著層EA,並且,在使用封裝膠結構ES時,可在不破壞封裝黏著層EA的情況下撕除第一離型層RL1與第二離型層RL2。
第一離型層RL1與第二離型層RL2舉例可為離型膜或離型紙,並可依據需求包括所需的材料。舉例而言,第一離型層RL1與第二離型層RL2可各自包括聚對苯二甲酸乙二酯(polyethylene terephthalate,PET)、聚乙烯(polyethylene,PE)、聚丙烯(polypropylene,PP)、離型劑、其他適合的材料或其組合。在一些實施例中,第一離型層RL1與第二離型層RL2可選擇性地包括粒子,其中粒子的材料舉例可為碳黑、聚丙烯、聚乙烯、聚甲基丙烯酸甲酯(Poly(methyl methacrylate),PMMA)、二氧化矽、氧化鋁、其他適合的材料或其組合,而粒子的粒徑舉例可為0.1微米(μm)至100微米,但不以此為限。須說明的是,當第一離型層RL1(及/或第二離型層RL2)包含具有適當粒徑之粒子時,當第一離型層RL1(及/或第二離型層RL2)被施加壓力時(例如,製造封裝膠結構ES時所進行的壓合,及/或,使用封裝膠結構ES時所進行的壓合製程),第一離型層RL1(及/或第二離型層RL2)能提高所接觸的封裝黏著層EA之表面消光性與粗糙度。
第一離型層RL1的厚度與中心線平均粗糙度(Ra)、第二離型層RL2的厚度與中心線平均粗糙度可依據需求而設計。在一些實施例中,第一離型層RL1 的厚度可為30微米至200微米,第一離型層RL1與封裝黏著層EA接觸的表面的中心線平均粗糙度可為0.0001微米至100微米,但不以此為限。在一些實施例中,第二離型層RL2的厚度可為10微米至300微米,第二離型層RL2與封裝黏著層EA接觸的表面的中心線平均粗糙度可為0.0001微米至10微米,但不以此為限。須說明的是,當第一離型層RL1(及/或第二離型層RL2)具有適當的中心線平均粗糙度,可提升所接觸的封裝黏著層EA的表面消光性與粗糙度。
透過上述的設計,可提升第一離型層RL1與第二離型層RL2對於封裝黏著層EA的保護,並可減少第一離型層RL1與第二離型層RL2在撕除時對封裝黏著層EA的破壞。
封裝黏著層EA舉例可為固態狀,但不以此為限。封裝黏著層EA除了具有黏著性之外,還可選擇性地具有其他特性,以提升電子裝置的封裝效果。在一些實施例中,封裝黏著層EA可具有良好的填孔能力,以減少孔洞與氣泡,並提升封裝黏著層EA與所黏著的元件及/或結構之間的黏著面積而提升黏著效果,但不以此為限。在一些實施例中,封裝黏著層EA可對於例如玻璃表面及/或金屬表面具有高密著性,以獲得良好的封裝效果,但不以此為限。在一些實施例中,封裝黏著層EA可具有高阻水性(例如,高緻密度),以減少特定元件及/或結構對於水氣的不良影響,但不以此為限。在一些實施例中,封裝黏著層EA可具有耐高溫性,以提升電子裝置的高溫耐受性(例如,300℃至350℃)。在一些實施例中,封裝黏著層EA可具有高電阻率,例如其電阻率可大於或等於1013Ωm,但不以此為限。在一些實施例中,可依據封裝黏著層EA的使用需求與設置位置,封裝黏著層EA的光線穿透率可為0%至100%、0%至5%、0%至30%、0%至60%、5%至30%、5%至60%、5%至100%、30%至60%、30%至100%或60% 至100%(5%至60%的穿透率可定義為半透明膜層,60%至100%的穿透率可定義為高度透明膜層),但不以此為限。
封裝黏著層EA可具有適當的硬度,以保護所封裝電子裝置中的元件及/或結構。舉例而言,在一些實施例中,在封裝黏著層EA未經過加熱過程的情況下,封裝黏著層EA以蕭氏硬度計(Shore hardness tester)所量測到的硬度可大於或等於10、大於或等於20、或者大於或等於40,但不以此為限。舉例而言,在一些實施例中,在封裝黏著層EA經過硬烤熟化製程(例如,封裝黏著層EA以160℃以上的溫度加熱60分鐘以上)後,封裝黏著層EA以蕭氏硬度計所量測到的硬度可大於或等於40,但不以此為限。
封裝黏著層EA可透過例如蝕刻製程來移除,因此,封裝黏著層EA易於進行圖案化製程。舉例而言,封裝黏著層EA可透過乾蝕刻製程來進行圖案化製程,例如,蝕刻製程舉例可以電漿(plasma)蝕刻封裝黏著層EA,但不以此為限。
封裝黏著層EA可依據需求(例如,上述所需的特性或其他需求)而包括任何所需的材料,舉例來說,封裝黏著層EA可包括環氧樹脂(epoxy resin)、聚氨酯(polyurethane,PU)、聚醯亞胺(polyimide,PI)、壓克力樹脂(acrylic resin)、其他適合的材料或其組合,但不以此為限。另外,封裝黏著層EA可依據需求(例如,上述所需的特性或其他需求)而使其厚度為5微米至1000微米,但不以此為限。
當封裝膠結構ES使用於電子裝置的封裝時,封裝膠結構ES中的封裝 黏著層EA會黏著在電子裝置中特定的元件及/或結構上,以封裝電子裝置並保護電子裝置中的元件及/或結構。在封裝膠結構ES的使用上,第一離型層RL1與第二離型層RL2可在使用封裝膠結構ES的過程中撕除(第一離型層RL1與第二離型層RL2可在相同或不同的步驟中撕除),而封裝黏著層EA可黏著在電子裝置中特定的元件及/或結構上,以封裝電子裝置並保護電子裝置中的元件及/或結構。詳細的電子裝置的封裝結構與封裝方法會在下文詳述。
請參考第2圖,第2圖為本發明一實施例的電子裝置的剖面示意圖。如第2圖所示,本實施例的電子裝置100包括基板110、至少一發光二極體120與第一封裝黏著層EA1,其中發光二極體120設置在基板110上,第一封裝黏著層EA1設置在基板110上並接觸發光二極體120。此外,電子裝置100還可選擇性地包括第二封裝黏著層EA2,設置在第一封裝黏著層EA1與發光二極體120上,使得發光二極體120與第一封裝黏著層EA1位於基板110與第二封裝黏著層EA2之間,但不以此為限。
基板110可用以乘載多個元件與結構,且基板110可包括任何適合的材料,以作為可撓式基板或硬質基板。舉例而言,基板110可包括玻璃、石英、藍寶石、聚醯亞胺、聚對苯二甲酸乙二酯、其他適合的材料或其組合,但不以此為限。
發光二極體120可發射出光線,以用來例如照明及/或顯示畫面。舉例而言,發光二極體120可依據所接收到的電壓及/或電流(例如灰階訊號)而提供具有對應光強度的發射光,藉此顯示畫面。也就是說,各發光二極體120所產生的光的強度相關於顯示畫面中對應此發光二極體120的區域的灰階值。
發光二極體120可發射出發射任何適合顏色的光線,且發光二極體120所發射出的光線的顏色可相同或不同。舉例而言,本實施例的發光二極體120可包括發射紅光的紅色發光二極體、發射綠光的綠色發光二極體與發射藍光的藍色發光二極體,但不以此為限。舉例而言,發光二極體120可發射白光,並且,可選擇性地透過任何適合的方式將白光轉換為任何所需的顏色,但不以此為限。舉例而言,發光二極體120可發射藍光,並且,可選擇性地透過任何適合的方式將藍光轉換為任何所需的顏色,但不以此為限。
在本實施例中,發光二極體120舉例可為無機發光二極體、有機發光二極體、量子點發光二極體或其他適合的發光二極體,但不以此為限。發光二極體120的形成方式可為任何適合的方式。舉例而言,發光二極體120可由半導體製程(例如可包括沉積製程、塗布製程、蝕刻製程及/或微影製程)、接合製程、轉移製程、其他適合的製程或其組合而形成在基板110上,但不以此為限。
第一封裝黏著層EA1與可選擇的第二封裝黏著層EA2用以封裝電子裝置100,以保護電子裝置100中的元件及/或結構,例如發光二極體120。第一封裝黏著層EA1與第二封裝黏著層EA2舉例可由上述的不同封裝膠結構ES的封裝黏著層EA經過硬烤熟化製程後而形成,因此,第一封裝黏著層EA1與第二封裝黏著層EA2的特性與材料可參考上述封裝膠結構ES的封裝黏著層EA的內容,不再重複贅述。據此,第一封裝黏著層EA1的第一光線穿透率與第二封裝黏著層EA2的第二光線穿透率可各自為0%至100%、0%至5%、0%至30%、0%至60%、5%至30%、5%至60%、5%至100%、30%至60%、30%至100%或60%至100%,但不以此為限。須說明的是,由於電子裝置100中的第一封裝黏著層EA1與可選 擇的第二封裝黏著層EA2已經過硬烤熟化製程(例如,製程溫度可為160℃以上,製程時間可為60分鐘以上),因此,第一封裝黏著層EA1與第二封裝黏著層EA2以蕭氏硬度計所量測到的硬度可大於或等於40,但不以此為限。
如第2圖所示,本實施例的第一封裝黏著層EA1設置在發光二極體120的至少一側,而第二封裝黏著層EA2設置在第一封裝黏著層EA1與發光二極體120上。舉例而言,第2圖中,第一封裝黏著層EA1可接觸發光二極體120的側壁120b,第二封裝黏著層EA2可接觸發光二極體120的頂表面120a,但不以此為限。
在第2圖中,由於發光二極體120具有一特定高度(例如,一實施例的發光二極體120的高度可約為8微米,但不限於此),且第一封裝黏著層EA1可填充兩相鄰的發光二極體120之間的空間,因此,第一封裝黏著層EA1的設置可提升平坦度而利於後續形成在發光二極體120上的膜層及/或結構的形成。在一些實施例中,發光二極體120的頂表面120a與第一封裝黏著層EA1的頂表面EA1a可形成為(定義為)一特徵表面CL,而此特徵表面CL的中心線平均粗糙度舉例可小於2微米(例如,0.046微米),但不以此為限。在一些實施例中,此特徵表面CL的最高點與最低點之間的差距可小於或等於2微米,但不以此為限。須說明的是,一些實施例的第一封裝黏著層EA1的頂表面EA1a舉例可低於發光二極體120的頂表面120a,使得第二封裝黏著層EA2也可接觸發光二極體120的側壁120b,但不以此為限。
除此之外,在第2圖中,由於第一封裝黏著層EA1可填充兩相鄰的發光二極體120之間的空間,因此,若第一封裝黏著層EA1的第一光線穿透率較低 時,第一封裝黏著層EA1可減少兩相鄰的發光二極體120所發射出的光線在側向上的彼此干擾,以提升電子裝置100的發光品質。舉例而言,在一些實施例中,第一封裝黏著層EA1的第一光線穿透率可小於或等於5%、或小於或等於30%,或者,第一封裝黏著層EA1的第一光線穿透率可為0%,但不以此為限。
此外,若第一封裝黏著層EA1具有高光吸收率(例如,第一封裝黏著層EA1為黑色)時,除了可減少兩相鄰的發光二極體120所發射出的光線在側向上的彼此干擾之外,還可減少外界光線射向電子裝置100後的反射光,以提升電子裝置100的使用品質。
在本實施例中,由於第二封裝黏著層EA2設置在發光二極體120的頂表面120a上,且發光二極體120的發射光須穿透過第二封裝黏著層EA2以進行照明及/或顯示畫面(例如,發光二極體120的頂表面120a可作為發光二極體120的出光面),因此,第二封裝黏著層EA2所具有的第二光線穿透率不宜過低。舉例而言,第二封裝黏著層EA2的第二光線穿透率可為5%至100%、5%至30%、5%至60%、30%至60%、30%至100%、60%至100%、80%至100%或90%至100%,但不以此為限。在一些實施例中,第二封裝黏著層EA2的第二光線穿透率可大於第一封裝黏著層EA1的第一光線穿透率,但不以此為限。須說明的是,當第二封裝黏著層EA2的第二光線穿透率越高,本實施例的電子裝置100的亮度則越高。
除此之外,若第一封裝黏著層EA1與第二封裝黏著層EA2具有適當的表面消光性與粗糙度,則可提升電子裝置100所提供的光線品質(例如,使發光二極體120的發射光散射),但不以此為限。
電子裝置100還可依據需求包括任何所需的元件及/或結構,使得電子裝置100可具有更良好的品質與功能。
根據上述內容,本發明所提供的電子裝置100的封裝架構可使電子裝置100具有高亮度。此外,在一些實施例中,第一封裝黏著層EA1可填充兩相鄰的發光二極體120之間的空間,以提升平坦度。此外,在一些實施例中,若第一封裝黏著層EA1的第一光線穿透率較低時,第一封裝黏著層EA1可減少兩相鄰的發光二極體120所發射出的光線在側向上的彼此干擾,及/或第一封裝黏著層EA1可減少外界光線射向電子裝置100後的反射光,以提升電子裝置100的品質。在一些實施例中,具有適當的表面消光性與粗糙度的第一封裝黏著層EA1與第二封裝黏著層EA2可提升電子裝置100的品質。
請參考第3圖至第8圖,並同時參考第2圖,第3圖至第8圖為處於本發明一實施例的電子裝置的封裝方法中的不同階段的結構的剖面示意圖,而第2圖為本發明一實施例完成封裝方法後的電子裝置的結構的剖面示意圖。須說明的是,第2圖至第8圖與與下文所述的封裝方法與流程僅為範例,並不以此為限。在一些實施例中,可對第2圖至第8圖與下文所述的封裝方法進行調整,例如可以不同的順序執行方法中的任何步驟、可同時執行任何步驟、可對任何步驟做改變(例如選擇性刪除部分步驟)及/或可在任何步驟之前、之後或之間執行其他步驟。
如第3圖所示,在電子裝置100的封裝方法中,首先,提供基板110與設置在基板110上的發光二極體120,並且,提供第一封裝膠結構ES1,其中第一封裝膠結構ES1包括第一離型層RL1、第二離型層RL2與第一封裝黏著層EA1(尚 未熟化),第一封裝黏著層EA1設置在第一離型層RL1與第二離型層RL2之間,其中第一封裝黏著層EA1的厚度為5微米至1000微米,且第一封裝黏著層EA1的第一光線穿透率為0%至100%。基板110與發光二極體120構的詳細內容可參考上文與第2圖所示的基板110與發光二極體120,在此不重覆贅述。第一封裝膠結構ES1的詳細內容可參考上文與第1圖所示的封裝膠結構ES,因此,第一封裝膠結構ES1的第一離型層RL1、第二離型層RL2與第一封裝黏著層EA1可分別參考上文與第1圖所示的封裝膠結構ES中的第一離型層RL1、第二離型層RL2與封裝黏著層EA,在此不重覆贅述。
須說明的是,在提供第一封裝膠結構ES1時,可選擇性地將第一封裝膠結構ES1進行裁切,以使第一封裝膠結構ES1的尺寸適用於此電子裝置100的封裝方法。
如第3圖與第4圖所示,撕除第一封裝膠結構ES1的第一離型層RL1(如第3圖),並且,透過第一壓合製程將第一封裝黏著層EA1貼合在基板110與發光二極體120上(如第4圖)。第一壓合製程可透過壓合機台來進行,而第一壓合製程的製程參數可依據需求而設計。舉例而言,在第一壓合製程中,壓合壓力可為0.5至10公斤/平方公分(kg/cm2),製程溫度可為70℃至160℃,製程時間可為1至10分鐘(例如,壓合壓力可為1公斤/平方公分,製程溫度可為100℃,製程時間可為3分鐘),製程氣壓可為真空,但不以此為限。須說明的是,在第4圖中,在進行第一壓合製程後,第一封裝黏著層EA1的頂表面EA1a可高於發光二極體120的頂表面120a,但不以此為限。
須說明的是,在進行第一壓合製程時,第一壓合製程的壓合壓力會 同時增強第二離型層RL2與第一封裝黏著層EA1之間的貼合度。在一些實施例中,若第二離型層RL2具有足夠大的粗糙度及/或具有適當粒徑之粒子,則第二離型層RL2的表面會具有凹凸狀結構,且第二離型層RL2的表面的凹凸狀結構可透過第一壓合製程的壓合壓力轉印在第一封裝黏著層EA1的頂表面EA1a上,使得第一封裝黏著層EA1的頂表面EA1a的消光性與粗糙度提升。
須說明的是,在進行第一壓合製程後,可選擇性地將第一壓合製程後的結構靜置於常溫常壓下(例如,靜置5至10分鐘),以使其降溫。
如第5圖所示,撕除第一封裝膠結構ES1的第二離型層RL2,以暴露出第一封裝黏著層EA1的頂表面EA1a。
如第6圖所示,對第一封裝黏著層EA1進行蝕刻製程,以移除部分的第一封裝黏著層EA1而暴露發光二極體120的頂表面120a(即,形成特徵表面CL)。也就是說,可透過蝕刻製程將第一封裝黏著層EA1中不需要的部分去除。蝕刻製程可為任何適合的蝕刻技術,例如乾蝕刻製程。舉例來說,蝕刻製程舉例可以電漿蝕刻第一封裝黏著層EA1,但不以此為限。舉例來說,蝕刻製程中所使用的電漿可為四氟化碳(CF4)電漿或任何適合的電漿,但不以此為限。
如第7圖與第8圖所示,形成第二封裝黏著層EA2在第一封裝黏著層EA1與發光二極體120上。詳細而言,如第7圖所示,先提供第二封裝膠結構ES2,其中第二封裝膠結構ES2包括第三離型層RL3、第四離型層RL4與第二封裝黏著層EA2(尚未熟化),第二封裝黏著層EA2設置在第三離型層RL3與第四離型層RL4之間,其中第二封裝黏著層EA2的厚度可為5微米至1000微米,且第二封裝 黏著層EA2的第二光線穿透率可為0%至100%。第二封裝膠結構ES2的詳細內容可參考上文與第1圖所示的封裝膠結構ES,因此,第二封裝膠結構ES2的第三離型層RL3、第四離型層RL4與第二封裝黏著層EA2可分別參考上文與第1圖所示的封裝膠結構ES中的第一離型層RL1、第二離型層RL2與封裝黏著層EA,在此不重覆贅述。須說明的是,本實施例的第二封裝黏著層EA2可不同於第一封裝黏著層EA1。須說明的是,在提供第二封裝膠結構ES2時,可選擇性地將第二封裝膠結構ES2進行裁切,以使第二封裝膠結構ES2的尺寸適用於此電子裝置100的封裝方法。
如第7圖與第8圖所示,撕除第二封裝膠結構ES2的第三離型層RL3(如第7圖),並且,透過第二壓合製程將第二封裝黏著層EA2貼合在第一封裝黏著層EA1與發光二極體120上(如第8圖)。第二壓合製程可透過壓合機台來進行,而第二壓合製程的製程參數可依據需求而設計。舉例而言,在第二壓合製程中,壓合壓力可為0.5至10公斤/平方公分,製程溫度可為70℃至160℃,製程時間可為1至10分鐘(例如,壓合壓力可為1公斤/平方公分,製程溫度可為130℃,製程時間可為3分鐘),製程氣壓可為真空,但不以此為限。須說明的是,第二壓合製程所使用的壓合機台可相同或不同於第一壓合製程所使用的壓合機台。
類似地,在進行第二壓合製程時,第二壓合製程的壓合壓力會同時增強第四離型層RL4與第二封裝黏著層EA2之間的貼合度。在一些實施例中,若第四離型層RL4具有足夠大的粗糙度及/或具有適當粒徑之粒子,則第四離型層RL4的表面會具有凹凸狀結構,且第四離型層RL4的表面的凹凸狀結構可透過第二壓合製程的壓合壓力轉印在第二封裝黏著層EA2的頂表面上,使得第二封裝黏著層EA2的頂表面的消光性與粗糙度提升。
之後,如第8圖所示,進行硬烤熟化製程,以熟化第一封裝黏著層EA1與第二封裝黏著層EA2。舉例而言,在硬烤熟化製程中,製程溫度可為160℃以上,製程時間可為60分鐘以上,但不以此為限。
最後,如第2圖所示,在進行硬烤熟化製程之後,撕除第二封裝膠結構ES2的第四離型層RL4,以完成電子裝置100的封裝。須說明的是,在封裝完成後的電子裝置100中的元件與結構可參考上文所述的電子裝置100的內容與第2圖,在此不重複贅述。
根據上述的封裝方法,在進行第一壓合製程之後且在進行硬烤熟化製程之前,會撕除第一封裝膠結構ES1的第二離型層RL2,但不以此為限。根據上述的封裝方法,在撕除第一封裝膠結構ES1的第二離型層RL2之後且在進行硬烤熟化製程之前,會對第一封裝黏著層EA1進行蝕刻製程,但不以此為限。根據上述的封裝方法,在進行該蝕刻製程後且在進行該硬烤熟化製程之前,會形成第二封裝黏著層EA2在第一封裝黏著層EA1與發光二極體120上,但不以此為限。
除此之外,本發明還提供另一實施例的電子裝置,其中此電子裝置相較於第2圖並未包括第二封裝黏著層EA2。可選擇性地,第一封裝黏著層EA1可覆蓋發光二極體120(即,第一封裝黏著層EA1的頂表面EA1a可高於發光二極體120的頂表面120a)。舉例而言,第一封裝黏著層EA1可接觸發光二極體120的側壁120b與頂表面120a,但不以此為限。在第一封裝黏著層EA1覆蓋發光二極體120的情況下,第一封裝黏著層EA1所具有的第一光線穿透率不宜過低。舉例而言,第一封裝黏著層EA1的第一光線穿透率可為5%至100%、5%至30%、5%至 60%、30%至60%、30%至100%、60%至100%、80%至100%或90%至100%,但不以此為限。須說明的是,在第一封裝黏著層EA1覆蓋發光二極體120的情況下,當第一封裝黏著層EA1的第一光線穿透率越高,本實施例的電子裝置的亮度則越高。
在未包括第二封裝黏著層EA2的電子裝置的封裝方法中,在透過第一壓合製程將第一封裝黏著層EA1貼合在基板110與發光二極體120上(如第4圖)後,可進行硬烤熟化製程,以熟化第一封裝黏著層EA1。之後,撕除第一封裝膠結構ES1的第二離型層RL2,以完成電子裝置的封裝。
綜上所述,本發明所提供的電子裝置的封裝架構可使電子裝置具有高亮度。並且,本發明還提供電子裝置的封裝方法,以使所封裝的電子裝置具有高亮度。此外,本發明還相應地提供適用於此電子裝置與此電子裝置的封裝方法的封裝膠結構。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
EA:封裝黏著層
ES:封裝膠結構
RL1:第一離型層
RL2:第二離型層

Claims (18)

  1. 一種封裝膠結構,用於具有至少一發光二極體的一電子裝置的封裝,該封裝膠結構包括:一第一離型層與一第二離型層;以及一封裝黏著層,設置在該第一離型層與該第二離型層之間,其中該封裝黏著層的厚度為5微米(μm)至1000微米,且該封裝黏著層的一光線穿透率為0%至100%;其中在該封裝黏著層未經過加熱過程的情況下,該封裝黏著層以蕭氏硬度計(Shore hardness tester)所量測到的硬度大於或等於10。
  2. 如請求項1所述之封裝膠結構,其中在該封裝黏著層以160℃以上的溫度加熱60分鐘以上後,該封裝黏著層以蕭氏硬度計所量測到的硬度大於或等於40。
  3. 如請求項1所述之封裝膠結構,其中該封裝黏著層包括環氧樹脂(epoxy resin)、聚氨酯(polyurethane,PU)、聚醯亞胺(polyimide,PI)、壓克力樹脂(acrylic resin)或其組合。
  4. 如請求項1所述之封裝膠結構,其中該第一離型層與該封裝黏著層接觸的一表面的中心線平均粗糙度(Ra)為0.0001微米至100微米,且該第二離型層與該封裝黏著層接觸的一表面的中心線平均粗糙度為0.0001微米至10微米。
  5. 如請求項1所述之封裝膠結構,其中該第一離型層的厚度為30微米 至200微米,且該第二離型層的厚度為10微米至300微米。
  6. 一種電子裝置,包括:一基板;至少一發光二極體,設置在該基板上;以及一第一封裝黏著層,設置在該基板上,並接觸該發光二極體,其中該第一封裝黏著層的一第一光線穿透率為0%至100%;其中一特徵表面由該發光二極體的頂表面與該第一封裝黏著層的頂表面所形成,該特徵表面的中心線平均粗糙度小於2微米。
  7. 如請求項6所述之電子裝置,其中該第一封裝黏著層以蕭氏硬度計所量測到的硬度大於或等於40。
  8. 如請求項6所述之電子裝置,另包括第二封裝黏著層,其中該第二封裝黏著層設置在該第一封裝黏著層與該發光二極體上,該發光二極體與該第一封裝黏著層位於該基板與該第二封裝黏著層之間,該第一封裝黏著層接觸該發光二極體的側壁,該第二封裝黏著層接觸該發光二極體的該頂表面,且該第二封裝黏著層的一第二光線穿透率大於該第一封裝黏著層的該第一光線穿透率。
  9. 如請求項8所述之電子裝置,其中該第一封裝黏著層的該第一光線穿透率為0%,該第二封裝黏著層的該第二光線穿透率為5%至100%。
  10. 如請求項6所述之電子裝置,其中該第一封裝黏著層包括環氧樹 脂、聚氨酯、聚醯亞胺、壓克力樹脂或其組合。
  11. 一種電子裝置的封裝方法,包括:提供一基板與至少一發光二極體,該發光二極體設置在該基板上;提供一第一封裝膠結構,包括:一第一離型層與一第二離型層;以及一第一封裝黏著層,設置在該第一離型層與該第二離型層之間,其中該第一封裝黏著層的厚度為5微米至1000微米,且該第一封裝黏著層的一第一光線穿透率為0%至100%;撕除該第一封裝膠結構的該第一離型層,並透過一第一壓合製程將該第一封裝黏著層貼合在該基板與該發光二極體上;進行一硬烤熟化製程,以熟化該第一封裝黏著層;以及撕除該第一封裝膠結構的該第二離型層。
  12. 如請求項11所述之封裝方法,其中在進行該第一壓合製程之後且在進行該硬烤熟化製程之前,撕除該第一封裝膠結構的該第二離型層,且該封裝方法另包括:在撕除該第一封裝膠結構的該第二離型層之後且在進行該硬烤熟化製程之前,對該第一封裝黏著層進行一蝕刻製程,以暴露該發光二極體的頂表面。
  13. 如請求項12所述之封裝方法,其中該蝕刻製程以電漿(plasma)蝕刻該第一封裝黏著層。
  14. 如請求項12所述之封裝方法,另包括:在進行該蝕刻製程後且在進行該硬烤熟化製程之前,形成一第二封裝黏著層在該第一封裝黏著層與該發光二極體上,其中該第二封裝黏著層的一第二光線穿透率大於該第一封裝黏著層的該第一光線穿透率。
  15. 如請求項14所述之封裝方法,其中該第一封裝黏著層的該第一光線穿透率為0%,該第二封裝黏著層的該第二光線穿透率為5%至100%。
  16. 如請求項14所述之封裝方法,其中在形成該第二封裝黏著層在該第一封裝黏著層與該發光二極體上的步驟中,其包括:提供一第二封裝膠結構,該第二封裝膠結構包括一第三離型層、一第四離型層與該第二封裝黏著層,其中該第二封裝黏著層設置在該第三離型層與該第四離型層之間;以及撕除該第二封裝膠結構的該第三離型層,並透過一第二壓合製程將該第二封裝黏著層貼合在該第一封裝黏著層與該發光二極體上;且該封裝方法另包括:在進行該硬烤熟化製程之後,撕除該第二封裝膠結構的該第四離型層。
  17. 如請求項16所述之封裝方法,其中在該第二壓合製程中,壓合壓力為0.5至10公斤/平方公分(kg/cm2),製程溫度為70℃至160℃,製程時間為1至10分鐘。
  18. 如請求項11所述之封裝方法,其中在該第一壓合製程中,壓合壓力為0.5至10公斤/平方公分,製程溫度為70℃至160℃,製程時間為1至10分鐘。
TW110104754A 2021-02-08 2021-02-08 封裝膠結構、電子裝置以及電子裝置的封裝方法 TWI777406B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110104754A TWI777406B (zh) 2021-02-08 2021-02-08 封裝膠結構、電子裝置以及電子裝置的封裝方法
CN202110265521.XA CN114914233A (zh) 2021-02-08 2021-03-11 封装胶结构、电子装置以及电子装置的封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110104754A TWI777406B (zh) 2021-02-08 2021-02-08 封裝膠結構、電子裝置以及電子裝置的封裝方法

Publications (2)

Publication Number Publication Date
TW202231812A TW202231812A (zh) 2022-08-16
TWI777406B true TWI777406B (zh) 2022-09-11

Family

ID=82761568

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110104754A TWI777406B (zh) 2021-02-08 2021-02-08 封裝膠結構、電子裝置以及電子裝置的封裝方法

Country Status (2)

Country Link
CN (1) CN114914233A (zh)
TW (1) TWI777406B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1827684A (zh) * 2005-03-01 2006-09-06 日东电工株式会社 环氧树脂组合物固化产物、制法、及使用其的光半导体器件
CN107634148A (zh) * 2011-11-14 2018-01-26 Lg化学株式会社 粘合膜

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1827684A (zh) * 2005-03-01 2006-09-06 日东电工株式会社 环氧树脂组合物固化产物、制法、及使用其的光半导体器件
CN107634148A (zh) * 2011-11-14 2018-01-26 Lg化学株式会社 粘合膜

Also Published As

Publication number Publication date
TW202231812A (zh) 2022-08-16
CN114914233A (zh) 2022-08-16

Similar Documents

Publication Publication Date Title
TWI594661B (zh) 發光二極體顯示器及其製造方法
KR102132220B1 (ko) 양자점 광학 소자의 제조 방법 및 양자점 광학 소자를 포함한 백라이트 유닛
JP5744386B2 (ja) 光半導体封止材
US20230253525A1 (en) Light emitting device
WO2017215067A1 (zh) 微发光二极管显示面板及其制作方法
US9978987B2 (en) Light emitting device and method of manufacturing a light emitting device
TWI442604B (zh) 發光結構及其製法
EP3511612B1 (en) A coated optical semiconductor element
US20220310886A1 (en) Method of manufacturing an electronic device and an electronic device
TWI719823B (zh) 板上封裝顯示元件及其製造方法
JP2020053690A (ja) ビーム成形構造体を備えた発光素子およびその製造方法
TWI682312B (zh) 觸控顯示裝置及其製造方法
TW201344979A (zh) 發光裝置及其製造方法
JP6079544B2 (ja) 発光装置および発光装置の製造方法
TWI624966B (zh) 發光二極體封裝裝置
EP3188261B1 (en) Chip scale packaging light emitting device and manufacturing method of the same
JP6596410B2 (ja) チップスケールパッケージ発光素子およびその製造方法
TWI777406B (zh) 封裝膠結構、電子裝置以及電子裝置的封裝方法
US11694999B2 (en) Electronic device and fabrication method thereof
US20230352444A1 (en) Method of manufacturing electronic device
KR20220131491A (ko) 디스플레이 기판 및 그 제조 방법 및 디스플레이 디바이스
TWI842387B (zh) 次毫米發光二極體背光板的製法及其製品
US20230006109A1 (en) Light emitting device and manufacturing method thereof
TWI794769B (zh) 發光裝置及其製造方法
US11721787B2 (en) Method of manufacturing display device

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent