TWI775596B - 振盪器校準方法、模組、晶片及電子設備 - Google Patents

振盪器校準方法、模組、晶片及電子設備 Download PDF

Info

Publication number
TWI775596B
TWI775596B TW110133446A TW110133446A TWI775596B TW I775596 B TWI775596 B TW I775596B TW 110133446 A TW110133446 A TW 110133446A TW 110133446 A TW110133446 A TW 110133446A TW I775596 B TWI775596 B TW I775596B
Authority
TW
Taiwan
Prior art keywords
clock signal
frequency
ratio
module
oscillation module
Prior art date
Application number
TW110133446A
Other languages
English (en)
Other versions
TW202224342A (zh
Inventor
肖鋇
黃小林
駱志強
Original Assignee
大陸商敦泰電子(深圳)有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商敦泰電子(深圳)有限公司 filed Critical 大陸商敦泰電子(深圳)有限公司
Publication of TW202224342A publication Critical patent/TW202224342A/zh
Application granted granted Critical
Publication of TWI775596B publication Critical patent/TWI775596B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/02—Input circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本申請實施例提供一種振盪器校準方法，包括：得到第一計數值，得到第二計數值，以獲取第一週期比；將所述第一週期比與一預存之參考週期比進行比較，並根據比較結果確認所述第一時鐘訊號是否發生頻偏；調整所述振盪模組之分頻係數，以使得所述振盪模組根據調整後之分頻係數對所述第一時鐘訊號進行分頻，進而得到校準後之所述第二時鐘訊號。本申請實施例還提供一種校準模組、晶片及電子設備。如此，本申請實施例提供之振盪器校準方法、模組、晶片及電子設備，可準確校準振盪模組之時鐘訊號頻率。

Description

振盪器校準方法、模組、晶片及電子設備
本申請涉及晶片技術領域，尤其是一種振盪器校準方法、模組、晶片及電子設備。
隨著消費電子產業之迅速發展，振盪時鐘(Oscillator Clock，OSC)訊號之應用亦越來越廣泛，振盪時鐘訊號由振盪器產生，可用於振盪模組計時、計數、訊號同步等，從而控制系統單元之間有序穩定之工作，使得系統內部所有訊號實現同步輸入、輸出，保證資訊準確無誤。
然，於實際之生產過程中，振盪器之穩定性極容易受到製程環境之影響，主要影響因素包括溫度、濕度、晶體參雜、電源電壓穩定性、電離程度等等。眾多因素共同作用，導致生產出來之振盪器規格不一，OSC時鐘頻率出習知明顯偏差(頻偏)。於實際應用場景中，內置有頻偏問題之OSC振盪模組會出現工作不穩定、設備間同步失效、振盪模組運算出錯等嚴重問題。
鑒於上述問題，有必要提供一種振盪器校準方法、模組、晶片及電子設備，來準確校準晶體振盪器之時鐘訊號頻率。
本申請實施例第一方面提供一種振盪器校準方法，用於校準包含晶體振盪器之振盪模組輸出之第一時鐘訊號，以得到校準後之第二時鐘訊號，所述振盪器校準方法包括：對外部設備之第三時鐘訊號進行計數，得到第一計數值，對所述振盪模組之掃描訊號進行計數，得到第二計數值，以獲取第一週期比，其中，所述第一週期比為所述第一計數值與所述第二計數值之比；將所述第一週期比與一預存之參考週期比進行比較，並根據比較結果確認所述第一時鐘訊號是否發生頻偏；以及若所述第一時鐘訊號發生頻偏，則調整所述振盪模組之分頻係數，以使得所述振盪模組根據調整後之分頻係數對所述第一時鐘訊號進行分頻，進而得到校準後之所述第二時鐘訊號。
於一種可能之實現方式中，所述對外部設備之所述第三時鐘訊號進行計數包括：以第四時鐘訊號之頻率於所述第三時鐘訊號之M個週期內進行計數。
於一種可能之實現方式中，所述對所述振盪模組之掃描訊號進行計數包括：以第四時鐘訊號之頻率於所述振盪模組之掃描訊號之N個週期內進行計數。
於一種可能之實現方式中，所述調整所述振盪模組之分頻係數包括：檢測到所述第一時鐘訊號發生頻偏後，將所述振盪模組之所述分頻係數調整為第一週期比與參考週期比之比值與原分頻係數之乘積。
本申請實施例第二方面提供一種校準模組，用於校準包含晶體振盪器之振盪模組輸出之第一時鐘訊號，所述校準模組包括： 獲取單元，用於對外部設備之第三時鐘訊號進行計數，得到第一計數值，對所述振盪模組之掃描訊號進行計數，得到第二計數值，以獲取第一週期比，其中，所述第一週期比為所述第一計數值與所述第二計數值之比；比較單元，用於將所述第一週期比與一參考週期比進行比較，並根據比較結果確認所述第一時鐘訊號是否發生頻偏；以及校準單元，用於當所述第一時鐘訊號發生頻偏時，則調整所述振盪模組之分頻係數，以使得所述振盪模組根據調整後之分頻係數對所述第一時鐘訊號進行分頻，進而得到校準後之所述第二時鐘訊號。
於一種可能之實現方式中，所述對外部設備之所述第三時鐘訊號進行計數包括：所述獲取單元以第四時鐘訊號之頻率於所述第三時鐘訊號之M個週期內進行計數。
於一種可能之實現方式中，所述對所述振盪模組之掃描訊號進行計數包括：所述獲取單元以第四時鐘訊號之頻率於所述振盪模組之掃描訊號之N個週期內進行計數。
於一種可能之實現方式中，所述調整所述振盪模組之分頻係數包括：將所述振盪模組之所述分頻係數調整為第一週期比與參考週期比之比值與原分頻係數之乘積。
本申請實施例協力廠商面提供一種晶片，所述晶片集成了至少兩子晶片，其中一子晶片集成了振盪模組，另一子晶片集成了如上述任一項所述之校準模組。
本申請實施例第四方面提供一種電子設備，包括：記憶體，用於存儲電腦程式；處理器，用於執行所述記憶體存儲之所述電腦程式，當所述電腦程式被執行時，所述處理器用於執行如上述任意一項所述之振盪器校準方法。
由此，本申請實施例提供之振盪器校準方法、模組、晶片及電子設備，可準確校準振盪模組之時鐘訊號頻率。
100:校準模組
200:振盪模組
300:外部設備
400:電子設備
101:獲取單元
103:比較單元
105:校準單元
201:振盪器
202:分頻器
203:掃描器
401:記憶體
402:處理器
403:通訊匯流排
404:通訊介面
圖1為本申請之一個實施例提供之校準模組之應用場景圖。
圖2為本申請之一個實施例提供之校準模組之功能框圖。
圖3為本申請之一個實施例提供之振盪器校準方法之流程圖。
圖4為本申請之一個實施例提供之電子設備之結構示意圖。
本申請實施例中，“第一”、“第二”等詞彙，僅是用於區別不同之物件，不能理解為指示或暗示相對重要性，亦不能理解為指示或暗示順序。例如，第一應用、第二應用等是用於區別不同之應用，而不是用於描述應用之特定順序，限定有“第一”、“第二”之特徵可明示或者隱含地包括一個或者更多個該特徵。
請參閱圖1，圖1所示為本申請之一個實施例提供之校準模組100之應用場景圖。如圖1所示，校準模組100與振盪模組200與外部設備300連接，用於根據外部設備300之時鐘訊號來校準振盪模組200之時鐘訊號頻率。振盪模組200與外部設備300連接，用於獲取外部設備300之時鐘訊號頻率。
於一些實施例中，振盪模組200可設置於包括觸控面板(Touch Pad，TP)之電子設備中，振盪模組200可為類比前端(Analog Front End，AFE)模組，其包括振盪器、分頻器、掃描(Scan)器等。其中，振盪器為將直流電能轉換為具有一定頻率之交流電之電子元件。可選地，所述振盪器為一晶體振盪器，用於為振盪模組200提供穩定之第一時鐘訊號，該第一時鐘訊號與校準模組100之時鐘訊號頻率比值於正常情況下固定。分頻器用於根據分頻係數將所述 第一時鐘訊號進行分頻，輸出不同頻率之第二時鐘訊號供其他單元如掃描器使用。具體來說，第二時鐘訊號頻率F2=F1/x，其中F1為振盪器輸出之第一時鐘訊號，x為分頻係數，分頻係數可由分頻器指定。舉例說明，第一時鐘訊號之頻率為72MHz，掃描器之工作頻率為360kHz，則分頻器可定義分頻係數為200，且分頻器將72MHz之第一時鐘訊號分割為360kHz之第二時鐘訊號，並輸出到掃描器中。掃描器用於對電子設備之觸控面板進行掃描，其掃描訊號之頻率與第二時鐘訊號之頻率相同。
於一些實施例中，所述第一時鐘訊號之頻率可能會由於振盪器老化、製造工藝等差異，以及所處之溫度、濕度、其內部之晶體參雜、電源電壓穩定性、電離程度等而發生變化或漂移，從而偏離實現設定之固有頻率，發生頻偏。可理解，當所述第一時鐘訊號之頻率發生變化時，若分頻係數不變，則分頻器輸出之時鐘訊號頻率亦會發生偏離，導致接收到偏離頻率之其他單元可能無法正常工作，因此，需要對振盪器輸出之第一時鐘訊號之頻率進行檢測與校準。
於一些實施例中，外部設備300產生一第三時鐘訊號，供校準模組100進行參考，可理解，若第一時鐘訊號沒有發生頻偏，則其頻率與第三時鐘訊號之頻率可相對固定，分頻後之第二時鐘訊號頻率相對穩定，不需校準模組100進行校正，各單元可正常工作。如校準模組100檢測到第二時鐘訊號之頻率發生頻偏，則可根據第二時鐘訊號與第三時鐘訊號對振盪模組200中之振盪器進行校準。
請參閱圖2，圖2所示為本申請之一個實施例提供之校準模組100之功能框圖。
本實施例中，所述校準模組100可包括多個由程式碼段所組成之功能單元。所述校準模組100中之各個程式段之程式碼可存儲於記憶體中，並由至少一個處理器所執行，以執行資料處理之功能。
本實施例中，所述校準模組100根據其所執行之功能，可被劃分為多個功能單元。所述功能單元可包括：獲取單元101、比較單元103、校準單元105。校準模組100連接於振盪模組200，振盪模組200包括振盪器201、分頻器202、掃描器203。
獲取單元101用於獲取第一週期比。
本實施例中，所述第一週期比Y1為外部設備300生成之第三時鐘訊號之N個週期與振盪模組200中掃描器203之掃描訊號之M個週期之比。其中，M與N均為正整數。具體來說，獲取單元101可從外部設備300中獲取第三時鐘訊號，並於第三時鐘訊號之N個週期內以校準模組100內部之時鐘源(圖中未示出)提供之第四時鐘訊號之頻率對第三時鐘訊號進行計數，得到第一計數值COUNT1，同時於掃描器203之掃描訊號之M個週期內以第四時鐘訊號之頻率對掃描器203之掃描訊號進行計數，得到第二計數值COUNT2，可理解，第一週期比Y1滿足以下公式：
Figure 110133446-A0305-02-0008-1
比較單元103用於將所述第一週期比與參考週期比進行比較，並根據比較結果確認所述第二時鐘訊號是否發生頻偏，進而確定第一時鐘訊號是否發生頻偏。
本實施例中，參考週期比為於第二時鐘訊號沒有發生頻偏之情況下，外部設備300生成之第三時鐘訊號之N(N為正整數)個週期與振盪模組200中掃描器203之掃描訊號之M(M為正整數)個週期之比。可理解，參考週期比YS滿足以下公式：
Figure 110133446-A0305-02-0009-2
其中，COUNT3為校準模組100於第三時鐘訊號之N個週期內以校準模組100內部之時鐘源(圖中未示出)提供之第四時鐘訊號之頻率對第三時鐘訊號進行計數，而得到之第三計數值，COUNT4為校準模組100於掃描器203之掃描訊號之M個週期內以第四時鐘訊號之頻率對掃描器203之掃描訊號進行計數，而得到之第四計數值。
於一些實施例中，校準模組100可於第二時鐘訊號沒有發生頻偏時，對第三時鐘訊號與掃描訊號進行大量採樣計數，並進行平均或其他運算後，獲取參考週期比。
比較單元103可藉由比較第一週期比與參考週期比，判定第二時鐘訊號是否頻偏。具體來說，第三時鐘訊號之頻率沒有發生改變，若第一週期比與參考週期比不相等，可理解，此時掃描訊號發生頻偏，第二時鐘訊號亦發生頻偏。由於分頻係數沒有變化，則可推導出第一時鐘訊號發生頻偏。反則第一時鐘訊號沒有頻偏。
若參考週期比之值比第一週期比之值大，可理解，此時掃描訊號之週期變小，則其頻率變大，說明第一時鐘訊號發生了頻偏，且頻率偏大。
若參考週期比之值比第一週期比之值小，可理解，此時掃描訊號之週期變大，則其頻率變小，說明第一時鐘訊號發生了頻偏，且頻率偏小。
校準單元105用於當所述第一時鐘訊號發生頻偏時，計算新之分頻係數，並根據所述新之分頻係數調整所述振盪模組之分頻係數。
本實施例中，若第一時鐘訊號發生頻偏，校準單元105可調整所述振盪模組之分頻係數。具體來說，根據公式(1)與公式(2)，參考週期比YS與第一週期比Y1之比值滿足以下公式：
Figure 110133446-A0305-02-0010-3
可理解，由於訊號之週期與頻率互為倒數，設定已經校準之第一時鐘訊號之頻率為F1，已經校準之第二時鐘訊號之頻率為F2，第三時鐘訊號之頻率為F3，第四時鐘訊號之頻率為F4，未校準之第二時鐘訊號之頻率為F，則可推導出以下公式：
Figure 110133446-A0305-02-0010-4
Figure 110133446-A0305-02-0010-6
根據公式(4)與公式(5)可推導出以下公式：
Figure 110133446-A0305-02-0010-8
根據公式(6)可理解，F滿足以下公式：
Figure 110133446-A0305-02-0010-10
可理解，此時未校準之第一時鐘訊號頻率F5滿足以下公式：F5=x×F (8)
根據公式(8)，處理單元104可得到新之分頻係數y，y滿足以下公式：
Figure 110133446-A0305-02-0010-11
結合公式(7)與公式(8)可得知，
Figure 110133446-A0305-02-0010-12
。
本實施例中，若檢測到第二時鐘訊號發生頻偏，校準單元105向振盪模組200之分頻器202指定新之分頻係數y，分頻器202可根據新之分頻係數y對第一時鐘訊號重新分頻，校準第二時鐘訊號，以保證掃描器203正常工作。
如此，本申請之一個實施例提供之校準模組100，可藉由對第一週期比與參考週期比之比較結果，進而確定第二時鐘訊號頻率是否發生頻偏，從而藉由計算新之分頻係數，來準確校準振盪模組之第二時鐘訊號頻率。
請參閱圖3，圖3所示為本申請之一個實施例提供之振盪器校準方法。如圖3所示，所述振盪器應用於校準模組100，所述校準方法包括以下步驟：
步驟S1：獲取第一週期比。
本實施例中，所述第一週期比Y1為外部設備300生成之第三時鐘訊號之N個週期與振盪模組200中掃描器203之掃描訊號之M個週期之比。其中，M與N均為正整數。具體來說，校準模組100可從外部設備300中獲取第三時鐘訊號，並於第三時鐘訊號之N個週期內以校準模組100內部之時鐘源(圖中未示出)提供之第四時鐘訊號之頻率對第三時鐘訊號進行計數，得到第一計數值COUNT1，同時於掃描器203之掃描訊號之M個週期內以第四時鐘訊號之頻率對掃描器203之掃描訊號進行計數，得到第二計數值COUNT2，可理解，第一週期比Y1滿足公式(1)。
步驟S2：將所述第一週期比與參考週期比進行比較，並根據比較結果確認所述第一及第二時鐘訊號是否發生頻偏。
本實施例中，參考週期比為於第二時鐘訊號沒有發生頻偏之情況下，外部設備300生成之第三時鐘訊號之N(N為正整數)個週期與振盪模組200中掃描器203之掃描訊號之M(M為正整數)個週期之比。可理解，參考週期比YS滿足公式(2)。
其中，COUNT3為校準模組100於第三時鐘訊號之N個週期內以校準模組100內部之時鐘源(圖中未示出)提供之第四時鐘訊號之頻率對第三時鐘訊號進行計數，而得到之第三計數值，COUNT4為校準模組100於掃描器203之掃描訊號之M個週期內以第四時鐘訊號之頻率對掃描器203之掃描訊號進行計數，而得到之第四計數值。
於一些實施例中，校準模組100可於第一及第二時鐘訊號沒有發生頻偏時，對第三時鐘訊號與掃描訊號進行大量採樣計數，並進行平均或其他運算後，獲取參考週期比。
校準模組100可藉由比較第一週期比與參考週期比，判定第一時鐘訊號是否頻偏。具體來說，第三時鐘訊號之頻率沒有發生改變，若第一週期比與參考週期比不相等，可理解，此時掃描訊號發生頻偏，第二時鐘訊號亦發生頻偏。由於分頻係數沒有變化，則可推導出第一時鐘訊號發生頻偏。反則第一時鐘訊號沒有頻偏，執行步驟S4。
若參考週期比之值比第一週期比之值大，可理解，此時掃描訊號之週期變小，則其頻率變大，說明第一時鐘訊號發生了頻偏，且頻率偏大。
若參考週期比之值比第一週期比之值小，可理解，此時掃描訊號之週期變大，則其頻率變小，說明第一時鐘訊號發生了頻偏，且頻率偏小。
步驟S3：調整所述振盪模組之分頻係數。
本實施例中，若第一時鐘訊號發生頻偏，校準模組100可根據第一週期比與參考週期比計算第一時鐘訊號之頻偏範圍，並根據該頻偏範圍計算新 之分頻係數y。具體來說，根據公式(1)~公式(9)可得到，
Figure 110133446-A0305-02-0012-13
。
本實施例中，校準模組100可向振盪模組200之分頻器202指定新之分頻係數y，分頻器202可根據新之分頻係數y對第一時鐘訊號重新分頻。
步驟S4：根據校準後之第二時鐘訊號進行掃描。
本實施例中，分頻器202使用分頻係數y將第一時鐘訊號分頻為校準後之第二時鐘訊號後，掃描器203以校準後之第二時鐘訊號頻率作為其工作頻率，對觸控面板進行掃描。
採用本申請實施例提供之校準模組及振盪器校準方法，可藉由對第一週期比與第一週期比之對比，判定振盪器時鐘訊號頻率是否發生頻偏，從而藉由計算新之分頻係數，來準確校準振盪模組之時鐘訊號頻率。
本申請之一個實施例還提供一種晶片，該晶片至少集成了第一子晶片與第二子晶片，其中第一子晶片可包括振盪模組200，第二子晶片可包括校準模組100，可理解，第二子晶片中之校準模組100可根據上述之振盪器校準方法，對第一子晶片中之振盪模組200之晶體振盪器輸出之第一時鐘訊號進行校準，以得到校準後之第二時鐘訊號。
於一些實施例中，所述第一子晶片可為AFE晶片，所述第二子晶片可為MCU晶片。
請參閱圖4，圖4所示為本申請之一個實施例提供之電子設備400。
於本申請較佳實施例中，所述電子設備400包括記憶體401、至少一個處理器402、至少一條通訊匯流排403及通訊介面404。
本領域技術人員應該瞭解，圖4示出之電子設備400之結構並不構成本申請實施例之限定，既可是匯流排型結構，亦可是星形結構，所述電子設備400還可包括比圖示更多或更少之其他硬體或者軟體，或者不同之部件佈置。
於一些實施例中，所述電子設備400是一種能夠按照事先設定或存儲之指令，自動進行數值計算與/或資訊處理之電子設備，其硬體包括但不限於微處理器、專用積體電路、可程式化閘陣列、數文書處理器及嵌入式設備等。所述電子設備400還可包括客戶設備，所述客戶設備包括但不限於任何一種可與客戶藉由鍵盤、滑鼠、遙控器、觸控板或聲控設備等方式進行人機交互之電子產品，例如，個人電腦、平板電腦、智慧手機、數位相機等。
需要說明之是，所述電子設備400僅為舉例，其他習知之或今後可能出現之電子產品如可適應於本申請，亦應包含於本申請之保護範圍以內，並以引用方式包含於此。
於一些實施例中，所述記憶體401用於存儲程式碼與各種資料，並於電子設備400之運行過程中實現高速、自動地完成程式或資料之存取。所述記憶體401包括唯讀記憶體(Read-Only Memory，ROM)、可程式化唯讀記憶體(Programmable Read-Only Memory，PROM)、可擦除可程式化唯讀記憶體(Erasable Programmable Read-Only Memory，EPROM)、一次可程式化唯讀記憶體(One-time Programmable Read-Only Memory，OTPROM)、電子擦除式可複寫唯讀記憶體(Electrically-Erasable Programmable Read-Only Memory，EEPROM)、唯讀光碟(Compact Disc Read-Only Memory，CD-ROM)或其他光碟記憶體、磁碟記憶體、磁帶記憶體、或者能夠用於攜帶或存儲資料之電腦可讀之任何其他介質。
於一些實施例中，所述至少一個處理器402可由積體電路組成，例如可由單個封裝之積體電路所組成，亦可是由多個相同功能或不同功能封裝之積體電路所組成，包括一個或者多個中央處理器(Central Processing unit，CPU)、微處理器、數文書處理晶片、圖形處理器及各種控制晶片之組合等。所述至少一個處理器402是所述電子設備400之控制核心(Control Unit)，利用各種介面與線路連接整個電子設備400之各個部件，藉由運行或執行存儲於所述記憶體401內之程式或者單元，以及調用存儲於所述記憶體401內之資料，以執行電子設備400之各種功能與處理資料。
於一些實施例中，所述至少一條通訊匯流排403被設置為實現所述記憶體401以及所述至少一個處理器402等之間之連接通訊。
於一些實施例中，所述通訊介面404使用任何收發器一類之裝置，用於與其它設備或通訊網路通訊，如乙太網，無線接入網(RAN)，無線區域網(Wireless Local Area Networks，WLAN)等。
儘管未示出，所述電子設備400還可包括給各個部件供電之電源(比如電池)，可選地，電源可藉由電源管理裝置與所述至少一個處理器402邏輯相連，從而藉由電源管理裝置實現管理充電、放電、以及功耗管理等功能。電源還可包括一個或一個以上之直流或交流電源、再充電裝置、電源故障檢測電路、電源轉換器或者逆變器、電源狀態指示器等任意元件。所述電子設備400還可包括多種感測器、藍牙單元等，於此不再贅述。
可理解，所述實施例僅為說明之用，於專利申請範圍上並不受此結構之限制。
上述以軟體功能單元之形式實現之集成之單元，可存儲於一個電腦可讀取存儲介質中。上述軟體功能單元存儲於一個存儲介質中，包括複數指令用以使得一台電腦設備(可是個人電腦，電子設備，或者網路設備等)或處理器(processor)執行本申請各個實施例所述方法之部分。
於進一步之實施例中，結合圖2，所述至少一個處理器402可執行所述電子設備400之操作裝置以及安裝之各類應用程式(如所述之校準模組100)、程式碼等，例如，上述之各個單元。
所述記憶體401中存儲有程式碼，且所述至少一個處理器402可調用所述記憶體401中存儲之程式碼以執行相關之功能。例如，圖2中所述之各個單元是存儲於所述記憶體401中之程式碼，並由所述至少一個處理器402所執行，從而實現所述各個單元之功能以達到振盪器校準之目的。
於本申請之一個實施例中，所述記憶體401存儲多個指令，所述多個指令被所述至少一個處理器402所執行以實現振盪器校準之功能。
具體地，所述至少一個處理器402對上述指令之具體實現方法可參考圖3對應實施例中相關步驟之描述，於此不贅述。
於本申請所提供之幾個實施例中，應該理解到，所揭露之裝置與方法，可藉由其它之方式實現。例如，以上所描述之裝置實施例僅僅是示意性例如，所述單元之劃分，僅僅為一種邏輯功能劃分，實際實現時可有另外之劃分方式。
進一步地，所述電腦可讀存儲介質可是非易失性，亦可是易失性。
進一步地，所述電腦可讀存儲介質主要包括存儲程式區與存儲資料區，其中，存儲程式區可存儲作業系統、至少一個功能所需之應用程式等；存儲資料區可存儲根據區塊鏈節點之使用所創建之資料等。
所述作為分離部件說明之單元可是或者亦可不是物理上分開作為單元顯示之部件可是或者亦可不是物理單元，既可位於一個地方，或者亦可分佈到多個網路單元上。可根據實際之需要選擇其中之部分或者全部單元來實現本實施例方案之目的。
另外，於本申請各個實施例中之各功能單元可集成於一個處理單元中，亦可是各個單元單獨物理存於，亦可兩個或兩個以上單元集成於一個單元中。上述集成之單元既可採用硬體之形式實現，亦可採用硬體加軟體功能單元之形式實現。
本技術領域之普通技術人員應當認識到，以上之實施方式僅是用以說明本申請，而並非用作為對本申請之限定，僅要於本申請之實質精神範圍之內，對以上實施例所作之適當改變與變化均落於本申請要求保護之範圍之內。
S1-S4:步驟

Claims (8)

  1. 一種振盪器校準方法，用於校準包含晶體振盪器之振盪模組輸出之第一時鐘訊號，以得到校準後之第二時鐘訊號，其改良在於，所述振盪器校準方法包括：對外部設備之第三時鐘訊號進行計數，得到第一計數值，對所述振盪模組之掃描訊號進行計數，得到第二計數值，以獲取第一週期比，其中，所述第一週期比為所述第一計數值與所述第二計數值之比；將所述第一週期比與一預存之參考週期比進行比較，並根據比較結果確認所述第一時鐘訊號是否發生頻偏；以及若所述第一時鐘訊號發生頻偏，則調整所述振盪模組之分頻係數，其中，將所述振盪模組之所述分頻係數調整為第一週期比與參考週期比之比值與原分頻係數之乘積，以使得所述振盪模組根據調整後之分頻係數對所述第一時鐘訊號進行分頻，進而得到校準後之所述第二時鐘訊號。
  2. 如請求項1所述之振盪器校準方法，其中：所述對外部設備之所述第三時鐘訊號進行計數包括：以第四時鐘訊號之頻率於所述第三時鐘訊號之M個週期內進行計數，其中，M為正整數。
  3. 如請求項1所述之振盪器校準方法，其中：所述對所述振盪模組之掃描訊號進行計數包括：以第四時鐘訊號之頻率於所述振盪模組之掃描訊號之N個週期內進行計數，其中，N為正整數。
  4. 一種校準模組，用於校準包含晶體振盪器之振盪模組輸出之第一時鐘訊號，其改良在於，所述校準模組包括： 獲取單元，用於對外部設備之第三時鐘訊號進行計數，得到第一計數值，對所述振盪模組之掃描訊號進行計數，得到第二計數值，以獲取第一週期比，其中，所述第一週期比為所述第一計數值與所述第二計數值之比；比較單元，用於將所述第一週期比與一參考週期比進行比較，並根據比較結果確認所述第一時鐘訊號是否發生頻偏；以及校準單元，用於當所述第一時鐘訊號發生頻偏時，則調整所述振盪模組之分頻係數，其中，將所述振盪模組之所述分頻係數調整為第一週期比與參考週期比之比值與原分頻係數之乘積，以使得所述振盪模組根據調整後之分頻係數對所述第一時鐘訊號進行分頻，進而得到校準後之所述第二時鐘訊號。
  5. 如請求項4所述之校準模組，其中：所述對外部設備之所述第三時鐘訊號進行計數包括：所述獲取單元以第四時鐘訊號之頻率於所述第三時鐘訊號之M個週期內進行計數，其中，M為正整數。
  6. 如請求項4所述之校準模組，其中：所述對所述振盪模組之掃描訊號進行計數包括：所述獲取單元以第四時鐘訊號之頻率於所述振盪模組之掃描訊號之N個週期內進行計數，其中，N為正整數。
  7. 一種晶片，其改良在於，所述晶片集成了至少兩子晶片，其中一子晶片集成了振盪模組，另一子晶片集成了如請求項4-6任一項所述之校準模組。
  8. 一種電子設備，其改良在於，包括：記憶體，用於存儲電腦程式；處理器，用於執行所述記憶體存儲之所述電腦程式，當所述電腦程式被執行時，所述處理器用於執行如請求項1-3任一項所述之振盪器校準方法。
TW110133446A 2021-09-01 2021-09-08 振盪器校準方法、模組、晶片及電子設備 TWI775596B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111020815.2 2021-09-01
CN202111020815.2A CN113691256A (zh) 2021-09-01 2021-09-01 振荡器校准方法、模块、芯片及电子设备

Publications (2)

Publication Number Publication Date
TW202224342A TW202224342A (zh) 2022-06-16
TWI775596B true TWI775596B (zh) 2022-08-21

Family

ID=78584752

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110133446A TWI775596B (zh) 2021-09-01 2021-09-08 振盪器校準方法、模組、晶片及電子設備

Country Status (3)

Country Link
US (1) US11791771B2 (zh)
CN (1) CN113691256A (zh)
TW (1) TWI775596B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7078952B2 (en) * 2001-11-06 2006-07-18 Stmicroelectronics S.A. Device for calibrating a clock signal
CN101164247A (zh) * 2005-03-03 2008-04-16 日本电波工业株式会社 利用极低功率的扩频通信方法和系统以及高频无线电设备
CN102331979A (zh) * 2011-09-28 2012-01-25 成都市芯锐微电子有限公司 应用于usb设备的动态时钟频率校准方法
CN104122936A (zh) * 2014-07-21 2014-10-29 深圳市芯海科技有限公司 一种mcu芯片分频时钟校正装置及方法
CN104901687A (zh) * 2015-05-20 2015-09-09 珠海市杰理科技有限公司 时钟频率校准方法和系统
CN107040243A (zh) * 2015-12-22 2017-08-11 硅实验室公司 低频精密振荡器
US9966900B2 (en) * 2016-08-16 2018-05-08 Silicon Laboratories Inc. Apparatus for oscillator with improved precision and associated methods
CN111934683A (zh) * 2020-10-09 2020-11-13 杭州晶华微电子有限公司 一种温控rtc的数字频率校正方法和系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7907020B2 (en) * 2007-08-31 2011-03-15 Apple Inc. Constant calibration
TWI374350B (en) * 2008-11-11 2012-10-11 Genesys Logic Inc Serial bus clock frequency calibration system and method

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7078952B2 (en) * 2001-11-06 2006-07-18 Stmicroelectronics S.A. Device for calibrating a clock signal
CN101164247A (zh) * 2005-03-03 2008-04-16 日本电波工业株式会社 利用极低功率的扩频通信方法和系统以及高频无线电设备
CN102331979A (zh) * 2011-09-28 2012-01-25 成都市芯锐微电子有限公司 应用于usb设备的动态时钟频率校准方法
CN104122936A (zh) * 2014-07-21 2014-10-29 深圳市芯海科技有限公司 一种mcu芯片分频时钟校正装置及方法
CN104901687A (zh) * 2015-05-20 2015-09-09 珠海市杰理科技有限公司 时钟频率校准方法和系统
CN107040243A (zh) * 2015-12-22 2017-08-11 硅实验室公司 低频精密振荡器
US9966900B2 (en) * 2016-08-16 2018-05-08 Silicon Laboratories Inc. Apparatus for oscillator with improved precision and associated methods
CN111934683A (zh) * 2020-10-09 2020-11-13 杭州晶华微电子有限公司 一种温控rtc的数字频率校正方法和系统

Also Published As

Publication number Publication date
CN113691256A (zh) 2021-11-23
US20230066799A1 (en) 2023-03-02
US11791771B2 (en) 2023-10-17
TW202224342A (zh) 2022-06-16

Similar Documents

Publication Publication Date Title
US6903564B1 (en) Device aging determination circuit
US7260491B2 (en) Duty cycle measurement apparatus and method
US9762253B2 (en) Reference frequency calibration module and apparatus using the same
CN216748451U (zh) 一种高精度的授时精度测量系统
CN113377155A (zh) 时钟校准方法、装置和电子设备
JP2019012519A (ja) センサデータ処理装置
US20020060328A1 (en) Semiconductor device
TWI775596B (zh) 振盪器校準方法、模組、晶片及電子設備
US9966900B2 (en) Apparatus for oscillator with improved precision and associated methods
US5831485A (en) Method and apparatus for producing a temperature stable frequency using two oscillators
CN115268564B (zh) 用于校准芯片电路的方法、系统、设备和介质
CN111026232A (zh) 时钟校准方法、芯片、电子设备
CN109698696B (zh) 时钟分频方法、装置、系统、片上系统及存储介质
JP7309658B2 (ja) 半導体装置
CN112737574A (zh) 一种芯片内部时钟源的计时校准方法及相关装置
EP3646673B1 (en) Voltage detection system and method
US10700546B2 (en) Circuit design apparatus, backup power supply, circuit design program, and capacitor energy amount calculation method
KR100333176B1 (ko) 스펙트럼 어날라이저의 레벨평탄화 보상장치 및 보상방법
JPH0271190A (ja) 計算機システムの時間校正方式
US20230273073A1 (en) Temperature sensor capable of determining whether to convert reference voltage to voltage digital code based on condition, and devices having the same
CN114726658B (zh) 一种测量时间偏差的方法和装置
WO2022257028A1 (zh) 时钟校准方法、装置和电子设备
CN115202183A (zh) 传感器的时钟校准方法、装置、存储介质与电子设备
KR20220135684A (ko) 온도 센싱 장치 및 시스템 온 칩
CN108073806B (zh) 一种检测时钟频率的方法及装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent