CN113691256A - 振荡器校准方法、模块、芯片及电子设备 - Google Patents

振荡器校准方法、模块、芯片及电子设备 Download PDF

Info

Publication number
CN113691256A
CN113691256A CN202111020815.2A CN202111020815A CN113691256A CN 113691256 A CN113691256 A CN 113691256A CN 202111020815 A CN202111020815 A CN 202111020815A CN 113691256 A CN113691256 A CN 113691256A
Authority
CN
China
Prior art keywords
clock signal
frequency
oscillation module
module
period ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111020815.2A
Other languages
English (en)
Inventor
肖钡
黄小林
骆志强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FocalTech Electronics Shenzhen Co Ltd
Original Assignee
FocalTech Electronics Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FocalTech Electronics Shenzhen Co Ltd filed Critical FocalTech Electronics Shenzhen Co Ltd
Priority to CN202111020815.2A priority Critical patent/CN113691256A/zh
Priority to TW110133446A priority patent/TWI775596B/zh
Publication of CN113691256A publication Critical patent/CN113691256A/zh
Priority to US17/899,986 priority patent/US11791771B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/02—Input circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本申请实施例提供一种振荡器校准方法，包括：对外部设备的第三时钟信号进行计数，得到第一计数值，对所述振荡模块的扫描信号进行计数，得到第二计数值，以获取第一周期比；将所述第一周期比与一预存的参考周期比进行比较，并根据比较结果确认所述第一时钟信号是否发生频偏；以及若所述第一时钟信号发生频偏，则调整所述振荡模块的分频系数，以使得所述振荡模块根据调整后的分频系数对所述第一时钟信号进行分频，进而得到校准后的所述第二时钟信号。本申请实施例还提供一种校准模块、芯片及电子设备。如此，本申请实施例提供的振荡器校准方法、模块、芯片及电子设备，可以准确校准振荡模块的时钟信号频率。

Description

振荡器校准方法、模块、芯片及电子设备
技术领域
本申请涉及芯片技术领域，尤其是一种振荡器校准方法、模块、芯片及电子设备。
背景技术
随着消费电子产业的迅速发展，振荡时钟(Oscillator Clock，OSC)信号的应用也越来越广泛，振荡时钟信号由振荡器产生，可以用于振荡模块计时、计数、信号同步等，从而控制系统单元之间有序稳定的工作，使得系统内部所有信号实现同步输入、输出，保证信息准确无误。
但是，在实际的生产过程中，振荡器的稳定性极容易受到制程环境的影响，主要影响因素包括温度、湿度、晶体参杂、电源电压稳定性、电离程度等等。众多因素共同作用，导致生产出来的振荡器规格不一，OSC时钟频率出现有明显偏差(频偏)。在实际应用场景中，内置有频偏问题的OSC振荡模块会出现工作不稳定、设备间同步失效、振荡模块运算出错等严重问题。
发明内容
鉴于上述问题，有必要提供一种振荡器校准方法、模块、芯片及电子设备，来准确校准晶体振荡器的时钟信号频率。
本申请实施例第一方面提供一种振荡器校准方法，用于校准包含晶体振荡器的振荡模块输出的第一时钟信号，以得到校准后的第二时钟信号，所述振荡器校准方法包括：
对外部设备的第三时钟信号进行计数，得到第一计数值，对所述振荡模块的扫描信号进行计数，得到第二计数值，以获取第一周期比，其中，所述第一周期比为所述第一计数值与所述第二计数值之比；
将所述第一周期比与一预存的参考周期比进行比较，并根据比较结果确认所述第一时钟信号是否发生频偏；以及
若所述第一时钟信号发生频偏，则调整所述振荡模块的分频系数，以使得所述振荡模块根据调整后的分频系数对所述第一时钟信号进行分频，进而得到校准后的所述第二时钟信号。
在一种可能的实现方式中，所述对外部设备的所述第三时钟信号进行计数包括：
以第四时钟信号的频率在所述第三时钟信号的M个周期内进行计数。
在一种可能的实现方式中，所述对所述振荡模块的扫描信号进行计数包括：
以第四时钟信号的频率在所述振荡模块的扫描信号的N个周期内进行计数。
在一种可能的实现方式中，所述调整所述振荡模块的分频系数包括：检测到所述第一时钟信号发生频偏后，将所述振荡模块的所述分频系数调整为第一周期比与参考周期比的比值与原分频系数的乘积。
本申请实施例第二方面提供一种校准模块，用于校准包含晶体振荡器的振荡模块输出的第一时钟信号，所述校准模块包括：
获取单元，用于对外部设备的第三时钟信号进行计数，得到第一计数值，对所述振荡模块的扫描信号进行计数，得到第二计数值，以获取第一周期比，其中，所述第一周期比为所述第一计数值与所述第二计数值之比；
比较单元，用于将所述第一周期比与一参考周期比进行比较，并根据比较结果确认所述第一时钟信号是否发生频偏；以及
校准单元，用于当所述第一时钟信号发生频偏时，则调整所述振荡模块的分频系数，以使得所述振荡模块根据调整后的分频系数对所述第一时钟信号进行分频，进而得到校准后的所述第二时钟信号。
在一种可能的实现方式中，所述对外部设备的所述第三时钟信号进行计数包括：所述获取单元以第四时钟信号的频率在所述第三时钟信号的M个周期内进行计数。
在一种可能的实现方式中，所述对所述振荡模块的扫描信号进行计数包括：所述获取单元以第四时钟信号的频率在所述振荡模块的扫描信号的N个周期内进行计数。
在一种可能的实现方式中，所述调整所述振荡模块的分频系数包括：将所述振荡模块的所述分频系数调整为第一周期比与参考周期比的比值与原分频系数的乘积。
本申请实施例第三方面提供一种芯片，所述芯片集成了至少两子芯片，其中一子芯片集成了振荡模块，另一子芯片集成了如上述任一项所述的校准模块。
本申请实施例第四方面提供一种电子设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述存储器存储的所述计算机程序，当所述计算机程序被执行时，所述处理器用于执行如上述任意一项所述的振荡器校准方法。
由此，本申请实施例提供的振荡器校准方法、模块、芯片及电子设备，可以准确校准振荡模块的时钟信号频率。
附图说明
图1为本申请的一个实施例提供的校准模块的应用场景图。
图2为本申请的一个实施例提供的校准模块的功能框图。
图3为本申请的一个实施例提供的振荡器校准方法的流程图。
图4为本申请的一个实施例提供的电子设备的结构示意图。
主要元件符号说明
校准模块 100
振荡模块 200
外部设备 300
电子设备 400
获取单元 101
比较单元 103
校准单元 105
振荡器 201
分频器 202
扫描器 203
存储器 401
处理器 402
通信总线 403
通信接口 404
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
本申请实施例中，“第一”、“第二”等词汇，仅是用于区别不同的对象，不能理解为指示或暗示相对重要性，也不能理解为指示或暗示顺序。例如，第一应用、第二应用等是用于区别不同的应用，而不是用于描述应用的特定顺序，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
请参阅图1，图1所示为本申请的一个实施例提供的校准模块100的应用场景图。如图1所示，校准模块100与振荡模块200和外部设备300连接，用于根据外部设备300的时钟信号来校准振荡模块200的时钟信号频率。振荡模块200和外部设备300连接，用于获取外部设备300的时钟信号频率。
在一些实施例中，振荡模块200可以设置于包括触控面板(TouchPad，TP)的电子设备中，振荡模块200可以为模拟前端(AnalogFrontEnd，AFE)模块，其包括振荡器、分频器、扫描(Scan)器等。其中，振荡器为将直流电能转换为具有一定频率的交流电的电子元件。可选地，所述振荡器为一晶体振荡器，用于为振荡模块200提供稳定的第一时钟信号，该第一时钟信号与校准模块100的时钟信号频率比值在正常情况下固定。分频器用于根据分频系数将所述第一时钟信号进行分频，输出不同频率的第二时钟信号供其他单元如扫描器使用。具体来说，第二时钟信号频率F2＝F1/x，其中F1为振荡器输出的第一时钟信号，x为分频系数，分频系数可以由分频器指定。举例说明，第一时钟信号的频率为72MHz，扫描器的工作频率为360kHz，则分频器可以定义分频系数为200，且分频器将72MHz的第一时钟信号分割为360kHz的第二时钟信号，并输出到扫描器中。扫描器用于对电子设备的触控面板进行扫描，其扫描信号的频率与第二时钟信号的频率相同。
在一些实施例中，所述第一时钟信号的频率可能会由于振荡器老化、制造工艺等差异，以及所处的温度、湿度、其内部的晶体参杂、电源电压稳定性、电离程度等而发生变化或漂移，从而偏离实现设定的固有频率，发生频偏。可以理解，当所述第一时钟信号的频率发生变化时，若分频系数不变，则分频器输出的时钟信号频率也会发生偏离，导致接收到偏离频率的其他单元可能无法正常工作，因此，需要对振荡器输出的第一时钟信号的频率进行检测和校准。
在一些实施例中，外部设备300产生一第三时钟信号，供校准模块100进行参考，可以理解，若第一时钟信号没有发生频偏，则其频率与第三时钟信号的频率可以相对固定，分频后的第二时钟信号频率相对稳定，不需校准模块100进行校正，各单元可以正常工作。如校准模块100检测到第二时钟信号的频率发生频偏，则可以根据第二时钟信号和第三时钟信号对振荡模块200中的振荡器进行校准。
请参阅图2，图2所示为本申请的一个实施例提供的校准模块100的功能框图。
本实施例中，所述校准模块100可以包括多个由程序代码段所组成的功能单元。所述校准模块100中的各个程序段的程序代码可以存储于存储器中，并由至少一个处理器所执行，以执行数据处理的功能。
本实施例中，所述校准模块100根据其所执行的功能，可以被划分为多个功能单元。所述功能单元可以包括：获取单元101、比较单元103、校准单元105。校准模块100连接于振荡模块200，振荡模块200包括振荡器201、分频器202、扫描器203。
获取单元101用于获取第一周期比。
本实施例中，所述第一周期比Y1为外部设备300生成的第三时钟信号的N个周期与振荡模块200中扫描器203的扫描信号的M个周期之比。其中，M和N均为正整数。具体来说，获取单元101可以从外部设备300中获取第三时钟信号，并在第三时钟信号的N个周期内以校准模块100内部的时钟源(图中未示出)提供的第四时钟信号的频率对第三时钟信号进行计数，得到第一计数值COUNT1，同时在扫描器203的扫描信号的M个周期内以第四时钟信号的频率对扫描器203的扫描信号进行计数，得到第二计数值COUNT2，可以理解，第一周期比Y1满足以下公式：
Figure BDA0003241891060000041
比较单元103用于将所述第一周期比与参考周期比进行比较，并根据比较结果确认所述第二时钟信号是否发生频偏，进而确定第一时钟信号是否发生频偏。
本实施例中，参考周期比为在第二时钟信号没有发生频偏的情况下，外部设备300生成的第三时钟信号的N(N为正整数)个周期与振荡模块200中扫描器203的扫描信号的M(M为正整数)个周期之比。可以理解，参考周期比YS满足以下公式：
Figure BDA0003241891060000042
其中，COUNT3为校准模块100在第三时钟信号的N个周期内以校准模块100内部的时钟源(图中未示出)提供的第四时钟信号的频率对第三时钟信号进行计数，而得到的第三计数值，COUNT4为校准模块100在扫描器203的扫描信号的M个周期内以第四时钟信号的频率对扫描器203的扫描信号进行计数，而得到的第四计数值。
在一些实施例中，校准模块100可以在第二时钟信号没有发生频偏时，对第三时钟信号和扫描信号进行大量采样计数，并进行平均或其他运算后，获取参考周期比。
比较单元103可以通过比较第一周期比和参考周期比，判定第二时钟信号是否频偏。具体来说，第三时钟信号的频率没有发生改变，若第一周期比与参考周期比不相等，可以理解，此时扫描信号发生频偏，第二时钟信号也发生频偏。由于分频系数没有变化，则可推导出第一时钟信号发生频偏。反之，则第一时钟信号没有频偏。
若参考周期比的值比第一周期比的值大，可以理解，此时扫描信号的周期变小，则其频率变大，说明第一时钟信号发生了频偏，且频率偏大。
若参考周期比的值比第一周期比的值小，可以理解，此时扫描信号的周期变大，则其频率变小，说明第一时钟信号发生了频偏，且频率偏小。
校准单元105用于当所述第一时钟信号发生频偏时，计算新的分频系数，并根据所述新的分频系数调整所述振荡模块的分频系数。
本实施例中，若第一时钟信号发生频偏，校准单元105可以调整所述振荡模块的分频系数。具体来说，根据公式(1)和公式(2)，参考周期比YS和第一周期比Y1的比值满足以下公式：
Figure BDA0003241891060000043
可以理解，由于信号的周期与频率互为倒数，设定已经校准的第一时钟信号的频率为F1，已经校准的第二时钟信号的频率为F2，第三时钟信号的频率为F3，第四时钟信号的频率为F4，未校准的第二时钟信号的频率为F，则可以推导出以下公式：
Figure BDA0003241891060000051
Figure BDA0003241891060000052
根据公式(4)和公式(5)可以推导出以下公式：
Figure BDA0003241891060000053
根据公式(6)可以理解，F满足以下公式：
Figure BDA0003241891060000054
可以理解，此时未校准的第一时钟信号频率F5满足以下公式：
F5＝x×F (8)
根据公式(8)，处理单元104可以得到新的分频系数y，y满足以下公式：
Figure BDA0003241891060000055
结合公式(7)和公式(8)可以得知，
Figure BDA0003241891060000056
本实施例中，若检测到第二时钟信号发生频偏，校准单元105向振荡模块200的分频器202指定新的分频系数y，分频器202可以根据新的分频系数y对第一时钟信号重新分频，校准第二时钟信号，以保证扫描器203正常工作。
如此，本申请的一个实施例提供的校准模块100，可以通过对第一周期比和参考周期比的比较结果，进而确定第二时钟信号频率是否发生频偏，从而通过计算新的分频系数，来准确校准振荡模块的第二时钟信号频率。
请参阅图3，图3所示为本申请的一个实施例提供的振荡器校准方法。如图3所示，所述振荡器应用于校准模块100，所述校准方法包括以下步骤：
步骤S1：获取第一周期比。
本实施例中，所述第一周期比Y1为外部设备300生成的第三时钟信号的N个周期与振荡模块200中扫描器203的扫描信号的M个周期之比。其中，M和N均为正整数。具体来说，校准模块100可以从外部设备300中获取第三时钟信号，并在第三时钟信号的N个周期内以校准模块100内部的时钟源(图中未示出)提供的第四时钟信号的频率对第三时钟信号进行计数，得到第一计数值COUNT1，同时在扫描器203的扫描信号的M个周期内以第四时钟信号的频率对扫描器203的扫描信号进行计数，得到第二计数值COUNT2，可以理解，第一周期比Y1满足公式(1)。
步骤S2：将所述第一周期比与参考周期比进行比较，并根据比较结果确认所述第一及第二时钟信号是否发生频偏。
本实施例中，参考周期比为在第二时钟信号没有发生频偏的情况下，外部设备300生成的第三时钟信号的N(N为正整数)个周期与振荡模块200中扫描器203的扫描信号的M(M为正整数)个周期之比。可以理解，参考周期比YS满足公式(2)。
其中，COUNT3为校准模块100在第三时钟信号的N个周期内以校准模块100内部的时钟源(图中未示出)提供的第四时钟信号的频率对第三时钟信号进行计数，而得到的第三计数值，COUNT4为校准模块100在扫描器203的扫描信号的M个周期内以第四时钟信号的频率对扫描器203的扫描信号进行计数，而得到的第四计数值。
在一些实施例中，校准模块100可以在第一及第二时钟信号没有发生频偏时，对第三时钟信号和扫描信号进行大量采样计数，并进行平均或其他运算后，获取参考周期比。
校准模块100可以通过比较第一周期比和参考周期比，判定第一时钟信号是否频偏。具体来说，第三时钟信号的频率没有发生改变，若第一周期比与参考周期比不相等，可以理解，此时扫描信号发生频偏，第二时钟信号也发生频偏。由于分频系数没有变化，则可推导出第一时钟信号发生频偏。反之，则第一时钟信号没有频偏，执行步骤S4。
若参考周期比的值比第一周期比的值大，可以理解，此时扫描信号的周期变小，则其频率变大，说明第一时钟信号发生了频偏，且频率偏大。
若参考周期比的值比第一周期比的值小，可以理解，此时扫描信号的周期变大，则其频率变小，说明第一时钟信号发生了频偏，且频率偏小。
步骤S3：调整所述振荡模块的分频系数。
本实施例中，若第一时钟信号发生频偏，校准模块100可以根据第一周期比和参考周期比计算第一时钟信号的频偏范围，并根据该频偏范围计算新的分频系数y。具体来说，根据公式(1)～公式(9)可以得到，
Figure BDA0003241891060000061
本实施例中，校准模块100可以向振荡模块200的分频器202指定新的分频系数y，分频器202可以根据新的分频系数y对第一时钟信号重新分频。
步骤S4：根据校准后的第二时钟信号进行扫描。
本实施例中，分频器202使用分频系数y将第一时钟信号分频为校准后的第二时钟信号后，扫描器203以校准后的第二时钟信号频率作为其工作频率，对触控面板进行扫描。
采用本申请实施例提供的校准模块及振荡器校准方法，可以通过对第一周期比和第一周期比的对比，判定振荡器时钟信号频率是否发生频偏，从而通过计算新的分频系数，来准确校准振荡模块的时钟信号频率。
本申请的一个实施例还提供一种芯片，该芯片至少集成了第一子芯片与第二子芯片，其中第一子芯片可以包括振荡模块200，第二子芯片可以包括校准模块100，可以理解，第二子芯片中的校准模块100可以根据上述的振荡器校准方法，对第一子芯片中的振荡模块200的晶体振荡器输出的第一时钟信号进行校准，以得到校准后的第二时钟信号。
在一些实施例中，所述第一子芯片可以为AFE芯片，所述第二子芯片可以为MCU芯片。
请参阅图4，图4所示为本申请的一个实施例提供的电子设备400。
在本申请较佳实施例中，所述电子设备400包括存储器401、至少一个处理器402、至少一条通信总线403及通信接口404。
本领域技术人员应该了解，图4示出的电子设备400的结构并不构成本申请实施例的限定，既可以是总线型结构，也可以是星形结构，所述电子设备400还可以包括比图示更多或更少的其他硬件或者软件，或者不同的部件布置。
在一些实施例中，所述电子设备400是一种能够按照事先设定或存储的指令，自动进行数值计算和/或信息处理的电子设备，其硬件包括但不限于微处理器、专用集成电路、可编程门阵列、数字处理器及嵌入式设备等。所述电子设备400还可包括客户设备，所述客户设备包括但不限于任何一种可与客户通过键盘、鼠标、遥控器、触摸板或声控设备等方式进行人机交互的电子产品，例如，个人计算机、平板电脑、智能手机、数码相机等。
需要说明的是，所述电子设备400仅为举例，其他现有的或今后可能出现的电子产品如可适应于本申请，也应包含在本申请的保护范围以内，并以引用方式包含于此。
在一些实施例中，所述存储器401用于存储程序代码和各种数据，并在电子设备400的运行过程中实现高速、自动地完成程序或数据的存取。所述存储器401包括只读存储器(Read-Only Memory，ROM)、可编程只读存储器(Programmable Read-Only Memory，PROM)、可擦除可编程只读存储器(Erasable Programmable Read-Only Memory，EPROM)、一次可编程只读存储器(One-time Programmable Read-Only Memory，OTPROM)、电子擦除式可复写只读存储器(Electrically-Erasable Programmable Read-Only Memory，EEPROM)、只读光盘(Compact Disc Read-Only Memory，CD-ROM)或其他光盘存储器、磁盘存储器、磁带存储器、或者能够用于携带或存储数据的计算机可读的任何其他介质。
在一些实施例中，所述至少一个处理器402可以由集成电路组成，例如可以由单个封装的集成电路所组成，也可以是由多个相同功能或不同功能封装的集成电路所组成，包括一个或者多个中央处理器(Central Processing unit，CPU)、微处理器、数字处理芯片、图形处理器及各种控制芯片的组合等。所述至少一个处理器402是所述电子设备400的控制核心(Control Unit)，利用各种接口和线路连接整个电子设备400的各个部件，通过运行或执行存储在所述存储器401内的程序或者单元，以及调用存储在所述存储器401内的数据，以执行电子设备400的各种功能和处理数据。
在一些实施例中，所述至少一条通信总线403被设置为实现所述存储器401以及所述至少一个处理器402等之间的连接通信。
在一些实施例中，所述通信接口404使用任何收发器一类的装置，用于与其它设备或通信网络通信，如以太网，无线接入网(RAN)，无线局域网(Wireless Local AreaNetworks，WLAN)等。
尽管未示出，所述电子设备400还可以包括给各个部件供电的电源(比如电池)，可选地，电源可以通过电源管理装置与所述至少一个处理器402逻辑相连，从而通过电源管理装置实现管理充电、放电、以及功耗管理等功能。电源还可以包括一个或一个以上的直流或交流电源、再充电装置、电源故障检测电路、电源转换器或者逆变器、电源状态指示器等任意组件。所述电子设备400还可以包括多种传感器、蓝牙单元等，在此不再赘述。
可以理解，所述实施例仅为说明之用，在专利申请范围上并不受此结构的限制。
上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，电子设备，或者网络设备等)或处理器(processor)执行本申请各个实施例所述方法的部分。
在进一步的实施例中，结合图2，所述至少一个处理器402可执行所述电子设备400的操作装置以及安装的各类应用程序(如所述的校准模块100)、程序代码等，例如，上述的各个单元。
所述存储器401中存储有程序代码，且所述至少一个处理器402可调用所述存储器401中存储的程序代码以执行相关的功能。例如，图2中所述的各个单元是存储在所述存储器401中的程序代码，并由所述至少一个处理器402所执行，从而实现所述各个单元的功能以达到振荡器校准的目的。
在本申请的一个实施例中，所述存储器401存储多个指令，所述多个指令被所述至少一个处理器402所执行以实现振荡器校准的功能。
具体地，所述至少一个处理器402对上述指令的具体实现方法可参考图3对应实施例中相关步骤的描述，在此不赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。
进一步地，所述计算机可读存储介质可以是非易失性，也可以是易失性。
进一步地，所述计算机可读存储介质主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序等；存储数据区可存储根据区块链节点的使用所创建的数据等。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，既可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
本技术领域的普通技术人员应当认识到，以上的实施方式仅是用来说明本申请，而并非用作为对本申请的限定，只要在本申请的实质精神范围之内，对以上实施例所作的适当改变和变化都落在本申请要求保护的范围之内。

Claims (10)

1.一种振荡器校准方法，用于校准包含晶体振荡器的振荡模块输出的第一时钟信号，以得到校准后的第二时钟信号，其特征在于，所述振荡器校准方法包括：
对外部设备的第三时钟信号进行计数，得到第一计数值，对所述振荡模块的扫描信号进行计数，得到第二计数值，以获取第一周期比，其中，所述第一周期比为所述第一计数值与所述第二计数值之比；
将所述第一周期比与一预存的参考周期比进行比较，并根据比较结果确认所述第一时钟信号是否发生频偏；以及
若所述第一时钟信号发生频偏，则调整所述振荡模块的分频系数，以使得所述振荡模块根据调整后的分频系数对所述第一时钟信号进行分频，进而得到校准后的所述第二时钟信号。
2.如权利要求1所述的振荡器校准方法，其特征在于：所述对外部设备的所述第三时钟信号进行计数包括：
以第四时钟信号的频率在所述第三时钟信号的M个周期内进行计数。
3.如权利要求1所述的振荡器校准方法，其特征在于：所述对所述振荡模块的扫描信号进行计数包括：
以第四时钟信号的频率在所述振荡模块的扫描信号的N个周期内进行计数。
4.如权利要求1所述的振荡器校准方法，其特征在于：所述调整所述振荡模块的分频系数包括：检测到所述第一时钟信号发生频偏后，将所述振荡模块的所述分频系数调整为第一周期比与参考周期比的比值与原分频系数的乘积。
5.一种校准模块，用于校准包含晶体振荡器的振荡模块输出的第一时钟信号，其特征在于，所述校准模块包括：
获取单元，用于对外部设备的第三时钟信号进行计数，得到第一计数值，对所述振荡模块的扫描信号进行计数，得到第二计数值，以获取第一周期比，其中，所述第一周期比为所述第一计数值与所述第二计数值之比；
比较单元，用于将所述第一周期比与一参考周期比进行比较，并根据比较结果确认所述第一时钟信号是否发生频偏；以及
校准单元，用于当所述第一时钟信号发生频偏时，则调整所述振荡模块的分频系数，以使得所述振荡模块根据调整后的分频系数对所述第一时钟信号进行分频，进而得到校准后的所述第二时钟信号。
6.如权利要求5所述的校准模块，其特征在于：
所述对外部设备的所述第三时钟信号进行计数包括：所述获取单元以第四时钟信号的频率在所述第三时钟信号的M个周期内进行计数。
7.如权利要求5所述的校准模块，其特征在于：
所述对所述振荡模块的扫描信号进行计数包括：所述获取单元以第四时钟信号的频率在所述振荡模块的扫描信号的N个周期内进行计数。
8.如权利要求5所述的校准模块，其特征在于：
所述调整所述振荡模块的分频系数包括：将所述振荡模块的所述分频系数调整为第一周期比与参考周期比的比值与原分频系数的乘积。
9.一种芯片，其特征在于，所述芯片集成了至少两子芯片，其中一子芯片集成了振荡模块，另一子芯片集成了如权利要求5-8任一项所述的校准模块。
10.一种电子设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述存储器存储的所述计算机程序，当所述计算机程序被执行时，所述处理器用于执行如权利要求1至4任一项所述的振荡器校准方法。
CN202111020815.2A 2021-09-01 2021-09-01 振荡器校准方法、模块、芯片及电子设备 Pending CN113691256A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111020815.2A CN113691256A (zh) 2021-09-01 2021-09-01 振荡器校准方法、模块、芯片及电子设备
TW110133446A TWI775596B (zh) 2021-09-01 2021-09-08 振盪器校準方法、模組、晶片及電子設備
US17/899,986 US11791771B2 (en) 2021-09-01 2022-08-31 Oscillator calibration method, electronic device and chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111020815.2A CN113691256A (zh) 2021-09-01 2021-09-01 振荡器校准方法、模块、芯片及电子设备

Publications (1)

Publication Number Publication Date
CN113691256A true CN113691256A (zh) 2021-11-23

Family

ID=78584752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111020815.2A Pending CN113691256A (zh) 2021-09-01 2021-09-01 振荡器校准方法、模块、芯片及电子设备

Country Status (3)

Country Link
US (1) US11791771B2 (zh)
CN (1) CN113691256A (zh)
TW (1) TWI775596B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104122936A (zh) * 2014-07-21 2014-10-29 深圳市芯海科技有限公司 一种mcu芯片分频时钟校正装置及方法
CN104901687A (zh) * 2015-05-20 2015-09-09 珠海市杰理科技有限公司 时钟频率校准方法和系统
CN106130547A (zh) * 2016-06-20 2016-11-16 大唐微电子技术有限公司 一种时钟频率校准方法和装置
CN106656173A (zh) * 2016-12-26 2017-05-10 上海迦美信芯通讯技术有限公司 一种振荡器的频率校准电路及其频率校准方法
JP2019186839A (ja) * 2018-04-16 2019-10-24 ラピスセミコンダクタ株式会社 発振周波数校正回路及び発振周波数校正方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2831968B1 (fr) * 2001-11-06 2004-06-25 St Microelectronics Sa Dispositif de calibrage d'un signal d'horloge
JP4031003B2 (ja) * 2005-03-03 2008-01-09 日本電波工業株式会社 微弱電力によるスペクトル拡散通信方法及びシステム、高周波無線機
US7907020B2 (en) * 2007-08-31 2011-03-15 Apple Inc. Constant calibration
TWI374350B (en) * 2008-11-11 2012-10-11 Genesys Logic Inc Serial bus clock frequency calibration system and method
CN102331979B (zh) * 2011-09-28 2014-02-05 成都市芯锐微电子有限公司 应用于usb设备的动态时钟频率校准方法
US9823687B2 (en) * 2015-12-22 2017-11-21 Silicon Laboratories Inc. Low frequency precision oscillator
US9966900B2 (en) * 2016-08-16 2018-05-08 Silicon Laboratories Inc. Apparatus for oscillator with improved precision and associated methods
CN111934683B (zh) * 2020-10-09 2021-01-12 杭州晶华微电子有限公司 一种温控rtc的数字频率校正方法和系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104122936A (zh) * 2014-07-21 2014-10-29 深圳市芯海科技有限公司 一种mcu芯片分频时钟校正装置及方法
CN104901687A (zh) * 2015-05-20 2015-09-09 珠海市杰理科技有限公司 时钟频率校准方法和系统
CN106130547A (zh) * 2016-06-20 2016-11-16 大唐微电子技术有限公司 一种时钟频率校准方法和装置
CN106656173A (zh) * 2016-12-26 2017-05-10 上海迦美信芯通讯技术有限公司 一种振荡器的频率校准电路及其频率校准方法
JP2019186839A (ja) * 2018-04-16 2019-10-24 ラピスセミコンダクタ株式会社 発振周波数校正回路及び発振周波数校正方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
张琦;: "一种高精度时钟产生电路的设计", 现代导航, no. 02, 15 April 2020 (2020-04-15), pages 42 - 46 *
马跃;万培元;关宝璐;陈志杰;: "一种具有良好温度稳定性的低功耗CMOS振荡器", 固体电子学研究与进展, no. 04, 30 May 2018 (2018-05-30), pages 71 - 74 *

Also Published As

Publication number Publication date
TW202224342A (zh) 2022-06-16
US11791771B2 (en) 2023-10-17
TWI775596B (zh) 2022-08-21
US20230066799A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
EP1585223B1 (en) Method and circuit for determining a slow clock calibration factor
KR100687230B1 (ko) 알티씨 장치 및 알티씨 장치의 현재시각 보정 방법
US10491225B2 (en) Clock generating device, electronic circuit, integrated circuit and electrical machinery
US7078952B2 (en) Device for calibrating a clock signal
JP2005115715A5 (zh)
US20140333608A1 (en) Display driver ic
US6084441A (en) Apparatus for and method of processing data
CN101924552B (zh) Pll电路
CN101626587A (zh) 自动校准通信装置及其方法、校准装置以及校准通信装置之批量生产方法
CN102195643B (zh) Pll装置
JP2019012519A (ja) センサデータ処理装置
CN116559528A (zh) 芯片频率测量方法、电路、装置、存储介质及计算机设备
CN105102991A (zh) 信号处理装置
CN113691256A (zh) 振荡器校准方法、模块、芯片及电子设备
US7356719B2 (en) Microcomputer
JP3970474B2 (ja) クロック信号発生回路及びそのクロック周波数調整方法
CN106027044A (zh) 一种多环频率合成器预置频率自动校准系统及方法
US20190052226A1 (en) Method and apparatus for determining a clock frequency for an electronic processor
CN112737574A (zh) 一种芯片内部时钟源的计时校准方法及相关装置
JPH10322200A (ja) 位相ロック検出回路
CN108073806B (zh) 一种检测时钟频率的方法及装置
CN114237020B (zh) 计时器校准方法与电子装置
US20040164814A1 (en) Clock generating circuit
US20170179761A1 (en) Circuit design apparatus, backup power supply, circuit design program, and capacitor energy amount calculation method
JP7333705B2 (ja) 回路システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination