TWI775279B - 具有場板結構的低閘極電荷元件及其製造方法 - Google Patents

具有場板結構的低閘極電荷元件及其製造方法 Download PDF

Info

Publication number
TWI775279B
TWI775279B TW110101899A TW110101899A TWI775279B TW I775279 B TWI775279 B TW I775279B TW 110101899 A TW110101899 A TW 110101899A TW 110101899 A TW110101899 A TW 110101899A TW I775279 B TWI775279 B TW I775279B
Authority
TW
Taiwan
Prior art keywords
layer
gate
polysilicon deposition
region
oxide layer
Prior art date
Application number
TW110101899A
Other languages
English (en)
Other versions
TW202143484A (zh
Inventor
吳健
Original Assignee
大陸商上海晶豐明源半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商上海晶豐明源半導體股份有限公司 filed Critical 大陸商上海晶豐明源半導體股份有限公司
Publication of TW202143484A publication Critical patent/TW202143484A/zh
Application granted granted Critical
Publication of TWI775279B publication Critical patent/TWI775279B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本發明涉及一種具有場板結構的低閘極電荷元件及其製造方法，屬於半導體技術領域。該具有場板結構的低閘極電荷元件中，其多晶矽沉積層分為相互分隔的兩個部分，第一多晶矽沉積層作為閘極；第二多晶矽沉積層作為連接源極的控制閘極，由此減少閘極與漂移區的重疊面積，同時利用控制閘極遮罩閘極汲極電容，從而達到減少閘極汲極電容，使本發明的具有場板結構的低閘極電荷元件更適用於高頻應用的目的，且本發明的結構簡單，能夠採用通用工藝，製造方法十分方便。

Description

具有場板結構的低閘極電荷元件及其製造方法
本發明涉及半導體技術領域，特別涉及場效電晶體技術領域，具體是指一種具有場板結構的低閘極電荷元件及其製造方法。
現有技術中具有場板設計的場效電晶體元件結構如圖1及2所示，圖2為圖1中的場效電晶體元件100沿剖面線2-2方向的元件剖面結構200的示意圖。該場效電晶體元件100包括基板102、N型漂移汲極區域(NDD)103、P-基體區104、P+摻雜區105、N+摻雜區106、氧化層107、多晶矽層108、N+摻雜區109、高壓氧化層110和多晶矽閘極112。其高壓氧化層(HV-Oxide)110上的多晶矽層(poly)108作為一個場板結構，以改善擊穿性能；較大的多晶矽閘極(Poly Gate)112面積有助於在導通狀態(ON-state)下的多晶矽區域下的N型漂移汲極區域(NDD，drift region)103中積累電子，從而降低汲極源極導通電阻(Rdson)。然而，由於多晶矽閘極112與N型漂移汲極區域103重疊面積較大，因此閘極與汲極的密勒電容(閘極汲極電容Cgd)就較大。閘極汲極電容Cgd越大，功率損耗就越大，因此難以適用於要求盡可能小的閘極汲極電容Cgd的高頻應用。
所以，必須提供一種閘極汲極電容Cgd更小的元件以滿足高頻應用的需要。
本發明的目的是克服了上述現有技術中的缺點，提供一種將多晶矽層分為兩個部分，一部分作為閘極，另一部分作為控制閘極，由此減少閘極與漂移區的重疊面積，以減少閘極汲極電容Cgd，使之更適用於高頻應用的具有場板結構的低閘極電荷元件及其製造方法。
為了實現上述的目的，本發明的具有場板結構的低閘極電荷元件具有如下構成：基板；N型漂移汲極區域，覆蓋於該基板之上；P-基體區，形成於該N型漂移汲極區域頂部的部分區域中；N型摻雜區，形成於該N型漂移汲極區域頂部的另一部分區域中；閘極氧化層，包括覆蓋於該P-基體區與部分該N型摻雜區之上的第一閘極氧化層以及覆蓋於部分該N型摻雜區與部分該N型漂移汲極區域之上的第二閘極氧化層；多晶矽沉積層，包括覆蓋於該第一閘極氧化層之上的第一多晶矽沉積層以及覆蓋於該第二閘極氧化層之上的第二多晶矽沉積層，該第一多晶矽沉積層作為閘極，該第二多晶矽沉積層作為控制閘極；側牆層，設置於該第一多晶矽沉積層兩側及該第二多晶矽沉積層兩側；P+摻雜區及源極區域，形成於該P-基體區頂部，作為源極；汲極區域，形成於該N型漂移汲極區域頂部，作為汲極；以及 矽化層，包括形成於該源極區域之上的第一矽化層、該第一多晶矽沉積層之上的第二矽化層、該第二多晶矽沉積層之上的第三矽化層以及該汲極區域之上的第四矽化層。
該具有場板結構的低閘極電荷元件還包括：高壓氧化層，位於該N型漂移汲極區域與該第二多晶矽沉積層之間。或者還可以包括：矽局部氧化層或淺溝槽隔離層，該矽局部氧化層或淺溝槽隔離層均形成於該N型漂移汲極區域頂部，並位於該第二多晶矽沉積層之下。
該具有場板結構的低閘極電荷元件中，該高壓氧化層可設置於該N型漂移汲極區域與部分該N型摻雜區之上，且不具有該第二閘極氧化層。
該具有場板結構的低閘極電荷元件中，該第一多晶矽沉積層可設置於該第一閘極氧化層及部分該高壓氧化層之上。
該具有場板結構的低閘極電荷元件中，該閘極和該控制閘極被物理隔絕開，該控制閘極電性連接到該源極。
該具有場板結構的低閘極電荷元件中，該閘極連接有閘極驅動電路，該控制閘極連接有控制閘極驅動電路。閘極控制訊號透過該閘極驅動電路連接該閘極，該閘極控制訊號經由電壓檢測模組及調壓模組後產生新控制訊號，該新控制訊號透過該控制閘極驅動電路連接該控制閘極。
該具有場板結構的低閘極電荷元件中，該多晶矽沉積層還包括至少一個作為控制閘極的第三多晶矽沉積層，該第三多晶矽沉積層覆蓋於該第二閘極氧化層之上。由該第三多晶矽沉積層形成的控制閘極連接有各自對應的控制閘極驅動電路。
該具有場板結構的低閘極電荷元件還包括矽化物阻擋層，設置於部分該高壓氧化層、部分該第二多晶矽沉積層以及該第二多晶矽沉積層一側的該側牆層之上。
本發明還提供一種具有場板結構的低閘極電荷元件的製造方法，包括：在基板之上形成N型漂移汲極區域；在該N型漂移汲極區域之上形成閘極氧化層，包含第一閘極氧化層和第二閘極氧化層；分別在該第一閘極氧化層和第二閘極氧化層之上進行多晶矽沉積和蝕刻，形成覆蓋於該第一閘極氧化層之上的第一多晶矽沉積層，作為閘極；並形成覆蓋於該第二閘極氧化層之上的第二多晶矽沉積層，作為控制閘極；在該N型漂移汲極區域頂部的部分區域中注入形成P-基體區，在該N型漂移汲極區域頂部的另一部分區域中注入形成該N型摻雜區；在該第一多晶矽沉積層兩側及該第二多晶矽沉積層兩側形成側牆層；在該P-基體區的頂部形成P+摻雜區及源極區域，作為源極；在該N型漂移汲極區域頂部形成汲極區域，作為汲極；以及在該源極區域之上形成第一矽化層，在該第一多晶矽沉積層之上形成第二矽化層，在該第二多晶矽沉積層之上形成第三矽化層，在該汲極區域之上形成第四矽化層。
該具有場板結構的低閘極電荷元件的製造方法中，在形成該閘極氧化層之前，還包括以下步驟： 在該N型漂移汲極區域之上形成高壓氧化層或在該N型漂移汲極區域頂部形成矽局部氧化層或淺溝槽隔離層；以及該高壓氧化層、該矽局部氧化層或淺溝槽隔離層位於該第二多晶矽沉積層之下。
採用了該發明的具有場板結構的低閘極電荷元件及其製造方法，其多晶矽沉積層分為相互分隔的兩個部分，第一多晶矽沉積層作為閘極，第二多晶矽沉積層作為連接源極的控制閘極，由此減少閘極與漂移區的重疊面積，同時利用控制閘極遮罩閘極汲極電容，從而達到減少閘極汲極電容，使本發明的具有場板結構的低閘極電荷元件更適用於高頻應用的目的，且本發明的結構簡單，能夠採用通用工藝，製造方法十分方便。
100,1200:場效電晶體元件
300,400,500,600,700,800,900,1000,1100,1300,1400,1500,1600,1700,1800,1900,2000:低閘極電荷元件
102:基板
103,303:N型漂移汲極區域
104,309:P-基體區
105:P+摻雜區
106:N+摻雜區
107:氧化層
108:多晶矽層
109:N+摻雜區
110,304,1701,1801,1901:高壓氧化層
112:多晶矽閘極
200:元件剖面結構
302:基板
305:第一閘極氧化層
306:第二閘極氧化層
307,1907:第一多晶矽沉積層
308,1702:第二多晶矽沉積層
310:N型摻雜區
311a,311b,311c,311d,1001a,1001b,1703a,1703b,1703c,1703d,1703e,1703f:側牆層
312:源極區域
313:源極區域
314:汲極區域
315a:第二矽化層
315b,1705a:第三矽化層
315c:第一矽化層
315d,1705b,1705c:第四矽化層
901:矽局部氧化層
1002:閘極氧化層
1003:多晶矽沉積層
1004:矽化層
1101:淺溝槽隔離層
1402:閘極驅動電路
1404:控制閘極驅動電路
1501:閘極訊號
1601:電壓檢測模組
1602:調壓模組
1603:控制訊號
1704,1706:第三多晶矽沉積層
1802:多晶矽沉積層
1803a:側牆層
1803b:側牆層
1804:矽化層
1902:第二多晶矽沉積層
1903a:側牆層
1903b:側牆層
1903c:側牆層
1903d:側牆層
1904a:矽化層
1904b:矽化層
2001:矽化物阻擋層
Cdc:電容
Cds:汲極源極電容
Cgd:閘極汲極電容
CLK1:時鐘電路
CLK2:時鐘電路
在結合以下附圖研究了詳細描述之後，將發現本發明的其他方面及其優點：圖1為現有技術中具有場板設計的場效電晶體元件的結構示意圖；圖2為為圖1中的元件沿剖面線的剖面圖；圖3為本發明的具有場板結構的低閘極電荷元件的結構示意圖；圖4為本發明的具有場板結構的低閘極電荷元件的製造方法的步驟一的結構示意圖；圖5為本發明的具有場板結構的低閘極電荷元件的製造方法的步驟二的結構示意圖；圖6為本發明的具有場板結構的低閘極電荷元件的製造方法的步驟三的結構示意圖； 圖7為本發明的具有場板結構的低閘極電荷元件的製造方法的步驟四的結構示意圖；圖8為本發明的具有場板結構的低閘極電荷元件的製造方法的步驟五的結構示意圖；圖9為本發明的具有場板結構的低閘極電荷元件的第一種可替代方案的結構示意圖；圖10為本發明的具有場板結構的低閘極電荷元件的第二種可替代方案的結構示意圖；圖11為本發明的具有場板結構的低閘極電荷元件的第三種可替代方案的結構示意圖；圖12為現有技術中具有場板設計的元件的場板結構的寄生電容示意圖；圖13為本發明的具有場板結構的低閘極電荷元件的場板結構的寄生電容示意圖；圖14為本發明的具有場板結構的低閘極電荷元件連接驅動電路的示意圖；圖15為圖14中驅動電路的一種替代方案示意圖；圖16為圖14中驅動電路的另一種替代方案示意圖；圖17為具有多個控制閘極的本發明的低閘極電荷元件的結構示意圖；圖18為本發明的具有場板結構的低閘極電荷元件的一種可選擇實施例的結構示意圖； 圖19為本發明的具有場板結構的低閘極電荷元件的另一種可選擇實施例的結構示意圖；以及圖20為具有矽化物阻擋層的本發明的低閘極電荷元件的結構示意圖。
為了能夠更清楚地理解本發明的技術內容，特舉以下實施例詳細說明。
附圖中“N”或“P”為摻雜類型，緊接摻雜類型之後的“-”或“+”表示相對摻雜濃度。例如“N+”表示摻雜濃度高於“N”摻雜區的摻雜濃度，相應的“N-”表示摻雜濃度低於“N”摻雜區的摻雜濃度。具有相同的相對摻雜濃度的摻雜區不一定具有相同的絕對摻雜濃度。例如，兩個不同的“N+”摻雜區域可以具有相同或者不同的摻雜濃度。
如前所述，為滿足高頻應用的需要，閘極汲極電容Cgd必須減小。
在實際應用中，通常有三組電容來評價元件的AC特性：輸入電容Ciss(Ciss=Cgs+Cgd)、輸出電容Coss(Coss=Cds+Cgd)和回饋電容Crss(Crss=Cgd)，本發明透過將閘極汲極電容Cgd轉換成汲極源極電容Cds，達到降低閘極汲極電容的效果，並在保持輸出電容Coss不增加的情況下同時降低了輸入電容Ciss和回饋電容Crss。
在一種實施方式中，本發明的具有場板結構的低閘極電荷元件300的結構如圖3所示。其包括：基板302，為P-基板；N型漂移汲極區域(NDD)303，覆蓋於該基板302之上； P-基體區(P-Body)309，形成於該N型漂移汲極區域303頂部的部分區域中；N型摻雜區310，形成於該N型漂移汲極區域303頂部的另一部分區域中；閘極氧化層，包括覆蓋於該P-基體區309與部分N型摻雜區310之上的第一閘極氧化層305以及覆蓋於部分該N型摻雜區310與部分N型漂移汲極區域303域之上的第二閘極氧化層306；高壓氧化層(HV-Oxide)304，覆蓋於該N型漂移汲極區域303之上；多晶矽沉積層，包括覆蓋於該第一閘極氧化層305之上的第一多晶矽沉積層307，作為閘極(Gate)；以及覆蓋於該第二閘極氧化層306之上的第二多晶矽沉積層308，作為控制閘極(Control Gate)；源極區域312(即P+摻雜區)及源極區域313(即第一N+摻雜區)，形成於該P-基體區309頂部，作為源極(Source)，連接該控制閘極；汲極區域314(即第二N+摻雜區)，形成於該N型漂移汲極區域303頂部，作為汲極(Drain)。
該實施方式的具有場板結構的低閘極電荷元件的製造方法如圖4至圖8所示，包括以下步驟：步驟一：如圖4中低閘極電荷元件400所示，在基板302之上形成N型漂移汲極區域303；步驟二：如圖5中低閘極電荷元件500所示，在該N型漂移汲極區域303之上形成高壓氧化層304，並圖案化； 步驟三：如圖6中低閘極電荷元件600所示，在該N型漂移汲極區域303部分區域之上形成第一閘極氧化層305和第二閘極氧化層306；分別在該第一閘極氧化層305、第二閘極氧化層306和高壓氧化層304之上進行多晶矽沉積和蝕刻，形成覆蓋於該第一閘極氧化層305之上的第一多晶矽沉積層307，作為閘極；並形成覆蓋於該第二閘極氧化層306和高壓氧化層304之上的第二多晶矽沉積層308，作為控制閘極；在該N型漂移汲極區域303頂部的部分區域中注入形成P-基體區309，在該N型漂移汲極區域303頂部的另一部分區域中注入形成N型摻雜區310；步驟四：如圖7中低閘極電荷元件700所示，在該P-基體區309的頂部形成源極區域312及源極區域313，作為源極；在該N型漂移汲極區域303頂部形成汲極區域314，作為汲極；在該第一多晶矽沉積層307兩側形成側牆層311a、311b，並在該第二多晶矽沉積層308兩側形成側牆層311c、311d；以及步驟五：如圖8中低閘極電荷元件800所示，採用矽化及後段工藝，在該源極區域312和313之上形成第一矽化層315c，在該第一多晶矽沉積層307之上形成第二矽化層315a，在該第二多晶矽沉積層308之上形成第三矽化層315b，在該汲極區域314之上形成第四矽化層315d。並且，高壓氧化層304未陷入位於N型摻雜區310與汲極區域314之間的N型漂移汲極區域303中。
為了與現有工藝平臺相容，高壓氧化層304也可以採用其它結構替代。
在第一種可替代的方案中，如圖9中低閘極電荷元件900所示，高壓氧化層被矽局部氧化層(Local Oxidation of Silicon，LOCOS)901 替代。該低閘極電荷元件900的其餘部分與圖8所示的低閘極電荷元件800相同。
相應的，在該替代方案的元件製造方法中，步驟二為，利用局部矽氧化技術以形成位於該N型漂移汲極區域303之上的矽局部氧化層901。
在第二種可替代的方案中，如圖10中低閘極電荷元件1000所示，高壓氧化層被閘極氧化層1002替代。該閘極氧化層1002同時包括了原本設置於該N型摻雜區310與部分N型漂移汲極區域303之上的第二閘極氧化層306。閘極氧化層1002之上覆蓋有多晶矽沉積層1003，作為控制閘極。多晶矽沉積層1003之上具有矽化層1004。多晶矽沉積層1003的兩側設置有側牆層1001a、1001b。
相應的，在該替代方案的元件製造方法中，不包括上述實施方式中形成高壓氧化層304的步驟二。作為替代的，在步驟三中，形成位於部分N型漂移汲極區域303之上，並覆蓋大部分N型漂移汲極區域303的閘極氧化層1002。
在第三種可替代的方案中，如圖11中低閘極電荷元件1100所示，高壓氧化層被位於該N型漂移汲極區域303頂部的淺溝槽隔離(Shallow Trench Isolation，STI)層1101替代。與上述第二種可替代方案類似，該方案也包括閘極氧化層1002。該閘極氧化層1002同時包括了原本設置於該N型摻雜區310與部分N型漂移汲極區域303之上的第二閘極氧化層306，且同時覆蓋於部分該淺溝槽隔離層1101之上。閘極氧化層1002之上覆蓋有多晶 矽沉積層1003，作為控制閘極。多晶矽沉積層1003之上具有矽化層1004。多晶矽沉積層1003的兩側設置有側牆層1001a、1001b。
相應的，在該替代方案的元件製造方法中，步驟二為，在該N型漂移汲極區域303頂部設置淺溝槽隔離層1101。並在步驟三中，形成位於部分N型漂移汲極區域303之上，並覆蓋淺溝槽隔離層1101頂部的閘極氧化層1002。
透過上述實施方式及相應的替代方案形成的具有場板結構的低閘極電荷元件，其場板結構的寄生電容如圖13的低閘極電荷元件1300的寄生電容所示。相較於如圖12所示的現有技術的場效電晶體元件1200，由於將多晶矽沉積層分為第一多晶矽沉積層307和第二多晶矽沉積層308兩個部分，其中第一多晶矽沉積層307作為閘極，而第二多晶矽沉積層308作為控制閘極，閘極和控制閘極被物理隔絕開，該控制閘極電性連接到源極。因此，明顯減少了閘極覆蓋汲極的面積，直接降低了閘極汲極電容Cgd的面積，同時，閘極汲極電容Cgd被控制閘極遮罩。達到減小閘極汲極電容Cgd，降低功率損耗，使元件滿足高頻應用的目的。
在較佳實施方式中，本發明的具有場板結構的低閘極電荷元件，如圖14所示，包括連接閘極的閘極驅動電路1402，以及連接控制閘極的控制閘極驅動電路1404，閘極驅動電路1402和控制閘極驅動電路1404分別連接有時鐘電路CLK1與CLK2。圖14中低閘極電荷元件1400僅採用與圖8的低閘極電荷元件800相同的結構示出，但需要說明的是，圖9、10、11所示的低閘極電荷元件900、1000、1100均可採用同樣的閘極驅動電路1402和控制閘極驅動電路1404。
進一步的，如圖15中低閘極電荷元件1500所示，閘極驅動電路1402和控制閘極驅動電路1404可以來自同一個閘極訊號1501，這樣閘極和控制閘極的開啟或關斷可以保持同步。
進一步的，如圖16中低閘極電荷元件1600所示，閘極訊號1501經由電壓檢測模組1601及調壓模組1602後產生新的控制訊號1603，該控制訊號1603透過控制閘極驅動電路1404連接該控制閘極。
上述實施方式中，控制閘極連接有對應的驅動電路，其可以與閘極驅動電路配合完成特定的應用。例如，這個驅動電路可以在導通狀態(ON-state)時提供高電位來積累電子以降低汲極源極導通電阻(Rdson)，且在關斷狀態(OFF-state)時提供低電位來保持擊穿性能。
同時，與上述實施方式相同的是，閘極汲極電容Cgd由控制閘極遮罩；開關損耗主要由閘極汲極電容Cgd造成；控制閘極與汲極之間的電容Cdc對功耗損失沒有影響。
在可作為替代的更佳實施方式中，為了滿足更高壓應用的需要，可以如圖17中低閘極電荷元件1700所示，設置一個以上的控制閘極，圖17中為3個，包括第一控制閘極、第二控制閘極、第三控制閘極。
在該低閘極電荷元件1700中，包括：高壓氧化層1701，覆蓋於該N型漂移汲極區域303之上，其與低閘極電荷元件800中的高壓氧化層304相似；以及多晶矽沉積層，包括覆蓋於該第一閘極氧化層305之上作為閘極(Gate)的第一多晶矽沉積層307以及覆蓋於該第二閘極氧化層306之上及部分高壓氧化層1701之上作為第一控制閘極的第二多晶矽沉積層1702，還包括覆蓋 於部分高壓氧化層1701之上分別作為第二控制閘極和第三控制閘極的第三多晶矽沉積層1704和1706。
同時，還包括：設置於該第一多晶矽沉積層307兩側的側牆層311a、311b，設置於該第二多晶矽沉積層1702兩側的側牆層1703a、1703b，分別設置於該第三多晶矽沉積層1704和1706兩側的側牆層1703c、1703d和1703e、1703f；形成於該源極區域312和313之上的第一矽化層315c，形成於該第一多晶矽沉積層307之上的第二矽化層315a，形成於該第二多晶矽沉積層1702之上的第三矽化層1705a，分別形成於該第三多晶矽沉積層1704和1706之上的第四矽化層1705b和1705c，以及形成於汲極區域314之上的第四矽化層315d。
圖17中低閘極電荷元件1700所示僅採用與圖8的低閘極電荷元件800相同的結構示出，但需要說明的是，圖9、10、11所示的低閘極電荷元件900、1000、1100均可採用相同的多個分離的控制閘極結構。
不同的控制閘極可以採用不同的控制訊號；這些控制訊號可以來自不同的控制電路。同時，某些控制閘極可以是浮動的；為了獲得不同的場效應，根據需要，某些控制閘極可以連接到源極、閘極或汲極，以改善擊穿性能。
在另一種可作為替代的更佳實施方式中，同樣為了滿足更高壓應用的需要，可以如圖20中低閘極電荷元件2000所示，可以透過矽化物阻擋層(SAB)2001，以防止矽化物穿透高壓氧化層304，從而保證擊穿電壓特性不受影響。
具體而言，在低閘極電荷元件2000中，還包括矽化物阻擋層2001，該矽化物阻擋層2001覆蓋於未被第二多晶矽沉積層308覆蓋的部分高壓氧化層304之上，也覆蓋於部分該第二多晶矽沉積層308及其一側的側牆層311d之上。
另外，為了調節本發明的具有場板結構的低閘極電荷元件的電學特性，還可以對高壓氧化層與多晶矽沉積層的位置關係進行適當的調節。
在一種可供選擇的實施例中，如圖18所示，同低閘極電荷元件800相比，在該低閘極電荷元件1800中，高壓氧化層1801向閘極側延伸，並被設置於該N型漂移汲極區域303與部分該N型摻雜區310之上，且不具有前述實施例中的第二閘極氧化層306。多晶矽沉積層1802設置於該高壓氧化層1801之上，該多晶矽沉積層1802之上覆蓋有矽化層1804，該多晶矽沉積層1802兩側形成有側牆層1803a、1803b。
而在另一種可供選擇的實施例中，如圖19所示，該低閘極電荷元件1900與低閘極電荷元件1800相似，高壓氧化層1901向閘極側延伸。該實施例不具有N型摻雜區310，高壓氧化層1901完全覆蓋於該N型漂移汲極區域303之上。同時，第一多晶矽沉積層1907同時覆蓋於該第一閘極氧化層305及部分該高壓氧化層1901之上。第一多晶矽沉積層1907之上覆蓋有矽化層1904a，且第一多晶矽沉積層1907兩側形成有側牆層1903a、1903b。第二多晶矽沉積層1902設置於該高壓氧化層1901之上，該第二多晶矽沉積層1902之上覆蓋有矽化層1904b，且該第二多晶矽沉積層1902兩側形成有側牆層1903c、1903d。
相應的，上述兩種可供選擇的實施例的低閘極電荷元件1800、1900的製造方法與低閘極電荷元件300的製造方法相類似，區別在於低閘極電荷元件1800的製造方法不包括形成第二閘極氧化層306的步驟，而低閘極電荷元件1900的製造方法不包括形成N型摻雜區310的步驟。
採用了該發明的具有場板結構的低閘極電荷元件及其製造方法，其多晶矽沉積層分為相互分隔的兩個部分，第一多晶矽沉積層作為閘極，第二多晶矽沉積層作為連接源極的控制閘極，由此減少閘極與漂移區的重疊面積，同時利用控制閘極遮罩閘極汲極電容，從而達到減少閘極汲極電容，使本發明的具有場板結構的低閘極電荷元件更適用於高頻應用的目的，且本發明的結構簡單，能夠採用通用工藝，製造方法十分方便。
在此說明書中，本發明已參照其特定的實施例作了描述。但是，很顯然仍可以作出各種修改和變換而不背離本發明的精神和範圍。因此，說明書和附圖應被認為是說明性的而非限制性的。
302:基板
303:N型漂移汲極區域
304:高壓氧化層
305:第一閘極氧化層
306:第二閘極氧化層
307:第一多晶矽沉積層
308:第二多晶矽沉積層
309:P-基體區
310:N型摻雜區
311a,311b,311c,311d:側牆層
312:源極區域
313:源極區域
314:汲極區域
315a:第二矽化層
315b:第三矽化層
315c:第一矽化層
315d:第四矽化層
Cds:汲極源極電容
Cgd:閘極汲極電容

Claims (12)

  1. 一種具有場板結構的低閘極電荷元件，包括：基板；N型漂移汲極區域，覆蓋於該基板之上；P-基體區，形成於該N型漂移汲極區域頂部的部分區域中；N型摻雜區，形成於該N型漂移汲極區域頂部的另一部分區域中；閘極氧化層，包括覆蓋於該P-基體區與部分該N型摻雜區之上的第一閘極氧化層，以及覆蓋於部分該N型摻雜區與部分該N型漂移汲極區域之上的第二閘極氧化層；多晶矽沉積層，包括覆蓋於該第一閘極氧化層之上的第一多晶矽沉積層，以及覆蓋於該第二閘極氧化層之上的第二多晶矽沉積層，該第一多晶矽沉積層作為閘極，該第二多晶矽沉積層作為控制閘極；側牆層，設置於該第一多晶矽沉積層兩側及該第二多晶矽沉積層兩側；矽化物阻擋層，設置於部分該第二多晶矽沉積層以及該第二多晶矽沉積層一側的該側牆層之上；P+摻雜區及源極區域，形成於該P-基體區頂部，作為源極；汲極區域，形成於該N型漂移汲極區域頂部，作為汲極；以及矽化層，包括形成於該源極區域之上的第一矽化層、該第一多晶矽沉積層之上的第二矽化層、該第二多晶矽沉積層之上的第三矽化層，以及該汲極區域之上的第四矽化層，其中，該第三矽化層只覆蓋該第二多晶矽沉積層部分的上表面。
  2. 一種具有場板結構的低閘極電荷元件，包括： 基板；N型漂移汲極區域，覆蓋於該基板之上；P-基體區，形成於該N型漂移汲極區域頂部的部分區域中；N型摻雜區，形成於該N型漂移汲極區域頂部的另一部分區域中；閘極氧化層，包括覆蓋於該P-基體區與部分該N型摻雜區之上的第一閘極氧化層，以及覆蓋於部分該N型摻雜區與部分該N型漂移汲極區域之上的第二閘極氧化層；多晶矽沉積層，包括覆蓋於該第一閘極氧化層之上的第一多晶矽沉積層，以及覆蓋於該第二閘極氧化層之上的第二多晶矽沉積層，該第一多晶矽沉積層作為閘極，該第二多晶矽沉積層作為控制閘極；高壓氧化層，位於該N型漂移汲極區域與該第二多晶矽沉積層之間且未陷入該N型漂移汲極區域中；側牆層，設置於該第一多晶矽沉積層兩側及該第二多晶矽沉積層兩側；P+摻雜區及源極區域，形成於該P-基體區頂部，作為源極；汲極區域，形成於該N型漂移汲極區域頂部，作為汲極；以及矽化層，包括形成於該源極區域之上的第一矽化層、該第一多晶矽沉積層之上的第二矽化層、該第二多晶矽沉積層之上的第三矽化層，以及該汲極區域之上的第四矽化層。
  3. 根據請求項2所述的具有場板結構的低閘極電荷元件，其中該高壓氧化層設置於該N型漂移汲極區域與部分該N型摻雜區之上，且不具有該第二閘極氧化層。
  4. 根據請求項3所述的具有場板結構的低閘極電荷元件，其中該第一多晶矽沉積層設置於該第一閘極氧化層及部分該高壓氧化層之上。
  5. 根據請求項1或2所述的具有場板結構的低閘極電荷元件，其中該閘極和該控制閘極被物理隔絕開，該控制閘極電性連接到該源極。
  6. 根據請求項5所述的具有場板結構的低閘極電荷元件，其中該閘極連接有閘極驅動電路，該控制閘極連接有控制閘極驅動電路。
  7. 根據請求項6所述的具有場板結構的低閘極電荷元件，其中閘極控制訊號透過該閘極驅動電路連接該閘極，該閘極控制訊號經由電壓檢測模組及調壓模組後產生新控制訊號，該新控制訊號透過該控制閘極驅動電路連接該控制閘極。
  8. 根據請求項7所述的具有場板結構的低閘極電荷元件，其中該多晶矽沉積層，還包括至少一個作為控制閘極的第三多晶矽沉積層，該第三多晶矽沉積層覆蓋於該第二閘極氧化層之上。
  9. 根據請求項8所述的具有場板結構的低閘極電荷元件，其中由該第三多晶矽沉積層形成的控制閘極連接有各自對應的控制閘極驅動電路。
  10. 根據請求項2所述的具有場板結構的低閘極電荷元件，更包括：矽化物阻擋層，設置於部分該高壓氧化層、部分該第二多晶矽沉積層以及該第二多晶矽沉積層其中一該側的該側牆層之上。
  11. 一種具有場板結構的低閘極電荷元件的製造方法，包括：在基板之上形成N型漂移汲極區域；在該N型漂移汲極區域之上形成高壓氧化層；在該N型漂移汲極區域之上形成閘極氧化層，包含第一閘極氧化層和第二閘極氧化層；分別在該第一閘極氧化層和該第二閘極氧化層之上進行多晶矽沉積和蝕刻，形成覆蓋於該第一閘極氧化層之上的第一多晶矽沉積層，作為閘極；並形成覆蓋於該第二閘極氧化層之上的第二多晶矽沉積層，作為控制閘極；在該N型漂移汲極區域頂部的部分區域中注入形成P-基體區，在該N型漂移汲極區域頂部的另一部分區域中注入形成N型摻雜區；在該第一多晶矽沉積層兩側及該第二多晶矽沉積層兩側形成側牆層；在該P-基體區的頂部形成P+摻雜區及源極區域，作為源極；在該N型漂移汲極區域頂部的又一部分區域中形成汲極區域，作為汲極；以及在該源極區域之上形成第一矽化層，在該第一多晶矽沉積層之上形成第二矽化層，在該第二多晶矽沉積層之上形成第三矽化層，在該汲極區域之上形成第四矽化層，其中，該高壓氧化層位於該第二多晶矽沉積層之下，且未陷入位於該N型摻雜區與該汲極區域之間的該N型漂移汲極區域中。
  12. 一種具有場板結構的低閘極電荷元件的製造方法，包括以下步驟： 在基板之上形成N型漂移汲極區域；在該N型漂移汲極區域之上形成閘極氧化層，包含第一閘極氧化層和第二閘極氧化層；分別在該第一閘極氧化層和該第二閘極氧化層之上進行多晶矽沉積和蝕刻，形成覆蓋於該第一閘極氧化層之上的第一多晶矽沉積層，作為閘極；並形成覆蓋於該第二閘極氧化層之上的第二多晶矽沉積層，作為控制閘極；在該N型漂移汲極區域頂部的部分區域中注入形成P-基體區，在該N型漂移汲極區域頂部的另一部分區域中注入形成N型摻雜區；在該第一多晶矽沉積層兩側及該第二多晶矽沉積層兩側形成側牆層；在部分該第二多晶矽沉積層上及該第二多晶矽沉積層的其中一該側的該側牆層上形成矽化物阻擋層；在該P-基體區頂部形成P+摻雜區及源極區域，作為源極；在該N型漂移汲極區域頂部形成汲極區域，作為汲極；以及在該源極區域之上形成第一矽化層，在該第一多晶矽沉積層之上形成第二矽化層，在該第二多晶矽沉積層上形成第三矽化層，在該汲極區域之上形成第四矽化層其中，該第三矽化層只覆蓋該第二多晶矽沉積層部分的上表面。
TW110101899A 2020-01-22 2021-01-19 具有場板結構的低閘極電荷元件及其製造方法 TWI775279B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN202010073638 2020-01-22
CN202010073638.3 2020-01-22
CN202010350874.5A CN111463263B (zh) 2020-01-22 2020-04-28 具有场板结构的低栅电荷器件及其制造方法
CN202010350874.5 2020-04-28

Publications (2)

Publication Number Publication Date
TW202143484A TW202143484A (zh) 2021-11-16
TWI775279B true TWI775279B (zh) 2022-08-21

Family

ID=71678610

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110101899A TWI775279B (zh) 2020-01-22 2021-01-19 具有場板結構的低閘極電荷元件及其製造方法

Country Status (2)

Country Link
CN (1) CN111463263B (zh)
TW (1) TWI775279B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112652665A (zh) * 2020-12-22 2021-04-13 时磊 具有完全金属硅化层栅极的器件及其制造方法
US11374096B1 (en) * 2021-01-04 2022-06-28 Vanguard International Semiconductor Corporation High voltage semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110169078A1 (en) * 2008-03-31 2011-07-14 Freescale Semiconductor, Inc. Switch mode converter employing dual gate mos transistor
TW201517239A (zh) * 2013-10-31 2015-05-01 Taiwan Semiconductor Mfg Co Ltd 半導體裝置
TW201633459A (zh) * 2015-03-13 2016-09-16 旺宏電子股份有限公司 具有金屬層之半導體裝置及其製造方法
US20170125252A1 (en) * 2015-11-02 2017-05-04 Texas Instruments Incorporated Split-gate lateral extended drain mos transistor structure and process
US20180145139A1 (en) * 2016-11-20 2018-05-24 Tower Semiconductor Ltd. Apparatus of a metal-oxide-semiconductor (mos) transistor including a multi-split gate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4535766B2 (ja) * 2004-04-23 2010-09-01 シャープ株式会社 固体撮像素子およびその製造方法、電子情報機器
JP6736513B2 (ja) * 2017-04-24 2020-08-05 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
US10971624B2 (en) * 2018-03-19 2021-04-06 Macronix International Co., Ltd. High-voltage transistor devices with two-step field plate structures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110169078A1 (en) * 2008-03-31 2011-07-14 Freescale Semiconductor, Inc. Switch mode converter employing dual gate mos transistor
TW201517239A (zh) * 2013-10-31 2015-05-01 Taiwan Semiconductor Mfg Co Ltd 半導體裝置
TW201633459A (zh) * 2015-03-13 2016-09-16 旺宏電子股份有限公司 具有金屬層之半導體裝置及其製造方法
US20170125252A1 (en) * 2015-11-02 2017-05-04 Texas Instruments Incorporated Split-gate lateral extended drain mos transistor structure and process
US20180145139A1 (en) * 2016-11-20 2018-05-24 Tower Semiconductor Ltd. Apparatus of a metal-oxide-semiconductor (mos) transistor including a multi-split gate

Also Published As

Publication number Publication date
CN111463263A (zh) 2020-07-28
CN111463263B (zh) 2022-07-01
TW202143484A (zh) 2021-11-16

Similar Documents

Publication Publication Date Title
US10319848B2 (en) Vertical DMOS transistor
US9425305B2 (en) Structures of and methods of fabricating split gate MIS devices
JP4797265B2 (ja) 半導体装置および半導体装置の製造方法
TWI509798B (zh) 用於形成具多通道之屏蔽閘極溝槽場效電晶體（ｆｅｔ）的結構及方法
TWI775279B (zh) 具有場板結構的低閘極電荷元件及其製造方法
KR20100066481A (ko) 차폐된 게이트 트렌치 전계 효과 트랜지스터 구조물 및 그 형성 방법
WO2005081322A1 (en) High voltage and low on-resistance ldmos transistor having equalized capacitance
CN106206735B (zh) Mosfet及其制造方法
TWI678805B (zh) 溝槽式功率半導體元件及其製造方法
EP2150981A1 (en) Mos transistor with a p-field implant overlying each end of a gate thereof
CN111785774B (zh) Bcd工艺中cmos器件及其制造方法
WO2007050170A2 (en) Transistor device and method of making the same
CN112420844A (zh) 具有分离栅增强结构的低栅电阻功率mosfet器件及方法
TW201013790A (en) Semiconductor device reducing output capacitance due to parasitic capacitance
CN116364763A (zh) 一种mosfet器件及其制作方法
JPH1093023A (ja) 半導体装置
TWI398951B (zh) 具分離式閘極垂直型金氧半電晶體元件結構及其製造方法
CN106298923A (zh) 高压金属氧化物半导体晶体管元件以及其制造方法
US11404537B2 (en) Semiconductor device with air-void in spacer
US20120248534A1 (en) Structures for power transistor and methods of manufacture
TWI675409B (zh) 屏蔽閘極式金氧半場效應電晶體及其製造方法
CN107275333B (zh) Sonos非挥发性存储器工艺中的dmos器件及制造方法
JPH0493083A (ja) 半導体装置およびその製造方法
JP5823371B2 (ja) 半導体素子及びその製造方法
US11742422B2 (en) Semiconductor device and method of fabricating the same

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent