TWI774356B - 記憶體元件、具有記憶體元件的系統及用於操作記憶體元件的方法 - Google Patents

記憶體元件、具有記憶體元件的系統及用於操作記憶體元件的方法 Download PDF

Info

Publication number
TWI774356B
TWI774356B TW110116358A TW110116358A TWI774356B TW I774356 B TWI774356 B TW I774356B TW 110116358 A TW110116358 A TW 110116358A TW 110116358 A TW110116358 A TW 110116358A TW I774356 B TWI774356 B TW I774356B
Authority
TW
Taiwan
Prior art keywords
banks
redundant
bank
data
coupled
Prior art date
Application number
TW110116358A
Other languages
English (en)
Other versions
TW202238605A (zh
Inventor
林尚伍
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Application granted granted Critical
Publication of TWI774356B publication Critical patent/TWI774356B/zh
Publication of TW202238605A publication Critical patent/TW202238605A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)

Abstract

一種記憶體元件包括記憶體單元陣列、輸入/輸出(I/O)電路以及耦合到I/O電路的控制邏輯。記憶體單元陣列包括N個主庫和M個冗餘庫。I/O電路耦合到N個主庫和M個冗餘庫，並且被配置為分別將N個資料片段引導到N個工作庫或從N個工作庫引導N個資料片段。控制邏輯被配置為基於指示N個主庫中的K個故障主庫的庫故障資訊從N個主庫和M個冗餘庫確定N個工作庫。N個工作庫包括M個冗餘庫中的K個冗餘庫。控制邏輯被配置為控制I/O電路，以分別將N個資料片段中的K個資料片段引導到K個冗餘庫或從K個冗餘庫引導N個資料片段中的K個資料片段。

Description

記憶體元件、具有記憶體元件的系統及用於操作記憶體元件 的方法
本發明涉及記憶體元件及其操作方法。
快閃記憶體是一種可以被電抹除和重新編程的低成本、高密度、非揮發性的固態儲存介質。快閃記憶體包括NOR快閃記憶體或NAND快閃記憶體。隨著快閃記憶體中的記憶體單元的數量持續增加，在記憶體元件的製造期間可能發生故障(壞)記憶體單元。
例如，大多數NAND快閃記憶體元件與一些故障記憶體單元一起從代工廠運出。這些單元通常根據指定的故障單元標記策略來識別。透過允許一些壞的單元，製造商可以實現比在所有單元必須被驗證為好的情況下可能的產量更高的產量。這顯著地降低了NAND快閃記憶體成本，並且僅略微降低了部件的儲存容量。
在一個方面中，一種記憶體元件包括記憶體單元陣列、輸入/輸出(I/O)電路以及耦合到I/O電路的控制邏輯。記憶體單元陣列包括N個主庫和M 個冗餘庫，其中，N和M中的每一個為正整數，並且N大於M。I/O電路耦合到N個主庫和M個冗餘庫，並且被配置為分別將N個資料片段引導到N個工作庫或從N個工作庫引導N個資料片段。控制邏輯被配置為基於指示N個主庫中的K個故障主庫的庫故障資訊從N個主庫和M個冗餘庫確定N個工作庫。N個工作庫包括M個冗餘庫中的K個冗餘庫，其中，K為不大於M的正整數。控制邏輯被還配置為控制I/O電路，以分別將N個資料片段中的K個資料片段引導到K個冗餘庫或從K個冗餘庫引導N個資料片段中的K個資料片段。
在另一方面中，一種系統包括被配置為儲存資料的記憶體元件以及耦合到記憶體元件並且被配置為控制記憶體元件的記憶體控制器。記憶體元件包括記憶體單元陣列、I/O電路以及耦合到I/O電路的控制邏輯。記憶體單元陣列包括N個主庫和M個冗餘庫，其中，N和M中的每一個為正整數，並且N大於M。I/O電路耦合到N個主庫和M個冗餘庫，並且被配置為分別將N個資料片段引導到N個工作庫或從N個工作庫引導N個資料片段。控制邏輯被配置為基於指示N個主庫中的K個故障主庫的庫故障資訊從N個主庫和M個冗餘庫確定N個工作庫。N個工作庫包括M個冗餘庫中的K個冗餘庫，其中，K為不大於M的正整數。控制邏輯還被配置為控制I/O電路，以分別將N個資料片段中的K個資料片段引導到K個冗餘庫或從K個冗餘庫引導N個資料片段中的K個資料片段。
在又一方面中，提供了一種用於操作記憶體元件的方法。記憶體元件包括記憶體單元陣列，記憶體單元陣列包括N個主庫和M個冗餘庫，其中，N和M中的每一個為正整數，並且N大於M。基於指示N個主庫中的K個故障主庫的庫故障資訊從N個主庫和M個冗餘庫確定N個工作庫。N個工作庫包括M個冗餘庫中的K個冗餘庫，其中，K為不大於M的正整數。分別將N個資料片段中的K個資料片段引導到K個冗餘庫或從K個冗餘庫引導N個資料片段中的K個資料片段。
100:系統
102:儲存系統
104,300,500,700:記憶體元件
106:記憶體控制器
108:主機
1100,1200:方法
1102,1104,1106,1108,1202,1204,1206:操作
202:記憶卡
204:記憶卡連接器
206:固態驅動器(SSD)
208:SSD連接器
301:記憶體單元陣列元件
302:周邊電路
304:塊
306:記憶體單元
308:NAND記憶體串
310:源極選擇閘極(SSG)
312:汲極選擇閘極(DSG)
313:DSG線
314:源極線(SL)
315:SSG線
316:位元線
318:字元線
320:頁
404:頁緩衝器/感測放大器
406:行解碼器/位元線驅動器
407:I/O電路
408:列解碼器/字元線驅動器
410:電壓發生器
412:控制邏輯
414:暫存器
416:介面
417:資料I/O
418:資料匯流排
502,702:主庫
504,704:冗餘庫
506:主預解碼器
508:冗餘預解碼器
510:主解碼器
511:冗餘解碼器
706:驅動器
708:寫入MUX
802:感測放大器
804:讀取MUX
902:讀取冗餘使能邏輯
904:寫入冗餘使能邏輯
906:工作庫邏輯
A,B:輸入
Out:輸出
S:選擇埠
gwd<7：0>,gwd<15：8>,gwd<23：16>,gwd<31：24>,gwd<39：32>,gwd<47：40>,gwd<55：48>,gwd<63：56>:輸入資料片段
grd<7：0>,grd<15：8>,grd<23：16>,grd<31：24>,grd<39：32>,grd<47：40>,grd<55：48>,grd<63：56>:輸出資料片段
Vdd:系統電壓
red_en_b0_l_wt,red_en_b0_h_wt,red_en_b1_l_wt,red_en_b1_h_wt,red_en_b12_wt,red_en_b2_l_wt,red_en_b2_h_wt,red_en_b3_l_wt,red_en_b3_h_wt:寫入選擇訊號
red_en_b0_l_rd,red_en_b0_h_rd,red_en_b1_l_rd,red_en_b1_h_rd,red_en_b2_l_rd,red_en_b2_h_rd,red_en_b3_l_rd,red_en_b3_h_rd:讀取選擇訊號
併入本文並且形成說明書的一部分的圖式示出了本發明的方面，並且與描述一起進一步用於解釋本發明的原理並且使相關領域的技術人員能夠製成和使用本發明。
圖1示出了根據本發明的一些方面的具有記憶體元件的示例性系統的方塊圖。
圖2A示出了根據本發明的一些方面的具有記憶體元件的示例性記憶卡的示圖。
圖2B示出了根據本發明的一些方面的具有記憶體元件的示例性固態驅動器(solid-state drive，SSD)的示圖。
圖3示出了根據本發明的一些方面的包括周邊電路的示例性記憶體元件的示意圖。
圖4示出了根據本發明的一些方面的包括記憶體單元陣列和周邊電路的示例性記憶體元件的方塊圖。
圖5示出了使用冗餘庫實施故障主庫修復方案的記憶體元件的方塊圖。
圖6A和圖6B示出了使用由圖5中的記憶體元件實施的冗餘庫的故障主庫修復方案。
圖7示出了根據本發明的一些方面的在資料輸入中使用冗餘庫實施故障主庫修復方案的示例性記憶體元件的方塊圖。
圖8示出了根據本發明的一些方面的在資料輸出中使用冗餘庫實施故障主庫修復方案的示例性記憶體元件的方塊圖。
圖9示出了根據本發明的一些方面的圖7和圖8中的記憶體元件的示例性控 制邏輯的方塊圖。
圖10A-圖10C示出了根據本發明的一些方面的使用由圖7-圖9中的記憶體元件實施的冗餘庫的示例性故障主庫修復方案。
圖11示出了根據本發明的一些方面的用於操作具有故障主庫和冗餘庫的記憶體元件的示例性方法的流程圖。
圖12示出了根據本發明的一些方面的用於操作具有故障主庫和冗餘庫的記憶體元件的另一示例性方法的流程圖。
將參考圖式描述本發明。
儘管討論了具體的構造和佈置，但是應當理解，這樣做僅僅是出於說明的目的。這樣，在不脫離本發明的範圍的情況下，可以使用其他構造和佈置。此外，顯然本發明也可以用於各種其他應用。如本發明中描述的功能和結構特徵可以彼此組合、調整和修改，以及以未在圖式中具體描繪的方式組合、調整和修改，使得這些組合、調整和修改在本發明的範圍內。
一般地，術語可以至少部分地從上下文中的使用來理解。例如，至少部分地取決於上下文，如本文所用的術語“一個或多個”可以用於以單數意義描述任何特徵、結構或特性，或者可以用於以複數意義描述特徵、結構或特性的組合。類似地，諸如“一”或“所述”的術語同樣可以被理解為傳達單數用法或傳達複數用法，這至少部分地取決於上下文。另外，術語“基於”可以被理解為不一定旨在傳達排他的一組因素，並且可以代替地允許存在不一定明確地描述的附加因素，這同樣至少部分地取決於上下文。
隨著記憶體單元的數量持續增加以滿足對更大儲存容量的持續增加的需求，記憶體單元故障的機會也在記憶體元件的製造期間增加。處理故障記 憶體單元的一種方式是除了主記憶體單元區域(例如，主庫(main bank)，又名主列或主群組)之外還添加冗餘記憶體單元區域(例如，冗餘庫(redundant bank)，又名冗餘列或冗餘群組)。對於每個記憶體元件，如果在製造後測試期間識別的故障記憶體單元區域的數量低於限制(例如，不大於冗餘記憶體單元區域的數量)，則可以採用修復方案，使得冗餘記憶體單元區域可以在操作記憶體元件時替換故障記憶體單元區域以用於讀取和寫入資料。
一些已知的記憶體元件(例如，NAND快閃記憶體元件)可以執行並行資料輸入/輸出(I/O)操作，以將8個資料片段(例如，8位元組)寫入到8個實體上分離的主記憶體單元區域(例如，主庫)或從8個實體上分離的主記憶體單元區域(例如，主庫)讀取8個資料片段(例如，8位元組)。相同數量的8個冗餘記憶體單元區域(例如，冗餘庫)分別耦合到主記憶體單元區域。根據已知修復方案，一旦主記憶體單元區域被識別為故障主記憶體單元區域，對應的冗餘記憶體單元區域就替換資料輸入和輸出中的故障記憶體單元區域。然而，這種修復方案和冗餘庫設計具有各種問題。例如，大量的冗餘庫可能浪費晶片面積，因為通常不是所有的庫都被使用。相對大量的冗餘庫還可能影響修復方案的靈活性。此外，用於耦合每個主庫和相應的冗餘庫的額外佈線長度可能增加資料線的偏斜。
為了解決上述問題中的一個或多個，本發明引入了一種解決方案，其中，可以使用比主庫數量少的冗餘庫以及靈活的修復方案來處理記憶體元件(例如，NAND快閃記憶體元件)中的故障主庫。與本發明的某些方面一致，多工器可以用於耦合相鄰庫，使得輸入或輸出資料可以在相鄰庫(主庫或冗餘庫)之間移位。結果，冗餘庫不再專用於特定主庫，而是可以在不耦合到每個主庫的情況下替換任何故障主庫。因此，冗餘庫的總晶片面積以及浪費冗餘庫面積的機會都可以顯著減小。此外，由於基於資料移位的修復方案，每個庫僅耦合 到(一個或多個)相鄰庫，因此每個資料線之間的偏斜也可以被減小，並且縮短了資料線的佈線長度。即使與已知方法相比冗餘庫的數量較少，本文揭露的冗餘庫設計和基於資料移位的修復方案也可以增加修復靈活性。
圖1示出了根據本發明的一些方面的具有記憶體元件的示例性系統100的方塊圖。系統100可以是行動電話、桌上型電腦、膝上型電腦、平板電腦、車輛電腦、遊戲控制台、印表機、定位裝置、可穿戴電子裝置、智能感測器、虛擬實境(virtual reality，VR)裝置、擴增實境(augmented reality，AR)裝置或者其中具有儲存器的任何其他合適的電子裝置。如圖1中所示，系統100可以包括主機108和儲存系統102，儲存系統102具有一個或多個記憶體元件104和記憶體控制器106。主機108可以是電子裝置的處理器(例如，中央處理單元(central processing unit，CPU))或者片上系統(system on a chip，SoC)(例如，應用處理器(application processor，AP))。主機108可以被配置為將資料發送到記憶體元件104或從記憶體元件104接收資料。
記憶體元件104可以是本發明中揭露的任何記憶體元件。如下文詳細揭露的，記憶體元件104(例如，NAND快閃記憶體元件)可以包括比主庫數量少的冗餘庫，並且在資料輸入和輸出操作中實施靈活的基於資料移位的修復方案，以處理在記憶體元件104的製造後測試期間識別的故障主庫。
根據一些實施方式，記憶體控制器106耦合到記憶體元件104和主機108，並且被配置為控制記憶體元件104。記憶體控制器106可以管理儲存在記憶體元件104中的資料，並且與主機108通訊。在一些實施方式中，記憶體控制器106被設計為用於在低占空比環境中操作，如安全數位(secure digital，SD)卡、緊湊型快閃記憶體(CompactFlash，CF)卡、通用序列匯流排(universal serial bus，USB)快閃記憶體驅動器、或用於在諸如個人電腦、數位相機、行動電話等的電子裝置中使用的其他介質。在一些實施方式中，記憶體控制器106被設計為用 於在高占空比環境SSD或嵌入式多媒體卡(embedded multimedia card，eMMC)中操作，SSD或eMMC用作諸如智慧型電話、平板電腦、膝上型電腦等的移動裝置的資料儲存器以及企業儲存陣列。記憶體控制器106可以被配置為控制記憶體元件104的操作，例如讀取、抹除和編程操作。記憶體控制器106還可以被配置為管理關於儲存在或要儲存在記憶體元件104中的資料的各種功能，包括但不限於壞塊管理、垃圾收集、邏輯到實體位址轉換、損耗均衡等。在一些實施方式中，記憶體控制器106還被配置為處理關於從記憶體元件104讀取的或者被寫入到記憶體元件104的資料的糾錯碼(error correcting code，ECC)。記憶體控制器106還可以執行任何其他合適的功能，例如，格式化記憶體元件104。記憶體控制器106可以根據特定通訊協定與外部裝置(例如，主機108)通訊。例如，記憶體控制器106可以透過各種介面協定中的至少一種與外部裝置通訊，介面協定例如USB協定、MMC協定、周邊部件互連(peripheral component interconnect，PCI)協定、PCI高速(PCI-Express，PCI-E)協定、先進技術附件(advanced technology attachment，ATA)協定、串列ATA協定、並列ATA協定、小型電腦小型介面(small computer system interface，SCSI)協定、增強型小型磁碟介面(enhanced small disk interface，ESDI)協定、整合驅動電子裝置(integrated drive electronics，IDE)協定、Firewire協定等。
記憶體控制器106和一個或多個記憶體元件104可以整合到各種類型的儲存裝置中，例如，包括在相同封裝(例如，通用快閃記憶體儲存(universal flash storage，UFS)封裝或eMMC封裝)中。也就是說，記憶體系統102可以實施並且封裝到不同類型的終端電子產品中。在如圖2A中所示的一個示例中，記憶體控制器106和單個記憶體元件104可以整合到記憶卡202中。記憶卡202可以包括PC卡(PCMCIA，個人電腦記憶卡國際協會)、CF卡、智能媒體(smart media)卡、記憶棒、多媒體卡(MMC、RS-MMC、MMCmicro)、SD卡(SD、miniSD、 microSD、SDHC)、UFS等。記憶卡202還可以包括將記憶卡202與主機(例如，圖1中的主機108)耦合的記憶卡連接器204。在如圖2B中所示的另一示例中，記憶體控制器106和多個記憶體元件104可以整合到SSD 206中。SSD 206還可以包括將SSD 206與主機(例如，圖1中的主機108)耦合的SSD連接器208。在一些實施方式中，SSD 206的儲存容量和/或操作速度大於記憶卡202的儲存容量和/或操作速度。
圖3示出了根據本發明的一些方面的包括周邊電路的示例性記憶體元件300的示意電路圖。記憶體元件300可以是圖1中的記憶體元件104的示例。記憶體元件300可以包括記憶體單元陣列元件301和耦合到記憶體單元陣列元件301的周邊電路302。記憶體單元陣列元件301可以是NAND快閃記憶體單元陣列，其中，記憶體單元306以NAND記憶體串308的陣列的形式提供，每個NAND記憶體串308在基底(未示出)上方垂直地延伸。在一些實施方式中，每個NAND記憶體串308包括串聯耦合並且垂直地堆疊的多個記憶體單元306。每個記憶體單元306可以保持連續類比值，例如，電壓或電荷，其取決於在記憶體單元306的區域內捕獲的電子的數量。每個記憶體單元306可以是包括浮閘電晶體的浮閘類型的記憶體單元，或者是包括電荷捕獲電晶體的電荷捕獲類型的記憶體單元。
在一些實施方式中，每個記憶體單元306是具有兩種可能的記憶體狀態並且因此可以儲存一位元資料的單級單元(single-level cell，SLC)。例如，第一記憶體狀態“0”可以對應於第一電壓範圍，並且第二記憶體狀態“1”可以對應於第二電壓範圍。在一些實施方式中，每個記憶體單元306是能夠在多於四個的記憶體狀態中儲存多於單個位元的資料的多級單元(multi-level cell，MLC)。例如，MLC可以每單元儲存兩位元，每單元儲存三位元(又被稱為三級單元(triple-level Cell，TLC))，或者每單元儲存四位元(又被稱為四級單元(quad-level cell，QLC))。每個MLC可以被編程為採取可能的標稱儲存值的範圍。在一個示例中， 如果每個MLC儲存兩位元資料，則MLC可以被編程為透過將三個可能的標稱儲存值中的一個寫入到該單元而從抹除狀態採取三個可能的編程級中的一個。第四標稱儲存值可以用於抹除狀態。
如圖3中所示，每個NAND記憶體串308可以包括在其源極端處的源極選擇閘極(SSG)310和在其汲極端處的汲極選擇閘極(DSG)312。SSG 310和DSG 312可以被配置為在讀取和編程操作期間啟動選擇的NAND記憶體串308(陣列的行)。在一些實施方式中，同一塊304中的NAND記憶體串308的SSG 310透過同一源極線(SL)314(例如，公共SL)耦合到例如地。根據一些實施方式，每個NAND記憶體串308的DSG 312耦合到相應的位元線316，可以經由輸出匯流排(未示出)從位元線316讀取或寫入資料。在一些實施方式中，每個NAND記憶體串308被配置為透過經由一個或多個DSG線313將選擇電壓(例如，高於具有DSG 312的電晶體的閾值電壓)或取消選擇電壓(例如，0V)施加到相應的DSG 312和/或透過經由一個或多個SSG線315將選擇電壓(例如，高於具有SSG 310的電晶體的閾值電壓)或取消選擇電壓(例如，0V)施加到相應的SSG 310而被選擇或被取消選擇。
如圖3中所示，NAND記憶體串308可以被組織為多個塊304，多個塊304的每一個可以具有公共源極線314。在一些實施方式中，每個塊304是用於抹除操作的基本資料單位，即，同一塊304上的所有記憶體單元306同時被抹除。相鄰NAND記憶體串308的記憶體單元306可以透過字元線318耦合，字元線318選擇記憶體單元306的哪一列受讀取和編程操作的影響。在一些實施方式中，每個字元線318耦合到記憶體單元306的頁320，頁320是用於編程操作的基本資料單位。以位元為單位的一頁320的大小可以與一個塊304中由字元線318耦合的NAND記憶體串308的數量相關。每個字元線318可以包括在相應頁320中的每個記憶體單元306處的多個控制閘極(閘極電極)以及耦合控制閘極的閘極線。
周邊電路302可以透過位元線316、字元線318、源極線314、SSG線315和DSG線313耦合到記憶體單元陣列301。周邊電路302可以包括任何合適的類比、數位以及混合訊號電路，以用於透過經由位元線316、字元線318、源極線314、SSG線315和DSG線313將電壓訊號和/或電流訊號施加到每個目標記憶體單元306以及從每個目標記憶體單元306感測電壓訊號和/或電流訊號來促進記憶體單元陣列301的操作。周邊電路302可以包括使用金屬-氧化物-半導體(MOS)技術形成的各種類型的周邊電路。例如，圖4示出了一些示例性周邊電路302，周邊電路302包括頁緩衝器/感測放大器404、行解碼器/位元線驅動器406、I/O電路407、列解碼器/字元線驅動器408、電壓發生器410、控制邏輯412、暫存器414、介面416和資料匯流排418。應當理解，在一些示例中，還可以包括圖4中未示出的附加周邊電路。
頁緩衝器/感測放大器404可以被配置為根據來自控制邏輯412的控制訊號從記憶體單元陣列301讀取資料以及向記憶體單元陣列301編程(寫入)資料。在一個示例中，頁緩衝器/感測放大器404可以儲存要被編程到記憶體單元陣列301的一個頁320中的一頁編程資料(寫入資料)。在另一示例中，頁緩衝器/感測放大器404可以執行編程驗證操作，以確保資料已經被正確地編程到耦合到選擇的字元線318的記憶體單元306中。在又一示例中，頁緩衝器/感測放大器404還可以感測來自位元線316的表示儲存在記憶體單元306中的資料位元的低功率訊號，並且在讀取操作中將小電壓擺幅放大到可識別的邏輯電平。
行解碼器/位元線驅動器406可以被配置為由控制邏輯412控制，並且透過施加從電壓發生器410生成的位元線電壓來選擇一個或多個NAND記憶體串308。I/O電路407可以耦合到頁緩衝器/感測放大器404和/或行解碼器/位元線驅動器406，並且被配置為將資料輸入從資料匯流排418引導(路由)到記憶體單元陣列301的期望記憶體單元區域(例如，庫)，以及將資料輸出從期望記憶體單 元區域引導(路由)到資料匯流排418。如下文詳細描述的，I/O電路407可以包括多工器(multiplexer，MUX)陣列，以實施如由控制邏輯412控制的本文揭露的靈活的基於資料移位的修復方案。
列解碼器/字元線驅動器408可以被配置為由控制邏輯412控制，並且選擇記憶體單元陣列301的塊304以及選擇的塊304的字元線318。列解碼器/字元線驅動器408還可以被配置為使用從電壓發生器410生成的字元線電壓來驅動選擇的字元線318。電壓發生器410可以被配置為由控制邏輯412控制，並且生成要被供應到記憶體單元陣列301的字元線電壓(例如，讀取電壓、編程電壓、通過電壓、局部電壓和驗證電壓)。
控制邏輯412可以耦合到上文描述的每個周邊電路，並且被配置為控制每個周邊電路的操作。暫存器414可以耦合到控制邏輯412，並且包括狀態暫存器、命令暫存器和位址暫存器，以用於儲存用於控制每個周邊電路的操作的狀態資訊、命令操作碼(OP碼)和命令位址。介面416可以耦合到控制邏輯412，並且充當控制緩衝器，以緩衝從主機(未示出)接收的控制命令並且並將其轉發到控制邏輯412，以及緩衝從控制邏輯412接收的狀態資訊並且將其轉發到主機。介面416還可以經由資料匯流排418耦合到I/O電路407，並且充當資料I/O介面和資料緩衝器，以緩衝從主機(未示出)接收的寫入資料並且將其轉發到I/O電路407，以及緩衝從I/O電路407的讀取資料並且將其轉發到主機。例如，介面416可以包括耦合到資料匯流排418的資料I/O 417。
圖5示出了使用冗餘庫實施故障主庫修復方案的記憶體元件500的方塊圖。記憶體元件500中的記憶體單元陣列301包括i組8個主庫502(<0>...和<7>)以及j組8個冗餘庫504(<0>...和<7>)，並且每個主庫502經由相應的資料線(L<0>...、或L<7>)耦合到相應的冗餘庫504。也就是說，在主庫502在製造後測試期間被識別為故障主庫的情況下，每個主庫502具有其專用冗餘庫504作為 其備份。記憶體元件500能夠並行地將8個資料片段(例如，8位元組)分別輸入或輸出到8個主庫502中。記憶體元件500包括i組8個主庫502和j組8個冗餘庫504。
記憶體元件500的行解碼器/位元線驅動器406包括分別耦合到i組8個主庫502的i個主解碼器510以及分別耦合到j組8個冗餘庫504的j個冗餘解碼器511。記憶體元件500的行解碼器/位元線驅動器406還包括耦合到i個主解碼器510的主預解碼器506以及耦合到j個冗餘解碼器511的冗餘(RED)預解碼器508。記憶體元件500的控制邏輯412透過經由控制訊號(例如，冗餘使能訊號(RED_EN))控制主預解碼器506和冗餘預解碼器508來實施故障主庫修復方案。基於來自控制邏輯412的控制訊號，主預解碼器506使用選擇/取消選擇訊號(YSEL<0>...、和YSEL<i>)使i個主解碼器510中的每一個禁用相應的主庫組中的8個主庫502中的是故障主庫的任何一個主庫。另一方面，基於來自控制邏輯412的控制訊號，冗餘預解碼器508使用選擇/取消選擇訊號(YREDSEL<0>...、和YREDSEL<j>)使j個冗餘解碼器511中的每一個使能相應的冗餘庫組中的8個冗餘庫504中的透過相應的位元線耦合到對應的故障主庫的任何一個冗餘庫。記憶體元件500的頁緩衝器/感測放大器404由主庫502和冗餘庫504共用，以用於讀取和寫入操作。
圖6A和圖6B示出了使用由圖5中的記憶體元件500實施的冗餘庫的故障主庫修復方案。圖6A和圖6B示出了一組8個主庫502和一組8個冗餘庫504。8個主庫502包括庫0低(B0_L)、庫0高(B0_H)、庫1低(B1_L)、庫1高(B1_H)、庫2低(B2_L)、庫2高(B2_H)、庫3低(B3_L)和庫3高(B3_H)。8個主庫502彼此分離，意味著被引導到一個主庫502的資料片段不能被重新引導到另一主庫502，因為它們沒有透過資料線耦合。相反，每個主庫502透過與相應的冗餘庫504(如圖6A和圖6B中所示，在右側相鄰的一個)之間資料線(例如，圖5中的L<0>...、或L<7>)耦合到相應的冗餘庫504。
圖6A示出了其中所有8個主庫502均是工作庫的情況，即，製造後測試未識別出任何故障主庫。在這種情況下，第一8個資料片段(0...、和7)分別被引導到8個主庫502或從8個主庫502被引導，而不使用所有8個冗餘庫504，即沒有資料(標記為“x”)。類似地，第二8個資料片段(8...、和15)再次分別被引導到8個主庫502或從8個主庫502被引導，而所有8個冗餘庫504保持未被使用，即沒有資料(標記為“x”)。
圖6B示出了其中8個主庫502中的一個是透過製造後測試識別的故障主庫的情況。在其中B2_H是故障主庫的一個示例中，第一8個資料片段中的7個資料片段(0、1、2、3、4、6和7)分別被引導到7個工作主庫502(除了B2_H)或從7個工作主庫502被引導，而數據(5)被重新引導到B2_H或從B2_H被引導。也就是說，故障主庫B2_H由其耦合到B2_H以用於資料輸入和輸出的專用備份冗餘庫504替換。在其中B0_L是故障主庫的另一示例中，第二8個資料片段中的7個資料片段(9...、和15)分別被引導到7個工作主庫502(除了B0_L)或從7個工作主庫502被引導，而數據(8)被重新引導到耦合到B0_L的冗餘庫504或從耦合到B0_L的冗餘庫504被引導。也就是說，故障主庫B0_L被其耦合到B0_L以用於資料輸入和輸出的專用備份冗餘庫504替換。
如上文所述，圖5、圖6A和圖6B中所示的冗餘庫設計和相關聯的修復方案存在各種問題。首先，8個冗餘庫504中的7個被浪費，並且僅冗餘庫504中的一個被用於修復一個故障主庫。其次，修復方案缺乏靈活性，因為故障主庫僅可以由預先指派的專用冗餘庫504替換。再次，每個主庫502需要透過資料線耦合到相應的冗餘庫504，這增加了資料線的佈線長度和資料線的偏斜。
為了克服這些問題中的一個或多個，本發明提供了一種改進的冗餘庫設計，其具有較小數量的冗餘庫和相關聯的靈活的基於資料移位的修復方案。與本發明的範圍一致，記憶體元件可以包括記憶體單元陣列(例如，圖3和 圖4中的記憶體單元陣列301)、I/O電路(例如，圖4中的I/O電路407)以及控制邏輯(例如，圖4中的控制邏輯412)。記憶體單元陣列可以包括N個主庫和M個冗餘庫，其中，N和M中的每一個為正整數，並且N大於M。也就是說，記憶體單元陣列可以具有比主庫數量少的冗餘庫。應當理解，與圖5中的記憶體元件500類似，記憶體單元陣列可以包括多組N個主庫以及多組M個冗餘庫。然而，N是可以並行輸入(寫入/編程)到記憶體單元陣列和從記憶體單元陣列輸出(讀取)的資料片段的數量。還應當理解，本文所用的術語“庫”(在“主庫”、“冗餘庫”或“工作庫”的上下文中)可以指代其中N個並行資料片段中的一個被引導到其或N個並行資料片段中的一個從其引導的記憶體單元區域。例如，庫可以是記憶體單元陣列中的頁、塊或面的部分。
I/O電路可以耦合到N個主庫和M個冗餘庫，並且被配置為分別將N個資料片段引導到N個工作庫或從N個工作庫引導N個資料片段。在一些實施方式中，I/O電路耦合到N個主庫和M個冗餘庫中的每一對相鄰庫，使得I/O電路被配置為將N個資料片段中的一個資料片段引導到一對相鄰庫中的任一庫或從一對相鄰庫中的任一庫引導N個資料片段中的一個資料片段。
在一些實施方式中，M等於1。也就是說，單個冗餘庫可以用於修復一組N(2、3、4、5等)個主庫，這可以顯著地減小冗餘庫的晶片面積和未使用的冗餘庫的浪費。例如，圖7和圖8示出了根據本發明的一些方面的分別在資料輸入和資料輸出中使用冗餘庫實施故障主庫修復方案的示例性記憶體元件700的方塊圖。記憶體元件700可以是圖3和圖4中的記憶體元件300的示例。為了便於描述，記憶體元件300中的部件的細節可以在描述記憶體元件700時省略並且可以類似地應用於記憶體元件700。如圖7和圖8中所示，記憶體元件700可以包括具有8個主庫702(B0_L、B0_H、B1_L、B1_H、B2_L、B2_H、B3_L和B3_H)和1個冗餘庫704(RED)的記憶體單元陣列301。也就是說，在記憶體元件700 中，N等於8，並且M等於1。換句話說，根據一些實施方式，記憶體單元陣列301包括9個庫，9個庫包括8個主庫702和1個冗餘庫704。
I/O電路407可以例如透過頁緩衝器/感測放大器404和行解碼器/位元線驅動器406耦合到8個主庫702和1個冗餘庫704。在圖7中所示的一些具體實施中，在資料輸入(例如，寫入操作)中，頁緩衝器/感測放大器404和行解碼器/位元線驅動器406包括分別耦合到8個主庫702和1個冗餘庫704的9個驅動器706。在圖8中所示的一些實施方式中，在資料輸出(例如，讀取操作)中，頁緩衝器/感測放大器404和行解碼器/位元線驅動器406包括分別耦合到8個主庫702和1個冗餘庫704的9個感測放大器802。
I/O電路407可以被配置為分別將8個資料片段引導到8個工作庫或從8個工作庫引導8個資料片段。在圖7中所示的一些實施方式中，在資料輸入中，I/O電路407被配置為將8個輸入資料片段(例如，寫入資料：gwd<7：0>、gwd<15：8>、gwd<23：16>、gwd<31：24>、gwd<39：32>、gwd<47：40>、gwd<55：48>和gwd<63：56>)引導到9個庫(即，8個主庫702和1個冗餘庫704)中的8個工作庫(例如，7個主庫702和1個冗餘庫704)。在圖8中所示的一些實施方式中，在資料輸出中，I/O電路407被配置為從9個庫中的8個工作庫(例如，7個主庫702和1個冗餘庫704)引導8個輸出資料片段(例如，讀取資料：grd<7：0>、grd<15：8>、grd<23：16>、grd<31：24>、grd<39：32>、grd<47：40>、grd<55：48>和grd<63：56>)。如圖7和圖8中所示，在一些實施方式中，I/O電路407耦合到每一對相鄰庫，使得I/O電路407被配置為將一個寫入資料片段(gwd)引導到一對相鄰庫中的任一庫，或者從一對相鄰庫中的任一庫引導一個讀取資料片段(grd)。一對相鄰庫可以是兩個主庫702，或者可以是一個主庫702和一個冗餘庫704。在一些實施方式中，冗餘庫704透過I/O電路407耦合到兩個主庫702。應當理解，儘管冗餘庫704分別透過在8個主庫702中間的I/O電路407耦合到兩個主庫702(B1_H和B2_L)， 如圖7和圖8中所示，但是在一些示例中，冗餘庫704可以分別透過I/O電路407耦合到任何兩個主庫702，或者在8個主庫702的端部處僅耦合到一個主庫702(例如，B0_L或B3_H)。
I/O電路407可以用MUX陣列來實施。在圖7中所示的一些實施方式中，記憶體元件700的I/O電路407包括分別耦合到8個主庫702和1個冗餘庫704以用於資料輸入的一組9個寫入MUX 708。每個寫入MUX 708可以包括輸出(Out)、兩個輸入(A和B)以及選擇埠(S)。每個寫入MUX 708的輸出耦合到相應的庫702或704。寫入MUX 708的選擇埠可以被配置為接收指示一個輸入(A或B)的選擇的寫入選擇訊號(red_en_b0_l_wt...、red_en_b12_wt...、或red_en_b3_h_wt)。例如，正偏置寫入選擇訊號(即，使能寫入選擇訊號)可以選擇輸入B。在一些實施方式中，除了在端部處耦合到兩個主庫702(B0_L和B3_H)(即，僅耦合到一個另一主庫702)的寫入MUX 708之外，耦合到相應的主庫702的每個寫入MUX 708具有兩個輸入，兩個輸入被配置為分別輸入兩個資料片段，兩個資料片段包括旨在用於相應的主庫702的一個寫入資料片段和旨在用於相鄰主庫702的另一寫入資料片段。例如，耦合到B0_H的寫入MUX 708可以具有被配置為輸入寫入資料gwd<15：8>的輸入A以及被配置為輸入寫入資料gwd<7：0>的輸入B。至於耦合到冗餘庫704的寫入MUX 708，其可以具有兩個輸入，兩個輸入被配置為分別輸入兩個資料片段，兩個資料片段包括旨在用於一個相鄰主庫702的一個寫入資料片段和和旨在用於另一相鄰主庫702的另一寫入資料片段。例如，耦合到RED的寫入MUX 708可以具有被配置為輸入寫入資料gwd<31：24>的輸入A和被配置為輸入寫入資料gwd<39：32>的輸入B。換句話說，每個寫入資料片段可以耦合到兩個相鄰庫的兩個輸入，並且被輸入到兩個相鄰庫的任一輸入。至於在端部處耦合到兩個主庫702(B0_L和B3_H)的寫入MUX 708，其輸入中的一個可以被配置為輸入旨在用於相應的主庫702的一個寫入資 料片段，並且其輸入中的另一個可以被配置為輸入指示由於庫故障的資料禁止(例如，系統電壓Vdd)的訊號。
在圖8中所示的一些實施方式中，記憶體元件700的I/O電路407包括耦合到8個主庫702的1個冗餘庫704以用於資料輸出的一組8個讀取MUX 804。每個讀取MUX 804可以包括輸出(Out)、兩個輸入(A和B)以及選擇埠(S)。讀取MUX 804的選擇埠可以被配置為接收指示一個輸入(A或B)的選擇的讀取選擇訊號(red_en_b0_l_rd...、或red_en_b3_h_rd)。例如，正偏置讀取選擇訊號(即，使能讀取選擇訊號)可以選擇輸入B。在一些實施方式中，每個讀取MUX 804具有耦合到兩個相鄰庫的兩個輸入。例如，最左側的讀取MUX 804可以具有耦合到B0_L的輸入A和耦合到B0_H的輸入B；中間的讀取MUX 804可以具有耦合到B1_H的輸入A和耦合到RED的輸入B。換句話說，除了在端部處的兩個主庫702(B0_L和B3_H)之外，每個庫702或704可以分別耦合到兩個讀取MUX 804的輸入。每個讀取MUX 804的輸出可以被配置為基於相應的讀取選擇訊號從輸入A或輸入B輸出一個資料片段，即儲存在兩個相鄰庫中的任一資料片段。例如，從最左側的讀取MUX 804輸出的讀取資料gwd<7：0>可以來自B0_L或B0_H；從中間的讀取MUX 804輸出的讀取資料gwd<31：24>可以來自B1_H或RED。
如上文關於圖7和圖8所述，I/O電路407可以耦合到每一對相鄰庫，並且被配置為將資料片段引導到每一對相鄰庫中的任一庫或從每一對相鄰庫中的任一庫引導資料片段。應當理解，儘管上文關於具有8個主庫702和1個冗餘庫704的記憶體元件700描述了I/O電路407中的MUX陣列的示例性設計，但是類似設計可以一般地應用於具有M個主庫和N個冗餘庫的記憶體元件，其中，N和M中的每一個為正整數，並且N大於M。基於記憶體單元陣列中的冗餘庫的和I/O電路中的MUX陣列的設計，可以實施靈活的基於資料移位的修復方案。控制邏輯可以耦合到I/O電路，並且被配置為基於指示N個主庫中的K個故障主庫的庫故 障資訊從N個主庫和M個冗餘庫確定N個工作庫。N個工作庫可以包括M個冗餘庫中的K個冗餘庫，其中，K為不大於M的正整數。控制邏輯還可以被配置為控制I/O電路，以分別將N個資料片段中的K個資料片段引導到K個冗餘庫或從K個冗餘庫引導N個資料片段中的K個資料片段。
例如，如圖9中所示，控制邏輯412可以包括讀取冗餘使能邏輯902、寫入冗餘使能邏輯904和工作庫邏輯906。每個邏輯902、904或906可以由微處理器、微控制器(又名微控制器單元(microcontroller unit，MCU))、數位訊號處理器(digital signal processor，DSP)、特定應用積體電路(application specific integrated circuit，ASIC)、場域可編程邏輯閘陣列(field programmable gate array，FPGA)、可編程邏輯裝置(programmable logic device，PLD)、狀態機、門控邏輯、分立硬體電路以及被配置為執行下文詳細描述的各種功能的其他合適的硬體、固件和/或軟體來實施。在一些實施方式中，讀取冗餘使能邏輯902、寫入冗餘使能邏輯904和工作庫邏輯906中的一個或多個用內容可定址記憶體(content addressable memory，CAM)來實施。
在一些實施方式中，工作庫邏輯906耦合到暫存器414並且被配置為獲得庫故障資訊，庫故障資訊指示記憶體元件(例如，記憶體元件700)的主庫中的一個或多個故障主庫，例如，N個主庫中的K個故障主庫。在製造後測試期間，可以從記憶體元件檢測壞(非功能性)記憶體單元，並且可以將包括至少一個壞記憶體單元的每個主庫識別為故障主庫。在一些實施方式中，庫故障資訊指示記憶體元件的故障主庫中的每一個，並且保存在記憶體元件中(例如，暫存器414中)。因此，每個記憶體元件可以具有其自己的庫故障資訊。在操作記憶體元件之前，工作庫邏輯906可以從暫存器414獲得庫故障資訊，並且確定記憶體元件的可以用於資料輸入和輸出的N個工作庫。根據一些實施方式，工作庫的數量(N)與並行輸入/輸出資料片段的數量(N)(例如，記憶體元件700 中的8)相同。也就是說，工作庫邏輯906可以用相同數量(K)的冗餘庫替換K個故障主庫，使得N個工作庫可以包括K個冗餘庫和N-K個主庫。在記憶體元件700中，8個主庫702中的一個故障主庫可以由冗餘庫704替換以形成8個工作庫，如由控制邏輯412的工作庫邏輯906所確定。
基於確定的N個工作庫，讀取冗餘使能邏輯902和寫入冗餘使能邏輯904可以被配置為控制I/O電路407，以分別將N個資料片段中的K個資料片段引導到K個冗餘庫或從K個冗餘庫引導N個資料片段中的K個資料片段。在一些實施方式中，對於資料輸入，寫入冗餘使能邏輯904耦合到I/O電路407的寫入MUX 708，並且被配置為基於確定的8個工作庫分別向9個寫入MUX 708提供9個寫入選擇訊號(例如，red_en_b0_l_wt...、red_en_b12_wt...、和red_en_b3_h_wt)。在一些實施方式中，對於資料輸出，讀取冗餘使能邏輯902耦合到I/O電路407的讀取MUX 804，並且被配置為基於確定的8個工作庫分別向8個讀取MUX 804提供8個讀取選擇訊號(例如，red_en_b0_l_rd...、和red_en_b3_h_rd)。在一些實施方式中，讀取冗餘使能邏輯902和寫入冗餘使能邏輯904還分別向讀取MUX 804和寫入MUX 708的選通時鐘提供同步訊號，以對準資料和選擇訊號。
可以基於K個故障主庫使能(例如，正偏置)或禁用(例如，負偏置)每個選擇訊號。在一些實施方式中，如果一對相鄰庫中的第一庫是K個故障主庫中的一個故障主庫，則讀取冗餘使能邏輯902和寫入冗餘使能邏輯904被配置為控制I/O電路407以將資料片段引導到該對相鄰庫中的第二庫或從該對相鄰庫中的第二庫引導資料片段。也就是說，根據一些實施方式，控制邏輯412被配置為基於庫故障資訊選擇每一對相鄰庫中的一個庫，並且控制I/O電路407以將資料片段引導到每一對相鄰庫中的選擇的庫或從每一對相鄰庫中的選擇的庫引導資料片段。
現在參考圖7，在資料輸入中，寫入冗餘使能邏輯904可以被配置為 控制耦合到第一庫(即，故障主庫)的第一寫入MUX 708，以禁止從第一寫入MUX 708的輸入A輸入資料片段，並且禁止將資料片段輸出到第一庫。相反，寫入冗餘使能邏輯904可以被配置為控制耦合到第二庫(例如，與第一庫相鄰的主庫702或冗餘庫704)的第二寫入MUX 708，以使能從第二寫入MUX 708的輸入B輸入資料片段，並且使能將資料片段輸出到第二庫。也就是說，如由寫入冗餘使能邏輯904控制，旨在用於故障主庫的資料片段可以由耦合到故障主庫的寫入MUX 708重新引導到其相鄰庫(主庫702或冗餘庫704)。相同的操作可以應用於每一對相鄰庫，使得資料輸入在相鄰庫之間移位。
例如，假設B0_L是故障主庫，則寫入冗餘使能邏輯904可以使能red_en_b0_l_wt和red_en_b0_h_wt，使得Vdd從輸入B輸入到B0_L，並且gwd<7：0>被重新引導並且從輸入B輸入到B0_H。為了移位資料輸入，寫入冗餘使能邏輯904還可以使能red_en_b1_l_wt和red_en_b1_h_wt，使得gwd<15：8>被重新引導並且從輸入B輸入到B1_L，並且gwd<23：16>被重新引導並且從輸入B輸入到B1_H。寫入冗餘使能邏輯904還可以禁用red_en_b12_wt，使得gwd<31：24>被重新引導並且從輸入A輸入到RED。也就是說，因此，輸入資料可以從故障主庫B0_L移位到冗餘庫RED。對於其他主庫B2_L、B2_H、B3_L和B3_H，可以不需要輸入資料移位，使得寫入冗餘使能邏輯904可以禁用red_en_b2_l_wt、red_en_b2_h_wt、red_en_b3_l_wt和red_en_b3_h_wt。結果，B2_L、B2_H、B3_L和B3_H中的每一個仍然可以從輸入A輸入資料而沒有資料移位。
現在參考圖8，在資料輸出中，讀取冗餘使能邏輯902可以被配置為控制耦合到第一庫和第二庫(即，故障主庫以及與故障主庫相鄰的主庫702或冗餘庫704)的讀取MUX 804，以使能從第二庫(例如，與故障主庫相鄰的主庫702或冗餘庫704)輸出資料片段。也就是說，如由讀取冗餘使能邏輯902控制，旨在用於故障主庫的資料片段可以由讀取MUX 804從其相鄰庫(主庫702或冗餘 庫)被重新引導。相同的操作可以應用於每一對相鄰庫，使得資料輸出在相鄰庫之間移位。
例如，假設B0_L是故障主庫，則讀取冗餘使能邏輯902可以使能red_en_b0_l_rd，使得grd<7：0>被重新引導並且從耦合到輸入B的B0_H輸出。為了移位資料輸出，讀取冗餘使能邏輯902還可以使能red_en_b0_h_rd、red_en_b1_l_rd和red_en_b1_h_rd，使得grd<15：8>被重新引導並且從耦合到輸入B的B1_L輸出，grd<23：16>被重新引導並且從耦合到輸入B的B1_H輸出，並且grd<31：24>被重新引導並且從耦合到輸入B的RED輸出。也就是說，因此，輸出資料可以從故障主庫B0_L移位到冗餘庫RED。對於其他主庫B2_L、B2_H、B3_L和B3_H，可以不需要輸出資料移位，使得讀取冗餘使能邏輯902可以禁用red_en_b2_l_rd、red_en_b2_h_rd、red_en_b3_l_rd和red_en_b3_h_rd。結果，資料仍然可以從輸入A從B2_L、B2_H、B3_L和B3_H輸出，而沒有資料移位。
圖10A-圖10C示出了根據本發明的一些方面的使用由記憶體元件700實施的冗餘庫704的故障主庫修復方案的其他示例。圖10A示出了其中所有8個主庫702均是工作庫的情況，即製造後測試未識別出任何故障主庫。在這種情況下，第一8個資料片段(0...、和7)可以分別被引導到8個主庫702或從8個主庫702被引導，而可以不使用冗餘庫704，即沒有資料(標記為“x”)。類似地，第二8個資料片段(8...、和15)可以分別再次被引導到8個主庫702或從8個主庫702被引導，而冗餘庫704可以保持未被使用，即沒有資料(標記為“x”)。
圖10B和圖10C示出了其中8個主庫702中的一個是透過製造後測試識別的故障主庫的情況。如圖10B中所示，在其中B2_H是故障主庫的一個示例中，第一8個資料片段中的第一4個資料片段(1、2、3和4)可以分別被引導到4個對應的工作主庫B0_L、B0_H、B1_L和B1_H(它們透過冗餘庫704與B2_H分離)或從對應的工作主庫B0_L、B0_H、B1_L和B1_H被引導。旨在用於B2_H的 資料(5)可以被重新引導到相鄰工作主庫B2_L，並且旨在用於B2_L的資料(4)可以被重新引導到冗餘庫704(資料向左移位)。B2_H可以變為不被使用。也就是說，資料移位可以發生在B2_H與冗餘庫704之間。第一8個資料片段中的最後2個資料片段(6和7)可以分別被引導到對應的工作主庫B3_L和B3_H或從對應的工作主庫B3_L和B3_H被引導，而沒有資料移位。在其中B0_L是故障主庫的另一示例中，第二8個資料片段中的第一4個資料片段(8、9、10和11)可以分別被引導到相鄰工作主庫B0_H、B1_L和B1_H以及冗餘庫704或從相鄰工作主庫B0_H、B1_L和B1_H以及冗餘庫704被引導(資料向右移位)。B0_L可以變為不被使用。也就是說，資料移位可以發生在B0_L與冗餘庫704之間。第二8個資料片段中的最後4個資料片段(12、13、14和15)可以分別被引導到4個對應的工作主庫B2_L、B2_H、B3_L和B3_H或從4個對應的工作主庫B2_L、B2_H、B3_L和B3_H被引導，而沒有資料移位。
如圖10C中所示，在其中B1_L是故障主庫的一個示例中，第一8個資料片段中的第一2個資料片段(0和1)可以分別被引導到對應的工作主庫B0_L和B0_H或從對應的工作主庫B0_L和B0_H被引導。第一8個資料片段中的接下來的2個資料片段(2和3)可以分別被重新引導到相鄰工作主庫B1_H以及冗餘庫704或從相鄰工作主庫B1_H以及冗餘庫704被引導(資料向右移位)。B1_L可以變為不被使用。也就是說，資料移位可以發生在B1_L與冗餘庫704之間。第一8個資料片段中的最後4個資料片段(4、5、6和7)可以分別被引導到對應的工作主庫B2_L、B2_H、B3_L和B3_H或從對應的工作主庫B2_L、B2_H、B3_L和B3_H被引導，而沒有資料移位。在其中B2_L是故障主庫的另一個示例中，第二8個資料片段中的第一4個資料片段(8、9、10和11)可以分別被引導到對應的工作主庫B0_L、B0_H、B1_L和B1_H(它們透過冗餘庫704與B2_L分離)或從對應的工作主庫B0_L、B0_H、B1_L和B1_H被引導。旨在用於B2_L的資料(12)可以被 重新引導到冗餘庫704或從冗餘庫704被重新引導(資料向左移位)，並且B2_L可以變為不被使用。也就是說，資料移位可以發生在B2_L與冗餘庫704之間。第二8個資料片段中的最後3個資料片段(13、14和15)可以分別被引導到3個對應的工作主庫B2_H、B3_L和B3_H或從3個對應的工作主庫B2_H、B3_L和B3_H被引導，而沒有資料移位。
圖11示出了根據本發明的一些方面的用於操作具有故障主庫和冗餘庫的記憶體元件的示例性方法1100的流程圖。記憶體元件可以是本文揭露的任何合適的記憶體元件。方法1100可以由控制邏輯412實施。應當理解，方法1100中所示的操作不是窮舉的，並且在所示操作中的任何操作之前、之後或之間也可以執行其他操作。此外，一些操作可以同時執行，或者以與圖11中所示的不同的順序執行。
參考圖11，方法1100在操作1102處開始，其中，獲得指示多個主庫中的故障主庫的庫故障資訊。可以透過記憶體元件的製造後測試識別故障主庫。例如，在操作記憶體元件之前，工作庫邏輯906可以從暫存器414獲得庫故障資訊。
方法1100進行至操作1104，如圖11中所示，其中，基於庫故障資訊從多個主庫和冗餘庫確定多個工作庫。多個工作庫可以包括冗餘庫。例如，工作庫邏輯906可以確定包括冗餘庫和剩餘主庫的工作庫。
方法1100進行至操作1106，如圖11中所示，其中，基於庫故障資訊選擇多個庫中的每一對相鄰庫中的一個庫。根據一些實施方式，選擇的庫是工作庫。例如，工作庫邏輯906可以基於庫故障資訊選擇每一對相鄰庫中的一個工作庫。
方法1100進行至操作1108，如圖11中所示，其中，控制將資料片段引導到每一對相鄰庫中的選擇的庫或從每一對相鄰庫中的選擇的庫引導資料片 段。根據一些實施方式，為了控制引導資料片段，確定一對相鄰庫中的第一庫是故障主庫，並且控制將資料片段引導到該對相鄰庫中的第二庫或從該對相鄰庫中的第二庫引導資料片段。在一個示例中，寫入冗餘使能邏輯904可以控制第一寫入MUX 708以禁止將資料片段輸出到第一庫，並且控制第二寫入MUX 708以使能將資料片段輸出到第二庫。在另一個示例中，讀取冗餘使能邏輯902可以控制讀取MUX 804，以使能從第二庫輸出資料片段。
圖12示出了根據本發明的一些方面的用於操作具有故障主庫和冗餘庫的記憶體元件的另一示例性方法1200的流程圖。記憶體元件可以是本文揭露的任何合適的記憶體元件。方法1200可以由控制邏輯412實施。應當理解，方法1200中所示的操作不是窮舉的，並且在所示操作中的任何操作之前、之後或之間也可以執行其他操作。此外，一些操作可以同時執行，或者以與圖12中所示的不同的順序執行。
參考圖12，方法1200在操作1202處開始，其中，獲得指示N個主庫中的K個故障主庫的庫故障資訊。K可以為不大於N的正整數。可以透過記憶體元件的製造後測試識別K個故障主庫。例如，在操作記憶體元件之前，工作庫邏輯906可以從暫存器414獲得庫故障資訊。
方法1200進行至操作1204，如圖12中所示，其中，基於庫故障資訊從N個主庫和M個冗餘庫確定N個工作庫。N個工作庫可以包括M個冗餘庫中的K個冗餘庫。例如，工作庫邏輯906可以確定包括K個冗餘庫和剩餘主庫的N個工作庫。在一些實施方式中，M等於1，並且基於庫故障資訊從N個主庫和冗餘庫中的每一對相鄰庫選擇一個工作庫。
方法1200進行至操作1206，如圖12中所示，其中，分別將N個資料片段中的K個資料片段引導到K個冗餘庫或從K個冗餘庫引導N個資料片段中的K個資料片段。在一些實施方式中，M等於1，並且將K個資料片段中的一個資料 片段引導到N個主庫和冗餘庫中的每一對相鄰庫中的選擇的工作庫或從N個主庫和冗餘庫中的每一對相鄰庫中的選擇的工作庫引導K個資料片段中的一個資料片段。
根據本發明的一個方面，一種記憶體元件包括記憶體單元陣列、I/O電路以及耦合到I/O電路的控制邏輯。記憶體單元陣列包括N個主庫和M個冗餘庫，其中，N和M中的每一個為正整數，並且N大於M。I/O電路耦合到N個主庫和M個冗餘庫，並且被配置為分別將N個資料片段引導到N個工作庫或從N個工作庫引導N個資料片段。控制邏輯被配置為基於指示N個主庫中的K個故障主庫的庫故障資訊從N個主庫和M個冗餘庫確定N個工作庫。N個工作庫包括M個冗餘庫中的K個冗餘庫，其中，K為不大於M的正整數。控制邏輯被還配置為控制I/O電路，以分別將N個資料片段中的K個資料片段引導到K個冗餘庫或從K個冗餘庫引導N個資料片段中的K個資料片段。
在一些實施方式中，I/O電路耦合到N個主庫和M個冗餘庫中的每一對相鄰庫，使得I/O電路被配置為將N個資料片段中的一個資料片段引導到一對相鄰庫中的任一庫或從一對相鄰庫中的任一庫引導N個資料片段中的一個資料片段。
在一些實施方式中，至少一對相鄰庫均為主庫。
在一些實施方式中，一對相鄰庫中的第一庫是K個故障主庫中的一個故障主庫，並且控制邏輯被配置為控制I/O電路以將資料片段引導到一對相鄰庫中的第二庫或從一對相鄰庫中的第二庫引導資料片段。
在一些實施方式中，I/O電路包括分別耦合到N個主庫和M個冗餘庫的一組寫入MUX。在一些實施方式中，一組寫入MUX包括：第一寫入MUX，第一寫入MUX具有兩個輸入和耦合到第一庫的輸出，兩個輸入中的一個輸入被配置為輸入資料片段，第二寫入MUX，第二寫入MUX具有兩個輸入和耦合到第 二庫的輸出，兩個輸入被配置為分別輸入資料片段和另一資料片段。
在一些實施方式中控制邏輯還被配置為控制第一寫入MUX以禁止將資料片段輸出到第一庫，並且控制第二寫入MUX以使能將資料片段輸出到第二庫。
在一些實施方式中，I/O電路包括耦合到N個主庫和M個冗餘庫的一組讀取MUX，並且一組讀取MUX包括讀取MUX，讀取MUX具有分別耦合到第一庫和第二庫的兩個輸入以及被配置為輸出資料片段的輸出。
在一些實施方式中，控制邏輯還被配置為控制讀取MUX以使能從第二庫輸出資料片段。
在一些實施方式中，M等於1。
在一些實施方式中，冗餘庫透過I/O電路耦合到N個主庫中的兩個主庫。
在一些實施方式中，記憶體元件包括3D NAND記憶體元件。
根據本發明的另一方面，一種系統包括被配置為儲存資料的記憶體元件以及耦合到記憶體元件並且被配置為控制記憶體元件的記憶體控制器。記憶體元件包括記憶體單元陣列、I/O電路以及耦合到I/O電路的控制邏輯。記憶體單元陣列包括N個主庫和M個冗餘庫，其中，N和M中的每一個為正整數，並且N大於M。I/O電路耦合到N個主庫和M個冗餘庫，並且被配置為分別將N個資料片段引導到N個工作庫或從N個工作庫引導N個資料片段。控制邏輯被配置為基於指示N個主庫中的K個故障主庫的庫故障資訊從N個主庫和M個冗餘庫確定N個工作庫。N個工作庫包括M個冗餘庫中的K個冗餘庫，其中，K為不大於M的正整數。控制邏輯還被配置為控制I/O電路，以分別將N個資料片段中的K個資料片段引導到K個冗餘庫或從K個冗餘庫引導N個資料片段中的K個資料片段。
在一些實施方式中，系統還包括耦合到記憶體控制器並且被配置為 發送或接收資料的主機。
在一些實施方式中，I/O電路耦合到N個主庫和M個冗餘庫中的每一對相鄰庫，使得I/O電路被配置為將N個資料片段中的一個資料片段引導到一對相鄰庫中的任一庫或從一對相鄰庫中的任一庫引導N個資料片段中的一個資料片段。
在一些實施方式中，至少一對相鄰庫均為主庫。
在一些實施方式中，一對相鄰庫中的第一庫是K個故障主庫中的一個故障主庫，並且控制邏輯被配置為控制I/O電路以將資料片段引導到一對相鄰庫中的第二庫或從一對相鄰庫中的第二庫引導資料片段。
在一些實施方式中，I/O電路包括分別耦合到N個主庫和M個冗餘庫的一組寫入MUX。在一些實施方式中，一組寫入MUX包括：第一寫入MUX，第一寫入MUX具有兩個輸入和耦合到第一庫的輸出，兩個輸入中的一個輸入被配置為輸入資料片段，第二寫入MUX，第二寫入MUX具有和兩個輸入耦合到第二庫的輸出，兩個輸入被配置為分別輸入資料片段和另一資料片段。
在一些實施方式中，控制邏輯還被配置為控制第一寫入MUX以禁止將資料片段輸出到第一庫，並且控制第二寫入MUX以使能將資料片段輸出到第二庫。
在一些實施方式中，I/O電路包括耦合到N個主庫和M個冗餘庫的一組讀取MUX，並且一組讀取MUX包括讀取MUX，讀取MUX具有分別耦合到第一庫和第二庫的兩個輸入以及被配置為輸出資料片段的輸出。
在一些實施方式中，控制邏輯還被配置為控制讀取MUX以使能從第二庫輸出資料片段。
在一些實施方式中，M等於1。
在一些實施方式中，冗餘庫透過I/O電路耦合到N個主庫中的兩個主 庫。
根據本發明的又一方面，提供了一種用於操作記憶體元件的方法。記憶體元件包括記憶體單元陣列，記憶體單元陣列包括N個主庫和M個冗餘庫，其中，N和M中的每一個為正整數，並且N大於M。基於指示N個主庫中的K個故障主庫的庫故障資訊從N個主庫和M個冗餘庫確定N個工作庫。N個工作庫包括M個冗餘庫中的K個冗餘庫，其中，K為不大於M的正整數。分別將N個資料片段中的K個資料片段引導到K個冗餘庫或從K個冗餘庫引導N個資料片段中的K個資料片段。
在一些實施方式中，獲得指示N個主庫中的K個故障主庫的庫故障資訊。
在一些實施方式中，M等於1。
在一些實施方式中，為了確定，基於庫故障資訊從N個主庫和冗餘庫中的每一對相鄰庫選擇一個工作庫。
在一些實施方式中，為了引導，將K個資料片段中的一個資料片段引導到N個主庫和冗餘庫中的每一對相鄰庫中的選擇的工作庫或從選擇的工作庫引導K個資料片段中的一個資料片段。
可以容易地修改具體實施方式的前述描述和/或使其適應於各種應用。因此，基於本文呈現的教導和指導，這種適應和修改旨在處於所揭露的實施方式的等同物的含義和範圍內。
本發明的廣度和範圍不應由上述示例性實施方式中的任一個來限制，而應僅根據所附申請專利範圍及其等同物來限定。
700:記憶體元件
301:記憶體單元陣列元件
404:頁緩衝器/感測放大器
406:行解碼器/位元線驅動器
407:I/O電路
702:主庫
704:冗餘庫
706:驅動器
708:寫入MUX
A,B:輸入
Out:輸出
S:選擇埠
gwd<7：0>,gwd<15：8>,gwd<23：16>,gwd<31：24>,gwd<39：32>,gwd<47：40>,gwd<55：48>,gwd<63：56>:輸入資料片段
Vdd:系統電壓
red_en_b0_l_wt,red_en_b0_h_wt,red_en_b1_l_wt,red_en_b1_h_wt,red_en_b12_wt,red_en_b2_l_wt,red_en_b2_h_wt,red_en_b3_l_wt,red_en_b3_h_wt:寫入選擇訊號

Claims (20)

  1. 一種記憶體元件，包括：記憶體單元陣列，所述記憶體單元陣列包括N個主庫和M個冗餘庫，其中，N和M中的每一個為正整數，並且N大於M；輸入/輸出(I/O)電路，所述輸入/輸出電路耦合到所述N個主庫和所述M個冗餘庫，並且被配置為分別將N個資料片段引導到N個工作庫或從所述N個工作庫引導所述N個資料片段；以及控制邏輯，所述控制邏輯耦合到所述I/O電路，並且被配置為：基於指示所述N個主庫中的K個故障主庫的庫故障資訊從所述N個主庫和所述M個冗餘庫確定所述N個工作庫，所述N個工作庫包括所述M個冗餘庫中的K個冗餘庫，其中，K為不大於M的正整數；並且控制所述I/O電路，以分別將所述N個資料片段中的K個資料片段引導到所述K個冗餘庫或從所述K個冗餘庫引導所述N個資料片段中的所述K個資料片段。
  2. 根據請求項1所述的記憶體元件，其中，所述I/O電路耦合到所述N個主庫和所述M個冗餘庫中的每一對相鄰庫，使得所述I/O電路被配置為將所述N個資料片段中的一個資料片段引導到一對相鄰庫中的任一庫或從所述一對相鄰庫中的所述任一庫引導所述N個資料片段中的所述一個資料片段。
  3. 根據請求項2所述的記憶體元件，其中，至少一對相鄰庫均為主庫。
  4. 根據請求項2所述的記憶體元件，其中 所述一對相鄰庫中的第一庫是所述K個故障主庫中的一個故障主庫；並且所述控制邏輯被配置為控制所述I/O電路以將資料片段引導到所述一對相鄰庫中的第二庫或從所述一對相鄰庫中的所述第二庫引導所述資料片段。
  5. 根據請求項4所述的記憶體元件，其中，所述I/O電路包括分別耦合到所述N個主庫和所述M個冗餘庫的一組寫入多工器(MUX)；並且所述一組寫入MUX包括：第一寫入MUX，所述第一寫入MUX具有兩個輸入和耦合到所述第一庫的輸出，所述兩個輸入中的一個輸入被配置為輸入所述資料片段；以及第二寫入MUX，所述第二寫入MUX具有兩個輸入和耦合到所述第二庫的輸出，所述兩個輸入被配置為分別輸入所述資料片段和另一資料片段。
  6. 根據請求項5所述的記憶體元件，其中，所述控制邏輯還被配置為：控制所述第一寫入MUX以禁止將所述資料片段輸出到所述第一庫；並且控制所述第二寫入MUX以使能將所述資料片段輸出到所述第二庫。
  7. 根據請求項4所述的記憶體元件，其中，所述I/O電路包括耦合到所述N個主庫和所述M個冗餘庫的一組讀取多工器(MUX)；並且所述一組讀取MUX包括讀取MUX，所述讀取MUX具有分別耦合到所述第一庫和所述第二庫的兩個輸入以及被配置為輸出所述資料片段的輸出。
  8. 根據請求項7所述的記憶體元件，其中，所述控制邏輯還被配置為控制所述讀取MUX以使能從所述第二庫輸出所述資料片段。
  9. 根據請求項1所述的記憶體元件，其中，M等於1。
  10. 根據請求項9所述的記憶體元件，其中，所述冗餘庫透過所述I/O電路耦合到所述N個主庫中的兩個主庫。
  11. 根據請求項1所述的記憶體元件，其中，所述記憶體元件包括三維(3D)NAND記憶體元件。
  12. 一種具有記憶體元件的系統，包括：被配置為儲存資料的記憶體元件，所述記憶體元件包括：記憶體單元陣列，所述記憶體單元陣列包括N個主庫和M個冗餘庫，其中，N和M中的每一個為正整數，並且N大於M；輸入/輸出(I/O)電路，所述輸入/輸出電路耦合到所述N個主庫和所述M個冗餘庫，並且被配置為分別將N個資料片段引導到N個工作庫或從所述N個工作庫引導所述N個資料片段；以及控制邏輯，所述控制邏輯耦合到所述I/O電路，並且被配置為：基於指示所述N個主庫中的K個故障主庫的庫故障資訊從所述N個主庫和所述M個冗餘庫確定所述N個工作庫，所述N個工作庫包括所述M個冗餘庫中的K個冗餘庫，其中，K為不大於M的正整數；並且控制所述I/O電路，以分別將所述N個資料片段中的K個資料片段引導到所述K個冗餘庫或從所述K個冗餘庫引導所述N個資料片段中 的所述K個資料片段；以及耦合到所述記憶體元件並且被配置為控制所述記憶體元件的記憶體控制器。
  13. 根據請求項12所述的系統，還包括耦合到所述記憶體控制器並且被配置為發送或接收所述資料的主機。
  14. 根據請求項12所述的系統，其中，所述I/O電路耦合到所述N個主庫和所述M個冗餘庫中的每一對相鄰庫，使得所述I/O電路被配置為將所述N個資料片段中的一個資料片段引導到一對相鄰庫中的任一庫或從所述一對相鄰庫中的所述任一庫引導所述N個資料片段中的所述一個資料片段。
  15. 根據請求項14所述的系統，其中所述一對相鄰庫中的第一庫是所述K個故障主庫中的一個故障主庫；並且所述控制邏輯被配置為控制所述I/O電路以將資料片段引導到所述一對相鄰庫中的第二庫或從所述一對相鄰庫中的所述第二庫引導所述資料片段。
  16. 一種用於操作記憶體元件的方法，所述記憶體元件包括記憶體單元陣列，所述記憶體單元陣列包括N個主庫和M個冗餘庫，其中，N和M中的每一個為正整數，並且N大於M，所述方法包括：基於指示所述N個主庫中的K個故障主庫的庫故障資訊從所述N個主庫和所述M個冗餘庫確定N個工作庫，所述N個工作庫包括所述M個冗餘庫中的K個冗餘庫，其中，K為不大於M的正整數；以及分別將N個資料片段中的K個資料片段引導到所述K個冗餘庫或從所述K個 冗餘庫引導所述N個資料片段中的所述K個資料片段。
  17. 根據請求項16所述的方法，還包括獲得指示所述N個主庫中的所述K個故障主庫的所述庫故障資訊。
  18. 根據請求項16所述的方法，其中，M等於1。
  19. 根據請求項18所述的方法，其中，確定包括基於所述庫故障資訊從所述N個主庫和所述冗餘庫中的每一對相鄰庫選擇一個工作庫。
  20. 根據請求項19所述的方法，其中，引導包括將所述K個資料片段中的一個資料片段引導到所述N個主庫和所述冗餘庫中的每一對相鄰庫中的選擇的工作庫或從所述選擇的工作庫引導所述K個資料片段中的所述一個資料片段。
TW110116358A 2021-03-24 2021-05-06 記憶體元件、具有記憶體元件的系統及用於操作記憶體元件的方法 TWI774356B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/CN2021/082696 2021-03-24
PCT/CN2021/082696 WO2022198494A1 (en) 2021-03-24 2021-03-24 Memory device with failed main bank repair using redundant bank

Publications (2)

Publication Number Publication Date
TWI774356B true TWI774356B (zh) 2022-08-11
TW202238605A TW202238605A (zh) 2022-10-01

Family

ID=79016676

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110116358A TWI774356B (zh) 2021-03-24 2021-05-06 記憶體元件、具有記憶體元件的系統及用於操作記憶體元件的方法

Country Status (4)

Country Link
US (2) US11726667B2 (zh)
CN (1) CN113892138A (zh)
TW (1) TWI774356B (zh)
WO (1) WO2022198494A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230011405A (ko) * 2021-03-24 2023-01-20 양쯔 메모리 테크놀로지스 씨오., 엘티디. 리던던트 뱅크를 이용하여 결함 메인 뱅크를 리페어하는 메모리 디바이스

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5347484A (en) * 1992-06-19 1994-09-13 Intel Corporation Nonvolatile memory with blocked redundant columns and corresponding content addressable memory sets
US7962784B2 (en) * 2002-07-01 2011-06-14 Micron Technology, Inc. Repairable block redundancy scheme
US8015438B2 (en) * 2007-11-29 2011-09-06 Qimonda Ag Memory circuit
CN104637534A (zh) * 2013-11-14 2015-05-20 爱思开海力士有限公司 半导体存储器件及操作其的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100327137B1 (ko) 1999-10-18 2002-03-13 윤종용 반도체 메모리 장치 및 이 장치의 리던던시 방법
US6397313B1 (en) 1999-10-19 2002-05-28 Advanced Micro Devices, Inc. Redundant dual bank architecture for a simultaneous operation flash memory
JP3597501B2 (ja) * 2001-11-20 2004-12-08 松下電器産業株式会社 半導体集積回路
JP2004288347A (ja) 2003-03-03 2004-10-14 Renesas Technology Corp 連想メモリ
CN100437814C (zh) * 2003-07-04 2008-11-26 旺宏电子股份有限公司 具有内建错误纠正能力的存储器元件
KR101388134B1 (ko) * 2007-10-01 2014-04-23 삼성전자주식회사 뱅크 충돌 방지 장치 및 방법
TWI380260B (en) * 2007-12-06 2012-12-21 Au Optronics Corp Ambient light detection system and related method
US8144534B2 (en) 2009-08-25 2012-03-27 Micron Technology, Inc. Methods and memory devices for repairing memory cells
US11119857B2 (en) * 2012-09-18 2021-09-14 Mosys, Inc. Substitute redundant memory
US20130117636A1 (en) 2011-11-07 2013-05-09 Su-a Kim Semiconductor memory device and system having redundancy cells
US9324398B2 (en) * 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US20160063170A1 (en) * 2014-08-29 2016-03-03 Qualcomm Incorporated Memory redundancy reduction
US10592367B2 (en) 2017-09-15 2020-03-17 Apple Inc. Redundancy implementation using bytewise shifting
KR102451163B1 (ko) * 2018-02-01 2022-10-06 삼성전자주식회사 반도체 메모리 장치 및 그것의 리페어 방법
CN113821364A (zh) * 2020-06-20 2021-12-21 华为技术有限公司 内存故障的处理方法、装置、设备及存储介质

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5347484A (en) * 1992-06-19 1994-09-13 Intel Corporation Nonvolatile memory with blocked redundant columns and corresponding content addressable memory sets
US7962784B2 (en) * 2002-07-01 2011-06-14 Micron Technology, Inc. Repairable block redundancy scheme
US8015438B2 (en) * 2007-11-29 2011-09-06 Qimonda Ag Memory circuit
CN104637534A (zh) * 2013-11-14 2015-05-20 爱思开海力士有限公司 半导体存储器件及操作其的方法
US9741454B2 (en) * 2013-11-14 2017-08-22 SK Hynix Inc. Semiconductor memory device and method of operating the same

Also Published As

Publication number Publication date
TW202238605A (zh) 2022-10-01
US20220308768A1 (en) 2022-09-29
US11726667B2 (en) 2023-08-15
CN113892138A (zh) 2022-01-04
US20230333751A1 (en) 2023-10-19
WO2022198494A1 (en) 2022-09-29

Similar Documents

Publication Publication Date Title
TWI610170B (zh) 半導體記憶體裝置、其讀取方法以及具有該半導體記憶體裝置的資料儲存裝置
US11934281B2 (en) Memory device with failed main bank repair using redundant bank
US10936415B2 (en) Error correction scheme in flash memory
JP2008108418A (ja) マルチページプログラムの方法、及びこれを行うためのフラッシュメモリ装置
US11961561B2 (en) Memory device and method of operating the same
US20230333751A1 (en) Memory device with failed main bank repair using redundant bank
CN113010093B (zh) 存储器系统以及存储器控制器
CN112908370B (zh) 存储器装置和操作该存储器装置的方法
US11862270B2 (en) Memory device with failed main bank repair using redundant bank
US10706932B2 (en) Memory device and operating method thereof
US11769569B2 (en) Memory device with failed main bank repair using redundant bank
WO2022198829A1 (en) Memory device with failed main bank repair using redundant bank
US11934254B2 (en) Memory device with embedded firmware repairing mechanism
US11500771B2 (en) Memory system, memory controller, and method of operating memory system
US20230376211A1 (en) Controller for controlling one-time programmable memory, system, and operation method thereof
US20230116063A1 (en) Storage device based on daisy chain topology
US20140063956A1 (en) Nonvolatile memory device and operating method thereof
CN111986714A (zh) 半导体存储器装置