TWI773774B

TWI773774B - 半導體元件及其形成方法

Info

Publication number: TWI773774B
Application number: TW107120547A
Authority: TW
Inventors: 譚宗涵; 徐長生; 劉崇顯; 邱德煌; 簡志明
Original assignee: 聯華電子股份有限公司
Priority date: 2018-06-14
Filing date: 2018-06-14
Publication date: 2022-08-11
Also published as: TW202002315A

Abstract

一種半導體元件，包括一矽材料層、一圖案化硬質遮罩形成於矽材料層上且暴露出矽材料層之一頂表面以定義出一光吸收區域，和一鍺材料層，形成於矽材料層上且位於光吸收區域中。其中圖案化硬質遮罩係為一疊層結構，此疊層結構包括一蝕刻停止層設置於兩絕緣層之間。

Description

半導體元件及其形成方法

本發明是有關於一種半導體元件及其形成方法，且特別是有關於一種具有圖案化硬質遮罩(a patterned hard mask)之半導體元件及其形成方法。

對半導體技術來說，持續縮小半導體結構尺寸、改善速率、增進效能、提高密度及降低每單位積體電路的成本，係為半導體技術重要的發展目標。但是不論元件尺寸如何，其電子特性仍然必須維持甚至是更加改善，以符合市場上對應用電子產品的要求。一般而言，半導體元件的各層結構與所屬部件殘留有不需要的多餘物質或是所形成位置處有損傷或表面特性不佳，都會對元件的電子特性造成無法忽略的影響，因此這是半導體元件製造時所需注意的重要問題之一。例如，於一光偵測器之半導體元件結構中，一光吸收材料(例如鍺)若位於表面於製程中損傷的矽材料層上，則所形成的光吸收材料性質會有所損壞，而影響產品良率，而整個元件的電子特性也不容易被控制。

本發明係有關於一種半導體元件及其形成方法，其於一矽材料層上形成一圖案化硬質遮罩，且此圖案化硬質遮罩係為一疊層結構，可避免製程中欲暴露出的矽材料層之上表面受到蝕刻製程的影響而有所損傷。

根據一實施例，係提出一種半導體元件，包括一矽材料層、一圖案化硬質遮罩(a patterned hard mask(HM))形成於矽材料層上且暴露出矽材料層之一頂表面以定義出一光吸收區域(a light-absorption region)，和一鍺材料層(a germanium layer)，形成於矽材料層上且位於光吸收區域中。其中圖案化硬質遮罩係為一疊層結構(a laminated structure)，此疊層結構包括一蝕刻停止層(an etch stop layer)設置於兩絕緣層之間。

根據一實施例，再提出一種半導體元件之形成方法，包括提供一矽材料層；形成一圖案化硬質遮罩於該矽材料層上且暴露出矽材料層之一頂表面以定義出一光吸收區域，其中圖案化硬質遮罩係為一疊層結構包括一蝕刻停止層設置於兩絕緣層；和形成一鍺材料層於矽材料層上且位於光吸收區域中。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：

10:矽基板

11:埋入氧化層

12:矽材料層

121:平台

121a:平台之上表面

123:突起部

123b:突起部之側壁

123a:突起部之上表面

13:圖案化硬質遮罩

131、1310’:第一絕緣層

1310:第一絕緣膜

132:蝕刻停止層

1320、1320’:蝕刻停止膜

133、1330’:第二絕緣層

1330:第二絕緣膜

140P:圖案化光阻

A_LA:光吸收區域

14:鍺材料層

14a:鍺材料層之頂表面

15:非晶矽層

151:摻雜區

152:金屬矽化物

161:第一介電層

162:第二介電層

171:第一電極

172:第二電極

18:抗反射層

第1圖係為根據本揭露一實施例之一半導體元件具有矽材料層與圖案化硬質遮罩之剖面示意圖。

第2圖係為根據本揭露一實施例之一半導體元件具有光吸收層和相關電極之剖面示意圖。

第3A-3E圖係繪示本揭露一實施例之一半導體元件中以疊層結構定義出一光吸收區域的一種形成方法。

於本揭露之實施例中，係提出一種半導體元件及其形成方法，其中係於一矽材料層上形成一圖案化硬質遮罩(a patterned hard mask(HM))，且此圖案化硬質遮罩係為一疊層結構(a laminated structure)，以保護矽材料層之上表面，而可避免製程中欲暴露出的矽材料層之上表面受到蝕刻製程的影響而有所損傷，影響半導體元件之特性。因此，根據實施例之結構及其形成方法，如應用於一光偵測器(photo detector)之結構中，可以大幅地改善位於矽材料層所暴露出之上表面處的光吸收部件(例如一鍺材料層)的電子特性，因此可增加應用本實施例之半導體元件的產品良率和節省生產成本。

以下係提出相關實施例，配合圖示以詳細說明本揭露所提出之相關結構及形成方法。本揭露可應用於一光偵測器之結構中，但本揭露並不僅限於此。需注意的是，本揭露並非顯示出所有可能的實施例。因此，未於本揭露提出的其他實施態樣也可能可以應用。相關領域者可在不脫離本揭露之精神和範圍內對實施例之結構和製程加以變化與修飾，以符合實際應用所需。再者，圖式係已簡化以利清楚說明實施例之內容，圖式上的尺寸比例並非按照實際產品等比例繪製。因此，說明書和圖示內容僅作敘述實施例之用，而非作為限縮本揭露保護範圍之用。

再者，說明書與請求項中所使用的序數例如”第一”、”第二”、”第三”等之用詞，是為了修飾請求項之元件，其本身並不意含及代表該請求元件有任何之前的序數，也不代表某一請求元件與另一請求元件的順序、或是製造方法上的順序，該些序數的使用僅用來使具有某命名的一請求元件得以和另一具有相同命名的請求元件能作出清楚區分。再者，說明書與請求項中可能使用的空間相關之用詞，例如”之下”(beneath)”、“下方，”(below)、“較低的”(lower)、“上方”(above，on)、“較高的”(upper)或類似詞語，是用來便於敘述和參照如圖示所繪製之其中一元素或特徵與另一元素或特徵之間的空間關係。因此具通常知識者可知，該些空間相關之用詞除了包括如圖所示之元件方位，更包括了元件於使用或操作時不同於圖示的方位。因此，說明書與請求項中所使用的該些用詞僅用以敘述實施例之用，而非用以限制本揭露保護範圍之用。

於以下實施例中，係以應用於具有絕緣層覆矽(Silicon On Insulator，SOI)之一光偵測器做本揭露之一實施例的說明，但本揭露並不限制於此。光偵測器可用來偵測光訊號，可以將「光子」(Photon)轉換成「電子」(Electron)，也就是把光訊號轉換成電訊號，入射光愈強則產生的電子愈多。

第1圖係為根據本揭露一實施例之一半導體元件具有矽材料層與圖案化硬質遮罩之剖面示意圖。一實施例中，一種半導體元件至少包括一矽材料層12、一圖案化硬質遮罩(a patterned hard mask(HM))13形成於矽材料層12上且暴露出矽材料層12之一頂表面123a以定義出一光吸收區域(a light-absorption region)A_LA，其中圖案化硬質遮罩13係為一疊層結構(a laminated structure)，此疊層結構包括一蝕刻停止層(an etch stop layer)132設置於兩絕緣層(例如第一絕緣層131和第二絕緣層133)之間。於絕緣層覆矽之一應用中，半導體元件更包括一矽基板(silicon substrate)10和一埋入氧化層(buried oxide layer，BOX)11，埋入氧化層11形成於矽基板10上，而矽材料層12係形成於埋入氧化層11上。

如第1圖所示，一實施例之疊層結構係包括一第一絕緣層131形成於矽材料層12上、一蝕刻停止層132形成於第一絕緣層131上和一第二絕緣層133形成於蝕刻停止層132上。其中第一絕緣層131係物理性地接觸(physically contacts)矽材料層12。於一示例中，第一絕緣層131和第二絕緣層133係為氧化層，例如是二氧化矽。再者，於一示例中，蝕刻停止層132包括例如是選自氮化矽(SiN)、氮氧化矽(SiON)和碳氮化矽(SiCN)中之至少一種材料。但本揭露之蝕刻停止層132並不限制於前述材料。如實施例所述之疊層結構係透過沈積多層薄膜和蝕刻製程所形成，而任何可應用於阻擋蝕刻製程以防止矽材料層12表面損傷之材料，均可選擇以作為實施例之蝕刻停止層132。

再者，於一實施例中，矽材料層12例如包括了一平台(platform)121和一突起部(protruding portion)123，突起部123位於平台121上方，且突起部123的寬度小於平台121的寬度。實施例之疊層結構(e.g.131/132/133)至少覆蓋突起部之123側壁123b以及突起部123之上表面123a的一部份，如第1圖所示。亦即，疊層結構之兩個絕緣層中更接近矽材料層12之一者(i.e.第一絕緣層131)以及蝕刻停止層132係至少相對應於突起部123之側壁123b以及突起部123之上表面123a的一部份。再者，於此示例中，疊層結構更覆蓋了平台121之上表面121a的一部份，如第1圖所示。

根據本揭露，疊層結構中至少兩個絕緣層中更接近矽材料層12之一者(i.e.第一絕緣層131)以及蝕刻停止層132係共形地形成於矽材料層12上。亦即，至少第一絕緣層131和蝕刻停止層132共形。當然本揭露並不僅限於此，亦可疊層結構中的所有相關層，例如第一絕緣層131、蝕刻停止層132和第二絕緣層133，共形地形成於矽材料層12上。

第2圖係為根據本揭露一實施例之一半導體元件具有光吸收層和相關電極之剖面示意圖。請同時參照第1圖。根據第1圖所提供之結構，其已形成一具有疊層結構的圖案化硬質遮罩13於矽材料層12上，並定義出一光吸收區域A_LA。於一實施例中，一半導體元件更包括光吸收層，例如是一鍺材料層(a germanium(Ge)layer)14，其以磊晶方式成長形成於矽材料層12上且位於光吸收區域A_LA中。矽材料層12的表面狀態越良好，磊晶成長的鍺材料層14具有越優異的性質，進而提升應用之半導體元件(e.g.光偵測器)整體的性能表現。之後，如第2圖所示，可形成一非晶矽層(an amorphous silicon layer)15於圖案化硬質遮罩13和鍺材料層14上。於一示例中，非晶矽層15對應於鍺材料層14之上表面例如可包括摻雜區(implanted region)151，以增強其電極效應。

之後，可形成多個介電層於非晶矽層15上方。一示例中，例如形成第一介電層161(例如一氮化層)於非晶矽層15上，和形成第二介電層162(例如一氧化層)於第一介電層161上。然後，對該些介電層進行圖案化，以暴露出欲形成電極的預定區域，和形成所需電極。如第2圖所示，於一實施例中，半導體元件例如更包括一第一電極(first electrode)171形成於鍺材料層14之一頂表面(top surface)14a的上方，和一第二電極(second electrode)172形成於矽材料層12上且位於圖案化硬質遮罩13之外側。第一電極171和第二電極172例如分別為金屬電極，其材料例如是金屬鋁或其他可應用之金屬，本揭露對此並不多做限制。

於一實施例中，位於鍺材料層14上方的第一電極171可以設置在非晶矽層15的摻雜區151上；或者，摻雜區151對應第一電極171處更形成有金屬矽化物(silicide)152，第一電極171可以設置在金屬矽化物152上；但本揭露並不僅限制於此些態樣。另外，第二電極172與圖案化硬質遮罩13之間例如是以非晶矽層15和該些介電層(例如第一介電層161和第二介電層162)相隔開來。

再者，於一示例中，若俯視半導體元件，第一電極171例如呈一環狀結構(例如圓形環狀、方形環狀或其他形狀亦可)設置於鍺材料層14之上，第二電極172例如亦呈一環狀結構設置於矽材料層12例如平台121之上方且圍繞於圖案化硬質遮罩13之外。但本揭露對於第一電極171和第二電極172的形狀並不多做限制。

另外，於一示例中，半導體元件還可包括一抗反射層(anti-reflector)18，形成於介電層(例如第一介電層161和第二介電層162)和電極(例如第一電極171和第二電極172)之上方，除了具有抗反射功能，還可提供元件保護作用。

第3A-3E圖係繪示本揭露一實施例之一半導體元件中以疊層結構定義出一光吸收區域的一種形成方法。第3A-3E圖與第1圖中相同或類似的元件係沿用相同或類似的標號，以利清楚說明。

如第3A圖所示，提供一具有埋入氧化層11之矽基板10，並於埋入氧化層11上方形成如實施例之矽材料層12，並在矽材料層12上方依序形成一第一絕緣膜(a first insulation film)1310於矽材料層12上、一蝕刻停止膜(an etch stop film)1320於第一絕緣膜上1310以及一第二絕緣膜(a second insulation film)1330於蝕刻停止膜1320上。並且形成一圖案化光阻(a patterned photo-resist)140P於第二絕緣膜1330上，其中圖案化光阻140P具有一圖案對應於預定之一光吸收區域。

接著，藉由圖案化光阻140P對第二絕緣膜1330進行圖案化，以形成第二絕緣層1330’，如第3B圖所示。於一實施例中，第二絕緣膜1330例如是以非等向性蝕刻(anisotropic etching)方式例如乾式蝕刻(dry etching)進行圖案化。

之後，移除圖案化光阻140P，如第3C圖所示。

接著，利用第二絕緣層1330’作為一遮罩而對蝕刻停止膜1320進行圖案化，以形成蝕刻停止層1320’，如第3D圖所示。於一實施例中，蝕刻停止膜1320例如是以等向性蝕刻(isotropic etching)方式例如濕式蝕刻(wet etching)方式進行圖案化。

之後，利用第二絕緣層1330’和蝕刻停止層1320’之一組合作為遮罩而對下方的第一絕緣膜1310進行圖案化，以形成第一絕緣層1310’於矽材料層12上，如第3E圖所示。於一實施例中，第一絕緣膜1310例如是以等向性蝕刻方式例如濕式蝕刻(wet etching)方式進行圖案化。至此，所暴露出之矽材料層12之頂表面123a可定義出一光吸收區域A_LA。之後，則可透過磊晶成長方式(epitaxial growing)而形成鍺材料層14於矽材料層12上且位於光吸收區域A_LA中。

再者，請參照第1、2圖與第3E圖。如第3E圖所示之第一絕緣層1310’、蝕刻停止層1320’和第二絕緣層1330’，可於後續製程中經過另外的製程處理，而形成如第1、2圖所示之第一絕緣層131、蝕刻停止層132和第二絕緣層133，以完成如第1、2圖所示之圖案化硬質遮罩13。

之後，進行後續製程，例如形成非晶矽層15、沈積多層介電層(例如第一介電層161和第二介電層162)並圖案化、製作電極(例如第一電極171和第二電極172)以及覆蓋反射層18等，以完成如第2圖所示結構中之相關元件。該些元件之內容請參照上述說明，在此不再贅述。

由於本揭露實施例所提出之圖案化硬質遮罩為一疊層結構，例如是包括一蝕刻停止層132夾置於兩絕緣層之間的一三層結構，因此蝕刻停止層132的設置可避免圖案化(例如乾式蝕刻)第二絕緣膜1330時損傷到矽材料層12之表面。而位於蝕刻停止層132下方的第一絕緣膜1310則以濕式蝕刻(例如稀釋氫氟酸，DHF)進行圖案化，不損傷到矽材料層12之表面，因而使後續於矽材料層12之表面上磊晶成長的鍺材料層14可具有越優異的性質，進而提升應用之半導體元件(e.g.光偵測器)整體的性能表現。於實施例中，第一絕緣膜1310的厚度可根據製程條件而定，例如於一實施例中，第一絕緣膜1310/第一絕緣層131具有一厚度於100Å~500Å之範圍內。於另一示例中，第一絕緣膜1310/第一絕緣層131具有一厚度於100Å~400Å之範圍內。於再一示例中，第一絕緣膜1310/第一絕緣層131具有一厚度於100Å~300Å之範圍內。但該些數值範圍僅作為舉例之用，並非用以限制本發明。再者，於一示例中，第一絕緣膜1310/第一絕緣層131例如具有厚度約300Å，蝕刻停止膜1320/蝕刻停止層132例如具有厚度約1K~2K，第二絕緣膜1330/第二絕緣層133例如具有厚度約2K。

根據本揭露之實施例，第一絕緣膜1310/第一絕緣層131之厚度的下限值依據實際製作時能均勻地覆蓋矽材料層12而定，而前述示例中所提出之最小數值100Å僅為舉例之用。再者，蝕刻停止膜1320/蝕刻停止層132之厚度亦以可阻擋第二絕緣膜1330之蝕刻而定。實施例之圖案化硬質遮罩中的相關層之厚度可根據實際應用時之製程條件與需求而做適當變化與調整，本揭露對此並不多做限制。

根據上述，本揭露係提出一種半導體元件及其形成方法，其利用於矽材料層上形成一圖案化硬質遮罩，且此圖案化硬質遮罩係為包括蝕刻停止層之一疊層結構，可於製程中保護矽材料層之上表面，避免損傷，使後續在矽材料層之上表面成長的光吸收部件(例如一鍺材料層)具有良好特性，進而提升應用之半導體元件(例如光偵測器)整體的性能表現，使應用本實施例之半導體元件的產品良率可大幅提昇，而節省生產成本。而上述如實施例中所提出之相關元件/組成/層，例如SOI基板、介電層、和電極等，其構型、安排設置和尺寸係供示例說明。因此，領域技術者可運用本揭露之保護範圍內文中所述之內容所包括之原理，以變化和修飾而得多種相關元件/組成/層之構型、安排設置和尺寸，包括即使該些構型、安排設置和尺寸未清楚描述於此之可能示例。

如上述圖示之結構和步驟，是用以敘述本揭露之部分實施例或應用例，本揭露並不限制於上述結構和步驟之範圍與應用態樣。其他不同結構態樣之實施例，例如不同內部組件的已知構件都可應用，其示例之結構和步驟可根據實際應用之需求而調整。因此圖示之結構僅為舉例說明之用，而非限制之用。通常知識者當知，應用本揭露之相關結構和步驟過程，例如半導體結構中的相關元件和層的排列方式，或製造步驟細節等，都可能以依實際應用樣態所需而可能有相應的調整和變化。

綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。