TWI772683B - 相變記憶電路、用於相變記憶裝置的方法、脈衝產生系統 - Google Patents

相變記憶電路、用於相變記憶裝置的方法、脈衝產生系統 Download PDF

Info

Publication number
TWI772683B
TWI772683B TW108134726A TW108134726A TWI772683B TW I772683 B TWI772683 B TW I772683B TW 108134726 A TW108134726 A TW 108134726A TW 108134726 A TW108134726 A TW 108134726A TW I772683 B TWI772683 B TW I772683B
Authority
TW
Taiwan
Prior art keywords
pulse
change memory
phase change
memory device
trailing edge
Prior art date
Application number
TW108134726A
Other languages
English (en)
Other versions
TW202036564A (zh
Inventor
陳佑昇
吳昭誼
張家文
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202036564A publication Critical patent/TW202036564A/zh
Application granted granted Critical
Publication of TWI772683B publication Critical patent/TWI772683B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Biophysics (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Neurology (AREA)
  • Artificial Intelligence (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一種方法包括將脈衝序列施加於相變記憶裝置，脈衝序列的每個脈衝包括脈衝編號、振幅、前緣、脈衝寬度和後緣，其中後緣的持續時間比前緣的持續時間還要長。施加脈衝序列的操作包括在增加脈衝編號時增加幅度、脈衝寬度和後緣持續時間的其中至少一者。此方法還包括改變相變記憶裝置的電導準位，以回應於施加脈衝序列。

Description

相變記憶電路、用於相變記憶裝置的方 法、脈衝產生系統
本揭露實施例是有關於相變記憶裝置。
相變記憶體(phase-change memory，PCM)裝置具有電阻值，此電阻值是藉由將部分或全部的材料體積轉換在低電阻結晶相和高電阻非晶相之間而改變。在記憶單元的應用中，目標電阻值通常分為兩組，分別對應低邏輯準位和高邏輯準位。
在類比突觸(analog synapse)的應用中，目標電阻值通常包括，足夠記憶單元的應用使用之兩組以上的數值。類比突觸的應用通常包括突觸陣列，其中相變記憶裝置作為神經網路各層中的權重因子，此神經網路例如為多層感知器(multiplayer perception，MLP)神經網路。
在一些實施例中，一種改變相變記憶裝置的電導的方法包括將脈衝序列施加於相變記憶裝置，所述脈衝序列的每個脈衝包括脈衝編號、振幅、前緣、脈衝寬度、後緣，其中後緣的持續時間比前緣的持續時間還要長，並且改變相變記憶裝置的電導準位，以回應於施加脈衝序列的操作。施加脈衝序列的操作包括增加振幅、脈衝寬度和後緣的持續時間的其中至少一者時增加脈衝編號。
在一些實施例中，一相變記憶電路包括脈衝產生電路，用以輸出脈衝序列，其中脈衝序列中的每一個脈衝包括脈衝編號以及振幅、脈衝寬度和後緣持續時間的其中至少之一者，其值隨著脈衝編號增加，並且後緣的持續時間比脈衝前緣的持續時間還要長。
在一些實施例中，脈衝產生系統包括處理器和非暫態電腦可讀取儲存媒體，包括用於一或多個程式的電腦程式碼。該非暫態電腦可讀取儲存媒體與該電腦程式碼是配製以藉由處理器使脈衝產生系統定義具有N個脈衝的脈衝序列，並對於脈衝序列的每一個脈衝定義定義具有比前緣的持續時間長之持續時間的後緣，使脈衝被施加於相變記憶裝置，並執行讀取操作以決定相變記憶裝置的電導值。
100:相變記憶電路
111、113:端點
120:相變記憶裝置
121、123:端點
125:材料層
127、129:電極
200A~200D:脈衝序列
300:神經網路層
310:突觸陣列
320:突觸
325:電阻器
400A、400B:相變記憶裝置
425A、425B:材料層
425AC、425AA、425BA、425BC:部分
427A、429A、427B、429B:電極
500:方法
510、520、530:操作
700:脈衝產生系統
702:處理器
704:電腦可讀取儲存媒體
706:電腦程式碼
707:脈衝序列資料
708:匯流排
710:輸入輸出介面
712:網路介面
714:網路
742:使用者介面
當結合附圖閱讀時，從以下詳細描述中可以最好地理解本揭露的各種態樣。應注意，根據工業中的標準實務，各種特徵並未按比例繪製。實際上，為了清楚討論， 可以任意增加或減少各種特徵。
[圖1]是根據一些實施例所繪示的相變記憶電路的示意圖。
[圖2A]至[圖2D]是根據一些實施例所繪示的脈衝序列的示意圖。
[圖3]是根據一些實施例所繪示的神經網路層的示意圖。
[圖4A]至[圖4B]是根據一些實施例所繪示的相變記憶裝置的示意圖。
[圖5]是根據一些實施例繪示改變相變記憶裝置的電導的方法流程圖。
[圖6A]與[圖6B]是根據一些實施例繪示相變記憶裝置的操作參數。
[圖7]是根據一些實施例繪示脈衝產生系統的方塊圖。
以下的揭露提供了各種不同的實施例或例子，用以實作所提供標的不同特徵。為了簡化本揭露，一些元件與佈局的具體例子會在以下說明。當然，這些僅僅是例子而不是用以限制本揭露。例如，若在後續說明中提到了第一特徵形成在第二特徵上面，這可包括第一特徵與第二特徵是直接接觸的實施例；這也可以包括第一特徵與第二特徵之間還形成其他特徵的實施例，這使得第一特徵與第二特徵沒有直接接觸。此外，本揭露可能會在各種例子中重複圖示符號及 /或文字。此重複是為了簡明與清晰的目的，但本身並不決定所討論的各種實施例及/或設置之間的關係。
再者，在空間上相對的用語，例如底下、下面、較低、上面、較高等，是用來容易地解釋在圖示中一個元件或特徵與另一個元件或特徵之間的關係。這些空間上相對的用語除了涵蓋在圖示中所繪的方向，也涵蓋了裝置在使用或操作上不同的方向。這些裝置也可被旋轉(例如旋轉90度或旋轉至其他方向)，而在此所使用的空間上相對的描述同樣也可以有相對應的解釋。
在各種實施例中，相變記憶裝置中以結晶相/非晶相為基礎的電導值是由相變記憶電路施加一序列的脈衝來控制，其中脈衝的後緣持續時間比前緣持續時間還要長。特別是在重置操作中，結晶相與非晶相是控制以讓電導降低至一最低電導值，相較於脈衝序列中後緣持續時間沒有比前緣持續時間還要長的做法，上述施加脈衝序列的做法改善了電導值的控制。
圖1是根據一些實施例繪示相變記憶電路100的示意圖。圖1所繪示的相變記憶電路100包括了脈衝產生電路110、相變記憶裝置120與脈衝Pn。脈衝產生電路110包括了端點111、113，其中端點111耦接至相變記憶裝置120的端點121，端點113耦接至相變記憶裝置120的端點123。脈衝產生電路110是用以在端點111與端點113輸出一序列的脈衝Pn(1
Figure 108134726-A0305-02-0006-1
n
Figure 108134726-A0305-02-0006-2
N)，此脈衝序列中脈衝的數目為N。
兩個或兩個以上電路元件被認為是基於直接電 連接或電連接而耦合的，此直接電連接或電連接包括一個或多個額外的電路元件，因此能夠被電晶體或其他開關裝置控制，例如形成電阻或開路。
脈衝產生電路110是一或多個電子和/或機電電路，用以產生和輸出脈衝Pn的序列(以下簡寫為脈衝Pn序列)，此脈衝Pn序列具有下面討論的電壓和時序特性。在各種實施例中，脈衝產生電路110包括一或多個處理裝置，例如以下參照圖7所描述的處理器702、訊號處理電路、邏輯電路、相變記憶裝置120以外的一個相變記憶裝置、或另一個適合產生並輸出脈衝Pn的電路。
在一些實施例中，相變記憶電路100是一個神經網路的部分或全部，脈衝產生電路110包括了一個類比突觸陣列，例如是以下參照圖3所描述的突觸陣列310。
相變記憶裝置120是一個電子或機電裝置，其包括了設置在電極127與電極129之間的材料層125，其中電極127與電極129用以接收所施加的電壓Va。在一些實施例中，除了材料層125與電極127、129之外，相變記憶裝置120還包括了加熱結構(未繪示)，其設置在電極127、129之間或附近。
材料層125包括一或多層的一或多種電阻材料，在一些實施例中這些電阻材料也被稱為相變記憶材料，其能夠在低電阻結晶相和高電阻非晶相之間轉變。在各種實施例中，材料層125包括一或多種硫屬化物材料，例如鍺-銻-碲(GeSbTe或GST)、GeTe、GeSb、Sb2Te3或其他 合適的相變材料，並且在一些實施例中還包括了一或多種摻雜劑，例如氮(N)、氧(O)、碳(C)、銦(In)、矽(Si)、錫(Sn)、鎵(Ga)、砷(As)、硒(Se)或其他合適的摻雜材料。
在各種實施例中，電極127和電極129是平面且彼此平行排列的，並且具有相同的尺寸和形狀，例如具有以下參照圖4A所描述的相變記憶裝置400A的支柱佈置。在各種實施例中，電極127和電極129是平面且平行排列的，但具有不同的尺寸及/或不同的形狀，例如具有以下參照圖4B所描述的相變記憶裝置400B的蘑菇佈置。在各種實施例中，電極127、129也可設置為例如具有凹面或其他非平面幾何形狀，並且兩者是以非平行關係排列，和/或具有非連續形狀，使得材料層125是位於電極127和129之間。
在各種實施例中，電極127和電極129包括鎢(W)、銅(Cu)、鋁(Al)、鋁-銅、或其他合適的導電材料中的一或多者。
在圖1所示的實施例中，電極127和電極129是分別電性連接至相應的端點121和端點122，使得所施加的電壓Va對應於電極127接收的電壓V與電極129接收的電壓Vr之間的差。
在各種實施例中，相變記憶裝置120包括耦合在電極127和端點121之間和/或電極129和端點123之間的一或多個電路元件(未繪示)，由此在端點121和端點122之間的材料層125是串聯地耦接至此一或多個電路元件。在 這樣的實施例中，所施加的電壓Va對應於電壓V和參考電壓Vr之間的差值，此差值會因為上述一或多個電路元件上的壓降而減小。在各種實施例中，所述一個或多個電路元件包括一或多個選擇裝置，例如電晶體或其他開關裝置或二極體，或電阻裝置，例如金屬電阻器。
在操作中，相變記憶裝置120由此配置成回應於施加的電壓Va來產生電流I通過材料層125，使得材料層125的電阻值可基於所施加的電壓Va和電流I的值來測量。在一些實施例中，電極127和電極129被配置為回應於一個或多個信號以接收所施加的電壓Va，此信號例如為選擇信號，由與材料層125串聯的一個或多個電路元件所接收或由另外的一個或多個電路元件所接收，其選擇性地在電極127和電極129上提供所施加的電壓Va。
在操作中，回應於足夠大的施加電壓Va，電流I會通過材料層125和加熱結構(如果存在的話)而引起自加熱，從而引起溫度升高。因此，相變記憶裝置120被配置為回應於所施加的電壓Va的值的範圍來控制材料層125的溫度範圍。
材料層125的一種或多種材料被配置成透過施加電壓Va，基於可控制的溫度範圍內的一個或多個溫度值至少部分地在低電阻結晶相和高電阻非晶相之間轉換。在操作中，上述兩晶相之間的轉換是基於初始晶相類型和在一範圍內的一或多個溫度的持續時間，此範圍是對應於形成另一個晶相類型，即熔化結晶相以形成非晶相或從非晶相結晶成 結晶相。因此，在特定時間和在材料層125的總體積內的給定位置處，相應的局部材料基於當前溫度，最近溫度歷史和初始晶相類型處於兩個晶相的其中一個，其中初始晶相類型是基於最近歷史溫度之前的晶相歷史。在一些實施例中，最近的溫度歷史對應於所施加電壓Va的脈衝(例如脈衝Pn)波形的長度。
由此，相變記憶裝置120被配置使得總體積的各部分可通過施加的電壓Va控制在兩晶相的其中之一者，藉此材料層125能夠具有一晶相配置範圍。晶相配置範圍的幾何形狀和程度是材料層125的組成和幾何形狀以及一些佈局的函數，此佈局例如是加熱結構的存在以及相變記憶裝置120的實施例的幾何形狀。
一個特定的相位配置是對應於在結晶相中材料層125的一或多個體積相對於與非晶相中材料層125的一或多個體積之間的比率。此比率的最小值是對應於結晶相的最小體積，從而對應於材料層125的最小電導值，並且該比率的最大值是對應於結晶相的最大體積，從而對應至材料層125的最大電導值。
在一些實施例中，最小比率和最小電導值是對應於全非晶材料層125，最大比率和最大電導值是對應於全結晶材料層125。在各種實施例中，最小比率和最小電導值是對應於材料層125中處於結晶相的至少一部分，並且/或者最大比率和最大電導值是對應於材料層125中處於非晶相的至少一部分。
在一些實施例中，相變記憶裝置120是對應於類比突觸陣列中特定的類比突觸(例如以下搭配圖3描述的突觸陣列310中的突觸320)，上述的比率和電導值則是對應於特定類比突觸的權重。
材料層125內的溫度曲線是以下參數的函數：相變記憶裝置120的具體實施例的佈置和幾何形狀、施加的電壓Va的值、當前晶相配置、以及施加電壓Va時的溫度曲線和晶相配置歷史。因此，在給定時間，材料層125內的溫度曲線是以下參數的函數：當前施加的電壓Va、由所施加的電壓Va的最近歷史所決定的最近溫度歷史、施加電壓Va與最近溫度歷史之前的晶相配置。
在相變記憶電路100的在操作中，當前施加與最近施加的電壓Va是對應至脈衝序列中的一個脈衝Pn。最近的溫度與施加電壓Va歷史之前的材料層125的晶相配置是至少部分地根據脈衝Pn之前的脈衝序列所決定。因此，導致材料層125中以溫度為基礎的區域性晶相配置變化是以下參數的函數：給定脈衝Pn的電壓和時序特性、以及在給定脈衝Pn之前的脈衝序列。
圖1繪示了脈衝序列中代表性的一個脈衝Pn。為了說明起見，圖1已被簡化且不包括與非理想電路元件相關的不規則性，例如由於整流引起的失真、頻寬限制、寄生電容、電阻或電感等。
每個脈衝Pn是具有電壓V的信號，該電壓V隨著時間t在參考電壓Vr和相對於參考電壓Vr的振幅An之間 變化。在各種實施例中，參考電壓Vr具有固定值，例如為接地參考準位或其他直流準位，參考電壓Vr也可以是可變值，例如是能夠具有多個值之一的直流電壓，這些值是由一個或多個操作條件所確定。
脈衝Pn的前緣具有前緣持續時間Ln，其是對應於電壓V從參考電壓Vr轉變到振幅An的時間；脈衝Pn的脈衝寬度PWn是對應於電壓V保持在振幅An的時間；脈衝Pn的後緣具有後緣持續時間Tn，其是對應於電壓V從振幅An轉變到參考電壓Vr的時間。後緣持續時間Tn比前緣持續時間Ln還要長。
在圖1所示的實施例中，上面描述的脈衝Pn的電壓和時序特性是定義於脈衝產生電路110的一對端點111、113以及相變記憶裝置120的一對端點對121、123。在各種實施例中，脈衝Pn的一或多個電壓和時序特性是定義在端點111、113和/或端點121、123以外的一個或多個位置，例如在電極127、129或脈衝產生電路110和/或相變記憶裝置120內的一或多個內部節點(未繪示)。
振幅An具有一個或多個數值以對應於材料層125的晶相配置的控制。在各種實施例中，所述一個或多個值對應於所施加的電壓Va的值、或是相對地比施加電壓Va之處更大的值(如上所述的在電壓V與參考電壓Vr之間會產生壓降以實現電壓Va)。
在各種實施例中，脈衝序列中的每一個脈衝Pn具有相同數值的振幅An，或者至少一個振幅An的數值不同 於其他一或多個振幅An的數值。在一些實施例中，振幅An具有0.5伏(V)至10伏的一個或多個值。在一些實施例中，振幅An具有1V至6V的一個或多個值。
前緣持續時間Ln具有一個或多個值，其對應於相變記憶電路100中提供具有振幅An的電壓V給相變記憶裝置120的速度。在一些實施例中，相變記憶電路100根據一最小速度規格配置，並且前緣持續時間Ln具有一個或多個值，這些值等於或小於對應於最小速度的一最大持續時間。
在各種實施例中，脈衝序列中的每一個脈衝Pn具有相同數值的前緣持續時間Ln，或者至少一個前緣持續時間Ln的數值不同於其他一或多個前緣持續時間Ln的數值。在一些實施例中，前緣持續時間Ln是基於脈衝Pn前緣不變的斜率，使得前緣持續時間Ln的值是振幅An的值的函數。在一些實施例中，前緣持續時間Ln具有1納秒(ns)至100納秒範圍內的一或多個值。在一些實施例中，前緣持續時間Ln具有5納秒(ns)至20納秒範圍內的一或多個值。
脈衝寬度PWn具有一或多個數值，其是對應於基於振幅An對材料層125的晶相配置的控制。在各種實施例中，脈衝序列中的每一個脈衝Pn具有相同數值的脈衝寬度PWn，或者至少一個脈衝寬度PWn的數值不同於其他一或多個脈衝寬度PWn的數值。在一些實施例中，脈衝寬度PWn具有10納秒(ns)至1000納秒範圍內的一或多個值。在一些實施例中，脈衝寬度PWn具有50納秒(ns)至200納秒範 圍內的一或多個值。在一些實施例中，脈衝寬度PWn具有80納秒(ns)至120納秒範圍內的一或多個值。
後緣持續時間Tn具有一或多個數值，其是對應於基於振幅An對材料層125的晶相配置的控制。在一些實施例中，後緣持續時間Tn的一個或多個值是基於材料層125中材料的結晶溫度。在各種實施例中，後緣持續時間Tn具有一或多個值，這些值會隨著材料層125中材料的結晶溫度增加而增加。
在各種實施例中，脈衝序列中的每一個脈衝Pn具有相同數值的後緣持續時間Tn，或者至少一個後緣持續時間Tn的數值不同於其他一或多個後緣持續時間Tn的數值。在一些實施例中，後緣持續時間Tn具有10納秒(ns)至1000納秒範圍內的一或多個值。在一些實施例中，後緣持續時間Tn具有50納秒(ns)至200納秒範圍內的一或多個值。在一些實施例中，後緣持續時間Tn具有75納秒(ns)至125納秒範圍內的一或多個值。
在一些實施例中，脈衝序列中的每個脈衝Pn具有相同數值的振幅An、前緣持續時間Ln、脈衝寬度PWn和後緣持續時間Tn，或者至少一個振幅An、前緣持續時間Ln、脈衝寬度PWn或後緣持續時間Tn的數值不同於其他一或多個振幅An、前緣持續時間Ln、脈衝寬度PWn或後緣持續時間Tn的數值。在各種實施例中，脈衝Pn序列包括以下參照圖2A~2D所描述的脈衝序列200A~200D的其中之一。
藉由後緣持續時間Tn比前緣持續時間Ln還要 長，脈衝Pn序列能夠至少部分地基於相對於前緣持續時間Ln的後緣持續時間Tn來控制材料層125的晶相配置。特別是在重置操作中，材料層125的晶相配置的比率會降低至最小電導值，相較於後緣持續時間不比前緣持續時間更長的脈衝序列來說，施加後緣持續時間Tn比前緣持續時間Ln還要長的脈衝序列能夠改善晶相配置控制。
圖2A至圖2D是根據一些實施例繪示對應的脈衝序列200A~200D的示意圖。如下所述，脈衝序列200A包括相同的脈衝Pn，脈衝序列200B包括振幅An的值隨著脈衝編號增加的脈衝Pn，脈衝序列200C包括脈衝寬度PWn的值隨著脈衝編號增加的脈衝Pn，脈衝序列200D包括後緣持續時間Tn的值隨著脈衝編號增加的脈衝Pn。
圖2A繪示了脈衝序列200A的脈衝Pn，其對應於脈衝編號n=1、2、N。如圖2A所示，脈衝P1、P2、PN具有相同的振幅A1、A2、AN，相同的前緣持續時間L1、L2、LN，相同的脈衝寬度PW1、PW2、PWN，相同的後緣持續時間T1、T2、TN，其中對應的脈衝編號為n=1、2、N。由此，脈衝序列200A的脈衝Pn具有與脈衝編號n無關的波形。
圖2B繪示了脈衝序列200B的脈衝Pn，其對應於脈衝編號n=1、2、N。如圖2B所示，脈衝P1、P2、PN具有相同的前緣持續時間L1、L2、LN，相同的脈衝寬度PW1、PW2、PWN，以及相同的後緣持續時間T1、T2、TN，其中對應的脈衝編號為n=1、2、N。脈衝序列200B的 脈衝Pn具有隨著脈衝編號n增加的振幅A1、A2、AN。
在一些實施例中，振幅An的值隨著脈衝編號n線性地增加，這使得對於脈衝序列200B中每兩個連續的脈衝編號來說，兩個振幅An之間的差值是相同的。在各種實施例中，振幅An的值與脈衝序列200B的脈衝編號n具有一個或多個關係，而不是線性，其中振幅An的值隨著脈衝編號n的增加而增加。
圖2C繪示了脈衝序列200C的脈衝Pn，其對應於脈衝編號n=1、2、N。如圖2C所示，脈衝P1、P2、PN具有相同的振幅A1、A2、AN，相同的前緣持續時間L1、L2、LN與相同的後緣持續時間T1、T2、TN，其中對應的脈衝編號為n=1、2、N。脈衝序列200C的脈衝Pn具有隨著脈衝編號n增加的脈衝寬度PW1、PW2、PWN。
在一些實施例中，脈衝寬度PWn的值隨著脈衝編號n線性地增加，這使得對於脈衝序列200C中每兩個連續的脈衝編號來說，兩個脈衝寬度PWn之間的差值是相同的。在各種實施例中，脈衝寬度PWn的值與脈衝序列200C的脈衝編號n具有一個或多個關係，而不是線性，其中脈衝寬度PWn的值隨著脈衝編號n的增加而增加。
圖2D繪示了脈衝序列200D的脈衝Pn，其對應於脈衝編號n=1、2、N。如圖2D所示，脈衝P1、P2、PN具有相同的振幅A1、A2、AN，相同的前緣持續時間L1、L2、LN與相同的脈衝寬度PW1、PW2、and PWN，其中對應的脈衝編號為n=1、2、N。脈衝序列200D的脈衝Pn具 有隨著脈衝編號n增加的後緣持續時間T1、T2、TN。
在一些實施例中，後緣持續時間Tn的值隨著脈衝編號n線性地增加，這使得對於脈衝序列200D中每兩個連續的脈衝編號來說，兩個後緣持續時間Tn之間的差值是相同的。在各種實施例中，後緣持續時間Tn的值與脈衝序列200D的脈衝編號n具有一個或多個關係，而不是線性，其中後緣持續時間Tn的值隨著脈衝編號n的增加而增加。
在上述的每個實施例中，脈衝序列200A~200D包括了後緣持續時間Tn比前緣持續時間Ln更長的脈衝Pn，從而得到上述關於脈衝序列的好處。
圖3是根據一些實施例繪示神經網路層300的示意圖。神經網路層300可用作相變記憶電路100，並且包括可用作脈衝產生電路110的突觸陣列310和可用作相變記憶裝置120的突觸320，這些元件已參照圖1描述過。如以上參照圖1所描述的，突觸陣列310包括端點111、113，其分別連接到突觸320的端點121、123，並且由此配置成提供脈衝Pn序列以作為相對於參考電壓Vr的電壓V。
神經網路層300是一個神經網路中一層的全部或部分，此神經網路例如為MLP神經網路，其中一或多個層中的每一者都被配置為對資料信號執行一或多個矩陣計算，此矩陣計算包括將權重施加於全部或部分的資料信號。在各種實施例中，神經網路層300是神經網路的隱藏層或輸出層中的全部或部分。
神經網路層300包括對應於電壓信號V1-Vm的 m列和對應於電流信號I1-Ij的j行。行和列的每個交叉點都包括相變記憶裝置，該相變記憶裝置被配置為圖3中的類比突觸以作為耦合在相應行和列之間的電阻器。每個電阻器具有對應於類比突觸權重的電導Gjm，使得一個給定的電流信號Ij是基於每個電壓信號V1-Vm乘上相應電導Gj1-Gjm後的電流和。
在圖3所示的非限制性範例中，突觸320包括電阻器325，其耦合至第2行與第2列之間的電導G22，並且突觸陣列310包括神經網路層300中的剩餘突觸。參照上述關於圖1的描述，在操作中，突觸陣列310中的突觸被配置以在端點111、121與端點113、123處產生脈衝Pn序列，從而以控制電阻器325的晶相配置和電導G22。在各種實施例中，突觸320是對應於耦合在神經網路層300內的其他位置的電阻器，並且突觸陣列310是據此對應於剩餘的突觸。
在一些實施例中，突觸陣列310除了剩餘的突觸之外還包括一個或多個電路(未繪示)，用以在端點111、121和端點113、123處產生脈衝Pn序列。在一些實施例中，突觸320除了電阻器325之外還包括一個或多個電路元件(未繪示)，使得脈衝Pn序列回應於一個或多個控制信號選擇性地施加至電阻器325上。在一些實施例中，突觸陣列310和/或突觸320包括了除端點111、121和端點113、123之外的一或多個端點(未繪示)，以便透過突觸320整合至突觸陣列310以外的電連接來施加脈衝Pn序列至電阻器325上。
通過施加後緣持續時間Tn比前緣持續時間Ln長的脈衝Pn序列來控制突觸320的電阻器325的電導G22，神經網路層300能夠實現上述關於脈衝序列的益處。
圖4A與圖4B是根據一些實施例繪示對應的相變記憶裝置400A、400B的示意圖。如以上參照圖1所描述的，相變記憶裝置400A、400B可作為相變記憶裝置120，其包括端點121、123，藉此可以接收脈衝Pn序列以作為相對於參考電壓Vr的電壓V。圖4A和4B都描繪了相變記憶裝置的非限制性範例並且為了描述起見已被簡化，舉例來說，圖4A與圖4B僅包括了單個平面的剖面表示。
如圖4A所示，相變記憶裝置400A包括電極427A、電極429A與材料層425A，其中電極427A電性連接至端點121，電極429A電性連接至端點123，材料層425A位於電極427A和429A之間。參照上述關於圖1相變記憶裝置120的描述，材料層425A包括具有結晶相的部分425AC和具有非晶相的部分425AA。
電極427A和429A是平面且彼此平行排列，並且具有相同的尺寸和相同的形狀(未繪示)，從而具有支柱佈置。據此，部分425AC和部分425AA在電極427A和電極429A之間均勻地延伸，從而具有對應於相變記憶裝置400A的晶相分佈的相對體積。
如圖4B所示，相變記憶裝置400B包括電極427B、電極429B與材料層425B，其中電極427B電性連接至端點121，電極429B電性連接至端點123，材料層425B 位於電極427B和429B之間。參照上述關於圖1相變記憶裝置120的描述，材料層425B包括具有結晶相的部分425BC和具有非晶相的部分425BA。
電極427B和電極429B是平面且彼此平行排列，電極429B小於電極427B，藉此在一些實施例中電極427B和電極429B具有所謂的蘑菇佈置。因此，部分425BA從電極429B的一邊延伸至另一邊，並且部分425BC從電極427B的一邊延伸至另一邊並圍繞全部或部分的部分425BA。因此部分425BC和425BA在具有對應於相變記憶裝置400B的晶相分佈的相對體積。
藉由施加後緣持續時間Tn比前緣持續時間間隔Ln更長的脈衝Pn序列來控制材料層425A和425B的晶相分佈(藉此控制電導)，具有相變記憶裝置400A或相變記憶裝置400B的相變記憶電路(例如圖1所描述的相變記憶電路100)能夠實現上述關於脈衝Pn序列的益處。
圖5是根據一些實施例繪示改變相變記憶裝置的電導的方法500流程圖。在一些實施例中，改變相變記憶裝置的電導包括改變圖1所述的相變記憶裝置120的電導。
在一些實施例中，整個或部分的方法500是由電腦的處理器執行。在一些實施例中，方法500的部分或全部由脈衝產生系統700的處理器702執行，以下會參照圖7進行描述。
在一些實施例中，方法500的操作是按圖5所示的順序進行。在一些實施例中，方法500的操作是按圖5所 示順序以外的順序進行，以及/或者可同時進行。在一些實施例中，在執行方法500的一或多個操作之前、之中、期間和/或之後還可執行一個或多個操作。
在操作510，將脈衝序列施加於相變記憶裝置，其中脈衝序列的每個脈衝包括後緣，該後緣的持續時間(亦稱後緣持續時間)比脈衝前緣的持續時間(亦稱前緣持續時間)還要長。在一些實施例中，脈衝序列的每個脈衝還包括脈衝編號、振幅和脈衝寬度，並且上述施加脈衝序列包括增加脈衝編號的同時增加振幅、脈衝寬度、或後緣持續時間的其中至少一者。
在一些實施例中，施加脈衝序列包括施加圖1所述的脈衝Pn序列。在一些實施例中，施加脈衝序列包括施加圖2A至圖2D所述的脈衝序列200A~200D的其中一者。
在一些實施例中，增加振幅、脈衝寬度和後緣持續時間的其中至少一者的操作包括增加上述圖1至圖2D的振幅An。在一些實施例中，增加振幅、脈衝寬度和後緣持續時間的其中至少一者的操作包括隨著脈衝編號線性地增加振幅。
在一些實施例中，增加振幅、脈衝寬度和後緣持續時間的其中至少一者的操作包括增加上述圖1至圖2D的脈衝寬度PWn。在一些實施例中，增加振幅、脈衝寬度和後緣持續時間的其中至少一者的操作包括隨著脈衝編號線性地增加脈衝寬度。
在一些實施例中，增加振幅、脈衝寬度和後緣持續時間的其中至少一者的操作包括增加上述圖1至圖2D的後緣持續時間Tn。在一些實施例中，增加振幅、脈衝寬度和後緣持續時間的其中至少一者的操作包括隨著脈衝編號線性地增加後緣持續時間。
在一些實施例中，施加脈衝序列至相變記憶裝置包括用脈衝產生電路產生脈衝序列。在一些實施例中，利用脈衝產生電路產生脈衝序列包括利用上述圖1的脈衝產生電路110來產生脈衝序列。
在一些實施例中，利用脈衝產生電路產生脈衝序列包括利用類比突觸陣列來產生脈衝序列。在一些實施例中，利用脈衝產生電路產生脈衝序列包括利用上述圖3類比突觸陣列310來產生脈衝序列。
在一些實施例中，利用脈衝產生電路產生脈衝序列包括使用處理器定義脈衝序列。在一些實施例中，使用處理器定義脈衝序列包括使用以下參照圖7所述處理器702來定義脈衝序列。
在一些實施例中，利用脈衝產生電路產生脈衝序列包括使用處理器使脈衝產生電路將脈衝序列施加於相變記憶裝置。在一些實施例中，使脈衝產生電路將脈衝序列施加於相變記憶裝置包括使用以下參照圖7所述的處理器702。
在一些實施例中，將脈衝序列施加於相變記憶裝置包括將脈衝序列施加於類比突觸。在一些實施例中，將 脈衝序列施加於類比突觸包括將脈衝序列應用於上述圖3的類比突觸320。
在一些實施例中，將脈衝序列施加於相變記憶裝置包括將脈衝序列施加於相變記憶裝置的材料層。在一些實施例中，將脈衝序列施加於相變記憶裝置包括將脈衝序列施加於上述圖1的相變記憶裝置120的材料層125。在一些實施例中，將脈衝序列施加於相變記憶裝置包括將脈衝序列施加於上述圖4A和圖4B中相變記憶裝置400A的材料層425A或相變記憶裝置400B的材料層425B。
在一些實施例中，施加脈衝序列包括施加每個脈衝，其對應的後緣持續時間是對應至於材料層的結晶溫度。在一些實施例中，施加其後緣持續時間是對應至於材料層的結晶溫度的每個脈衝包括使用處理器定義相應的後緣持續時間。在一些實施例中，使用處理器定義相應的後緣持續時間包括使用以下參照圖7所述處理器702。
在操作520中，回應於施加脈衝序列，改變相變記憶裝置的電導準位。在一些實施例中，改變相變記憶裝置的電導準位包括降低相變記憶裝置的電導準位。在一些實施例中，改變相變記憶裝置的電導準位包括改變上述圖1的相變記憶裝置120的電導準位。
在一些實施例中，改變相變記憶裝置的電導準位包括改變相變記憶裝置的材料層的晶相配置。在一些實施例中，改變晶相配置包括減小材料層中結晶相與非晶相之間比例的數值。
在一些實施例中，改變相變記憶裝置的電導準位包括改變上述圖1的材料層125的晶相配置。在一些實施例中，改變相變記憶裝置的電導準位包括改變上述圖4A與圖4B中的相變記憶裝置400A的材料層425A的晶相配置或相變記憶裝置400B的材料層425B的晶相配置。
在一些實施例中，改變相變記憶裝置的電導準位包括改變類比突觸的權重。在一些實施例中，改變類比突觸的權重包括改變上述圖3的突觸320的權重。
在操作530，在一些實施例中，在脈衝序列的每個脈衝之後執行讀取操作以決定相變記憶裝置的電導值。在一些實施例中，執行讀取操作包括描述相變記憶裝置的特性。在一些實施例中，描述相變記憶裝置的特性包括判斷持續增加的脈衝編號和持續減小的電導值之間的關係。
在一些實施例中，執行讀取操作包括回應於施加至相變記憶裝置的電壓，取得流經相變記憶裝置的電流的測量值。在一些實施例中，參照上述關於圖1與相變記憶裝置120的描述，執行讀取操作包括回應於所施加的電壓Va取得電流Iin的測量值。
通過執行方法500的部分或全部操作，藉由施加後緣持續時間比前緣持續時間還要長的脈衝序列來改變相變記憶裝置的電導準位，從而控制相變記憶裝置的電導準位，可以實現上述關於脈衝Pn序列的益處。
圖6A與圖6B是根據一些實施例繪示相變記憶裝置的操作參數。圖6A和6B都包括水平軸與垂直軸，水平 軸對應於脈衝編號n，其包括從1到N的範圍內的值，垂直軸對應於相變記憶裝置120的材料層125的屬性(以下將描述)，這些都可參照上述的脈衝Pn序列與圖1至圖2D。在圖6A和6B中所繪示的相變記憶裝置的操作參數是對應於藉由執行上述圖5中全部或部分的方法500而取得的特性資料。
在圖6A和6B所繪示的非限制性範例中，脈衝Pn序列是對應於脈衝序列200B，如圖2B所描述的，其中振幅An的值隨著脈衝編號n增加。因此，沿水平軸所增加的脈衝編號n是對應於沿水平軸增加的脈衝Pn的振幅An(圖6A和6B中未繪示出)。在一些實施例中，相變記憶裝置的操作參數包括沿水平軸增加的脈衝編號n，其對應於圖2C與圖2D所述脈衝Pn的逐漸增加的脈衝寬度PWn或後緣持續時間Tn。
圖6A繪示了材料層125的電阻值Rn，此電阻值Rn是脈衝編號n的函數，其中電阻值Rn以對數標度繪製。如圖6A所示，對應於脈衝編號n=1的第一脈衝P1具有振幅A1，此第一脈衝P1的施加是關聯於電阻值R1，而電阻值R1是從施加第一脈衝P1之前的電阻值Rn開始下降。對於持續增加的脈衝編號n=2至n=N，脈衝Pn的施加是關聯於持續減少的電阻值Rn，接著是持續增加的電阻值Rn。
圖6B繪示了材料層125的電導值Gn，此電導值Gn作為脈衝編號n的函數，其中電導值Gn是以線性標度繪製。如圖6B所示，對於持續增加的脈衝編號n=1至n=N，脈衝Pn的施加是關聯於一開始持續增加而後續開始下降的電 導值Gn，電導值Gn的分佈是作為脈衝編號n的函數，此函數具有近似對稱的形狀。
特別是對於電導值Gn的減小，圖6A和6B繪示出了控制相變記憶裝置(例如相變記憶裝置120)的電導準位的能力，其是通過施加圖1所述的後緣持續時間比前緣持續時間Ln還要長的脈衝Pn序列來控制相變記憶裝置來完成。
圖7是根據一些實施例繪示脈衝產生系統700的方塊圖。根據一或多個實施例，改變相變記憶裝置的電導的方法500中的一些或全部可例如使用脈衝產生系統700來實作。
在一些實施例中，脈衝產生系統700是通用計算設備，其包括處理器702和非暫態電腦可讀取儲存媒體704。電腦可讀取儲存媒體704與其他元件是用以儲存(即編碼)電腦程式碼706(即一組可執行指令)。由處理器702執行的電腦程式碼706表示(至少部分地)脈衝產生工具，其實現了一實施例中的方法的一部分或全部，例如為上述圖5的方法500(在下文中做為所提到的過程和/或方法)。
處理器702經由匯流排708電耦合至電腦可讀取儲存媒體704。處理器702還通過匯流排708電耦合到輸入輸出介面710。網路介面712還經由匯流排708電耦合至處理器702。網路介面712連接到網路714，使得處理器702和電腦可讀取儲存媒體704能夠通過網路714連接到外部元件。處理器702被配置為執行在電腦可讀取儲存媒體704中 編碼的電腦程式碼706，以使系統700可用於執行所述過程和/或方法的一部分或全部。在一或多個實施例中，處理器702是中央處理單元(central processing unit，CPU)、多處理器、分散式處理系統、特殊應用積體電路(application specific integrated circuit，ASIC)和/或合適的處理單元。
在一個或多個實施例中，電腦可讀取儲存媒體704是電子、磁、光、電磁、紅外和/或半導體系統(或裝置或設備)。例如，電腦可讀取儲存媒體704包括半導體或固態記憶體、磁帶、可移動電腦磁盤、隨機存取記憶體(random acess memory，RAM)、唯讀記憶體(read-only memory，ROM)、剛性磁盤、和/或光碟。在使用光碟的一個或多個實施例中，電腦可讀取儲存媒體704包括唯讀光碟(compact disk-read only memory，CD-ROM)，可讀寫光碟(compact disk-read/write，CD-R/W)和/或數位視訊光碟(digital video disc，DVD)。
在一個或多個實施例中，電腦可讀取儲存媒體704儲存電腦程式碼706，其配置成使脈衝產生系統700(其中這種執行至少部分地表示脈衝產生工具)可用於執行上述過程和/或方法的全部或部分。在一個或多個實施例中，電腦可讀取儲存媒體704還儲存有助於執行全部或部分所述過程和/或方法的信息。在一個或多個實施例中，電腦可讀取儲存媒體704儲存了脈衝序列資料707，其包括脈衝參數，例如是電壓與時序定義(對應於上述圖1至圖2D的脈衝Pn 序列)和/或相變記憶裝置的特性資料，例如圖5至圖6B所述的資料。
脈衝產生系統700包括輸入輸出介面710。輸入輸出介面710耦合至外部電路。在一個或多個實施例中，輸入輸出介面710包括鍵盤、小鍵盤、滑鼠、軌跡球、觸控板、觸控螢幕、和/或光標方向鍵，用於將資訊和命令傳送到處理器702。
脈衝產生系統700還包括耦合到處理器702的網路介面712。網路介面712允許系統700與網路714通信，其中一個或多個其他電腦系統連接到網路714。網路介面712包括無線網路介面，如藍牙、WIFI、WIMAX、GPRS或WCDMA；或有線網路介面，如ETHERNET、USB或IEEE-1364。在一或多個實施例中，所提及的過程和/或方法的一部分或全部是實作在兩個或更多個系統700中。
脈衝產生系統700用於通過輸入輸出介面710接收資訊。通過輸入輸出介面710接收的資訊包括指令、資料、設計規則、標准函式庫和/或其他參數中的一個或多個，以供處理器702處理。該資訊是通過匯流排708傳送到處理器702。脈衝產生系統700用於通過輸入輸出介面710接收與使用者介面相關的資訊。該資訊作為使用者介面742儲存在電腦可讀取儲存媒體704中。
在一些實施例中，所述過程和/或方法的一部分或全部被實現為用於由處理器執行的獨立軟體應用程式。在一些實施例中，部分或全部所述過程和/或方法被實現為作 為附加軟體應用程式的一部分中的軟體應用程式。在一些實施例中，部分或全部所述過程和/或方法被實現為軟體應用程式的插件。在一些實施例中，至少一個所提到的過程和/或方法被實現為作為脈衝產生工具的一部分的軟體應用程式。在一些實施例中，部分或全部所述過程和/或方法被實現為脈衝產生系統700使用的軟體應用程式。
在一些實施例中，這些過程被實現為儲存在非暫態電腦可讀取儲存媒體中程式的功能。非暫態電腦可讀取儲存媒體的範例包括但不限於外部/可移動和/或內部/內建記憶體或記憶單元，例如為光碟(例如是DVD)、磁盤(例如是硬碟)、半導體記憶體(例如ROM)、RAM、記憶卡等的其中一或多者。
通過執行全部或部分的方法(例如方法500)的操作，脈衝產生系統700能夠通過施加後緣持續時間比前緣持續時間還要長的脈衝來改變相變存儲器設備的電導準位，藉此控制相變記憶裝置的電導準位來實現上述關於脈衝Pn序列的益處。
在一些實施例中，一種改變相變記憶裝置的電導的方法包括將脈衝序列施加於相變記憶裝置，所述脈衝序列的每個脈衝包括脈衝編號、振幅、前緣、脈衝寬度、後緣，其中後緣的持續時間比前緣的持續時間還要長，並且改變相變記憶裝置的電導準位，以回應於施加脈衝序列的操作。施加脈衝序列的操作包括增加振幅、脈衝寬度和後緣的持續時間的其中至少一者時增加脈衝編號。在一些實施例中，將脈 衝序列施加於相變記憶裝置的操作包括將脈衝序列施加於相變記憶裝置的材料層。在一些實施例中，施加脈衝序列的操作包括施加每個脈衝，其後緣的持續時間是對應於材料層的結晶溫度。在一些實施例中，改變相變記憶裝置的電導準位的操作包括降低相變記憶裝置的電導準位。在一些實施例中，增加振幅、脈衝寬度和後緣的持續時間的其中至少一者的操作包括隨著脈衝編號線性地增加振幅。在一些實施例中，增加振幅、脈衝寬度和後緣持續時間的其中至少一者的操作包括隨著脈衝編號線性地增加脈衝寬度。在一些實施例中，增加振幅、脈衝寬度和後緣的持續時間的其中至少一者的操作包括隨著脈衝編號線性地增加後緣的持續時間。在一些實施例中，改變相變記憶裝置的電導準位的操作包括降低材料層的結晶相與材料層的非晶相之間的比例的數值。在一些實施例中，改變相變記憶裝置的電導準位的操作包括改變類比突觸的權重。在一些實施例中，該方法更包括在脈衝序列的每一個脈衝之後實施讀取操作。
在一些實施例中，一電路包括脈衝產生電路，用以輸出脈衝序列，其中脈衝序列中的每一個脈衝包括脈衝編號以及振幅、脈衝寬度和後緣持續時間的其中至少之一者，其值隨著脈衝編號增加，並且後緣的持續時間比脈衝前緣的持續時間還要長。該電路更包括相變記憶裝置，用以回應於該脈衝序列以從具有第一電導值的第一晶相配置重置至具有第二電導值的第二晶相配置。在一些實施例中，相變記憶裝置包括相變記憶材料，上述的第一電導值對應於相變 記憶材料的結晶相對相變記憶材料的非晶相之比例的第一數值，第二電導值則對應於該比例的第二數值，此第二數值小於第一數值。在一些實施例中，相變記憶材料包括化合物，此化合物包括鍺、銻或碲中的其中兩者或兩者以上。在一些實施例中，相變記憶裝置包括突觸陣列的第一類比突觸。在一些實施例中，脈衝產生電路包括該突觸陣列的第二類比突觸。在一些實施例中，相變記憶裝置包括第一電極與第二電極，用以接收脈衝序列，其中第一電極與第二電極具有支柱或蘑菇佈置。
在一些實施例中，脈衝產生系統包括處理器和非暫態電腦可讀取儲存媒體，包括用於一或多個程式的電腦程式碼。該非暫態電腦可讀取儲存媒體與該電腦程式碼是配製以藉由處理器使脈衝產生系統定義具有N個脈衝的脈衝序列，並對於脈衝序列的每一個脈衝定義定義具有比前緣的持續時間長之持續時間的後緣，使脈衝被施加於相變記憶裝置，並執行讀取操作以決定相變記憶裝置的電導值。在一些實施例中，電腦可讀取儲存媒體與電腦程式碼配置以藉由處理器進一步使脈衝產生系統定義出具有脈衝數目N的脈衝序列，N係在由20至80的範圍內。在一些實施例中，電腦可讀取儲存媒體與電腦程式碼還用以藉由處理器使脈衝產生系統基於相變記憶裝置的材料層的結晶溫度來定義每一個脈衝的後緣的持續時間。在一些實施例中，脈衝序列的每一個脈衝包括一脈衝編號n，其中1
Figure 108134726-A0305-02-0031-3
n
Figure 108134726-A0305-02-0031-4
N，電腦可讀取儲存媒體與電腦程式碼還用以藉由處理器使脈衝產生系統定 義每一個脈衝的振幅、脈衝寬度和後緣持續時間的其中至少之一者的數值，其係以該脈衝編號n的線性函數來增加。
以上概述了數個實施例的特徵，使得本領域具有通常知識者可以更了解本揭露的態樣。本領域具有通常知識者可理解的是，他們已可把本揭露當作基礎來設計或修改其它的製程或結構，藉此完成和這些實施例相同的目標及/或優點。本領域具有通常知識者也應可明白，這些等效的建構並不脫離本揭露的精神與範圍，並且他們可以在不脫離本揭露精神與範圍的前提下做各種的改變、替換與變動。
500:方法
510、520、530:操作

Claims (10)

  1. 一種用於相變記憶裝置的方法，該方法包括：施加一脈衝序列至該相變記憶裝置，其中該脈衝序列的每一複數個脈衝包括一脈衝編號、一振幅、一前緣、一脈衝寬度與一後緣，該後緣的持續時間比該前緣的持續時間還要長；以及改變該相變記憶裝置的一電導準位，以回應施加該脈衝序列的操作，其中施加該脈衝序列的操作包括當增加該脈衝寬度時增加該脈衝編號，該脈衝寬度不包含該前緣以及該後緣且對應於每一該複數個脈衝之電壓保持在該振幅的時間。
  2. 如申請專利範圍第1項所述之方法，其中改變該相變記憶裝置的該電導準位的操作包括降低該相變記憶裝置的該電導準位。
  3. 如申請專利範圍第1項所述之方法，其中增加該脈衝序列的操作更包括增加該振幅時增加該脈衝編號，其中該振幅隨著該脈衝編號線性地增加。
  4. 如申請專利範圍第1項所述之方法，其中該脈衝寬度隨著該脈衝編號線性地增加。
  5. 如申請專利範圍第1項所述之方法，其中增加該脈衝序列的操作更包括增加該後緣的持續時間時增加該脈衝編號，其中該後緣的持續時間隨著該脈衝編號線性地增加。
  6. 一種相變記憶電路，包括：一脈衝產生電路，用以輸出一脈衝序列，其中該脈衝序列包括複數個脈衝，每一該複數個脈衝包括：一脈衝編號；一前緣；一後緣；一振幅；一脈衝寬度，其值隨著該脈衝編號增加，該脈衝寬度不包含該前緣以及該後緣且對應於每一該些脈衝之電壓保持在該振幅的時間；以及該後緣的持續時間比該前緣的持續時間還要長；以及一相變記憶裝置，用以回應於該脈衝序列以從具有一第一電導值的一第一晶相配置重置至具有第二電導值的一第二晶相配置。
  7. 如申請專利範圍第6項所述之相變記憶電路，其中該相變記憶裝置包括一相變記憶材料， 該第一電導值是對應至該相變記憶材料的一結晶相對該相變記憶材料的一非晶相之一比例的一第一數值，以及該第二電導值是對應至該比例的一第二數值，該第二數值小於該第一數值。
  8. 一種脈衝產生系統，包括：一處理器；以及一非暫態電腦可讀取儲存媒體，包括用於一或多個程式的電腦程式碼，該非暫態電腦可讀取儲存媒體與該電腦程式碼是配置以藉由該處理器來使該脈衝產生系統：定義具有N個脈衝之一脈衝序列；以及對於該脈衝序列的每一脈衝：定義具有比一前緣的持續時間長之持續時間的一後緣；當增加該每一脈衝的一脈衝寬度時增加一脈衝編號，該脈衝寬度不包含該前緣以及該後緣且對應於該每一脈衝之電壓保持在一振幅的時間；使該脈衝序列被施加於一相變記憶裝置；以及執行一讀取操作，以決定該相變記憶裝置的一電導值。
  9. 如申請專利範圍第8項所述之脈衝產生系統，其中該非暫態電腦可讀取儲存媒體與該電腦程式碼配 置以藉由該處理器使該脈衝產生系統基於該相變記憶裝置的一材料層的一結晶溫度來定義該每一脈衝的該後緣的持續時間。
  10. 如申請專利範圍第8項所述之脈衝產生系統，其中該脈衝序列的該每一脈衝包括該脈衝編號n，其中1
    Figure 108134726-A0305-02-0037-7
    n
    Figure 108134726-A0305-02-0037-8
    N，並且該非暫態電腦可讀取儲存媒體與該電腦程式碼配置以藉由該處理器使該脈衝產生系統定義出該每一脈衝的該振幅、該脈衝寬度和該後緣的持續時間其中至少之一者的數值，其係以該脈衝編號n的線性函數來增加。
TW108134726A 2018-09-28 2019-09-25 相變記憶電路、用於相變記憶裝置的方法、脈衝產生系統 TWI772683B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862738953P 2018-09-28 2018-09-28
US62/738,953 2018-09-28
US16/547,106 2019-08-21
US16/547,106 US10971223B2 (en) 2018-09-28 2019-08-21 Phase change memory operation method and circuit

Publications (2)

Publication Number Publication Date
TW202036564A TW202036564A (zh) 2020-10-01
TWI772683B true TWI772683B (zh) 2022-08-01

Family

ID=69947900

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108134726A TWI772683B (zh) 2018-09-28 2019-09-25 相變記憶電路、用於相變記憶裝置的方法、脈衝產生系統

Country Status (3)

Country Link
US (1) US10971223B2 (zh)
KR (1) KR102310685B1 (zh)
TW (1) TWI772683B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090231912A1 (en) * 2008-03-14 2009-09-17 Micron Technology, Inc. Phase change memory adaptive programming
US20100284217A1 (en) * 2007-12-19 2010-11-11 Fuji Electric Holdings Co., Ltd Magnetic memory element, driving method for the same, and nonvolatile storage device
US9064572B2 (en) * 2008-11-06 2015-06-23 Micron Technology, Inc. Multilevel phase change memory operation
US20180053555A1 (en) * 2005-07-14 2018-02-22 Sau Ching Wong Programming nonvolatile memory cells using resolution-based and level-based voltage increments

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7893420B2 (en) 2007-09-20 2011-02-22 Taiwan Seminconductor Manufacturing Company, Ltd. Phase change memory with various grain sizes
US8634235B2 (en) * 2010-06-25 2014-01-21 Macronix International Co., Ltd. Phase change memory coding
US9269042B2 (en) 2010-09-30 2016-02-23 International Business Machines Corporation Producing spike-timing dependent plasticity in a neuromorphic network utilizing phase change synaptic devices
US9214229B2 (en) * 2013-06-21 2015-12-15 Macronix International Co., Ltd. Phase change memory material and system for embedded memory applications
GB201419355D0 (en) 2014-10-30 2014-12-17 Ibm Neuromorphic synapses
US10490742B2 (en) 2017-08-28 2019-11-26 Taiwan Seminconductor Manufacturing Co., Ltd. Method for forming a phase change memory (PCM) cell with a low deviation contact area between a heater and a phase change element
US10672490B2 (en) * 2018-01-17 2020-06-02 International Business Machines Corporation One-time-programmable memory in a high-density three-dimensional structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180053555A1 (en) * 2005-07-14 2018-02-22 Sau Ching Wong Programming nonvolatile memory cells using resolution-based and level-based voltage increments
US20100284217A1 (en) * 2007-12-19 2010-11-11 Fuji Electric Holdings Co., Ltd Magnetic memory element, driving method for the same, and nonvolatile storage device
US20090231912A1 (en) * 2008-03-14 2009-09-17 Micron Technology, Inc. Phase change memory adaptive programming
US9064572B2 (en) * 2008-11-06 2015-06-23 Micron Technology, Inc. Multilevel phase change memory operation

Also Published As

Publication number Publication date
TW202036564A (zh) 2020-10-01
US20200105342A1 (en) 2020-04-02
KR20200037097A (ko) 2020-04-08
US10971223B2 (en) 2021-04-06
KR102310685B1 (ko) 2021-10-13

Similar Documents

Publication Publication Date Title
US8374019B2 (en) Phase change memory with fast write characteristics
JP7027546B2 (ja) 自己選択メモリデバイスにアクセスするための技術
JP6972351B2 (ja) マルチレベル自己選択メモリデバイス
US9177640B2 (en) Multi-level recording in a superlattice phase change memory cell
US7515461B2 (en) Current compliant sensing architecture for multilevel phase change memory
KR100855959B1 (ko) 펄스 폭이 제어되는 전류 펄스를 이용한 메모리 셀어레이의 프로그래밍 방법
CN110036444B (zh) 自适应存储器单元写入条件
TWI437703B (zh) 相變裝置之雙極切換
TWI420524B (zh) 寫入相變記憶體元件的方法
US8611135B2 (en) Method for programming a resistive memory cell, a method and a memory apparatus for programming one or more resistive memory cells in a memory array
US20130077383A1 (en) Writing Circuit for a Resistive Memory Cell Arrangement and a Memory Cell Arrangement
WO2011059576A2 (en) Double-pulse write for phase change memory
JP2020013970A (ja) セレクタデバイスのためのテルル不含有のヒ素、セレン、及びゲルマニウムカルコゲン化物並びにそれを用いたメモリデバイス
US10037800B2 (en) Resistive memory apparatus using variable-resistance channels with high- and low-resistance regions
US11823741B2 (en) PCRAM analog programming by a gradual reset cooling step
US8908414B2 (en) Modified reset state for enhanced read margin of phase change memory
EP3799050A1 (en) Techniques to generate & adjust program current pulses for cross-point nonvolatile memory
CN101685669B (zh) 相变式存储装置和其操作方法
US20070238225A1 (en) Phase change memory with improved temperature stability
TWI772683B (zh) 相變記憶電路、用於相變記憶裝置的方法、脈衝產生系統
US11217304B2 (en) Memory operation method and circuit
TWI626654B (zh) 電阻式記憶體及其電阻式記憶胞的恢復電阻窗口方法
US11978511B2 (en) Phase-change memory cell and method for fabricating the same