TWI772531B - 用於交錯加強注入的方法、系統與電路 - Google Patents

用於交錯加強注入的方法、系統與電路 Download PDF

Info

Publication number
TWI772531B
TWI772531B TW107135534A TW107135534A TWI772531B TW I772531 B TWI772531 B TW I772531B TW 107135534 A TW107135534 A TW 107135534A TW 107135534 A TW107135534 A TW 107135534A TW I772531 B TWI772531 B TW I772531B
Authority
TW
Taiwan
Prior art keywords
capacitor
terminal
voltage
response
node
Prior art date
Application number
TW107135534A
Other languages
English (en)
Other versions
TW201933356A (zh
Inventor
安可 高爾
阿克夏 庫瑪
莫西特 察納納
皮義許 傑恩
Original Assignee
英商Ａｒｍ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商Ａｒｍ股份有限公司 filed Critical 英商Ａｒｍ股份有限公司
Publication of TW201933356A publication Critical patent/TW201933356A/zh
Application granted granted Critical
Publication of TWI772531B publication Critical patent/TWI772531B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Details Of Television Scanning (AREA)
  • Lasers (AREA)

Abstract

所揭露係用於操作電路以加強負載處的電壓一特定持續時間的方法、系統及裝置。複數個電容器（每一電容器包括至少一第一端子）可耦合至一援助節點。該複數個電容器的至少一第一電容器及一第二電容器可維持該援助節點處於或約為一標的電壓一持續時間。可對該第二電容器充電，同時該第一電容器在該持續時間的至少一部分中放電。

Description

用於交錯加強注入的方法、系統與電路
所揭示為用於加強信號電壓一持續時間的技術。
非揮發性記憶體為一類別的記憶體，其中該記憶體單元或元件在移除供應至裝置的功率之後不會失去其狀態。例如，最早的電腦記憶體(由可在兩個方向上磁化的鐵氧環製成)為非揮發性。隨著半導體技術涉入更高層級的小型化，放棄鐵氧裝置而採用更廣為人知的揮發性記憶體(例如，DRAM(動態隨機存取記憶體)及SRAM(靜態RAM))。
可回應於「寫入」操作而影響或改變記憶體裝置的可偵測狀態，使得可偵測狀態表示或代表例如特定值、符號及/或條件。在寫入操作的實作中，應用至記憶體裝置的端子的程式化信號可應用記憶體裝置端子之間的電壓及電流組合而影響記憶體裝置的物理狀態，以便將記憶體裝置置於所需的可偵測狀態中。可應用後續的「讀取」操作至記憶體裝置以偵測所需可偵測狀態所表示或代表的特定值、符號及/或條件以用於計算程序中。該讀取操作可包括跨記憶體裝置的端子應用電壓(例如，來自預先充電的位元線)及結果電流的量測。在讀取操作中，可需要跨記憶體裝置的端子應用程式化信號，該程式化信號大到足以用於可靠的偵測記憶體裝置狀態，但小到足以避免記憶體的物理狀態中的意外改變而影響表示或代表特定值、符號及/或條件的可偵測狀態。
簡短而言，特定實作係一裝置，包括：複數個電容器，每一電容器包括耦合至一援助節點的至少一第一端子；及電路，該電路對該複數個電容器的至少一第一電容器及一第二電容器充電，以維持該援助節點處於或約為一標的電壓一持續時間，其中該電路進一步經配置以對該第二電容器充電，同時該第一電容器在該持續時間的至少一部分中放電。
另一特定實作係一方法，包括以下步驟：應用一第一信號至一第一電容器的一第一端子，以對該第一電容器充電；及應用一第二信號至一第二電容器的一第一端子，以對該第二電容器充電；其中該第一及該第二電容器的第二端子在一援助節點處耦合，以維持該援助節點處於或約為一標的電壓一持續時間，且其中該第二電容器放電進入該援助節點，同時該第一電容器仍在該持續時間的至少一部分上充電。
應理解前述實作僅為範例實作，且所請標的不必限於該等範例實作的任何特定態樣。
在以下詳細描述中對所附圖式(形成描述的一部分)進行參考，其中通篇相似數字可標示相同、相似及/或類比的相似零件。應理解圖式不必依比例繪製，例如用於圖示的簡化及/或清晰。例如，可誇大一些態樣的尺寸(相對於其他)。進一步地，應理解可使用其他實施例。進一步地，可進行結構及/或其他改變，而不遠離所請標的。本說明書通篇所參考的「所請標的」意指一個或更多個請求項或其任何部分所意圖涵蓋的標的，且不必意圖參考完整的請求項組、請求項組的特定組合(例如，方法請求項、設備請求項等)、或特定請求項。也應注意可使用方向及/或參考例如上、下、頂部、底部等以便利於圖示的討論且不意圖限制所請標的之應用。因此，以下詳細描述不視為限制所請標的及/或等效物。
在特定實施例中，可使用幾種不同的物理記憶體技術之其中任何一者將記憶體裝置形成為隨機存取記憶體及/或非揮發性記憶體裝置。該記憶體技術可包含例如鐵氧裝置、動態隨機存取記憶體(DRAM)、及靜態RAM(SRAM)、非揮發性記憶體，包含電子可抹除可程式化唯獨記憶體(EEPROM)裝置、鐵電RAM(FeRAM)及磁性記憶體(MRAM)。考量取代快閃記憶體裝置的技術包含基於某些材料的記憶體，該等材料展示相關聯於該材料的相變的電阻改變(至少部分藉由結晶結構中的原子長程有序來決定)。在稱為相變記憶體(PCM/ PCRAM)裝置的可變電阻記憶體的一個類型中，在記憶體元件短暫熔化接著冷卻至傳導性結晶狀態或非傳導性非晶性狀態時發生電阻中的改變。
其他記憶體裝置可包括由相關電子材料(CEM)形成為可置於複數個可偵測阻抗狀態中的相關電子開關(CES)的記憶體裝置。在一實施例中，可將CES形成為相關電子隨機存取記憶體(CeRAM)裝置，可使用量子力學Mott轉換至少部分基於傳導性狀態及絕緣性狀態之間的至少部分CEM的轉換，在複數個預先決定可偵測記憶體狀態之間或其間進行轉換。在此上下文中，「記憶體狀態」意指記憶體裝置的可偵測狀態以指示數值、符號、參數或條件(僅提供幾個範例)。在一個特定實作中，如下述，可至少部分基於讀取操作中記憶體裝置的端子上所偵測的信號來偵測記憶體裝置的記憶體狀態。在另一特定實作中，如下述，可藉由應用「寫入操作」中跨記憶體裝置端子的的一個或更多個信號來將記憶體裝置置於特定記憶體狀態中以代表或儲存特定值、符號或參數。
在特定實作中，CES元件可包括夾在傳導性端子之間的材料。藉由在端子之間應用特定電壓及電流，該材料可在前述傳導性及絕緣性記憶體狀態之間轉換。如下方特定範例實作中所討論，藉由跨端子應用第一程式化信號(具有電壓Vreset 及電流Ireset )，可將夾在傳導性端子之間的CES元件的材料置於絕緣性或高阻抗記憶體狀態中，或藉由跨端子應用第二程式化信號(具有電壓Vset 及電流Iset )，可將該材料置於傳導性或低阻抗記憶體狀態中。在此上下文中，應理解用語例如「傳導性或低阻抗」記憶體狀態及「絕緣性或高阻抗」記憶體狀態為相對用語且不指定為針對阻抗或傳導的任何特定數量或數值。例如，在一個態樣中，記憶體裝置處於所謂絕緣性或高阻抗記憶體狀態的第一記憶體狀態相較處於所謂傳導性或低阻抗記憶體狀態的記憶體狀態具有更低的傳導性(或更高的絕緣性)。
在基於CES的位元單元的實作中，讀取操作可包括應用跨CES端子的讀取電壓(例如，來自預先充電的位元線)及量測回應於應用讀取電壓之電流以。若CES的阻抗狀態在讀取操作期間為低阻抗或傳導性狀態，回應於應用讀取電壓的CES中足夠高的電流可導致阻抗狀態意外改變至高阻抗或絕緣性狀態。據此，實作的一個目標為：允許可靠的讀取及寫入操作的位元單元架構。
第1圖為根據一實施例的位元單元電路的示意圖，包括SRAM記憶體元件。在此上下文中，如此處所稱的「位元單元」或「位元單元電路」包括能夠將數值、符號、或參數表示為狀態的電路或部分的電路。例如，位元單元可包括能夠將數值、符號、或參數表示為記憶體裝置的記憶體狀態的一個或更多個記憶體裝置。在特定實作中，位元單元可將數值、符號、或參數表示為單一位元或多個位元。
根據一實施例，在讀取操作中，可對位元線BL及BL’預先充電至特定電壓，接著關閉FET的N5及N7以回應於字元線WL上的電壓。在此上下文中，「位元線」包括可連接至記憶體元件的至少一個端子的導體，以在寫入操作期間傳送程式化信號來變更記憶體元件的記憶體狀態，或在讀取操作期間傳送信號來指示記憶體元件的目前記憶體狀態。在讀取操作的特定實作中，位元線可經由傳導元件連接至記憶體元件的端子，以回應於字元線上的電壓信號。在此上下文中，「字元線」包括用於傳送信號的導體，以選擇特定位元單元或位元單元群組以供讀取操作或寫入操作中存取。在特定範例實作中，可升高或降低字元線上的信號的電壓，以選擇或取消讀取或寫入操作期間連接至對應位元線或位元線群組的特定位元單元或位元單元群組。然而，應理解此僅為字元線的範例且所請標的不限於此觀點。
回應於關閉FET的N5及N7應用來自預先充電的位元線BL及BL’的電壓信號，可感應位元線BL及BL’上的差異電壓以用於偵測記憶體狀態。在寫入操作中，可再次關閉FET的N5及N7以回應於字元線WL上的電壓以應用來自位元線BL及BL’的程式化信號。
根據一實施例，可將記憶體狀態寫入第1圖的電路以回應於拉起(pull-up)PFET P4及P5及通道閘NFET N5及N7之間的爭用。為了致能寫入操作中記憶體狀態中的可靠轉換，可「加強」字元線WL上的電壓一持續時間，以便允許來自NFET N5及N7的更強回應來可靠地執行寫入操作。
根據一實施例，加強電路可耦合至字元線WL或位元線BL’以加強信號電壓來致能可靠的寫入操作。在特定實作中(如第2圖中所展示)，加強電路可在寫入操作期間於節點ASSIST上提供加強的電壓一持續時間，以回應於節點NBOOST上電壓中的改變。在一個範例中，字元線(例如字元線WL)可耦合至節點ASSIST以在寫入操作中維持字元線電壓高於臨界電壓一特定持續時間。此處，節點NBOOST處的電壓可初始為源極電壓VSS(例如，0.0V)，使得NFET N1為開啟(斷接節點NBOOST與源極電壓VSS)且使得PFET P1關閉(連接節點BOOST至電壓VDD)。在寫入操作中，節點NBOOST處的電壓可自源極電壓VSS轉換至電壓VDD，使得節點BOOST與電壓VDD斷接(藉由開啟PFET P1)且連接至源極電壓VSS(藉由關閉NFET N1)。此可加強節點ASSIST處的電壓至高於VDD的電壓直到電容器C1完全放電。
在另一範例中，位元線(例如位元線BL’)可耦合至節點ASSIST以在寫入操作中維持位元線電壓低於臨界電壓一特定持續時間(例如，負向位元線加強)。在一些實作中，電晶體(未展示)可在位元線及節點ASSIST之間耦合以致能未操作時加強電路的解耦。例如，節點ASSIST可自位元線解耦，同時例如在讀取操作前預先充電至正向電壓。此處，節點NBOOST處的電壓可初始為電壓VDD(例如，0.4V)，使得NFET N1關閉(連接節點BOOST至源極電壓VSS)且使得PFET N1開啟(斷接節點BOOST與電壓VDD)。在寫入操作中，節點NBOOST處的電壓可自電壓VDD轉換至源極電壓VSS，使得節點BOOST連接至電壓VDD(藉由關閉PFET P1)且斷接源極電壓VSS(藉由開啟NFET N1)。此可拉動節點ASSIST處的電壓至低於VDD的電壓直到電容器C1完全放電。在第5圖中的曲線502展示來自此範例的第2圖中的ASSIST節點處的電壓。隨著負向尖峰電壓，電容器C1可放電，同時ASSIST節點處的電壓可在寫入操作中維持低於-100 mV一持續時間。
第3圖的特定電路實作可相似地應用於在寫入操作期間於節點ASSIST上加強電壓一持續時間，以回應於節點NBOOST上電壓中的改變，以維持字元線電壓高於臨界電壓或維持位元線電壓低於臨界電壓。此處，反向器34及36可延遲電容器C3的充電，以回應於NBOOST處的電壓中的改變。此可允許節點ASSIST處所需的較低尖峰電壓，以在寫入操作中維持字元線電壓高於臨界電壓或維持位元線電壓低於臨界電壓一持續時間。在第5圖中的曲線506展示來自此範例的第3圖中的ASSIST節點處的電壓。隨著節點ASSIST處的負向尖峰電壓，電容器C2及C3可放電，同時ASSIST節點處的電壓在寫入操作中維持低於-100 mV一持續時間。如可觀察到的，可使用小於用於第2圖的實作的曲線502的負向尖峰電壓的負向尖峰電壓來達成此。
相似於第2及3圖的實作，第4A及4B圖的特定電路實作可應用於在寫入操作期間於節點ASSIST上加強電壓一持續時間，以回應於節點NBOOST上電壓中的改變，以維持字元線電壓高於臨界電壓或維持位元線電壓低於臨界電壓。然而，第4A及4B圖的特定實作可在一持續時間上使用較小正向或負向尖峰電壓來達成加強電壓。此可減低頻繁經歷寫入操作的電路上的應力且增強耐久性。
第4A圖的電路實作包括可為相同大小的電容器C4及C5。第4A圖的電路實作可應用於一操作中以提供負向加強至位元線(針對此特定應用，於標示為VSS_AST的加強節點處)。在針對寫入操作應用負向加強至位元線電壓的操作中，例如，節點NBOOST處的電壓可自源極電壓VSS轉換至電壓VDD，以便開啟PFET P2及P3以斷接節點BOOST_TOP及BOOST_BOT與維持於電壓VDD的電壓供應VDD。在節點NBOOST處自源極電壓VSS增加電壓至電壓VDD也關閉NFET N2及N3以連接節點BOOST_TOP及BOOST_BOT至源極電壓VSS。在特定實作中，NFET N2及N3可為不同大小，使得NFET N3的源極及汲極端子之間具有較NFET N4的源極及汲極端子之間的分隔明顯大的分隔(例如，NFET N3的源極及汲極端子之間的分隔可為NFET N4的源極及汲極端子之間的分隔的四倍)。在初始狀態中，NFET N2可具有VDD的源極及汲極電壓，同時NFET N3可具有VDD的汲極電壓及VSS的源極電壓。隨著結點NBOOST處的電壓自源極電壓VSS增加至電壓VDD，NFET N3關閉而以特定速率拉動節點BOOST_BOT處的電壓以提供節點VSS_AST處的加強電壓。在節點NBOOST處的電壓上升期間，NFET N3可首次關閉以轉換NFET N3處的汲極電壓至VSS。NFET N2可保持至少部分開啟直到NFET N3首次關閉。接著，NFET N2可在NFET N2的源極電壓轉換至VSS時關閉。此處，來自電容器C5的電荷可提供初始加強以回應於NFET N3的關閉。NFET N2保持部分關閉直到NFET N3將節點BOOST_BOT處的電壓拉到足夠低。此可致能NFET N2以提供來自電容器C4的逐漸及延遲的電流注入節點VSS_AST以至少部分抵銷電容器C5的初始加強後的損失。
據此，電容器C4及C5可維持節點VSS_AST處於或約為標的電壓一持續時間。該標的電壓可包括加強的電壓以應用於字元線、或負向位元線加強電壓(如上述)。此外，調整NFET N2及N3的大小，使得電容器C4可充電，同時電容器C5在維持標的電壓的該持續時間的至少一部分上放電。
第4B圖的電路實作可應用於一操作以加強字元線電壓(針對此特定應用，於標示為VDDC_WL的加強節點處)。在針對寫入操作應用加強至字元線電壓的操作中，例如，節點NBOOST處的電壓可自電壓VDD轉換至源極電壓VSS，以便開啟NFET N8及N9以斷接節點BOOST_TOP及BOOST_BOT與源極電壓VSS。在節點NBOOST處自電壓VDD減少電壓至源極電壓VSS也關閉PFET P4及P5以連接節點BOOST_TOP及BOOST_BOT至維持於電壓VDD的電壓供應VDD。在特定實作中，PFET P4及P5可為不同大小，使得PFET P4的源極及汲極端子之間具有較PFET P5的源極及汲極端子之間的分隔明顯大的分隔(例如，PFET P4的源極及汲極端子之間的分隔可為PFET P5的源極及汲極端子之間的分隔的四倍)。在節點NBOOST處的電壓自電壓VDD減少至源極電壓VSS時，PFET P4關閉而以特定速率拉動節點BOOST_BOT處的電壓以提供節點VDDC_WL處的加強電壓。在節點NBOOST處的電壓減少期間，PFET P4可首次關閉以轉換PFET P4處的源極電壓至VDD。PFET P5可保持至少部分開啟直到PFET P4首次關閉。接著，PFET P5可在PFET P4的源極電壓轉換至VDD時關閉。此處，來自電容器C6的電荷可提供初始加強以回應於PFET P4的關閉。PFET P5保持部分關閉直到PFET P4將節點BOOST_TOP處的電壓拉到足夠高。此可致能PFET P5以提供來自電容器C7的逐漸及延遲的電流注入節點VDD_WL以至少部分抵銷電容器C6的初始加強後的損失。
據此，電容器C6及C7可維持節點VDDC_WL處於或約為標的電壓一持續時間。該標的電壓可包括加強的電壓以應用於字元線(如上述)。此外，調整PFET P4及P5的大小，使得電容器C7可充電，同時電容器C6在節點VDDC_WL處所維持標的電壓的該持續時間的至少一部分上放電。
在第5B圖中，曲線552、554、556及558根據第4A圖的電路的應用展示節點NBOOST、VSS_AST、BOOST_BOT、及BOOST_TOP處的電壓，以根據一實施例提供負向加強至位元線。將第5B圖提供為第4A圖的電路在特定條件下可如何行動的一範例圖示。應理解第4B圖的電路可根據替代的實施例相似地提供正向電壓加強至字元線一持續時間。在節點NBOOST處的電壓轉換為高時(如繪圖552中所展示)，節點BOOST_BOT處的電壓快速下落(如繪圖556中所展示)。作為回應，節點VSS_AST處的電壓被拉得更低(如繪圖554所展示)。此外，短暫跟隨節點BOOST_BOT處的電壓下落，節點BOOST_TOP處的電壓開始下落(如繪圖558所展示)。此處可觀察到：節點BOOST_TOP處的電壓以較節點BOOST_BOT處的電壓低的速率下落，如繪圖556及558的不同斜率所反映。節點BOOST_TOP處的電壓中的更傾斜下落(如繪圖558中所反映)可允許節點VSS_AST處的電壓保持為低一較長週期(如繪圖554所反映)。
第6圖為根據實作的處理的流程圖，以操作第4A或4B圖中所展示的電路。在與第4A圖連接的第一實作中，在區塊62處，回應於NBOOST自源極電壓VSS上升至電壓VDD，PFET P3可開啟以斷接節點BOOST_BOT與電壓VDD，且NFET N3可關閉以連接節點BOOST_BOT至源極電壓VSS。接著，電容器C5可開始充電。藉由節點BOOST_TOP與電壓VDD的斷接及節點BOOST_TOP與源極電壓VSS的連接，電容器C4可在區塊64處在跨NFET N3的電壓維持NFET N2部分關閉時逐漸充電。節點VSS_AST可接著維持於標的電壓一持續時間，使得電容器C5放電，同時電容器C4仍充電。
在第二實作中，在區塊62處，回應於NBOOST自電壓VDD降低至源極電壓VSS，PFET P4可關閉以連接節點BOOST_TOP至電壓VDD，且PFET P5可關閉以連接節點BOOST_BOT至電壓VDD。接著，電容器C6可開始充電。藉由節點BOOST_TOP與電壓VDD的連接及節點BOOST_TOP與源極電壓VSS的斷接，電容器C7可在區塊64處在跨PFET P4的電壓維持PFET P5部分關閉時逐漸充電。節點VDDC_WL可接著維持於標的電壓一持續時間，使得電容器C6放電，同時電容器C7仍充電。
在此上下文中，「傳導元件」包括能夠准許電流通過兩個節點之間的電路元件。在特定實作中，傳導元件可至少部分基於特定條件來變化准許通過節點之間的電流。此處所述特定實作將FET施用為傳導元件，以至少部分基於應用至閘極端子的電壓來准許電流通過源極及汲極端子之間。然而，應理解可將其他類型的裝置(例如，雙極電晶體、二極體、可變電阻器等)使用為傳導元件，且所請標的不限於此觀點。在此上下文中，具有第一及第二端子的傳導元件可藉由第一及第二端子之間的傳導性路徑「連接」第一及第二端子，該路徑具有非常小或可忽略的阻抗以用於特定信號。在一個特定範例實作中，傳導性元件可至少部分基於提供至傳導性元件的第三端子的信號(例如，基於應用至第三端子的電壓或電流)來變化第一及第二端子之間的阻抗。在一個態樣中，傳導性元件可「關閉」因而連接第一及第二端子，以回應於在第三端子上提供的信號。相似地，傳導性元件可「開啟」因而斷接第一及第二端子，以回應於在第三端子上提供的不同信號。在一個態樣中，處於開啟狀態中的傳導性元件可藉由移除或破壞電路的第一及第二部分之間的傳導性路徑來將電路的第一部分與電路的第二部分絕緣。在另一態樣中，傳導性元件可在開啟及關閉狀態之間基於提供至第三端子的信號來變化第一及第二端子之間的阻抗。
在進一步的實施例中，複數個記憶體裝置(例如，CES裝置)的一者或更多者在一實施例中可個別置於積體電路內第一金屬層的電傳導線及第二金屬層的電傳導線的一個或更多個交叉處。可將一個或更多個存取裝置置於第一金屬層的電傳導線及第二金屬層的電傳導線的個別的一個或更多個交叉處，其中在一實施例中該等存取裝置可與個別記憶體裝置成對。在進一步的實施例中，記憶體裝置可在裝置中與藉由相同或不同處理形成的如此處所述的傳導性元件組合形成。在範例的實作中，可使用不同及/或互補處理技術例如互補金屬氧化物半導體(CMOS)技術來形成記憶體裝置與傳導元件的組合。例如，可使用已知的處理及技術來形成傳導性元件，例如NFET及PFET裝置。進一步地，也可使用已知的技術來形成電容器(例如上述電路中的電容器)，例如藉由連接FET裝置的源極及汲極端子以形成電容器的第一端子，同時FET裝置的閘極端子提供電容器的第二端子。
在先前描述中，在特定使用內容中，例如討論具體部件(及/或相似地，具體材料)的情況中，「在…上(on)」及「覆於(over) …上」之間存在區別。作為範例，將物質沉積至基板「上」意指涉及直接實體及具體接觸的沉積而無中介，例如在此後者範例中，沉積的物質及基板之間的中介物質(例如，介入處理操作期間形成的中介物質)；然而，被理解成潛在包含沉積於基板「上」的沉積「覆於」基板(因為「上」也可精確描述為「覆於」)應理解為包含以下情況：在沉積的物質及基板之間出現一個或更多個中介(例如一個或更多個中介物質)，使得沉積的物質不必要直接實體及具體接觸基板。
在使用合適的特定內容中進行相似的區別，例如在「在…下方(beneath)」及「在…下(under)」之間討論具體材料及/或具體部件。當在使用該特定內容「在…下方」時，意圖必要地暗示實體及具體接觸(相似於「在…上」，如剛所描述)，「在…下」潛在地包含一情況，該情況中有直接實體及具體接觸，但不必暗示直接實體及具體接觸，例如在存在一個或更多個中介時(例如，一個或更多個中介物質)。因此，「在…上」被理解成意指「緊接著覆於…上」且「在…下方」被理解成意指「緊接著在…下」。
相似地，應理解用語如「覆於…上」及「在…下」被以相似方式理解用語「上(up)」、「下(down)」、「頂部(top)」、「底部(down)」等，如前述。可使用該等用語以便於討論，但不意圖必要限制所請標的之範圍。例如，以用語「覆於…上」為例，不意指暗示主張範圍受限於僅實施例上下正確的情況，例如相較於實施例上下顛倒的情況。範例包含倒裝晶片，作為一個說明，例如其中多個時間時(例如，製造期間)的傾向可不必要對應至最終產品的取向。因此，若以在特定取向中可應用的主張範圍內的物件為例，例如以上下顛倒為例，相似地，意圖也將前述詮釋為包含於另一取向中可應用的主張範圍內，例如再次以上下正確為例，反之亦同，即便可應用字面主張語言具有相反詮釋的潛力。當然再次如專利申請案的說明書中總有的情況，描述及/或使用的特定內容提供有用的關於所取得的合理推論的指引。
除非指示，在本揭示案的上下文中，若使用用語「或」以關聯一清單，例如A、B、或C，意圖意指A、B、及C(此處使用成包含意義)以及A、B、或C(此處使用成排除意義)。藉由此理解，使用「及」成包含意義且意圖意指A、B、及C；而可使用「及/或」以謹慎地釐清所意圖為前述所有意義，雖然該使用不是必需的。此外，使用用語「一個或更多個」及/或相似用語以描述單數的任何特徵、結構、特性、及/或類似物，也使用「及/或」以描述複數及/或特徵、結構、特性、及/或類似物的一些其他組合。進一步地，使用用語「第一」、「第二」、「第三」、及類似物以區分不同態樣，例如不同部件(作為一個範例)，而非供應數字限制或建議特定順序，除非明白反向指示。相似地，將用語「基於」及或相似用語理解為不必意圖傳達因子的詳盡清單，而是允許存在不必明白描述的額外因子。
進一步地，意圖以下方方式來理解相關於所請標的的實作及經受關於程度的測試、量測、及/或規格的情況。例如，在給定情況下，假設欲量測實體屬性值。若繼續該範例替代地合理方法以關於程度的測試、量測及/或規格(至少相關於該屬性)係合理可能發生於發明所屬領域具有通常知識者，至少針對實作的目的，所請標的意圖涵蓋該等替代地合理方法，除非明白反向指示。例如，若產生一區域上量測的繪圖且所請標的的實作意指施用該區域上的斜率量測，但存在有多種合理及替代技術以評估該區域上存在的斜率，所請標的意圖涵蓋該等合理替代技術，即便該等合理替代技術無法提供相同值、相同量測或相同結果，除非明白反向指示。
遍及此說明書對一個實作、一實作、一個實施例、一實施例、及/或相似用語的參考意指與特定實作連接的特定特徵、結構、及/或特性，及/或實施例被包含於所請標的的至少一個實作及/或實施例中。因此，該等用詞的出現(例如，在多個位置遍及本說明書)不必意圖參考相同實作或任何一個特定所述實作。進一步地，應理解所述特定特徵、結構、及/或特性能夠以多種方式在一個或更多個實作中組合，因而例如落於意圖的主張範圍內。一般而言，當然，該等及其他問題隨著內容變化。因此，描述的特定內容及/或使用提供有用的關於所取得推論的指引。
在已圖示及描述現在考量何者為範例特徵時，發明所屬領域具有通常知識者應理解：可進行多種其他修改，且可替換等效物而不遠離所請標的。此外，可進行許多修改以適用特定狀況於所請標的所教示，而不遠離此處所述中心概念。因此，所請標的意圖不限於所揭露的特定範例，且該所請標的也可包含落於所附請求項及其等效物的範圍內的所有態樣。
BL‧‧‧位元線BL’‧‧‧位元線WL‧‧‧字元線VDD‧‧‧電壓VSS‧‧‧源極電壓32‧‧‧反向器34‧‧‧反向器36‧‧‧反向器502‧‧‧繪圖504‧‧‧繪圖506‧‧‧繪圖552‧‧‧繪圖554‧‧‧繪圖556‧‧‧繪圖558‧‧‧繪圖62‧‧‧區塊64‧‧‧區塊
在說明書的總結部分中特定指出且明確主張所請標的。然而，為了組織及/或操作方法以及其目標、特徵及/或優點，可藉由參考以下詳細描述而與所附圖式一併閱讀來最佳地理解，其中：
第1圖為根據一實施例的位元單元的示意圖；
第2圖為根據一實施例的電路的示意圖，使用單一電容器以用於加強欲應用於操作中的電壓；
第3圖為根據一實施例的電路的示意圖，使用多個電容器以用於加強欲應用於操作中的電壓；
第4A及4B圖為根據一替代實施例的電路的示意圖，使用多個電容器以用於加強欲應用於操作中的電壓；
第5A圖包括根據一實施例的電路的節點電壓的繪圖；
第5B圖包括根據特定實施例的對使用電容器的不同電路的加強電壓信號的繪圖；及
第6圖為根據一實施例的處理的流程圖。
在以下詳細描述中參看所附圖式(形成描述的一部分)，其中通篇相似數字可標示對應的及/或類比的相似零件。應理解圖式不必依比例繪製，例如用於圖示的簡化及/或清晰。例如，可誇大一些態樣的尺寸(相對於其他)。進一步地，應理解可使用其他實施例。進一步地，可進行結構及/或其他改變，而不遠離所請標的。本說明書通篇所參考的「所請標的」意指一個或更多個請求項或其任何部分所意圖涵蓋的標的，且不必意圖參考完整的請求項組、請求項組的特定組合(例如，方法請求項、設備請求項等)、或特定請求項。也應注意可使用方向及/或參考例如上、下、頂部、底部等以便利於圖示的討論且不意圖限制所請標的之應用。因此，以下詳細描述不視為限制所請標的及/或等效物。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
BL‧‧‧位元線
BL’‧‧‧位元線
WL‧‧‧字元線

Claims (24)

  1. 一種用於改變一記憶體元件的一狀態的裝置，包括：複數個電容器，每一電容器包括耦合至一援助節點的至少一第一端子；及電路，該電路對該複數個電容器的至少一第一電容器及一第二電容器充電，以維持該援助節點處於或約為在用於改變該記憶體元件的該狀態的一寫入操作中的一標的電壓一持續時間，其中該電路進一步經配置以對該第二電容器充電，同時該第一電容器在該持續時間的至少一部分中放電。
  2. 如請求項1所述之裝置，其中該電路進一步包括一第一傳導元件，該第一傳導元件連接該第一電容器的一第二端子至一共用來源電壓，以回應於一加強選擇信號。
  3. 如請求項2所述之裝置，其中該電路進一步包括一第二傳導元件，該第二傳導元件連接該第一電容器的該第二端子至該第二電容器的一第二端子，以回應於該加強選擇信號。
  4. 如請求項3所述之裝置，其中該第一及該第二傳導元件包括NFET電晶體，且其中該第一傳導元件經配置以連接該第一電容器的該第二端子至該共用 來源電壓，以回應於一第一閘極電壓，且該第二傳導元件經配置以連接該第二電容器的該第二端子至該第一電容器的該第二端子，以回應於一第二閘極電壓。
  5. 如請求項4所述之裝置，其中該第一傳導元件包括一源極端子及一汲極端子，具有較該第二傳導元件的源極及汲極端子之間的一分隔更大的一物理分隔。
  6. 如請求項5所述之裝置，其中該第一傳導元件的該源極及該汲極端子之間的該物理分隔為該第二傳導元件的該源極及該汲極端子之間的該物理分隔的至少兩倍。
  7. 如請求項1所述之裝置，其中該電路進一步包括一第一傳導元件，該第一傳導元件連接該第一電容器的一第二端子至一電壓供應，以回應於一加強選擇信號。
  8. 如請求項7所述之裝置，其中該電路進一步包括一第二傳導元件，該第二傳導元件連接該第一電容器的該第二端子至該第二電容器的一第二端子，以回應於該加強選擇信號。
  9. 如請求項8所述之裝置，其中該第一及該第二傳導元件包括PFET電晶體，且其中該第一傳導元件經配置以連接該第一電容器的該第二端子至該電壓 供應，以回應於一第一閘極電壓，且該第二傳導元件經配置以連接該第二電容器的該第二端子至該第一電容器的該第二端子，以回應於一第二閘極電壓。
  10. 如請求項9所述之裝置，其中該第一傳導元件包括一源極端子及一汲極端子，具有較該第二傳導元件的源極及汲極端子之間的一分隔更大的一物理分隔。
  11. 如請求項10所述之裝置，其中該第一傳導元件的該源極及該汲極端子之間的該物理分隔為該第二傳導元件的該源極及該汲極端子之間的該物理分隔的至少兩倍。
  12. 如請求項1所述之裝置，其中至少該第一電容器包括一NFET電晶體，包括：經連接以形成該第一電容器的該第一端子的源極及汲極端子，及形成該第一電容器的一第二端子的一閘極端子。
  13. 如請求項1所述之裝置，其中該援助節點經配置以加強耦接到該記憶體元件的一字元線。
  14. 如請求項1所述之裝置，其中該援助節點經配置以應用一負向電壓加強至耦接到該記憶體元件的一位元線。
  15. 一種用於改變一記憶體裝置的一狀態的方法，包括以下步驟： 應用一第一信號至一第一電容器的一第一端子，以對該第一電容器充電；及應用一第二信號至一第二電容器的一第一端子，以對該第二電容器充電；其中該第一及該第二電容器的該等第二端子在一援助節點處耦合，以維持該援助節點處於或約為在用於改變該記憶體元件的該狀態的一寫入操作中的一標的電壓一持續時間，且其中該第二電容器放電進入該援助節點，同時該第一電容器仍在該持續時間的至少一部分上充電。
  16. 如請求項15所述之方法，進一步包括以下步驟：連接該第一電容器的一第二端子至一共用來源電壓，以回應於一加強選擇信號。
  17. 如請求項16所述之方法，進一步包括以下步驟：連接該第一電容器的該第二端子至該第二電容器的一第二端子，以回應於該加強選擇信號。
  18. 如請求項17所述之方法，進一步包括以下步驟：連接該第一電容器的該第二端子至該共用來源電壓，以回應於應用至一第一NFET電晶體的一第一閘極電壓，及連接該第二電容器的該第二端子至該第一電容器的該第二端子，以回應於應用至一第二NFET電晶體的一第二閘極電壓。
  19. 如請求項15所述之方法，進一步包括以下步驟：連接該第一電容器的一第二端子至一供應電壓，以回應於一加強選擇信號。
  20. 如請求項19所述之方法，進一步包括以下步驟：連接該第一電容器的該第二端子至該第二電容器的一第二端子，以回應於該加強選擇信號。
  21. 如請求項20所述之方法，進一步包括以下步驟：連接該第一電容器的該第二端子至該供應電壓，以回應於應用至一第一PFET電晶體的一第一閘極電壓，及連接該第二電容器的該第二端子至該第一電容器的該第二端子，以回應於應用至一第二PFET電晶體的一第二閘極電壓。
  22. 如請求項15所述之方法，其中至少該第一電容器包括一NFET電晶體，包括：經連接以形成該第一電容器的該第一端子的源極及汲極端子，及形成該第一電容器的一第二端子的一閘極端子。
  23. 如請求項15所述之方法，其中該援助節點經配置以加強耦接到該記憶體元件的一字元線處的一電壓。
  24. 如請求項15所述之方法，其中該援助節點經配置以應用一負向電壓加強至耦接到該記憶體元件的一位元線。
TW107135534A 2017-10-11 2018-10-09 用於交錯加強注入的方法、系統與電路 TWI772531B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/730,597 US10229731B1 (en) 2017-10-11 2017-10-11 Method, system and circuit for staggered boost injection
US15/730,597 2017-10-11

Publications (2)

Publication Number Publication Date
TW201933356A TW201933356A (zh) 2019-08-16
TWI772531B true TWI772531B (zh) 2022-08-01

Family

ID=65633173

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107135534A TWI772531B (zh) 2017-10-11 2018-10-09 用於交錯加強注入的方法、系統與電路

Country Status (2)

Country Link
US (1) US10229731B1 (zh)
TW (1) TWI772531B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020000850A1 (en) * 2000-05-29 2002-01-03 Yoshiaki Inada Drive circuit of capacitive load and integrated circuit for driving capacitive load
US20170004874A1 (en) * 2015-06-30 2017-01-05 International Business Machines Corporation Boost control to improve sram write operation
US20170117034A1 (en) * 2015-10-21 2017-04-27 Broadcom Corporation Method and apparatus for selective write assist
TW201727648A (zh) * 2016-01-28 2017-08-01 格羅方德半導體公司 電壓感知適應性靜態隨機存取記憶體寫入輔助電路
US20170270999A1 (en) * 2016-03-21 2017-09-21 Globalfoundries Inc. Static random access memory (sram) write assist circuit with improved boost

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69532466T2 (de) * 1994-07-14 2004-10-21 Seiko Epson Corp Stromversorgungsschaltung, flüssigkristallanzeigevorrichtung und elektronisches gerät
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US7872900B2 (en) 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
JP5275096B2 (ja) * 2009-03-18 2013-08-28 株式会社東芝 昇圧回路
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
US9735766B2 (en) 2015-07-31 2017-08-15 Arm Ltd. Correlated electron switch
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US10096361B2 (en) 2015-08-13 2018-10-09 Arm Ltd. Method, system and device for non-volatile memory device operation
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US9514814B1 (en) 2015-08-13 2016-12-06 Arm Ltd. Memory write driver, method and system
US10056143B2 (en) 2015-09-08 2018-08-21 Arm Ltd. Correlated electron switch programmable fabric
US9755146B2 (en) 2015-09-10 2017-09-05 ARM, Ltd. Asymmetric correlated electron switch operation
US9548118B1 (en) 2015-09-22 2017-01-17 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US9589636B1 (en) 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US10147879B2 (en) 2015-09-30 2018-12-04 Arm Ltd. Multiple impedance correlated electron switch fabric
US9979385B2 (en) 2015-10-05 2018-05-22 Arm Ltd. Circuit and method for monitoring correlated electron switches
US10719236B2 (en) 2015-11-20 2020-07-21 Arm Ltd. Memory controller with non-volatile buffer for persistent memory operations
US9773550B2 (en) 2015-12-22 2017-09-26 Arm Ltd. Circuit and method for configurable impedance array
US9734895B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Latching device and method
US9735360B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Access devices to correlated electron switch
US9621161B1 (en) 2015-12-28 2017-04-11 Arm Ltd. Method and circuit for detection of a fault event
US20170213960A1 (en) 2016-01-26 2017-07-27 Arm Ltd. Fabrication and operation of correlated electron material devices
US9627615B1 (en) 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices
US20170237001A1 (en) 2016-02-17 2017-08-17 Arm Ltd. Fabrication of correlated electron material devices comprising nitrogen
US20170244027A1 (en) 2016-02-19 2017-08-24 Arm Ltd. Method providing for a storage element
US10170700B2 (en) 2016-02-19 2019-01-01 Arm Ltd. Fabrication of correlated electron material devices method to control carbon
US9747982B1 (en) 2016-02-22 2017-08-29 Arm Ltd. Device and method for generating random numbers
US9786370B2 (en) 2016-02-23 2017-10-10 Arm Ltd. CES-based latching circuits
US9805777B2 (en) 2016-02-24 2017-10-31 Arm Ltd. Sense amplifier
US9660189B1 (en) 2016-02-29 2017-05-23 Arm Ltd. Barrier layer for correlated electron material

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020000850A1 (en) * 2000-05-29 2002-01-03 Yoshiaki Inada Drive circuit of capacitive load and integrated circuit for driving capacitive load
US20170004874A1 (en) * 2015-06-30 2017-01-05 International Business Machines Corporation Boost control to improve sram write operation
US20170117034A1 (en) * 2015-10-21 2017-04-27 Broadcom Corporation Method and apparatus for selective write assist
TW201727648A (zh) * 2016-01-28 2017-08-01 格羅方德半導體公司 電壓感知適應性靜態隨機存取記憶體寫入輔助電路
US20170270999A1 (en) * 2016-03-21 2017-09-21 Globalfoundries Inc. Static random access memory (sram) write assist circuit with improved boost

Also Published As

Publication number Publication date
TW201933356A (zh) 2019-08-16
US10229731B1 (en) 2019-03-12

Similar Documents

Publication Publication Date Title
TWI706421B (zh) 記憶體單元之基於時間存取
TW587250B (en) Programmable conductor random access memory and method for sensing same
US11915779B2 (en) Sense amplifier schemes for accessing memory cells
TWI724306B (zh) 電子記憶體設備及其操作方法
TWI698867B (zh) 感測一記憶體單元
JP2008513924A (ja) 事前充電回路を有するｍｒａｍセンス増幅器及び検知方法
JP2019525377A (ja) メモリアレイのフルバイアスセンシング
US10607676B2 (en) Sensing a memory cell
US11798607B2 (en) Asynchronous read circuit using delay sensing in magnetoresistive random access memory (mRAM)
US9659623B1 (en) Memory having a plurality of resistive non-volatile memory cells
WO2020109754A1 (en) Method, system and device for magnetic memory
TW201939495A (zh) 用於預充電記憶體單元之技術
TW201816784A (zh) 用於非揮發性記憶設備操作的方法、系統及設備
CN109841238B (zh) 感测放大器电路
TWI772531B (zh) 用於交錯加強注入的方法、系統與電路
TW200807431A (en) Accelerated single-ended sensing for a memory circuit
TWI785733B (zh) 記憶體元件
TWI822767B (zh) 用於記憶體位元單元之操作的方法、系統和裝置
CN112447226A (zh) 可程式化电阻式装置存储器及用于该存储器的方法
US20090257264A1 (en) Memory and method of evaluating a memory state of a resistive memory cell
US11756601B2 (en) Differential sensing for a memory device
TW201842498A (zh) 用於相關電子開關（ces）裝置操作的方法、系統及裝置
Park et al. A novel sensing algorithm for Spin-Transfer-Torque magnetic RAM (STT-MRAM) by utilizing dynamic reference