TWI772417B - 絕緣體、基板處理裝置及處理裝置 - Google Patents

絕緣體、基板處理裝置及處理裝置 Download PDF

Info

Publication number
TWI772417B
TWI772417B TW107115558A TW107115558A TWI772417B TW I772417 B TWI772417 B TW I772417B TW 107115558 A TW107115558 A TW 107115558A TW 107115558 A TW107115558 A TW 107115558A TW I772417 B TWI772417 B TW I772417B
Authority
TW
Taiwan
Prior art keywords
upper electrode
insulator
protruding portion
edge
range
Prior art date
Application number
TW107115558A
Other languages
English (en)
Other versions
TW201907434A (zh
Inventor
近藤裕志
平山昌樹
Original Assignee
荷蘭商Ａｓｍ Ｉｐ控股公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 荷蘭商Ａｓｍ Ｉｐ控股公司 filed Critical 荷蘭商Ａｓｍ Ｉｐ控股公司
Publication of TW201907434A publication Critical patent/TW201907434A/zh
Application granted granted Critical
Publication of TWI772417B publication Critical patent/TWI772417B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma Technology (AREA)
  • Removal Of Insulation Or Armoring From Wires Or Cables (AREA)
  • Threshing Machine Elements (AREA)
  • Paper (AREA)

Abstract

本發明提供一種用於一處理裝置之絕緣體，該處理裝置包括一上部電極、一下部電極及一反應腔室，該絕緣體經調適成配置於該上部電極周圍，且該絕緣體包括：一底部末端，其經調適成面向該反應腔室；及一側壁，其面向該上部電極之一側壁，其中該絕緣體之該底部末端之一邊緣部分徑向向內地延伸以形成一突起部分，使得該突起部分覆蓋該上部電極之一底部表面之一邊緣以及該上部電極之該側壁與該絕緣體之該側壁之間的一間隙。

Description

絕緣體、基板處理裝置及處理裝置
本發明之描述大體而言係關於一種用於半導體或液晶板製造程序中之裝置，尤其係關於一種電漿沈積或蝕刻裝置。
作為半導體或液晶板製造程序之部分，電漿增強化學氣相沈積(PECVD)及電漿增強原子層沈積(PEALD)程序通常用以將一或多個膜沈積於諸如半導體基板之工件之經圖案化表面上。彼等程序通常藉由將前驅氣體或氣體混合物引入至含有工件之腔室中來實現。前驅氣體或氣體混合物通常經由位於腔室之頂部處之簇射板而向下導向。
圖1展示實例PECVD裝置1之綜述，其展示絕緣體結構。在圖1中，上部電極12及屏蔽板13係藉由一或多個螺桿25而固定至彼此，且將O形環14設置於上部電極12與屏蔽板13之間。上部電極12係由絕緣體34以某一間隙在周邊(例如沿圓周)環繞。腔室壁11、上部電極12之底部末端及絕緣體34之底部末端部分地界定真空(反應)腔室10。通常，如同圖1，絕緣體34之底部表面之邊緣的位置經設定為在垂直於上部電極12之底部表面或下部電極5之頂部表面之方向在上部電極12之底部表面之邊緣的位置上方 相距3毫米或多於3毫米。
在沈積程序期間，異常放電及電漿濃度趨向於在上部電極12之底部末端之邊緣附近、絕緣體34之底部末端之邊緣附近及上部電極12之側壁與絕緣體34之側壁之間的間隙附近出現。發現彼等邊緣或間隙周圍的此異常放電及電漿濃度事實上對待沈積於基板之表面上之膜的品質有負面影響。圖2展示實例PECVD裝置之一部分的放大示意圖，其中展示在沈積程序期間異常放電及電漿濃度之區域60及正常放電(規則放電)之區域70及鞘80(例如離子鞘)之區域。
已發現，此現象之出現係至少部分地起因於在自上部電極12之底部表面之邊緣至絕緣體34之底部表面之邊緣在豎直方向之位置(亦即3毫米或多於3毫米)方面的急劇改變，或至少部分地起因於上部電極12之側壁與絕緣體34之側壁之間的間隙，該間隙通常對於補償在沈積程序期間在較高溫度下上部電極12及/或絕緣體34之側壁之擴展係必需的。
本文中所描述之實施例之目標為提供可有效地減小或最小化在彼等邊緣及/或間隙周圍此異常放電及電漿濃度之出現且因此減輕對待沈積之膜之品質的負面影響之絕緣體結構34(及上部電極12之邊緣之形狀)。
在一態樣中，提供一種用於一處理裝置之絕緣體，該處理裝置包含一上部電極、一下部電極及一反應腔室，該絕緣體經調適成配置於該上部電極周圍且該絕緣體包含：一底部末端，其經調適成面向該反應腔室；及一側壁，其面向該上部電極之一側壁，其中該絕緣體之該底部末端之一邊緣部分徑向向內地延伸以形成一突起部分，使得該突起部分覆蓋該上部電極之一底部表面之一邊緣以及該上部電極之該側壁與該絕緣體之該側壁之間的一間隙。
在一些實施例中，提供一種處理裝置，其包含：一上部電極；一下部電極；一工件支撐件；一反應腔室；及一絕緣體，其配置於該上部電極周圍，該絕緣體包含：一底部末端，其經調適成面向該反應腔室，及一側壁，其面向該上部電極之一側壁，其中該絕緣體之該底部末端之一邊緣部分徑向向內地延伸以形成一突起部分，使得該突起部分覆蓋該上部電極之一底部表面之一邊緣以及該上部電極之該側壁與該絕緣體之該側壁之間的一間隙。
出於概述本發明之態樣及相對於相關技術所達成的一或多個優點之目的，在本發明中描述某些目標及優點。當然應理解，根據任何特定實施例，未必可達成所有或任何此等目標或優點。因此，舉例而言，熟習此項技術者將認識到，可按照如本文中所教示來達成或最佳化一個優點或一組優點而不一定達成本文中可能教示或建議之一或多個其他目標或優點的方式來體現或進行本發明。本發明之其他態樣、特徵及優點將自隨後之詳細描述變得顯而易見。
根據參考隨附圖式之以下實施方式及所附申請專利範圍之考慮，本文中所揭示之系統及/或方法之此等及其他目標、特徵及特性以及結構之相關元件之操作方法及功能以及部分及製造經濟之組合將變得較顯而易見，所有該等圖式形成本說明書之一部分，其中類似參考數字指定各種圖中之對應部分。然而，應明確地理解，圖式係僅出於說明及描述之目的，且並不意欲作為本發明之限制的定義。除非上下文另外明確規定，否則如本說明書中及申請專利範圍中所使用的單數形式「一(a/an)」及「該(the)」包括複數個指示物。
1:電漿增強化學氣相沈積(PECVD)裝置
5:下部電極
7:RF電源
8:RF電源
10:真空腔室
11:腔室壁
12:上部電極
13:屏蔽板
14:O形環
16:工件
20:區
21:氣體出口孔隙
25:螺桿
34:絕緣體/絕緣體結構
50:晶座
51:加熱器
60:異常放電及電漿濃度之區域
70:正常放電之區域
80:離子鞘
100:電漿增強化學氣相沈積(PECVD)裝置
120:區域
130:區域
140:區域
341:突起部分
D:距離
F:厚度
L:距離
現在將參看意欲說明而非限制本發明之較佳實施例的圖式來描述本發明之此等及其他特徵。該等圖式出於說明性目的而被大大簡化且未必按比例。
圖1為展示基本絕緣體結構的實例PECVD裝置之示意圖。
圖2為展示異常放電及電漿濃度之出現的實例PECVD裝置之放大示意圖。
圖3為根據一實施例的展示絕緣體結構之PECVD裝置的示意圖。
圖4為根據一實施例的展示絕緣體結構之PECVD裝置之示意圖。
圖5為根據一實施例的展示絕緣體結構之PECVD裝置之示意圖。
圖6為根據一實施例的展示絕緣體結構之PECVD裝置的示意圖。
圖7為根據一實施例的展示絕緣體結構之PECVD裝置的示意圖。
圖8為根據一實施例的PECVD裝置之絕緣體以及上部電極之部分的放大示意圖。
圖9為展示根據習知PECVD裝置之絕緣體結構取決於HRF功率及LRF功率中之每一者的異常放電及電漿濃度之出現的曲線圖。
圖10為展示根據實施例之絕緣體結構取決於HRF功率及LRF功率中之每一者的異常放電及電漿濃度之出現的曲線圖。
圖11為展示根據實施例之絕緣體結構取決於HRF功率及LRF功率中之每一者的異常放電及電漿濃度之出現的曲線圖。
本發明包括(但不限於)以下實施例。
本發明之實施例通常應用於用以執行半導體或液晶板製造程序之裝置的絕緣體結構。作為此製造程序之實例，解釋PECVD程序以較佳地理 解裝置如何用以沈積膜且絕緣結構可如何減小、最小化或防止對待沈積於基板上之膜之品質有負面影響的異常放電及電漿濃度之出現。不出意料，絕緣體結構可替代地或另外用於執行PEALD程序、蝕刻程序等之裝置。因此，本發明之實施例並不意欲限制對執行PECVD、PEALD等程序之裝置的使用。接下來，在下文詳細解釋電漿沈積裝置之組態。
作為電漿沈積裝置之實例，圖3展示根據一實施例的PECVD裝置100之示意圖。如圖3中所展示，PECVD裝置100包含：真空(反應)腔室10，其至少部分地由腔室壁11界定；上部電極(第一電極)12，其被設置於真空腔室10之頂部處；及絕緣體34，其被設置於上部電極12周圍且使上部電極12與真空腔室10絕緣。下部電極(第二電極)5設置於真空腔室10之內部，該下部電極實質上平行於上部電極12。RF電源7及8連接至附接至上部電極12之氣體管道。真空腔室10具有開口，其中在該開口之側面部分處具有排氣閥(未圖示)且包含連接至排氣泵(未圖示)之排氣管道(未圖示)。另外，使真空腔室10接地且藉由絕緣體34使其與上部電極12絕緣。真空腔室10亦具有開口，其中在內側壁上具有閘閥(未圖示)以用於工件(例如基板)轉移。
在上部電極12之底面，形成簇射板結構。在該簇射板中，如圖3中所說明之許多氣體出口孔隙21(簇射板結構之區(例如圓形區)20內之孔或微孔)得以形成，使得自氣體入口通口引入之源氣體射流係自該等孔隙朝向下部電極5發射。下部電極5具有晶座50及在下部電極5之下部末端處附接至該晶座50之加熱器51。晶座50經安置為實質上平行於上部電極12且固持置放於其上部表面上的工件(例如基板)16。
在圖3中，上部電極12及屏蔽板13藉由一或多個螺桿25而固定至彼 此，且將O形環14設置於上部電極12與屏蔽板13之間。在一項實施例中，上部電極12係由絕緣體34以例如上部電極12之側壁與絕緣體34之鄰近側壁之間的某一間隙在周邊(例如沿圓周)環繞。腔室壁11、上部電極12之底部末端及絕緣體34之底部末端至少部分地界定真空(反應)腔室10。
在沈積程序期間，異常放電及電漿濃度趨向於在上部電極12之底部末端之邊緣附近出現，且在上部電極之側壁與絕緣體34之側壁之間的間隙處(且在絕緣體34之底部末端之邊緣處)出現。此異常放電及電漿濃度對待沈積於基板之表面上的膜之品質有負面影響。然而，藉由形成包含上部電極12之底部表面及絕緣體34之底部表面之較平滑表面，已發現變得有可能的是，有效地減小或最小化彼等邊緣周圍之此異常放電及電漿濃度之出現且因此減輕對經沈積膜之品質的負面影響。
在一項實施例中，如在圖3中，若絕緣體34之底部表面之邊緣的位置在豎直方向(例如在垂直於上部電極12之底部表面或下部電極5之頂部表面之方向)在上部電極12之底部表面之邊緣之位置上方變得相距不到3毫米(例如約2毫米)，則發現其可實質上消除由彼等邊緣周圍之異常放電及電漿濃度造成的對經沈積膜之品質之負面影響。
在一項實施例中，如在圖4中，若絕緣體34之底部表面之邊緣的位置在豎直方向(例如在垂直於上部電極12之底部表面或下部電極5之頂部表面之方向)在上部電極12之底部表面之邊緣之位置下方變得相距不到3毫米(例如2毫米)，則發現其可實質上消除由彼等邊緣周圍之異常放電及電漿濃度造成的對經沈積膜之品質之負面影響。
在圖5中，裝置之基本組態相同於圖3，不同之處在於：上部電極12之底部表面之邊緣被圓化或斜切(其中半徑係選自約0.05毫米至約10毫米 之範圍)。可基於形成於上部電極12與下部電極5之間的鞘(例如離子鞘80)區域之厚度而判定半徑之範圍。使該半徑相同於或超過鞘區域之厚度(例如0.05毫米)。在一項實施例中，如在圖5中，若使上部電極12之底部表面之邊緣以選自約0.05毫米至約10毫米之範圍的半徑而被圓化或斜切且絕緣體34之底部表面之邊緣的位置在豎直方向(例如在垂直於上部電極12之底部表面或下部電極5之頂部表面之方向)在上部電極12之底部表面之邊緣的位置上方相距不到3毫米(例如約2毫米)，則發現，其可更在實質上消除由彼等邊緣周圍之異常放電及電漿濃度造成的對經沈積膜之品質之負面影響。
在圖6中，裝置之基本組態相同於圖4，不同之處在於：上部電極之底部表面之邊緣被圓化或斜切(其中半徑係選自約0.05毫米至約10毫米之範圍)。可基於形成於上部電極12與下部電極5之間的鞘(例如離子鞘80)區域之厚度而判定半徑之範圍。使該半徑相同於或超過鞘區域之厚度(例如0.05毫米)。在一項實施例中，如在圖6中，若使上部電極12之底部表面之邊緣以選自約0.05毫米至約10毫米之範圍的半徑而被圓化或斜切，且絕緣體34之底部表面之邊緣的位置在豎直方向(例如在垂直於上部電極12之底部表面或下部電極5之頂部表面之方向)在上部電極12之底部表面之邊緣的位置下方相距不到3毫米(例如約2毫米)，則發現，其可更在實質上消除由彼等邊緣周圍之異常放電及電漿濃度造成的對經沈積膜之品質之負面影響。
在圖7中，裝置之基本組態基本上相同於圖6，包括上部電極之底部表面之邊緣被圓化或斜切(其中半徑選自約0.05毫米至約10毫米之範圍)，不同之處在於絕緣體結構。如同圖4，在此實施例中，有可能使上部電極 12之底部表面之邊緣如圖7中所展示不被圓化或斜切。
在一實施例中，如圖7中所展示，不同於如圖6中所描繪之絕緣體34，與圖6中所描繪之絕緣體34之底部表面的邊緣部分相比，該絕緣體34之底面之邊緣部分徑向向內地延伸選自約5毫米至約25毫米之距離(L)，從而形成突起部分341。圖8展示絕緣體34以及上部電極12之部分的放大示意圖。如圖8中所展示，形成邊緣之厚度(F)選自約0.5毫米至約2.0毫米之範圍的突起部分341，使得該突起部分341可覆蓋上部電極12之底面之邊緣且在上部電極12之側壁與絕緣體34之側壁之間具有間隙。在圖8中，上部電極12之底部表面與突起部分341之頂部末端表面之間的距離(D)經設定為選自約0.1毫米至約1.0毫米之範圍的距離。
在此實施例中，如圖7中所展示，在以選自約0.05毫米至約10毫米之範圍的半徑使上部電極12之底部表面之邊緣圓化或斜切且絕緣體34之底部表面之邊緣的位置在垂直於上部電極12之底部表面或下部電極5之頂部表面之方向在上部電極12之底部表面之邊緣的位置下方變得相隔選自約0.6毫米至約3.0毫米之範圍的距離的情況下，發現其可幾乎完全消除由彼等邊緣周圍之異常放電及電漿濃度造成的對經沈積膜之品質之負面影響。
將參考特定實例來詳細解釋本發明之實施例，其並不意欲限制本發明。應用於特定實例中之數值可被修改至少±50%之範圍，其中可使包括或排除範圍之端點。
實例
現在將參考以下實例解釋本發明之實施例，其並不意欲限制本發明之範疇。
實例1
如圖1、圖3及圖4中所描繪之絕緣體結構
圖1、圖3及圖4中展示用於此實例之絕緣體結構之實施例的示意圖。在圖1中，絕緣體34之底部表面之邊緣的位置在豎直方向在上部電極12之底部表面之邊緣的位置上方相距3毫米。
在此實例中，SiOC膜經沈積於具有凹座或凹槽之基板上，且電容耦合式電漿(CCP)器件係用作CVD裝置。膜沈積條件係如下：
膜沈積壓力：480Pa
前驅體：含Si前驅體
沈積時間：60秒
He之流動速率：300sccm
O2之流動速率：40sccm
HRF功率(27MHz)：1000W至1800W
LRF功率(300kHz)：0W至100W
圖9展示一曲線圖，其展示針對高頻RF功率(HRF)及低頻RF功率(LRF功率)中之每一者是否不存在異常放電及電漿濃度之出現抑或異常放電及電漿濃度之出現是否在可接受範圍內。HRF功率係介於0[W]至2000[W]之範圍內，且LRF功率係介於0[W]至110[W]之範圍內。展示於其中之區域120表示異常放電及電漿濃度之出現為零或足夠低使得其並不對膜質量有負面影響，而展示於其中之區域130表示該出現係在可接受範圍之外(例如膜質量變得不穩定)，且展示於其中之區域140表示該出現明確地在不可接受的範圍內(例如膜質量變得不可接受)。當絕緣體結構係如圖1中所描繪時，存在異常放電及電漿濃度出現之區域，亦即區域140。
另一方面，若絕緣體結構係如圖3或圖4中所描繪，亦即若絕緣體34 之底部表面之邊緣的位置在豎直方向在上部電極12之底部表面之邊緣的位置上方或下方相距2毫米，則區域120擴展且區域130減小，而區域140消失。儘管並未以曲線圖之形式展示，但在上述兩種狀況(亦即圖3或圖4實施例)中之任一狀況下，已確認其實質上消除由彼等邊緣周圍之異常放電及電漿濃度造成的對經沈積膜之品質之負面效應。
實例2
如圖5及圖6中所描繪之絕緣體結構
圖5及圖6中展示用於此實例之絕緣體結構之實施例的示意圖。在此實例中，絕緣體34之底部表面之邊緣的位置經設定為在豎直方向在上部電極12之底部表面之邊緣的位置上方或下方相距2毫米，且上部電極12之底部表面之邊緣在任一狀況下以在此狀況下為5毫米之半徑被圓化或斜切。
在此實例中，氮化矽膜經沈積於具有凹座或凹槽之基板上，且電容耦合式電漿(CCP)器件係用作ALD裝置。膜沈積條件係如下：
膜沈積壓力：480Pa
前驅體：含Si前驅體
沈積時間：60秒
He之流動速率：300sccm
O2之流動速率：40sccm
HRF功率(27MHz)：1000W至1800W
LRF功率(300kHz)：0W至100W
圖10展示一曲線圖，其展示針對HRF功率及LRF功率中之每一者是否不存在異常放電及電漿濃度之出現抑或異常放電及電漿濃度之出現是否在可接受範圍內。HRF功率係介於0[W]至2000[W]之範圍內，且LRF功 率係介於0[W]至110[W]之範圍內。再次，展示於其中之區域120表示異常放電及電漿濃度之出現為零或足夠低使得其並不對膜質量有負面影響，且區域130表示該出現係在可接受範圍之外(例如膜質量變得不穩定)。儘管圖10中未圖示，但區域140表示該出現明確地在不可接受的範圍內(例如膜質量因此變得不可接受)。
在此實例中，在相比於圖3或圖4中之絕緣體結構，區域120更多地擴展且區域130更多地減小時，區域140完全消失。結果，已確認其更在實質上消除由彼等邊緣周圍之異常放電及電漿濃度造成的對經沈積膜之品質之負面影響。
實例3
如圖7中所描繪之絕緣體結構
圖7中展示用於此實例之絕緣體結構之實施例的示意圖。在此實例中，將上部電極12之底部表面之邊緣以5毫米之半徑而圓化或斜切，且突起部分341之底部表面之邊緣的位置在豎直方向在上部電極12之底部表面之邊緣的位置下方1.2毫米，且絕緣體34之底面上之邊緣部分自如在圖6中的絕緣體34之底部表面之邊緣徑向向內地延伸5.5毫米，從而形成突起部分341。
突起部分341之厚度(F)為約1毫米，且其經形成為使得突起部分341覆蓋上部電極12之底面之邊緣且在上部電極12之側壁與絕緣體34之側壁之間具有間隙。上部電極12之底部表面與突起部分341之頂部末端表面之間的距離(D)經設定為約0.2毫米。
在此實例中，氮化矽膜經沈積於具有凹座或凹槽之基板上，且電容耦合式電漿(CCP)器件係用作ALD裝置。膜沈積條件係如下：
膜沈積壓力：480Pa
前驅體：含Si前驅體
沈積時間：60秒
He之流動速率：300sccm
O2之流動速率：40sccm
HRF功率(27MHz)：1000W至1800W
LRF功率(300kHz)：0W至100W
圖11展示一曲線圖，其展示針對HRF功率及LRF功率中之每一者是否不存在異常放電及電漿濃度之出現抑或異常放電及電漿濃度之出現是否在可接受範圍內。HRF功率係介於0[W]至2000[W]之範圍內，且LRF功率係介於0[W]至110[W]之範圍內。展示於其中之區域120表示異常放電及電漿濃度之出現為零或足夠低使得其並不對膜質量有負面影響。
如圖11中所展示，針對所有HRF及LRH範圍，異常放電及電漿濃度之出現幾乎為零，且因此其僅變為區域120，而無區域130且無區域140。結果，已確認其幾乎完全消除由彼等邊緣周圍之異常放電及電漿濃度造成的對經沈積膜之品質之負面影響。
關於在本文中對任何複數及/或單數術語之使用，熟習此項技術者可在適於上下文的情況下自複數轉譯成單數及/或自單數轉譯成複數。
已包括於本發明中的背景技術之任何論述僅僅係出於提供用於本發明之內容背景之目的，且其不應被視為承認任何或所有論述形成先前技術之部分或在製造本發明時在此項技術中已知。
儘管本發明之系統及/或方法已出於說明之目的基於當前被認為係最實務且最佳的實施方案來詳細地描述，但應理解，此細節係僅僅出於彼目 的且本發明不限於所揭示實施方案，而是相反地，意欲涵蓋在所附申請專利範圍之精神及範疇內的修改及等效配置。舉例而言，應理解，本發明在可能的範圍內涵蓋可與任何其他實施方案之一或多個特徵組合的任何實施方案之一或多個特徵。
1:電漿增強化學氣相沈積(PECVD)裝置
5:下部電極
7:RF電源
8:RF電源
10:真空腔室
11:腔室壁
12:上部電極
13:屏蔽板
14:O形環
16:工件
20:區
21:氣體出口孔隙
25:螺桿
34:絕緣體/絕緣體結構
50:晶座
51:加熱器

Claims (20)

  1. 一種絕緣體，其經調適成安裝於一電漿沈積或電漿蝕刻裝置中，該電漿沈積或電漿蝕刻裝置包含一上部電極、一下部電極及一反應腔室，該絕緣體經調適成配置於該上部電極周圍且包含：一底部末端部分，其經調適成面向該反應腔室；及一側壁，其經組態以面向該上部電極之一側壁，該上部電極之該側壁與該上部電極之一底部表面形成一角度，其中該絕緣體之該底部末端部分之一邊緣部分經配置以向內地延伸朝向該上部電極之該底部表面之一中央部分以形成一突起(projecting)部分，其中該突起部分之至少一部分經配置以垂直地位於該上部電極之至少一部分之下方，且其中該絕緣體之一表面之一部分經配置以向上面向該上部電極，其經組態以形成垂直地位於該絕緣體之該表面之該部分上之一開放間隔(open gap)，該開放間隔位於該上部電極及該絕緣體之該表面之該部分之間。
  2. 如請求項1之絕緣體，其中該突起部分之一厚度係選自約0.5毫米至約2.0毫米之範圍。
  3. 如請求項1之絕緣體，其中當該絕緣體被安裝時，該上部電極之該底部表面與該突起部分之一頂部末端表面之間的一距離係選自約0.1毫米至 約1.0毫米之範圍。
  4. 如請求項1之絕緣體，其中當該絕緣體被安裝時，該突起部分之一底部表面之位置在垂直於該上部電極之該底部表面之一方向在該上部電極之該底部表面之位置下方相距選自約0.6毫米至約2.9毫米之範圍。
  5. 如請求項1之絕緣體，其中當該絕緣體被安裝時，該突起部分之一底部表面之位置在垂直於該上部電極之該底部表面之一方向在該上部電極之該底部表面之位置下方相距約1.2毫米。
  6. 如請求項1之絕緣體，其中該突起部分向內地突起約5毫米至25毫米使得該突起部分覆蓋該上部電極之該底部表面之該邊緣。
  7. 一種基板處理裝置，其包含如請求項1之絕緣體。
  8. 如請求項7之基板處理裝置，其中該上部電極之該底部表面之該邊緣被圓化或斜切。
  9. 如請求項7之基板處理裝置，其中該上部電極之該底部表面之該邊緣係以相同於或超過產生於該反應腔室內之一鞘區域之厚度的一半徑而被圓化或斜切。
  10. 如請求項7之基板處理裝置，其中該上部電極之該底部表面之該邊緣 係以選自約0.05毫米至約10毫米之範圍的一半徑而被圓化或斜切。
  11. 如請求項7之基板處理裝置，其中該上部電極之該底部表面之該邊緣係以約5毫米之一半徑而被圓化或斜切。
  12. 一種處理裝置，其包含：一上部電極，其具有一側壁及一底部表面，該側壁與該底部表面形成一角度；一下部電極；一工件支撐件；一反應腔室；及一絕緣體，其配置於該上部電極周圍，該絕緣體包含：一底部末端部分，其經調適成面向該反應腔室，及一側壁，其面向該上部電極之該側壁，其中該絕緣體之該底部末端部分之一邊緣部分向內地延伸朝向該上部電極之該底部表面之一中央部分以形成自該底部末端部分突出(protruding)之一突起部分，該突起部分之至少一部分垂直地位於該上部電極之下方，且其中一開放間隔垂直地位於該絕緣體之一表面之一部分上，其向上面向該上部電極，該開放間隔位於該上部電極及該絕緣體之該表面之該部分之間。
  13. 如請求項12之處理裝置，其中該突起部分之一底部表面之位置在垂 直於該上部電極之該底部表面之一方向在該上部電極之該底部表面之位置下方相距選自約0.6毫米至約2.9毫米之範圍。
  14. 如請求項12之處理裝置，其中該突起部分之一底部表面之位置在垂直於該上部電極之該底部表面之一方向在該上部電極之該底部表面之位置下方相距約1.2毫米。
  15. 如請求項12之處理裝置，其中該處理裝置經組態以用於沈積或蝕刻一工件上之一材料。
  16. 如請求項12之處理裝置，其中該突起部分之一厚度係選自約0.5毫米至約2.0毫米之範圍。
  17. 如請求項12之處理裝置，其中該上部電極之該底部表面與該突起部分之一頂部末端表面之間的一距離係選自約0.1毫米至約1.0毫米之範圍。
  18. 如請求項12之處理裝置，其中該突起部分之一底部表面之位置在垂直於該上部電極之該底部表面之一方向在該上部電極之該底部表面之位置下方相距選自約0.6毫米至約2.9毫米之範圍。
  19. 如請求項12之處理裝置，其中該突起部分向內地突起約5毫米至25毫米使得該突起部分覆蓋該上部電極之該底部表面之該邊緣。
  20. 如請求項12之處理裝置，其中該上部電極之該底部表面之該邊緣係以選自約0.05毫米至約10毫米之範圍的一半徑而被圓化或斜切。
TW107115558A 2017-05-12 2018-05-08 絕緣體、基板處理裝置及處理裝置 TWI772417B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/594,445 US10354844B2 (en) 2017-05-12 2017-05-12 Insulator structure for avoiding abnormal electrical discharge and plasma concentration
US15/594,445 2017-05-12

Publications (2)

Publication Number Publication Date
TW201907434A TW201907434A (zh) 2019-02-16
TWI772417B true TWI772417B (zh) 2022-08-01

Family

ID=64097366

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107115558A TWI772417B (zh) 2017-05-12 2018-05-08 絕緣體、基板處理裝置及處理裝置

Country Status (4)

Country Link
US (1) US10354844B2 (zh)
KR (1) KR102525049B1 (zh)
CN (1) CN108878244A (zh)
TW (1) TWI772417B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113802110A (zh) * 2020-06-13 2021-12-17 拓荆科技股份有限公司 一种提高清洗效率的等离子腔室
CN115341198B (zh) * 2022-07-05 2023-08-04 湖南红太阳光电科技有限公司 一种平板式pecvd设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130082197A1 (en) * 2011-01-18 2013-04-04 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
TW201403709A (zh) * 2004-06-21 2014-01-16 Tokyo Electron Ltd 電漿處理裝置，電漿處理方法及電腦可讀取的記錄媒體
US20140116620A1 (en) * 2012-10-25 2014-05-01 Tokyo Electron Limited Plasma processing apparatus
US20160042920A1 (en) * 2014-08-07 2016-02-11 Applied Materials, Inc. Grooved insulator to reduce leakage current

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5578129A (en) 1993-03-17 1996-11-26 Tokyo Electron Limited Gas supplying head and load lock chamber of semiconductor processing system
JP3174982B2 (ja) 1993-03-27 2001-06-11 東京エレクトロン株式会社 プラズマ処理装置
KR100291108B1 (ko) 1993-03-17 2001-06-01 히가시 데쓰로 플라즈마 처리 시스템
JP3162955B2 (ja) 1995-06-13 2001-05-08 東京エレクトロン株式会社 プラズマ処理装置
TW323387B (zh) 1995-06-07 1997-12-21 Tokyo Electron Co Ltd
JP3192370B2 (ja) 1995-06-08 2001-07-23 東京エレクトロン株式会社 プラズマ処理装置
US6902683B1 (en) 1996-03-01 2005-06-07 Hitachi, Ltd. Plasma processing apparatus and plasma processing method
TW335517B (en) 1996-03-01 1998-07-01 Hitachi Ltd Apparatus and method for processing plasma
JP4388455B2 (ja) 1996-03-01 2009-12-24 株式会社日立製作所 プラズマエッチング処理装置
JP3113836B2 (ja) 1997-03-17 2000-12-04 東京エレクトロン株式会社 プラズマ処理装置
JP3437926B2 (ja) 1998-04-28 2003-08-18 シャープ株式会社 プラズマｃｖｄ装置及び成膜方法並びにクリーニング方法
KR20010044058A (ko) 2000-06-29 2001-06-05 박용석 유리기판 또는 웨이퍼 처리용 에슁장치
JP4838736B2 (ja) 2007-01-25 2011-12-14 株式会社日立ハイテクノロジーズ プラズマ処理装置
KR20090102256A (ko) * 2008-03-25 2009-09-30 (주)타이닉스 플라즈마 처리장치
KR101150722B1 (ko) * 2010-01-07 2012-06-08 주식회사 테스 기판 처리 장치
KR101098976B1 (ko) * 2010-01-13 2011-12-28 피에스케이 주식회사 기판 처리 장치
JP2011017088A (ja) 2010-09-27 2011-01-27 Canon Anelva Corp スパッタ成膜応用のためのプラズマ処理装置
JP2012222270A (ja) 2011-04-13 2012-11-12 Ulvac Japan Ltd エッチング装置及びエッチング方法
KR102061749B1 (ko) * 2012-12-27 2020-01-02 주식회사 무한 기판 처리 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201403709A (zh) * 2004-06-21 2014-01-16 Tokyo Electron Ltd 電漿處理裝置，電漿處理方法及電腦可讀取的記錄媒體
US20130082197A1 (en) * 2011-01-18 2013-04-04 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US20140116620A1 (en) * 2012-10-25 2014-05-01 Tokyo Electron Limited Plasma processing apparatus
US20160042920A1 (en) * 2014-08-07 2016-02-11 Applied Materials, Inc. Grooved insulator to reduce leakage current

Also Published As

Publication number Publication date
US20180330924A1 (en) 2018-11-15
KR20180124786A (ko) 2018-11-21
CN108878244A (zh) 2018-11-23
KR102525049B1 (ko) 2023-04-24
TW201907434A (zh) 2019-02-16
US10354844B2 (en) 2019-07-16

Similar Documents

Publication Publication Date Title
CN108962715B (zh) 用于多前体流的半导体处理腔室
TWI787198B (zh) 具有改良輪廓的雙通道噴淋頭
KR20210013634A (ko) 프로세싱 챔버 내에서의 퍼징 및 플라스마 억제를 위한 방법 및 장치
KR102610458B1 (ko) 증착 장치를 포함하는 반도체 제조 장치
US10062585B2 (en) Oxygen compatible plasma source
US9123510B2 (en) Method for controlling in-plane uniformity of substrate processed by plasma-assisted process
KR102493324B1 (ko) 필름 스택들의 형성을 위한 이중-채널 샤워헤드
CN115799031A (zh) 用于经改善的前驱物流的半导体处理腔室
TW201841208A (zh) 基板處理設備
JP2017539087A (ja) プロセス均一性を高めるための方法およびシステム
TW201438103A (zh) 具有多個電漿配置構件之半導體處理系統
KR20160016652A (ko) 플라즈마 처리 장치 및 가스 공급 부재
TWI772417B (zh) 絕緣體、基板處理裝置及處理裝置
KR20210057669A (ko) 플라즈마 처리 장치
KR20210158823A (ko) 공정 도구를 위한 샤워헤드
US20220328293A1 (en) Isolator for processing chambers
US11742185B2 (en) Uniform in situ cleaning and deposition
JP7441939B2 (ja) 半導体処理チャンバ
US20230215703A1 (en) Sealing surfaces of components used in plasma etching tools using atomic layer deposition
US20220064797A1 (en) Showerhead design to control stray deposition
KR102538276B1 (ko) Pe-cvd 장치 및 방법
KR20240021516A (ko) 피딩블록 및 이를 포함하는 기판 처리 장치
KR20200078383A (ko) 기판 프로세싱 챔버들 및 기판 프로세싱 챔버들을 배기시키는 방법들