TWI771307B - 用於產生已解碼與已同步輸出的方法與裝置 - Google Patents

用於產生已解碼與已同步輸出的方法與裝置 Download PDF

Info

Publication number
TWI771307B
TWI771307B TW106121798A TW106121798A TWI771307B TW I771307 B TWI771307 B TW I771307B TW 106121798 A TW106121798 A TW 106121798A TW 106121798 A TW106121798 A TW 106121798A TW I771307 B TWI771307 B TW I771307B
Authority
TW
Taiwan
Prior art keywords
comma
bits
symbol
bit
decoding
Prior art date
Application number
TW106121798A
Other languages
English (en)
Other versions
TW201803278A (zh
Inventor
瑪寇 傑 加寇 威蘭德
Original Assignee
荷蘭商Ａｓｍｌ荷蘭公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 荷蘭商Ａｓｍｌ荷蘭公司 filed Critical 荷蘭商Ａｓｍｌ荷蘭公司
Publication of TW201803278A publication Critical patent/TW201803278A/zh
Application granted granted Critical
Publication of TWI771307B publication Critical patent/TWI771307B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2927—Decoding strategies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/60—General implementation details not specific to a particular type of compression
    • H03M7/6005—Decoder aspects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/14—Conversion to or from non-weighted codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/14—Conversion to or from non-weighted codes
    • H03M7/20—Conversion to or from n-out-of-m codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/60—General implementation details not specific to a particular type of compression
    • H03M7/6058—Saving memory space in the encoder or decoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2275—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals
    • H04L27/2278—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals using correlation techniques, e.g. for spread spectrum signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本發明係有關於一種方法及解碼裝置，以用於接收一包括一序列的n位元的樣式符元的輸入的位元串流、以及一用於同步的獨特的n位元的逗號符元，並且用於從其產生一包括一序列的m位元的樣式字組的同步化的輸出，其中m<n。該逗號符元係容許偵測在該輸入的位元串流中的跳過位元，因而該輸出被同步化以補償該跳過位元。該解碼裝置以及解碼的方法是特別簡單的，並且可被應用在其中空間及計算資源是稀少的裝置中，例如是在一包括複數個解碼裝置的射束調變器陣列中、及/或在一包括此種射束調變器陣列的微影系統中，同時仍然提供一同步功能。

Description

用於產生已解碼與已同步輸出的方法與裝置
本發明係有關於一種用於從一包括訊框的輸入的位元串流來產生m位元的樣式字組的一已解碼及同步化的輸出之方法及裝置，該訊框係具有對應的n位元的樣式符元以及一n位元的逗號符元，並且其中跳過位元可能已經發生，其中m<n。
本發明係進一步有關於一種包括此種解碼裝置之多射束的微影系統、以及一種包括此種解碼裝置之射束調變器陣列。
n位元的樣式符元至m位元的樣式字組的解碼(其中m<n)是已知的，例如是來自8B/10B的符元對映，其中一數量的連續的8位元的樣式字組係被對映到10位元的編碼的樣式符元的一位元串流，並且反之亦然。歐洲專利號EP 97 763係描述8B/10B對映的一實施方式，其中由擴充m位元至n位元所提供的冗餘係被用來定義至少一具有一獨特的位元樣式的逗號符元，該逗號符元並不會發生在針對於該些樣式字組的任兩個連續的符元對映中。在此逗號為基礎的實施方式中，一數量的m位元的樣式係被編碼成為一資料訊框，該資料訊框係包括對映該些m位元的樣式字組的一對應數量的已編碼的n位元的符元、以及一用以表示該訊框的開始或結束 的逗號符元。一傳送器係將如此已編碼的資料訊框傳送為一資料串流至一接收器，該接收器係藉由利用解碼表來解碼所接收到的資料串流。
9B10B以及7B8B的編碼及解碼的另一例子係被描述在美國專利號US 7,405,679中。在此例子中，編碼7個二進位的符元(7B)的來源向量成為8個二進位的符元(8B)的已編碼的向量係藉由執行獲得複數個7B的來源向量；以及根據一編碼設計來編碼該些7B的來源向量成為複數個8B的已編碼的向量的步驟來加以完成，該編碼設計係將該些7B的來源向量的至少一第一部分對映成為包括不均等性(disparity)無關的已編碼的向量之8B的已編碼的資料向量，並且將該些7B的來源向量的至少一第二部分對映成為包括不均等性相關的已編碼的向量之8B的已編碼的資料向量，其係具有主要的表示以及與該主要的表示互補的替代的表示，該些8B的已編碼的資料向量係具有一藉由該編碼設計而被附加至其的二進位符元。控制向量可被加到該些已編碼的向量，其中一控制向量係被保留用於一單獨的逗號序列的產生。假設的是，一同步致能電路係只有在大多數未對準的逗號都已經接收到之後才被啟動。應注意的是，同步亦可以經由除了該逗號序列以外的技術來加以獲得。
該資料訊框根據這些如同在EP 97 763以及在US 7,405,679中所敘述的已知的實施方式的解碼係在解碼器側需要相當大量的邏輯以及因此的空間，其例如是用於硬體接線的查找表及/或複雜的解碼功能。若同步也是發生在解碼器側的話，則額外的資源是必須的。這些已知的實施方式並無法被利用，尤其是若該解碼器是一種被調適以用於個別地消隱複數個(例如，數萬個、數十萬個或是更多個)小射束的射束之多射束的微影系統 的一射束調變器陣列的部分的話，因為在該解碼器側並沒有可利用的空間、或是沒有足夠的可利用的空間來配置此種相當大量的邏輯，因為在該解碼器側的空間是用於調變器或是該調變器陣列、或是在該射束調變器陣列中用於讓該些小射束通過的孔徑所需的。
本發明之一目的是提供一種可被利用在一多射束的微影系統之內的解碼方法及解碼裝置、或是提供一種替代的解碼方法及解碼裝置。進一步的目的係提供一種包括此種解碼器之多射束的微影系統、以及一種包括此種解碼器之射束調變器陣列。
為此目的，根據一第一特點，本發明係提出一種從一包括訊框的輸入的位元串流來產生m位元的樣式字組的一已解碼及同步化的輸出之方法，該些訊框係具有n位元的樣式符元以及一n位元的逗號符元，並且其中跳過位元可能已經發生，其中m<n，該方法係包括重複以下的步驟：a)從該輸入的位元串流接收一序列的q個位元，其中q
Figure 106121798-A0202-12-0003-20
1；b)偵測一預設的n位元的逗號符元是否存在於該接收到的序列的q個位元的除了最後一個位元以外的所有的位元被附加至從該輸入的位元串流接收到的緊接在其前面的一序列的n位元的一串聯(concatenation)中；c)判斷一逗號位置，其中若在步驟b)中，一逗號符元係被偵測到，則該逗號位置係被判斷為指出該逗號符元在該串聯中被偵測到所在的一位置，並且其中若在步驟b)中，並沒有逗號符元被偵測到，則該逗號位置係被判斷為最近在步驟c)中所判斷的一逗號位置；d)若在步驟b)中，並沒有逗號符元被偵測到： -選擇該串聯的從藉由該逗號位置所指出的該位置開始的一預設的數量的位元，並且只根據該些所選的位元來解碼該所選的預設的數量的位元以產生至少一已解碼的m位元的樣式，以及-輸出該至少一已解碼的m位元的樣式字組。
該方法係提出一種特別簡單的方式，以用於從一其中跳過位元可能已經發生的輸入的位元串流提供一已解碼及同步化的輸出。跳過位元例如可能會發生在該輸入的位元串流的傳送與輸入的位元串流的用於解碼的接收之間，當一數量的位元在傳送期間未曾被傳送或是被跳過時，此係造成同步錯誤。在此，若在該輸出的產生期間，已知一接收到的序列的n位元被附加至緊接在其前面所接收到的一序列的n位元中的哪n個位元是將被選擇並且解碼以產生一解碼的m位元的樣式字組的話，則一輸出係被視為已同步化的。本方法係每當一逗號符元被接收到時都同步化該輸入的位元串流，因而同步幾乎是瞬間加以達成的，亦即在兩個額外的n位元的符元係從該輸入的位元串流接收到之前就加以達成的。
一或多個跳過位元的錯誤的傳遞係被限制到下一次在該接收到的輸入的位元串流中偵測到一逗號符元為止。較佳的是，該逗號位置的值最初係被設定為初始的零，但是可以替代地藉由確認在該位元串流中的第一符元是逗號符元而被設定為零。
該方法只有在沒有逗號符元被偵測到時才輸出一已解碼的m位元的樣式字組，其係以此種方式來防止已解碼的逗號符元被解碼及輸出。由於對於該逗號偵測而言，最近接收到的n位元的最後一位元係被忽略，因此即使最近接收到的序列的n位元係包含一逗號符元，一已解碼的 樣式字組係被輸出仍然是可能的。然而，一已解碼的m位元的樣式字組並不一定針對於每一個接收到的n位元的序列而被輸出，例如是若該輸入的位元串流只包含對應於逗號符元的n位元的序列的話，則沒有解碼的m位元的樣式字組會被輸出。
儘管並非重要的，但是一般而言可以預期一接收到的輸入的位元串流係包括一系列的訊框，每一個訊框係包括一預設的數量的n位元的符元，其係包含一序列的連續的n位元的樣式符元、以及一n位元的逗號符元。在每一個訊框中的符元的此預設的數量亦可被稱為訊框符元計數。儘管對於此種輸入的位元串流而言，通常每一個訊框將會接收到一逗號符元，但是可能偶然會發生一逗號符元係在傳送一逗號符元期間被扭曲，例如是因為在該逗號符元的傳送期間發生一或多個位元反轉及/或跳過位元的錯誤。此種扭曲的逗號符元將不會被偵測為一逗號符元，並且因此將會導致扭曲的逗號符元被解碼並且接著輸出。
應注意的是，在本專利申請案的上下文中，該術語'解碼'必須被理解為'轉換(一已編碼的訊息)成為可理解的語言'、或是'轉換(信號)成為一不同或可用的形式'。
應注意的是，由於該方法是一種用於提供一已解碼及同步化的輸出之特別簡單的方式，因此在該解碼器側執行該方法所需的邏輯的量以及因此的空間係被降低、或者在理想情形中是使其最小化。因此，相對於如同在EP 97 763以及US 7,405,679中所敘述的已知的實施方式，該方法可被利用於一種多射束的微影系統的一射束調變器陣列之內，該射束調變器陣列係被調適以用於個別地消隱複數個(例如，數萬個、數十萬個或是更 多)的小射束中的射束。
該方法是一種用於提供一已解碼及同步化的輸出之特別簡單的方式，因為從該輸入串流所形成的串聯的位元中只有一預設的數量的位元(亦即一選擇群組的位元)係被選擇及解碼以產生解碼的m位元的樣式，然而在如同EP 97 763以及US 7,405,679中所敘述的已知的實施方式中，整個輸入串流都被解碼。
在一實施例中，q係等於n，並且位元的該預設的數量也是等於n。在此實施例中，在輸出該至少一已解碼的m位元的樣式字組期間，較佳的是只有一已解碼的m位元的樣式字組係被輸出。
在一實施例中，該方法進一步包括更新一符元計數器，該符元計數器係指出在並未輸出一逗號符元下已經被輸出的連續的n位元的樣式字組的一數量，該更新係包括每次一新的序列的n個位元係從該輸入串流接收到時：若在步驟b)中偵測到該逗號符元、或是若該符元計數器的值係指出一大於或等於一預設的訊框符元計數的數量的連續的樣式字組已經被輸出的話，則設定該符元計數器至一初始值，而否則的話，則增量該符元計數器；其中在步驟d)中輸出該已解碼的m位元的樣式只發生在該樣式符元計數器係具有一不同於該初始值的值時。在此實施例中，即使一位元反轉或是跳過位元的錯誤已經在一逗號符元的傳送期間發生，使得一扭曲的逗號符元係被接收到，但是所產生的扭曲的逗號符元的解碼及輸出仍然可加以避免。在一逗號符元的失真只是因為跳過位元的錯誤所造成的狀況中，此實施例將不會在該輸出位元串流中產生錯誤。該符元計數器的初始值通常 將會是零。
在一實施例中，在步驟c)中的該逗號位置的該判斷以指出該逗號符元在該串聯中被偵測到的所在的一位置係包括判斷該逗號位置為指出當從該串聯的該第一位元開始時，該逗號符元在該串聯中的上一次發生的一位置。原則上，該串聯應該包含一逗號符元的最多一次發生。然而，由於在傳送期間、或甚至是在編碼期間的錯誤，可能會發生兩個此種逗號符元存在於該串聯中。譬如，若一逗號符元是"0101 1100"，並且一第一n位元的序列的"0101 1100"係被接收到，一第二n位元的序列的"1011 1001"係緊接在其後被接收到，則所產生的該第二序列被附加至該第一序列的串聯的除了最後一個位元以外的所有的位元是："0101 1100 1011 1001"。此串聯係具有開始在位置0及7的逗號符元，即如同從以下的表可以更輕易地看出的：
Figure 106121798-A0202-12-0007-1
 本實施例係藉由只偵測該逗號符元在該串聯中的最後一次發生而有助於避免在一列中的兩個同步。
在一實施例中，每一個n位元的樣式符元係包括一已編碼的m位元的樣式字組以及用於解碼該已編碼的m位元的樣式字組的解碼資訊，其中，當該串聯的所選的n位元包含一n位元的符元時，該n位元的解碼以產生該m位元的樣式字組係包括：-根據該解碼資訊來反相或是不反相該已編碼的m位元的樣式字組的該 m位元的全部，以產生一已部分解碼的m位元的樣式字組；以及-反相在該已部分解碼的m位元的樣式字組的三個或更多個預設的位元位置處的位元，以產生該已解碼的m位元的樣式字組。
此種只根據該串聯的從藉由該逗號位置所指出的位置開始的n位元來產生一解碼的m位元的樣式字組的方式是特別簡單的，並且只需要最小的空間及/或計算資源來加以實行。例如，若所選的n位元是等於"1111 0111"，其中其之最後一個位元是該解碼資訊，其中當該解碼資訊是"1"時，所有其餘的m位元都將被反相，並且若該些預設的樣式位置是在所選的n位元中的偶數位置的話，則該對應的m位元的樣式字組係藉由反相"1111 011"，此係產生"0000 100"，並且接著反相其之偶數位元，此係產生"1010 001"來加以產生的。由於m<n，因此解碼另一n位元的樣式符元而產生相同的已解碼的m位元的樣式字組是可能的。譬如，若所選的n位元包含一n位元的樣式符元"0000 1000"，則在其之最後一個位元中的解碼資訊係指出所有其餘的m位元"0000 100"都不必在反相其之偶數位元之前予以反相，此亦產生一"1010 001"的已解碼的m位元的樣式字組。
在一實施例中，該方法進一步包括假設在步驟b)中一逗號符元係被偵測到，並且該逗號位置在該步驟b)的期間的值並不等於該逗號位置接著在步驟c)中被判斷出的值，則輸出一重新同步(resync)信號。因此，當一逗號符元係在一非所預期的時點被偵測到時，該重新同步信號(其較佳的是被輸出為一不同於該已解碼的m位元的樣式字組的輸出)係被產生，此係指出該輸出的一重新同步已經發生。例如，若一逗號位置係對應於在所選的n位元中的其中該逗號現在或是過去被偵測到的一位置，則一逗號符 元可以在步驟b)中被偵測到，而該逗號位置係具有一個3的值，並且接著在步驟c)中，該逗號位置可能被判斷為具有一例如是2的不同的值。此將會導致在該串聯中，該解碼所根據的n位元被選擇所來自的開始位置上的一改變，並且因此亦將會導致接著輸出的已解碼的m位元的樣式字組的重新同步。該些重新同步信號例如可以被輸出至一監視裝置，以用於監視重新同步信號相對解碼的樣式字組的一比例，因而在該輸入的位元串流中的錯誤可加以監測或是記錄，且/或使得若此比例超出一重新同步的臨界值時，該輸入的位元串流的傳送可被停止或暫停。
在一實施例中，該方法進一步包括假設在步驟b)中一逗號符元係被偵測到，並且該符元計數器的值並不對應於該預設的訊框符元計數時，則輸出一重新同步信號。譬如，若該預設的訊框符元計數等於8，則具有8個n位元的符元的每一個訊框應該包含一逗號符元。一逗號符元在該符元計數器具有一不同於8的值時的偵測到係表示過少或是過多連續的n位元的樣式符元已經在未接收到一逗號符元下被輸出，此係導致該重新同步信號被輸出，例如是被輸出到一如上所述的監視裝置。若該符元計數器的值超出該訊框符元計數，則根據步驟b)該符元計數器係被設定至該初始值，此可以在該重新同步信號已經被輸出之後加以完成。
在一實施例中，該方法進一步包括假設在步驟b)中沒有逗號符元被偵測到，並且該符元計數器係被設定至該初始值，則輸出一錯過的(missed)逗號信號。同樣地，假設該預設的訊框符元計數係等於8，則具有8個n位元的符元的每一個訊框應該包含一逗號符元。然而，若一逗號符元係因為在傳送期間的一或多個位元反轉而被扭曲，則即使考量到該符元計 數的值而預期有一逗號符元，但仍然沒有逗號符元會被偵測到。在此情況中，該方法係輸出該錯過的逗號信號，較佳的是輸出到一不同於已解碼的m位元的樣式字組被輸出到的輸出，例如是輸出到一如上所述的監視裝置。
在一實施例中，該輸入的位元串流係包括樣式符元的訊框，其中在每一個訊框中的樣式符元係非多工的。因此，當從該輸入的位元串流接收位元時，解多工這些位元並非必須的。
在一替代實施例中，該輸入的位元串流是一多工的輸入的位元串流，並且該方法進一步包括在輸出該至少一已解碼的m位元的樣式字組之前，解多工從該輸入位元串流接收到的該些位元。譬如，一在該輸入的位元串流中包括一數量的n位元的樣式符元的訊框首先可包含該些n位元的樣式符元的所有第一位元、接著是該些n位元的樣式符元的所有第二位元、依此類推、或是可以用另一種對於熟習技術者而言將會是明顯的方式來加以多工的。
該解多工可以在該方法的任意步驟處被執行，只要其係在該至少一已解碼的m位元的樣式字組被輸出之前即可。譬如，該解多工可以緊接在步驟a)中的接收該q個位元之後而且在步驟b)之前來加以執行，因而該串聯總是從該輸入的位元串流接收到的解多工的位元的一串聯。或者是，解多工可以緊接在步驟b)之後來加以實行，使得其中可以判斷一逗號符元的該串聯是一解多工的串聯。另一可能性是解多工係在解碼該預設的數量的位元之前的步驟d)中加以執行，因而解多工的位元係在解碼期間被解碼。又一可能性是解多工係在步驟d)之後、但是在輸出該至少一已解碼的m位元的樣式字組之前來加以實行。許多其它用於解多工的可能性對於 熟習技術者而言將會是明顯的。
在一實施例中，該串聯係具有一至少n-1+q個位元的位元長度，因而一n位元的逗號符元在該串聯中的偵測是可能的。譬如，若q=4，亦即該資料寬度係等於4，使得一次係從該輸入的位元串流接收到4位元，並且若n=8，則該串聯必須包含至少8-1+4=11位元。以下的表係提供該串聯必須具有的最小的位元尺寸以便於能夠檢查於其中的一逗號符元的一些例子，假設n=8：
Figure 106121798-A0202-12-0011-2
根據一第二特點，本發明係提出一種被配置以從一包括訊框的輸入的位元串流來產生m位元的樣式字組的一已解碼及同步化的輸出之解碼裝置，該些訊框係具有n位元的樣式字組以及一n位元的逗號符元，並且其中跳過位元可能已經發生，其中m<n，該解碼裝置係包括：一接收器，其係用於接收從該輸入的位元串流接收到的一序列的q個位元、及/或一被配置以用於儲存該序列的q個位元的記憶體，其中q
Figure 106121798-A0202-12-0011-21
1；逗號偵測電路，其係被配置以用於偵測一預設的n位元的逗號符元是 否存在於該接收到的序列的q個位元的除了最後一個位元以外的所有的位元被附加至緊接在其前面的從該輸入串流接收到的一序列的n位元之一串聯中，以用於只有在一逗號符元被偵測到時才產生一逗號偵測信號，並且用於產生一逗號位置信號，其中若一逗號偵測信號係被產生，則該逗號位置信號係被設定為一指出在該串聯中的該逗號符元被偵測到的所在的一逗號位置的值，並且其中否則的話，該逗號位置信號係被設定為一指出一最近被偵測到的逗號位置的值，使得若沒有逗號符元被偵測到的話，則該逗號位置信號並不改變其值；解碼電路，其係連接至該逗號偵測電路，並且被配置以用於選擇該串聯的從藉由該逗號位置信號所指出的該位置開始的n位元，並且用於只根據所選的n位元來產生至少一已解碼的m位元的樣式字組；輸出電路，其係連接至該解碼電路，並且被配置以用於在沒有逗號偵測信號被產生時輸出該至少一已解碼的m位元的樣式字組。
在此，若在該解碼裝置是清楚知道一n位元的符元在該解碼裝置的記憶體中的開始及結束位置為何的話，則在該解碼裝置處接收到的一n位元的符元或是其之部分係被稱為已同步化的。本發明係提出一種解碼裝置，其係被配置以用於同步化一其中可能已經發生跳過位元的輸入的位元串流，其中同步係在每當一逗號符元被接收到時開始。因此，同步可以幾乎瞬間就被達成，例如是在從該輸入的位元串流接收到兩個額外的n位元的符元之前就被達成，因而一或多個跳過位元的錯誤的傳遞係被限制到下一次在該輸入的位元串流中找到一逗號符元為止。該逗號位置信號較佳的是最初具有一個零的值，但是可以替代地藉由傳送一或多個逗號符元 至該解碼裝置而被設定為零。
在該輸入的位元串流中的非逗號的n位元的符元的解碼係只根據所選的n位元而定，並且與較早非逗號的樣式符元的內容無關地加以實行。此係容許該解碼裝置能夠具有一種尤其簡單的結構，因為除了該記憶體以及該逗號位置信號的值之外，該解碼裝置運作並不需要另外的記憶體。如同例如從EP 97 763已知的用於解碼該輸入的位元串流的複雜的查找表及/或邏輯可被省略。該逗號位置信號的值可被儲存在一具有log2(n)個位元的個別的記憶體中。
該解碼裝置可以輕易地被製造為一積體電路，尤其是製造為一具有小的空間需求以及很少邏輯閘之小型的積體電路。該解碼裝置亦可被整合在一用於一種多射束的微影系統的射束調變器陣列中。
每當一逗號符元係在該串聯中的任何位置處被偵測到時，該逗號位置信號係被設定至在該串聯中的該逗號符元被偵測到所在之處的位置，並且一逗號偵測信號係被產生。若沒有逗號位元序列被偵測到，則該逗號位置信號的值係維持為相同的，直到下一個逗號符元被偵測到為止。
該輸出電路係被配置以用於只有在沒有逗號偵測信號被產生時才輸出一已解碼的m位元的樣式字組，因而解碼的逗號符元係避免被該輸出電路加以輸出。較佳的是，n=m+1，較佳的是m係大於或等於7。
由於m<n，因而比m位元的樣式字組更多的n位元的符元將會存在。因此，對於複數個可能的樣式字組的每一個而言，兩個或多個不同的n位元的樣式符元可以存在，當其被該解碼裝置接收到時，其係被解碼成為一相同的m位元的樣式字組。在一編碼器側，在該輸出位元串流 中的樣式字組至符元字組的對映較佳的是被選擇成使得被傳送至該解碼裝置的所產生的位元串流係具有有利的性質，例如是實質DC(直流)平衡的、具有一低CID(連續相同數字)計數、及/或確保不包含一或多個"假的逗號"，亦即該假的逗號係對應於一逗號符元的位元序列，但是其並非故意被插入該位元串流中以提供一同步點或是劃界一訊框的。
為了能夠儲存一序列的q個位元，該記憶體可包括q個位元、或是由q個位元所組成的。然而，較佳的是該記憶體係包括n-1+q個位元、或是由n-1+q個位元所組成的。例如，若n=q=8，則該記憶體可以是由15位元所組成的，此係容許在該記憶體中的開始在該記憶體的位元0…7的任一個的一逗號符元的偵測。
在一實施例中，其中該記憶體係被配置以用於和該接收到的序列的q個位元一起來儲存從該輸入的位元串流接收到的緊接在其前面的該序列的n位元。該記憶體因此可以對於從該輸入的位元串流接收到的一數量的q位元的序列形成一先進先出的佇列。例如，若n=q並且該記憶體係被配置以用於在位置0至2n-1之處儲存位元，則在從該輸入的位元串流接收到一新的n位元的序列之際，在該記憶體中的位置n至(2*n-1)的位元可以被複製到位置0至n-1，並且該最近接收到的n位元的符元可以被複製到位置n至2*n-1。
在一實施例中，該解碼裝置係被形成為一整合的構件，較佳的是其中該解碼裝置係藉由一微影製程而被設置在一種例如是矽的半導體材料上。
在一實施例中，該逗號偵測電路係被配置以用於在該逗號偵 測信號被產生時，產生該逗號位置信號，使得其係指出在該串聯中的該逗號符元的上一次發生在從該串聯的該第一位元開始時的位置。假設該串聯包含超過一逗號符元，則連續的多個同步化係因此加以避免。
在一實施例中，該解碼裝置進一步包括符元計數器電路，其係連接至該逗號偵測電路並且被配置以用於在每次一新的序列的n位元係從該輸入的位元串流接收到時，若該逗號偵測信號被產生、或是若該符元計數器的目前的值等於一預設的訊框符元計數，則設定一符元計數器至一初始值，而否則的話，則增量該符元計數器；其中該輸出電路係被配置以用於只在該符元計數器具有一不同於該初始值的值時，才輸出該已解碼的m位元的樣式字組。假設一逗號符元已經在傳送至該解碼裝置期間被扭曲，則該被扭曲的逗號符元的輸出因此可加以避免。
在一實施例中，該解碼裝置進一步包括：一重新同步偵測電路，其係被配置以用於假設一逗號偵測信號被產生、以及一逗號位置信號具有一值是不等於該逗號位置信號的一緊接在其前面所產生的值的話，則輸出一重新同步信號；以及一用於和一外部的裝置耦接的介面，以用於輸出該重新同步信號至該外部的裝置。一在該逗號位置信號的值上的改變係指出該輸入的位元串流的一重新同步。本實施例係容許該外部的裝置能夠監視此種在該逗號位置信號的值上的改變發生的次數。該外部的裝置(例如是一電腦的一處理單元)可被調適以用於儲存重新同步信號的數量、及/或用於在每一數量的輸出樣式字組的重新同步信號的數量的一比例超出一預設的重新同步臨界值時警告一操作者。較佳的是，該重新同步信號係包括就在該設定該符元計數器至其初始值之前的該符元計數器的值。
在一實施例中，該重新同步偵測電路係進一步被配置以用於假設一逗號偵測信號被產生，並且該符元計數器的一值並不對應於該預設的訊框符元計數的話，則輸出一重新同步信號至該外部的裝置。若一逗號是在該符元計數器並不對應於該預設的訊框符元計數時被偵測到的話，則該逗號是在該輸入的位元串流中的一非所預期的位置處被偵測到的。在此一情形中，本實施例係輸出一重新同步信號至該外部的介面。
在一實施例中，該解碼裝置進一步包括一錯過的逗號偵測電路，其係被配置以用於在無逗號偵測信號正被產生之下，該符元計數器的值正被設定至該初始值時，輸出一錯過的逗號信號；其中該解碼裝置係被設置有一用於和一外部的裝置耦接的介面，以用於傳送該錯過的逗號信號至該外部的裝置。該外部的裝置通常將會是和該些重新同步信號可被輸出到的相同的外部的裝置，但可以替代的是一不同的外部的裝置，例如是該電腦或另一電腦的另一處理單元，並且較佳的是被調適以用於監視從該解碼裝置接收到的錯過的逗號信號的一數量。
在一實施例中，該所選的n位元係包括一已編碼的m位元的樣式字組以及用於解碼該已編碼的m位元的樣式字組的解碼資訊，其中該解碼電路係被配置以用於根據該解碼資訊來將該已解碼的m位元的樣式字組產生為以下的任一者：-該已編碼的m位元的樣式字組的該些位元，其中在三個或更多個預設的位元位置處的位元係被反相；或是-該已編碼的m位元的樣式字組的該些位元，其中除了那些在該三個或更多個預設的位元位置處以外的所有位元係被反相。此種簡單的解碼電路在該解碼裝置上亦只需要小的空間及/或計算資源。
在一實施例中，其中該所選的序列係包括一極性位元，並且其中該解碼電路係被配置以用於藉由將在該所選的序列中的兩個或多個預設的位置處的位元與該極性位元進行XOR運算來產生該解碼的m位元的樣式字組，較佳的是其中預設的位置的數量係小於或等於(m/2)+1。
在一實施例中，該解碼電路係被配置以用於平行地產生該已解碼的m位元的樣式字組的每一個位元。
在一實施例中，該解碼電路係包括從NAND、AND、NOR、XOR、XNOR、及/或OR邏輯閘的群組中選出的邏輯閘，其中用於從該所選的n位元產生一解碼的m位元的樣式字組的該解碼電路的邏輯閘的總數係小於或等於3*n，較佳的是小於或等於3*m。
在一實施例中，該解碼裝置進一步包括解多工電路，以用於在輸出該至少一已解碼的m位元的樣式字組之前，解多工從該輸入位元串流接收到的該些位元。
根據一第三特點，本發明係提出一種解碼裝置，其係被調適以用於實行如同在此所述的方法。
根據一第四特點，本發明係提出一種射束調變器陣列，其係包括一或多個如同在此所述的解碼裝置，並且進一步包括一陣列的調變器以用於個別地調變複數個小射束，其中該一或多個解碼裝置的每一個係電耦接至該陣列的調變器的對應的複數個調變器，以用於控制該複數個調變器。由於該些解碼裝置是具有一簡單的結構，因此這些解碼裝置的每一個可以相當靠近其對應的複數個調變器來加以設置，因而在每一個解碼裝置以及其調變器之間的電性導線可被保持為短的，以最小化在此種導線之間 的電性干擾。
較佳的是，該一或多個解碼裝置以及該陣列的調變器係一起構成一整合的構件，例如該些解碼裝置以及其調變器可以藉由一微影製程而被設置在一種例如是矽的半導體材料上。再者，該些解碼裝置的單純性係容許包含許多這些解碼裝置(例如是數千個、數萬個、或更多個)的一種射束調變器陣列的建構，同時留下充分的空間以供該陣列的調變器用於個別地調變大量的(例如是數萬個至數十萬個、或更多個)小射束。
在一實施例中，該陣列的調變器中的該些調變器係實質在單一平面內來加以配置，並且其中該些解碼裝置的每一個係被配置在其對應的複數個調變器所橫跨的一區域之內。因此，該些解碼裝置係被配置在該些調變器之間，並且通常是在被導引朝向該射束調變器陣列的小射束所橫跨的一空間內。該些調變器較佳的是以等距的點而被配置在該平面內。
在一實施例中，該射束調變器陣列進一步包括光敏的元件，其中該些解碼裝置的每一個係連接至該些光敏的元件中的一個，並且其中該些光敏的元件的每一個係被配置以用於接收一調變的光束，並且轉換該調變後的光束成為一電性信號，該電性信號係包括用於該些解碼裝置中的一或多個的該輸入位元串流。取代利用電性信號的是，用於該解碼裝置的輸入的位元串流因此可以利用光束而被傳送至該射束調變器陣列，此可以進一步降低在該射束調變器陣列的電性干擾。
在一實施例中，每一個解碼裝置係被配置在相對於耦接至其的該些調變器的每一個的一預設的距離之內，其中該預設的距離係小於或等於在兩個耦接至該解碼裝置的相鄰的調變器之間的一最大的距離的20 倍，較佳的是小於該最大的距離的10倍。在每一個調變器以及其解碼裝置之間的電性導線的長度因此可以被保持為短的，此係降低在該射束調變器陣列上的電性串音。譬如，若該些調變器係以一50nm的間距(中心至中心的距離)來加以配置，則該對應的解碼裝置係被配置成距離耦接至其的該些調變器的每一個都不遠於1000nm。
在一實施例中，該陣列的調變器中的該些調變器係包括靜電及/或磁性的偏轉器，以用於偏轉複數個小射束的一帶電粒子小射束。譬如，根據一小射束是否被該陣列的一調變器偏轉，該小射束可以通過、或是不可以通過一被配置在該調變器的下游的射束阻擋陣列。該射束調變器陣列係因此被調適以用於個別地調變該複數個小射束的帶電粒子小射束。
根據一第五特點，本發明係提出一種用於圖案化一目標之多射束的微影系統，該系統係包括：一射束源，其係用於產生複數個用於圖案化該目標的小射束；一如同在此所述的射束調變器陣列，其係被配置以用於接收位元串流以作為用於該射束調變器陣列的該一或多個解碼裝置的輸入的位元串流。在此種微影系統(其可以是一帶電粒子多射束的微影系統、或是一光為基礎的多射束的微影系統)中，在該射束調變器陣列接收到的資料的同步係有利地發生在該射束調變器陣列之處。
在說明書中所敘述及展示的各種方面及特點都可以(個別地)被應用到所有可能之處。這些個別的方面，尤其是在所附的附屬項申請專利範圍中所敘述的方面及特點可以使其成為分割專利申請案的標的。
2‧‧‧光束發射器
8‧‧‧光束
22‧‧‧小射束
24‧‧‧射束調變器陣列
25‧‧‧射束阻擋陣列
27‧‧‧調變的小射束
28‧‧‧小射束
49‧‧‧目標
50‧‧‧射束源
51‧‧‧發散的射束
52‧‧‧準直儀
53‧‧‧分光鏡
54‧‧‧透鏡
56‧‧‧投影光學
60‧‧‧樣式串流器
62‧‧‧記憶體
63‧‧‧編碼裝置
100、100'、100"‧‧‧解碼裝置
110‧‧‧記憶體
111‧‧‧第一記憶體區段
112‧‧‧第二記憶體區段
120、120'‧‧‧選擇器電路
121‧‧‧所選的位元序列
130、130'、130"‧‧‧解碼電路
131‧‧‧樣式字組
140、140'‧‧‧輸出電路
150‧‧‧逗號偵測電路
160‧‧‧符元計數器電路
170‧‧‧重新同步偵測電路
180‧‧‧介面
190‧‧‧除錯控制器
500‧‧‧射束調變器陣列
501‧‧‧半導體基板
510‧‧‧孔徑(調變器)
511‧‧‧電性佈線
520、521‧‧‧電極
550‧‧‧解碼裝置
551‧‧‧光敏的元件
600‧‧‧方法
601、602、610、620、625、630、631、640、650‧‧‧步驟
700、700'‧‧‧解碼裝置
702‧‧‧步驟
710、710'‧‧‧記憶體
711、712、713‧‧‧記憶體
711'-718'‧‧‧移位暫存器
721‧‧‧位元
730'‧‧‧選擇電路
740‧‧‧輸出電路
750‧‧‧電路
750'‧‧‧逗號偵測電路
760、760'‧‧‧符元計數器電路
B‧‧‧輸入的位元串流
c‧‧‧符元計數器
d‧‧‧逗號偵測信號
mc‧‧‧錯過的逗號信號
p‧‧‧逗號位置信號
r‧‧‧重新同步信號
本發明將會以所附的圖式中展示的一範例實施例為基礎來 加以說明，其中：圖1係概要地展示根據本發明的一種多射束微影系統，圖2A、2B及2C係概要地展示根據本發明的一解碼裝置的實施例，圖3A、3B及3C係分別概要地展示一可被用在根據本發明的一解碼裝置中的解碼電路，圖4A及4B係展示根據本發明的一解碼裝置的一記憶體的內容、以及用於當一輸入的位元串流正被解碼時藉由該解碼裝置產生的信號的值的一個例子，圖5係概要地展示根據本發明的一種射束調變器陣列，圖6A及6B係分別展示根據本發明的一種方法的流程圖，圖7A及7B係分別概要地展示一用於解碼一輸入的位元串流並且被調適以用於在n=8之下分別一次接收4位元以及1位元之解碼裝置的實施例的部分。
圖1係展示根據本發明的一種多射束的微影系統，以用於圖案化一目標49。該系統係包括一射束源50，例如是一帶電粒子源或是一光源，其係用於產生一發散的射束51。該系統進一步包括一準直儀52，以用於將該射束準直成為一實質平行的射束。該實質平行的射束係撞擊在一分光鏡53上，其係將該射束51分光成為複數個小射束22。儘管為了清楚的原因起見而未被展示在圖1中，但是該複數個小射束通常包括數萬個到數十萬個、或是更多的小射束。在該分光鏡53的下游，一射束調變器陣列24(有時表示為射束消隱器陣列)係用於個別地消隱該複數個小射束中的小射束。 若一小射束並未到達該目標49(其在此例中是一晶圓)，則一小射束係被稱為被消隱的。在本例子中，已經藉由該射束調變器陣列24調變的小射束27係偏離其原始的路徑，使得射束阻擋陣列25係阻擋這些射束而不到達該目標49，而小射束28係保持未偏轉的，並且繼續藉由投影光學56而被投影到該目標49之上。若該多射束的微影系統是一種帶電粒子的多射束的微影系統的話，則此消隱的方式是特別有利的。對於熟習技術者而言將會明顯的是，當該微影系統是一種光為基礎的多射束的微影系統時，另一種類的適當的射束調變器陣列可以替代地被利用。
該微影系統進一步包括一樣式串流器60以用於串流樣式資料至射束調變器陣列24，並且包括一用於接收一序列的m位元的樣式字組的接收器、及/或一用於儲存該序列的m位元的樣式字組的記憶體62，該序列的m位元的樣式字組係代表將被寫入到該目標49之上的樣式、以及一用於編碼該些樣式字組成為訊框的編碼裝置，該些訊框係包括n位元的樣式符元以及一n位元的逗號符元。藉由該編碼裝置63所編碼的訊框係被傳送至兩個光束發射器2，該些光束發射器2係轉換已編碼的訊框成為載有樣式資料的光束8。該些載有樣式資料的光束係經由透鏡54而被投射到該射束調變器陣列24之上。根據在接收到的訊框中的樣式符元，該射束調變器陣列24係個別地消隱複數個小射束22中的小射束。
比起該射束調變器陣列24，實質較多的空間及計算資源係可供利用於該樣式串流器60及/或編碼裝置63。藉由利用根據本發明的一射束消隱器陣列(其係包括如同在此所述的解碼裝置)，樣式符元可以在該射束調變器陣列之處，利用相較之下相對非常小的空間以及很少的計算資源來 加以解碼及同步化。
圖2A係概要地展示根據本發明的一解碼裝置100，其係被配置以用於解碼n位元的樣式符元，並且用於將已解碼的樣式符元輸出為m位元的樣式字組，其中m<n。在所示的實施例中，n=8並且m=7，亦即該解碼裝置100係被調適以用於解碼8位元的樣式符元，並且將這些輸出為7位元的樣式字組。然而，在一替代實施例中，該解碼裝置可以適配於解碼具有另一位元長度的樣式符元，並且輸出具有另一位元長度的樣式字組，只要2<m<n即可。
該解碼裝置或是解碼器係被配置以用於接收一包括訊框的輸入的位元串流B，該些訊框係具有n位元的樣式符元以及一n位元的逗號符元。為了接收該些n位元的樣式字組，該解碼裝置係被設置有一記憶體110，該記憶體110係包括分別用於儲存n位元的一第一記憶體區段111以及一第二記憶體區段112。該記憶體110係具有總數2*n位元，其中該第一記憶體區段111具有位元0…n-1，其係對應於該記憶體的位元0…n-1，並且該第二記憶體區段112係包含位元0…n-1，其係對應於該記憶體110的位元n…2n-1。每次一序列的n位元被該解碼裝置接收到時，該第二記憶體區段112的內容係被複製到該第一記憶體區段111，並且該些新接收到的n位元係被儲存在該第二記憶體區段中。該記憶體110係因此儲存從該輸入的位元串流B接收到的一第一序列的n位元以及一緊接的連續的第二序列的n位元的一串聯，其中該第二序列係被附加至該第一序列。
若該輸入的位元串流至該解碼裝置的傳送係在無任何錯誤下發生的話，則接收到的n位元的序列的位元將會與該記憶體110對齊，尤 其是與其之第一及第二記憶體區段111、112對齊。換言之，該第一序列將會被儲存在第一記憶體區段111的位元0…n-1中，並且該第二序列將會被儲存在該第二記憶體區段112的位元0…n-1中，因而該第一序列以及被附加至該第一序列的第二序列將會被儲存在該記憶體110的位元0…2n-1中。
然而，若在該位元串流至該解碼裝置的傳送期間，一或多個位元係遺失或跳過，則在該解碼裝置處接收到的位元將可能會相對記憶體110為未對齊的，此係產生同步的遺失。若在該解碼裝置處接收到的一n位元的符元並未同步化的，亦即若在該解碼裝置處並不清楚該n位元的符元開始及結束在何處，則該符元一般而言將不會正確地解碼。同步錯誤係傳遞直到同步為止，而同步通常係發生在一逗號符元的位元序列係在該接收到的輸入的位元串流中被偵測到時。
為了偵測在該位元串流B中的一逗號符元，該解碼係被設置有逗號偵測電路150，該逗號偵測電路150係連接至該記憶體110、或是至少連接至該記憶體的位元0…2n-2。若一對應於該逗號符元的位元序列存在於除了最後一個位元以外的記憶體110中的話，則該逗號偵測電路係產生一逗號偵測信號"d"。檢查最後一個位元，亦即該記憶體的位元2n-1是否為一逗號符元的部分係被省略，因為一在該記憶體的位置2n-1之處具有其最後一個位元的逗號符元將會在一後續的n位元的符元被接收到並且該第二記憶體區段112的內容被複製到該第一記憶體區段111時加以辨認。
該逗號偵測電路150亦產生一逗號位置信號"p"。假設一逗號符元係被偵測到，則該逗號位置信號係被產生以指出從該記憶體110的位元0開始算，該逗號符元在該記憶體110中上一次發生的位置。若沒有逗 號符元被偵測到，則該產生的逗號位置信號並不改變值，而是維持當前面一個n位元的序列被接收到時其所具有的值。
一選擇器電路120係接收該逗號位置信號p，並且被調適以用於選擇該記憶體110的從藉由該逗號位置信號p所指出的位置開始的一序列的n位元。在該展示的例子中，該逗號位置信號p係具有一個5的值，其係導致該第一記憶體區段111的位元5…7被選擇、以及該第二記憶體區段112的位元0…4被選擇，此係產生總數n=8位元被選擇，其係對應於該記憶體110的位元5…12。
該解碼裝置進一步包括一解碼電路130，其係只根據所選的位元序列121來產生一具有位元值ABCDEFG的m位元的樣式字組131。儘管為了清楚的原因起見，該選擇器電路120在此已經被展示為一個別的電路，其係連接至該記憶體以及一解碼電路130，但是該選擇器電路120通常是該解碼電路130的部分。
由於m<n，因此所選的n位元的序列可以包含比該m位元的樣式字組更多的資訊。尤其，除了該m位元的樣式字組的資訊之外，該n位元的序列亦包含用於解碼該n位元的序列以產生該m位元的樣式字組所需的所有資訊。數種解碼的方式是可行的，如同在圖3A、3B及3C中所繪以及在此稍後所敘述者。
輸出電路140係耦接至該逗號偵測電路150，其係被調適以用於在沒有逗號偵測信號d被產生時，輸出已經藉由該解碼電路產生的m位元的樣式字組131。如上所述，在除了最後一個位元以外的該記憶體中存在一逗號符元序列時，一逗號偵測信號d係被產生。在此一情形中，任何n 位元從該記憶體的選擇都將會包含該逗號序列的至少一位元，因而該選擇的解碼都將會導致一有些隨機的m位元的樣式字組被輸出。根據本發明的解碼裝置係藉由在該逗號偵測信號已經被產生時，不輸出一已解碼的m位元的樣式字組來避免此。
圖2B係展示根據本發明的另一解碼裝置100'的一實施例，其中相同的元件符號是指稱相似的電路及信號。在解碼裝置100'以及圖2A的解碼裝置100之間的一差異是該解碼裝置100'係被設置有一符元計數器電路160，該符元計數器電路160係連接至該逗號符元偵測器電路150以及輸出電路140'。該符元計數器電路160係被調適以用於在每次從該輸入串流B接收到的一新的序列的n位元被儲存在該記憶體110中時，若該逗號偵測信號d係被產生、或是若一符元計數器c的目前的值係大於或等於一預設的訊框符元計數的話，則設定該符元計數器為零，而否則的話，則增量該符元計數器。在所示的實施例中，該符元計數器電路160係產生一信號r，其係指出一新的序列的n位元已經從該輸入串流接收到，並且傳遞該信號b至該符元計數器電路160。或者是，該符元計數器160可以連接至其它被調適以用於判斷一新的n位元的序列已經被接收到的裝置，其例如可以是一外部的時脈或脈衝產生器、該記憶體110、選擇器電路120或是解碼電路130。
在接收到每一個n位元的序列之後，若一逗號符元係在除了最後一個位元以外的該記憶體中被偵測到的話，則該符元計數器c係被設定為零。此外，即使沒有逗號符元被偵測到，該符元計數器c仍然在每次已經在無偵測到一逗號符元之下接收到該預設的訊框符元計數數量的n位元的序列時被設定為零。該輸出電路140'係被調適以用於只有在該行計數器 是大於零時，才輸出藉由該解碼電路130所解碼的一m位元的樣式字組。因此，當一逗號符元被偵測到時，並沒有輸出。此外，每次該預設的訊框符元計數數量的n位元的序列已經在未被尾隨一逗號符元下被接收到時，也都沒有輸出。該後者例如可能發生在若該逗號符元係在傳送期間被扭曲時，使得該逗號符元的一或多個位元被反轉，因而接收到的被扭曲的逗號符元並未被該逗號符元偵測電路偵測到。
圖2C係概要地展示根據本發明的一解碼裝置100"，其中相同的元件符號同樣是指稱相似的結構。該解碼裝置100"係連接至一除錯控制器190，該除錯控制器190係被調適以用於產生一信號，以用於將該選擇器電路120'以及該解碼電路130'切換在一第一操作模式以及一第二操作模式之間。在該第一模式中，該選擇器電路120'以及該解碼電路130'係分別用和在此稍早所述的選擇器電路120以及解碼電路130相同的方式來操作。在該第二模式中，該選擇器電路120'總是選擇該記憶體110的位元0…7，而與該逗號位置信號p的值無關，並且該解碼電路130'並不解碼所選的位元，而是通過仍然編碼的位元0…7至該輸出電路。該第二模式係提供一機構以用於串流來自該記憶體110的接收到的n位元的序列中的前面m位元至該輸出140'，而不改變該接收到的n位元的樣式序列中的這些m位元，並且可以為了測試該解碼裝置、及/或該解碼裝置被實施於其中的一裝置(例如是一射束調變器陣列)的目的來加以使用。
該解碼裝置100"係進一步設置有一重新同步偵測電路170，該重新同步偵測電路170係連接至該逗號偵測電路以及該符元計數器電路，並且被調適以用於在一逗號偵測信號d以及對應的逗號位置信號被產 生並且該產生的逗號位置信號的值係不同於前一個逗號位置信號所產生的值時，輸出重新同步信號r。此種重新同步信號至一在該解碼裝置100"的外部的裝置的輸出係透過一介面180。該外部的裝置因此可以監視有多少重新同步信號被輸出，以獲得在該接收到的輸入的位元串流中同步錯誤發生有多頻繁的一量測。在所示的實施例中，該重新同步信號r係包括該符元計數器c就在一逗號偵測信號被產生時將該符元計數器設定為零之前的值。
該重新同步偵測電路170係進一步被調適以用於在無逗號偵測信號正被產生之下，該符元計數器的值正被設定至初始值時，經由該介面180來輸出一錯過的逗號信號mc。因此，每次在接收到的輸入的位元串流中預期有一逗號符元，但是並未被偵測到時，該錯過的逗號信號係被產生。儘管在所示的實施例中，該重新同步電路係被調適以用於偵測一錯過的逗號，但將會瞭解到的是，該解碼裝置替代的是可被設置有一與該重新同步偵測電路分開的錯過的逗號偵測電路。
因此，該解碼裝置100"係被調適以用於經由該介面180來輸出資訊，該資訊可被一外部的裝置加以利用於監視接收到的輸入的位元串流的性質，尤其是逗號是否已經錯過及/或失去同步有多少次。該解碼裝置100"較佳的是亦被調適以用於輸出額外的資訊，例如是該逗號位置信號p及/或指出一新的序列的n位元已經從該輸入的位元串流接收到的信號b。
圖3A、3B及3C係分別概要地展示可被用在本發明的一解碼電路的一不同的例子。圖3A係概要地展示該解碼電路130係具有藉由該選擇器電路120所選的位元121以作為一輸入。這些位元121係被稱為abcdefg及h。該解碼電路係檢查最低有效位元，亦即最右邊的位元h是否 具有一個0的值。若h的值是零，則該解碼電路係藉由反相位元a、c、e及g，並且讓位元b、d及f為未修改的來解碼該些輸入位元，以產生一輸出ABCDEFG。相同的輸出亦可以藉由若h係等於0，則反相所有的位元abcdefg並且接著反相位元b、d及f來加以達成。所選的位元121的最右邊的位元h因此是作用為一極性位元，所有的位元abcdefg係根據其而決定是否應該被反相。
若h的值係等於1，則該解碼電路係藉由反相位元b、d及f並且讓位元a、c、e及g為未修改的來解碼該些輸入位元。若h係等於1，則相同的輸出亦可以藉由反相位元b、d及f並且讓位元a、c、e及g為未修改的，以產生輸出ABCDEFG來加以達成。
圖3B係展示另一解碼電路130'，其係被調適以用於只根據所選的位元121來產生具有位元值ABCDEFG的已解碼的m位元的樣式字組131。在圖3B中，該符號"﹁"係表示一布林NOT運算，並且該符號"⊕"係表示一布林XOR運算，其中位元A、C、E及G係藉由將位元a、c、e及g的值分別與位元h的值XOR運算來加以產生，並且位元B、D及F係藉由取位元b、d及f的值當與位元h的值XOR運算時的互補值來加以產生。
儘管在該解碼電路130及130'中，在位元h中的資訊係被用來決定如何解碼其餘的位元，但是在圖3C中所示的解碼電路130"係利用在位元e中的資訊以用於決定所選的位元121應該如何加以解碼的。該解碼裝置130"係藉由將位元b、c及g的值分別與位元e的值XOR運算來產生位元A、E及G，並且位元B、C、D及F係分別藉由取位元f、h、a及d的值當與位元e的值XOR運算時的互補值來加以產生。該些輸出位元ABCDEGH 係因此藉由只利用所選的位元121來執行布林運算，並且重新排列所產生的位元中的某些個的順序來加以產生。
由於圖3A-3C的解碼電路的單純性，如同對於熟習技術者將會明顯的，這些可以利用3*n個邏輯閘或更少個、或是利用3*m個邏輯閘或更少個來加以建構。再者，由於已解碼的m位元的樣式字組的每一個位元ABCDEFG的值可以與該已解碼的m位元的樣式字組的其它平行的位元無關地被計算出，因此其係容許這些位元的平行的解碼。除了圖3A-3C的例子以外，許多其它的解碼器原理圖都是可行的，其中解碼係只根據所選的序列的n位元而定。
圖4A及4B係展示用於根據本發明的一解碼裝置的一表以作為一例子，其中記憶體110在不同的時點t的內容係被展示。該解碼裝置係被調適以用於接收8位元的樣式符元，並且輸出7位元的已解碼的樣式字組。在該例子中，所利用的逗號符元係具有一位元序列"0101 1100"。在該記憶體110中對應於此逗號符元的位元序列係用粗體來加以指出，例如是如同在圖4A中所示的在時間t=1、3、5、6、9、11、13、15、17、18、20及21時。
在每一個時點t，一個新的8位元的序列係從該輸入的位元串流接收到。行p、d、c係分別指出該行位置信號、該行偵測信號、以及該符元計數器的值，其中一個"‧"係指出一逗號偵測信號已經被產生，而一空格係指出並沒有逗號偵測信號已經被產生。對應的已解碼的m位元的樣式字組在一輸入的位元串流的處理期間藉由該解碼裝置而被輸出所針對的接收到的8位元的序列係用反體字來加以展示，例如是在t=2、4及6時。由 於該記憶體的所選的位元的解碼可能在並無已解碼的位元被輸出之下發生，例如是若一逗號符元被解碼時，因此並非每一列都展示一序列的n位元被解碼並且接著被輸出。
該符元計數器c是該解碼裝置的符元計數器，並且被調適以用於在其到達一值是大於一個7的預設的訊框符元計數值時設定該符元計數器為零。在該解碼裝置處所預期的是，在每7個連續的樣式符元之後係接收到一逗號符元。
在t=1時，一逗號符元係存在於該第一記憶體區段111中(亦即在該記憶體110的位元0…7中)，並且該第二記憶體區段(亦即該記憶體110的位元8…15)係包括一位元序列"1010 1010"。由於一逗號符元係存在於該記憶體的位置零，因此該逗號位置信號p係被設定為零，並且一逗號偵測信號d係被產生。該符元計數器c也被設定為零，因而在t=1時並沒有符元被輸出。
在t=2時，那些原先在t=1時在該第二記憶體區段112中的位元係被複製到該第一記憶體區段。在t=2時並沒有逗號符元存在於該記憶體的位元0…15中，因而該逗號位置信號的值並不改變，而且並沒有逗號偵測信號被產生。該符元計數器被增量1，但仍然是小於該7的預設的訊框符元計數，因而所選的位元0…7係被解碼，並且已解碼的m位元的樣式字組係被輸出。
在t=3、5、7、9、11、13、15的每一個時，一逗號符元係在該記憶體中的一不同的位置處被偵測到，因而導致一逗號偵測信號的產生。儘管在t=16時，該記憶體的位元8…15係包含一逗號符元，但是此並 未導致一逗號偵測信號的產生，因為該記憶體110的前15個位元(亦即在位元0…14中)並不存在逗號符元。
在t=17時，在該記憶體中有兩個逗號符元，一個在位置0…7，而另一個在位置8…15。只有在該記憶體的位元0…14中的逗號符元係被偵測到，因而該逗號位置信號係被設定為零。沒有已解碼的m位元的樣式字組被輸出。
在t=18時，在t=17期間原本在該第二記憶體區段112的逗號符元現在已經被複製到該第一記憶體區段111，並且一新的8位元的序列已經被接收到並且儲存在該記憶體的位置8…15。因此，一第一逗號符元位元序列係存在於從位置0至7的記憶體中，並且一第二逗號符元位元序列係存在於從位置7至14的記憶體中。該逗號位置信號係被設定為存在於位元0…14中的最後一個逗號符元的位置，亦即其係被設定為7。並沒有一已解碼的m位元的樣式字組的輸出。
在t=19時，並沒有逗號符元存在於該記憶體的前15個位元(位元0…14)中。該逗號位置信號係具有一個零的值，因而該記憶體的位元7…14係被選擇來加以解碼，該已解碼的m位元的樣式字組係接著被輸出，並且該符元計數器係被增量1。
在t=20時，一逗號符元係被偵測到開始在位置0之處，因而該逗號位置信號以及該符元計數器係被設定為0。對於t=21而言，同樣也是如此。
在t=22時，並沒有逗號符元被偵測到，位元0…7係被解碼及輸出，並且該符元計數器係被增量1。具有值"x"的位元8…11可以分別具 有一個"1"或是"0"的值，只要這些位元當被附加至該第一記憶體區段111時並不形成一逗號符元序列即可。
圖4B係展示圖4A中所示的表的一延續，其中該記憶體的藉由一個"x"、或是藉由字母符號接著是一數字所指出的位元值係有關於隨機的位元值，然而其並不在該記憶體110中形成一逗號位元序列。
在t=23時，一逗號符元係存在於位置4…11的記憶體中，使得一具有一個4的值的逗號位置信號被產生。
在t=24至t=30時，8位元的序列係從該輸入的位元串流被接收到，其並不在該記憶體中形成一逗號符元。在這些時間的每一個處，該記憶體的位元4…11係被選擇、解碼，並且該已解碼的m位元的樣式字組係被輸出，同時該符元計數器係被增量，直到其到達該預設的訊框符元計數的值為止。
在t=31時，一逗號符元係如同將會預期到的被偵測到，因為從最後一個逗號符元被接收到後，7個樣式字組已經被輸出。
在t=32至t=38時，從該輸入的位元串流接收到的在該記憶體中並不會形成一逗號符元的8位元的序列係被選擇、解碼，並且已解碼的m位元的樣式字組係被輸出。在t=38時，該符元計數器的值是7，因而一逗號符元可預期是在t=39時。
然而，在t=39時，其並非是一逗號符元"0101 1100"，而是由於該逗號符元的位置6及7在傳送期間的位元反轉，一序列"0101 1010"已經被接收到。由於該符元計數器就在t=39之前，亦即在t=38時的值是7，因此並沒有根據所選的位元4…11的輸出，亦即該接收到的扭曲的逗號符元 並未被輸出為一已解碼的m位元的樣式字組。
在t=40及41時，位元4…11係被解碼，並且對應的已解碼的m位元的樣式字組係被輸出。
在t=42時，一逗號符元係在該記憶體中的位置0之處被偵測到，此係使得該逗號位置信號被設定為0。
圖5係概要地展示根據本發明的射束調變器陣列500的俯視圖，其係包括一半導體基板501，其中複數個孔徑510係被設置。該射束調變器陣列進一步包括一陣列的調變器，該陣列的調變器係位於單一平面內，並且被調適以用於調變通過該些孔徑510的帶電粒子射束。每一個調變器係和一孔徑510相關的，並且包括兩個電極520及521，該等電極係被設置在相關的孔徑510的周邊，並且藉由電性佈線511來連接至一解碼裝置550。為了清楚的原因起見，每一個孔徑510係被展示為只被兩個電極520、521所圍繞，具有一電連線至該解碼裝置。然而，每一個孔徑在其周邊附近可被設置有兩個或多個電極，例如是每一孔徑有4或8個電極，其中那些電極中的數個或是全部係連接至一連接到該解碼裝置550之個別的導線。該解碼裝置550係被設置有一光敏的元件551，以用於接收被傳送至其的具有一調變的光束的形式之樣式資料。該光敏的元件551係轉換此種調變的光束成為一電性信號，該電性信號係包括將藉由該解碼裝置解碼的一輸入的位元串流。根據該已解碼的輸入的位元串流，連接至該解碼裝置的調變器係被控制以用於偏轉一通過其對應的孔徑的小射束、或是讓其未偏轉的通過。
通常，而且如圖所示的，每一個解碼裝置550係被配置以用 於解碼一輸入的位元串流成為m位元的樣式字組，並且每一個解碼裝置的輸出係耦接至m個個別的調變器510，其中每一個已解碼的m位元的樣式字組的每一個位元係控制該m個調變器中的對應的一個是否調變一小射束。儘管在此例子中只有20個孔徑被展示，但是該射束調變器陣列通常包括數萬個或更多個孔徑以及對應的調變器。由於該些解碼裝置550具有一簡單的結構並且需要相當小的空間，它們可以輕易地被配置在一藉由該調變器陣列的調變器所橫跨的區域中，即如同在圖5中所示的四個解碼裝置中的三個的情形。在每一個解碼裝置以及其相關的調變器之間的距離因此可以被保持相當小的，亦即小於在兩個耦接至相同的解碼裝置的調變器之間的一最大的距離或間距的10倍。在所示的實施例中，在兩個耦接至該解碼裝置550的相鄰的調變器510之間的一最大的距離是50nm，並且所有耦接至該解碼裝置550的調變器係被配置在相隔一段距離其小於1000nm的距離內。
圖6A係展示根據本發明的一種方法600的流程圖。在步驟601中，一序列的n位元例如是藉由一如同在此所述的解碼裝置，從一輸入的位元串流加以接收到。
在後續的步驟602中，所檢查的是一預設的n位元的逗號符元是否存在於所接收到的序列除了最後一個位元以外的所有位元被附加至從該輸入的位元串流接收到的緊接在其前面的一序列的n位元的一串聯中。若是此種情況的話，一逗號偵測信號係在步驟610中被產生。在步驟620中，一逗號位置信號係被產生，其係指出該逗號符元在該串中最近被偵測到所在的一位置。儘管在所示的實施例中，步驟620係與步驟602的結果 無關地加以執行，但是在一替代實施例中，此步驟可以只有在步驟702中沒有逗號偵測信號被產生時才加以執行。
在步驟630中，所檢查的是一逗號偵測信號是否已經被產生。若不是此種情況的話，則在步驟631中，一已解碼的m位元的樣式字組係只根據從串聯的藉由該逗號位置信號指出的位置開始的一所選的序列的n位元來加以產生，並且該方法係前進到步驟640，其中該已解碼的m位元的樣式字組係被輸出，例如是被輸出到一射束調變器陣列的一或多個調變器，以用於個別地調變複數個小射束。在步驟640之後，該方法係在步驟601重新開始。當在步驟630中，判斷出的是沒有逗號偵測信號已經被產生時，該方法係在步驟601重新開始。
圖6B係展示根據本發明的一種方法的另一實施例。步驟601-631係與圖6A中的相同。在一額外的步驟625中，若該逗號偵測信號係被產生、或是若該符元計數器的一目前的值係等於一大於零的預設的訊框符元計數值，則一符元計數器係被設定為零。若這些狀況都不適用的話，則在步驟625中，該符元計數器係被增量1。
在步驟650(其係取代圖6A的步驟640)中，若且唯若該符元計數器係大於零，則該已解碼的m位元的樣式字組係被輸出。
總之，本發明係有關於一種方法及解碼裝置，其係用於接收一包括一序列的n位元的樣式符元以及一用於同步的獨特的n位元的逗號符元的輸入的位元串流，並且用於從其產生一包括一序列的m位元的樣式字組之同步化的輸出，其中m<n。該逗號符元係容許在該輸入的位元串流中偵測跳過位元，因而該輸出係被同步化以補償該跳過位元。該解碼裝置 以及解碼的方法是特別簡單的，並且可被應用在其中空間及計算資源是稀少的裝置中，例如是在一包括複數個解碼裝置的射束調變器陣列中、及/或在一包括此種射束調變器陣列的微影系統中，而同時仍然提供一同步功能。
圖7A係概要地展示根據本發明的一解碼裝置700的一實施例的一部分，其中只有用在同步的電路係被展示。該解碼裝置係具有一個4的資料寬度，亦即q=4，並且因此被調適以用於一次從該輸入的位元串流接收4個位元。該裝置係包括三個4位元的記憶體711、712及713，其一起係構成一12位元的記憶體710。每次從該輸入的位元串流B接收到四個新的位元時，來自記憶體712的四個位元係被複製到該記憶體711，來自記憶體713的四個位元係被複製到該記憶體712，並且新接收到的4個位元係被儲存在該記憶體713中。儘管該解碼裝置的資料寬度係等於4，但是該逗號符元係具有8個位元，亦即n=8。逗號偵測電路750係檢查一n位元的逗號符元是否存在於該記憶體710的除了最後一個位元以外的所有的位元中，亦即是否在該記憶體711、712的位元以及記憶體713的除了最後一個位元以外的所有的位元的串聯中。若是此種情況的話，其係產生一逗號偵測信號d。符元計數器電路760係在每次一新的序列的4位元被接收到時，將一符元計數器c增量1，並且若一逗號偵測信號d被產生時，則設定該符元計數器c為0。該符元計數器c的一個零的值係指出一新的訊框的開始。每當該符元計數器等於0時，輸出電路740係開始解碼並且輸出一新的訊框的已解碼的m位元的樣式符元。每當該符元計數器超出該值15時，其係被重置為0。
不論一逗號是否在該記憶體710中被偵測到，該電路750都 會產生一逗號位置信號p，其係指出在該記憶體710中的一其中一逗號符元最近被偵測到的位置。根據此逗號位置信號，選擇器電路720係從該記憶體710選擇4個位元721，以被傳遞至一解碼電路(未被展示)，並且選配地被傳遞至一解多工電路(亦未被展示)。在本例子中，該四個位元721是記憶體712的位元編號3以及記憶體713的位元0、1及2，並且該些虛線係指出這4個位元可以在一對應的已解碼的m位元的樣式字組藉由輸出電路740來加以輸出之前，先通過解碼器及/或解多工電路。
圖7B係概要地展示根據本發明的一解碼裝置700'的一實施例的一部分，其中亦只有用在同步的電路係被展示。如同在圖7A的實施例中，該解碼電路以及選配的解多工電路為了清楚的原因起見而未被展示。然而，例如是在圖3A、3B及3C中所示的適當的解碼電路可被利用在兩種實施例中。
圖7B的解碼裝置的資料寬度係等於1，亦即q=1，並且該裝置係被調適以用於一次接收單一位元。為了能夠偵測一n位元的逗號符元，該裝置係被設置有n個1位元的移位暫存器711'-718'，其一起係構成一n位元的記憶體710'。逗號偵測電路750'係被調適以用於在一逗號符元位元序列存在於該記憶體中時，產生一逗號偵測信號d。選擇電路730'總是選擇該記憶體的第一位元711'，因為一逗號只能夠在該記憶體的第一位置711'之處被偵測到。每次一新的序列的4位元被接收到時，符元計數器電路760'係將一符元計數器c增量1，並且若一逗號偵測信號d被產生，則設定該符元計數器c為0。該符元計數器c的一個零的值係指出一新的訊框的開始。每當該符元計數器等於0時，輸出電路740'係開始解碼並且輸出一新的訊框 的已解碼的m位元的樣式符元。每當該符元計數器超出該值63時，其係被重置為0。
將瞭解到的是，以上的說明被納入是為了描繪較佳實施例的操作，因而不是意謂限制本發明的範疇。從以上的討論來看，許多的變化對於熟習此項技術者而言將會是明顯的，其仍然將會被本發明的範疇所涵蓋。
600‧‧‧方法
601、602、610、620、630、631、640‧‧‧步驟

Claims (25)

  1. 一種從一包括訊框的輸入的位元串流來產生m位元的樣式字組(pattern symbols)的一已解碼及同步化的輸出之方法，該些訊框係具有n位元的樣式符元以及一n位元的逗號符元，並且其中跳過位元可能已經發生，其中m<n，該方法係包括重複以下的步驟：a)從該輸入的位元串流接收一序列的q個位元，其中q
    Figure 106121798-A0305-02-0044-1
    1；b)偵測一預設的n位元的逗號符元是否存在於該接收到的序列的q個位元的除了最後一個位元以外的所有的位元被附加至從該輸入的位元串流接收到的緊接在其前面的一序列的n位元的一串聯(concatenation)中；c)判斷一逗號位置，其中若在步驟b)中，一逗號符元係被偵測到，則該逗號位置係被判斷為指出該逗號符元在該串聯中被偵測到所在的一位置，並且其中若在步驟b)中，並沒有逗號符元被偵測到，則該逗號位置係被判斷為最近在步驟c)中所判斷的一逗號位置；d)若在步驟b)中，並沒有逗號符元被偵測到：選擇該串聯的從藉由該逗號位置所指出的該位置開始的一預設的數量的位元，該預設的數量係大於m，並且只根據該些所選的位元來解碼該所選的預設的數量的位元以產生至少一已解碼的m位元的樣式字組，以及輸出該至少一已解碼的m位元的樣式字組。
  2. 根據申請專利範圍第1項之方法，其中q係等於n，並且其中該預設的數量係等於n。
  3. 根據申請專利範圍第1或2項之方法，其進一步包括更新一符元 計數器，該符元計數器係指出在步驟b)中並未偵測到一逗號符元之下，已經被輸出的連續的m位元的樣式字組的一數量，該更新係包括在每次一新的序列的q個位元係從該輸入串流接收到時：若在步驟b)中偵測到該逗號符元、或是若該符元計數器的值係指出一大於或等於一預設的訊框符元計數的數量的連續的樣式字組已經被輸出的話，則設定該符元計數器至一初始值，而否則的話，則增量該符元計數器；其中在步驟d)中輸出該至少一已解碼的m位元的樣式只發生在該樣式符元計數器具有一不同於該初始值的值時。
  4. 根據申請專利範圍第1或2項之方法，其中在步驟c)中的該逗號位置的該判斷以指出該逗號符元在該串聯中被偵測到所在的一位置係包括判斷該逗號位置為指出當從該串聯的第一位元開始時，該逗號符元在該串聯中的上一次發生的一位置。
  5. 根據申請專利範圍第1或2項之方法，其中每一個n位元的樣式符元係包括一已編碼的m位元的樣式字組以及用於解碼該已編碼的m位元的樣式字組的解碼資訊，其中，當該串聯的該n位元包含一n位元的樣式符元時，該n位元的解碼以產生該已解碼的m位元的樣式字組係包括：根據該解碼資訊來反相或是不反相該已編碼的m位元的樣式字組的該m位元的全部，以產生一已部分解碼的m位元的樣式字組；以及反相在該已部分解碼的m位元的樣式字組的三個或更多個預設的位元位置處的位元，以產生該已解碼的m位元的樣式字組。
  6. 根據申請專利範圍第3項之方法，其進一步包括假設在步驟b)中一逗號符元係被偵測到，並且該逗號位置在該步驟b)的期間的值並不等於該逗號位置接著在步驟c)中被判斷出的值，則輸出一重新同步 信號。
  7. 根據申請專利範圍第3項之方法，其進一步包括假設在步驟b)中一逗號符元係被偵測到，並且該符元計數器的值並不對應於該預設的訊框符元計數時，則輸出一重新同步信號。
  8. 根據申請專利範圍第1或2項之方法，其進一步包括假設在步驟b)中沒有逗號符元被偵測到，並且該符元計數器係設定至該初始值，則輸出一錯過的逗號信號。
  9. 根據申請專利範圍第1或2項之方法，其中該輸入的位元串流是一多工的輸入的位元串流，其中該方法進一步包括在輸出該至少一已解碼的m位元的樣式字組之前，解多工從該輸入位元串流接收到的該些位元。
  10. 一種被配置以從一包括訊框的輸入的位元串流來產生m位元的樣式字組的一已解碼及同步化的輸出之解碼裝置，該些訊框係具有n位元的樣式字組以及一n位元的逗號符元，並且其中跳過位元可能已經發生，其中m<n，該解碼裝置係包括：一接收器，其係用於接收從該輸入的位元串流接收到的一序列的q個位元、及/或一用於儲存該序列的q個位元的記憶體，其中q
    Figure 106121798-A0305-02-0046-2
    1；逗號偵測電路，其係被配置以用於偵測一預設的n位元的逗號符元是否存在於該接收到的序列的q個位元的除了最後一個位元以外的所有的位元被附加至緊接在其前面的從該輸入串流接收到的一序列的n位元之一串聯中，以用於只有在一逗號符元被偵測到時才產生一逗號偵測信號，並且用於產生一逗號位置信號，其中若該逗號偵測信號係被產生，則該逗號位置信號係被設定為一指出在該串聯中的該逗號符元被偵測到所在的一逗號位置的值，並 且其中否則的話，該逗號位置信號係被設定為一指出一最近被偵測到的逗號位置的值，使得若沒有逗號符元被偵測到的話，則該逗號位置信號並不改變其值；解碼電路，其係連接至該逗號偵測電路，並且被配置以用於選擇該串聯的從藉由該逗號位置信號所指出的該位置開始的一預設的數量的位元，並且用於只根據所選的位元來產生至少一已解碼的m位元的樣式字組；輸出電路，其係連接至該解碼電路，並且被配置以用於在沒有逗號偵測信號被產生時輸出該至少一已解碼的m位元的樣式字組。
  11. 根據申請專利範圍第10項之解碼裝置，其中該記憶體係被配置以用於和該接收到的序列的q個位元一起儲存從該輸入的位元串流接收到的緊接在其前面的該序列的n位元。
  12. 根據申請專利範圍第10或11項之解碼裝置，其中q係等於n，並且其中該預設的數量係等於n。
  13. 根據申請專利範圍第10或11項之解碼裝置，其中該逗號偵測電路係被配置以用於在該逗號偵測信號被產生時，產生該逗號位置信號，使得其係指出在從該串聯的第一位元開始時，在該串聯中的該逗號符元的上一次發生的位置。
  14. 根據申請專利範圍第10或11項之解碼裝置，其進一步包括符元計數器電路，其係連接至該逗號偵測電路並且被配置以用於在每次一新的序列的n位元係從該輸入的位元串流接收到時，若該逗號偵測信號被產生、或是若該符元計數器的目前的值等於一預設的訊框符元計數的話，則設定一符元計數器至一初始值，而否則的話，則增量該符元計數器；其中該輸出電路係被配置以用於只在該符元計數器具有 一不同於該初始值的值時，才輸出該已解碼的m位元的樣式字組。
  15. 根據申請專利範圍第14項之解碼裝置，其進一步包括：一重新同步偵測電路，其係被配置以用於假設該逗號偵測信號被產生、以及一逗號位置信號具有一值是不等於該逗號位置信號的一緊接在其前面所產生的值的話，則輸出一重新同步信號；以及一介面，其係用於和一外部的裝置耦接以用於輸出該重新同步信號至該外部的裝置。
  16. 根據申請專利範圍第15項之解碼裝置，其中該重新同步偵測電路係進一步被配置以用於假設一逗號偵測信號被產生並且該符元計數器的一值並不對應於該預設的訊框符元計數的話，則輸出一重新同步信號至該外部的裝置。
  17. 根據申請專利範圍第14項之解碼裝置，其進一步包括一錯過的逗號偵測電路，其係被配置以用於在無該逗號偵測信號正被產生之下，該符元計數器的值正被設定至該初始值時，輸出一錯過的逗號信號；其中該解碼裝置係被設置有一用於和一外部的裝置耦接的介面，以用於傳送該錯過的逗號信號至該外部的裝置。
  18. 根據申請專利範圍第10或11項之解碼裝置，其中該所選的n位元係包括一已編碼的m位元的樣式字組以及用於解碼該已編碼的m位元的樣式字組的解碼資訊，其中該解碼電路係被配置以用於根據該解碼資訊來將該已解碼的m位元的樣式字組產生為以下的任一者：該已編碼的m位元的樣式字組的該些位元，其中在三個或更多個預設的位元位置處的位元係被反相；或是該已編碼的m位元的樣式字組的該些位元，其中除了那些在該三個或更多個預設的位元位置處以外的所有位元係被反相。
  19. 根據申請專利範圍第11項之解碼裝置，其中該解碼電路係被配置以用於平行地產生該已解碼的m位元的樣式字組的每一個位元。
  20. 根據申請專利範圍第10或11項之解碼裝置，其進一步包括解多工電路，該解多工電路係被配置以用於在輸出該至少一已解碼的m位元的樣式字組之前，解多工從該輸入位元串流接收到的該些位元。
  21. 一種射束調變器陣列，其係包括一或多個根據申請專利範圍第10-20項的任一項的解碼裝置，其進一步包括一陣列的調變器以用於個別地調變複數個小射束，其中該一或多個解碼裝置的每一個係電耦接至該陣列的調變器的對應的複數個調變器，以用於控制該複數個調變器。
  22. 根據申請專利範圍第21項之射束調變器陣列，其中該陣列的調變器中的該些調變器係實質在單一平面內來加以配置，並且其中該些解碼裝置的每一個係被配置在其對應的複數個調變器所橫跨的一區域之內。
  23. 根據申請專利範圍第21或22項之射束調變器陣列，其進一步包括光敏的元件，其中該些解碼裝置的每一個係連接至該些光敏的元件中的一個，並且其中該些光敏的元件的每一個係被配置以用於接收一調變的光束，並且轉換該調變後的光束成為一電性信號，該電性信號係包括用於該些解碼裝置中的一或多個的該輸入位元串流。
  24. 根據申請專利範圍第21或22項之射束調變器陣列，其中每一個解碼裝置係被配置在相對耦接至其的該些調變器的每一個的一預設的距離之內，其中該預設的距離係小於或等於在兩個耦接至該解碼裝置的相鄰的調變器之間的一最大的距離的20倍，較佳的是小於該最大 的距離的10倍。
  25. 一種用於圖案化一目標之多射束的微影系統，該系統係包括：一射束源，其係用於產生複數個用於圖案化該目標的小射束；一根據申請專利範圍第21-24項的任一項的射束調變器陣列，其係被配置以用於接收位元串流以作為用於該射束調變器陣列的該一或多個解碼裝置的輸入的位元串流。
TW106121798A 2016-06-30 2017-06-29 用於產生已解碼與已同步輸出的方法與裝置 TWI771307B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/198,487 2016-06-30
US15/198,487 US9887707B2 (en) 2016-06-30 2016-06-30 Method and device for generating a decoded and synchronized output

Publications (2)

Publication Number Publication Date
TW201803278A TW201803278A (zh) 2018-01-16
TWI771307B true TWI771307B (zh) 2022-07-21

Family

ID=60786970

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106121798A TWI771307B (zh) 2016-06-30 2017-06-29 用於產生已解碼與已同步輸出的方法與裝置

Country Status (4)

Country Link
US (1) US9887707B2 (zh)
NL (1) NL2019153B1 (zh)
TW (1) TWI771307B (zh)
WO (1) WO2018004013A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10110343B2 (en) * 2016-06-29 2018-10-23 Mapper Lithography Ip B.V. Method and encoding device for encoding a sequence of m-bit pattern words and outputting a frame comprising corresponding n-bit symbols
US10608675B1 (en) * 2018-09-09 2020-03-31 Mediatek Inc. Method for performing polar decoding with aid of notation transformation and associated polar decoder
FR3100369B1 (fr) * 2019-08-29 2022-03-04 Commissariat Energie Atomique Procédé d’inversion sélective de mots à écrire dans une mémoire et dispositif pour sa mise en œuvre
US12081376B2 (en) * 2021-11-05 2024-09-03 Samsung Display Co., Ltd. DC balanced transition encoding

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09135268A (ja) * 1995-11-08 1997-05-20 Nec Eng Ltd データ交換装置
US20030161429A1 (en) * 2002-02-22 2003-08-28 Via Technologies, Inc. Device and method for comma detection and word alignment in serial transmission
US7702973B2 (en) * 2007-01-05 2010-04-20 Broadcom Corporation Modified defect scan over sync mark/preamble field
TW201432771A (zh) * 2012-10-01 2014-08-16 Kla Tencor Corp 用於在一無掩模之微影系統中之壓縮資料傳輸之系統及方法
US20150179403A1 (en) * 2013-11-25 2015-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method and Apparatus for Electron Beam Lithography

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4486739A (en) 1982-06-30 1984-12-04 International Business Machines Corporation Byte oriented DC balanced (0,4) 8B/10B partitioned block transmission code
JPS6449427A (en) * 1987-08-20 1989-02-23 Matsushita Electric Ind Co Ltd Code converter
US5148453A (en) 1991-05-02 1992-09-15 The Institute For Space And Terrestrial Science Parallel sync detection
US5648776A (en) * 1993-04-30 1997-07-15 International Business Machines Corporation Serial-to-parallel converter using alternating latches and interleaving techniques
US5715278A (en) 1993-05-11 1998-02-03 Ericsson Inc. Standby power saving in mobile phones
US5699062A (en) * 1995-02-01 1997-12-16 International Business Machines Corporation Transmission code having local parity
US6198413B1 (en) * 1999-07-01 2001-03-06 International Business Machines Corporation Partitioned DC balanced (0,6) 16B/18B transmission code with error correction
US7081838B2 (en) * 2004-12-29 2006-07-25 Enigma Semiconductor, Inc. 16b/10s coding apparatus and method
US7405679B1 (en) 2007-01-30 2008-07-29 International Business Machines Corporation Techniques for 9B10B and 7B8B coding and decoding
KR20090085257A (ko) 2008-02-04 2009-08-07 삼성전자주식회사 Ｄｓｖ 제어 방법, 이에 적합한 기록매체 및 장치
US9305747B2 (en) * 2010-11-13 2016-04-05 Mapper Lithography Ip B.V. Data path for lithography apparatus
US9455745B2 (en) * 2013-02-21 2016-09-27 Microsoft Technology Licensing, Llc Encoding with integrated error-detection
US8855246B2 (en) 2013-03-06 2014-10-07 Qualcomm Incorporated Demodulating a data packet based on a detected sync word

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09135268A (ja) * 1995-11-08 1997-05-20 Nec Eng Ltd データ交換装置
US20030161429A1 (en) * 2002-02-22 2003-08-28 Via Technologies, Inc. Device and method for comma detection and word alignment in serial transmission
US7702973B2 (en) * 2007-01-05 2010-04-20 Broadcom Corporation Modified defect scan over sync mark/preamble field
TW201432771A (zh) * 2012-10-01 2014-08-16 Kla Tencor Corp 用於在一無掩模之微影系統中之壓縮資料傳輸之系統及方法
US20150179403A1 (en) * 2013-11-25 2015-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method and Apparatus for Electron Beam Lithography

Also Published As

Publication number Publication date
TW201803278A (zh) 2018-01-16
WO2018004013A1 (en) 2018-01-04
US20180006668A1 (en) 2018-01-04
NL2019153B1 (en) 2021-10-04
US9887707B2 (en) 2018-02-06
NL2019153A (en) 2018-01-09

Similar Documents

Publication Publication Date Title
TWI771307B (zh) 用於產生已解碼與已同步輸出的方法與裝置
JP4309765B2 (ja) シリアルリンクを利用したビデオ及び付属データの伝送方法及びシステム
KR101211891B1 (ko) 광 무선 통신 방법 및 장치
JP2005514849A (ja) シリアルリンクを利用したビデオ及び複数のフォーマットにおけるパケット化されたオーディオデータの伝送方法及びシステム
US8914698B2 (en) Cyclic redundancy check circuit and communication system having the same for multi-channel communication
EP0157413A2 (en) Digital communication system including an error correcting encoder/decoder and a scrambler/descrambler
US8024558B2 (en) Method and system for providing synchronous running encoding and encryption
US20080123848A1 (en) System and method for data security, encryption apparatus and decryption apparatus
DK170266B1 (da) Chifreringssystem og fremgangsmåde til chifrering og dechifrering
US5204903A (en) Secure communication equipment and secure transmission system
JP2006100890A (ja) データ伝送方法およびデータ伝送システムならびにデータ送信装置およびデータ受信装置
US6847692B2 (en) Data transmission system
JP2007013466A (ja) データ処理装置およびデータ処理方法
US20090103727A1 (en) Sync-bit Insertion for Timing Reference Signals to Prevent Long Runs of Static Data in Serial Digital Interfaces
US10110343B2 (en) Method and encoding device for encoding a sequence of m-bit pattern words and outputting a frame comprising corresponding n-bit symbols
KR100699469B1 (ko) 데이터 전송을 위한 클록을 재생성하기 위한 시스템
JP2020014050A (ja) 装置
US8411852B2 (en) Diffusion oriented method and apparatus for stream cryptography
JPH0629956A (ja) Ｓｄｈ信号における誤り訂正符号挿入処理方式及び光伝送装置
JP2007274533A (ja) シリアル伝送用の送信装置，スクランブル処理方法，受信装置及びシステム
JP3008965B2 (ja) 暗号化通信装置及び暗号化伝送システム
JPH03297236A (ja) データ伝送方式
JPH066335A (ja) 高能率音声伝送の擬似同期防止方法
JP2006157269A (ja) 送信装置および受信装置
KR20240129067A (ko) 제한된 격차로 효율적으로 전송가능한 비트 시퀀스