JP2005514849A - シリアルリンクを利用したビデオ及び複数のフォーマットにおけるパケット化されたオーディオデータの伝送方法及びシステム - Google Patents

シリアルリンクを利用したビデオ及び複数のフォーマットにおけるパケット化されたオーディオデータの伝送方法及びシステム Download PDF

Info

Publication number
JP2005514849A
JP2005514849A JP2003559026A JP2003559026A JP2005514849A JP 2005514849 A JP2005514849 A JP 2005514849A JP 2003559026 A JP2003559026 A JP 2003559026A JP 2003559026 A JP2003559026 A JP 2003559026A JP 2005514849 A JP2005514849 A JP 2005514849A
Authority
JP
Japan
Prior art keywords
data
video
audio
format
transmitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003559026A
Other languages
English (en)
Inventor
ウルフ、ポール・ダニエル
バンクス、ジョン・ディ
キーティング、ステーブン・ジェイ
ペイサコビッチ、アレキサンダー
シーメンス、ドゥエイン
シート、ウィリアム
スケイリス、アルバート・エム
Original Assignee
シリコン・イメージ・インク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/036,234 external-priority patent/US7359437B2/en
Priority claimed from US10/095,422 external-priority patent/US7257163B2/en
Priority claimed from US10/171,860 external-priority patent/US7088398B1/en
Application filed by シリコン・イメージ・インク filed Critical シリコン・イメージ・インク
Publication of JP2005514849A publication Critical patent/JP2005514849A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/203—Details of error rate determination, e.g. BER, FER or WER
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/206—Arrangements for detecting or preventing errors in the information received using signal quality detector for modulated signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/89—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G09G2370/047—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial using display data channel standard [DDC] communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Television Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

受信器と送信器とシリアルリンクを具備する通信システムであって、エンコード処理されたデータ（例えば、ビデオ、オーディオ、及び追加的に他の補助データ）が送信器から受信器に伝送される。シリアルリンクは、ＴＭＤＳリンク又はＴＭＤＳライクリンクとすることができるが、そうでなくてもよい。典型的な実施の形態においては、エンコード処理されたオーディオデータのパケットが、エンコード処理されたビデオデータのバースト同士の間のデータアイランド期間に、１以上の各チャンネルを利用して伝送される。本発明にかかる他の実施の形態は、シリアルリンクを利用して伝送するためビデオデータの（好ましくは複数のビデオフォーマットにおけるどんなフォーマットを持ったものでも）エンコード処理を行い、オーディオデータの（好ましくは複数のオーディオフォーマットにおけるどんなフォーマットを持ったものでも）エンコード処理及びパケット化を行うために用いる送信器と、このようなデータを受信し（そして好ましくは再フォーマット）する受信器と、受信したデータ又は、シリアルリンクを利用して伝送すべきデータの、フォーマット処理、エンコード処理、パケット化、デコード処理、及び再フォーマット処理を行うための方法である。

Description

本発明は、シリアルリンクを利用したエンコードされたビデオデータと少なくとも１つの他のエンコードされたデータのストリーム（例えばエンコードされたビデオデータと、エンコードされたオーディオのパケット及び／又は他の付属データ）を伝送するための方法及びシステム、並びに、このようなシステムに用いられる送信装置と受信装置に関する。好ましい実施形態においては、シリアルリンクとは、トランジッションを最小化した差動信号（「ＴＭＤＳ」）リンク、又は、ＴＭＤＳリンクの特性の全部を有しないが一部を有するリンクである。
関連出願の相互参照
この出願は、２００２年6月１４日に出願され、本特許出願の譲受人に委託された係属中の米国特許出願番号10/171,860の一部継続出願であり、２００２年３月１2日に出願され、本特許出願の譲受人に委託された係属中の米国特許出願番号10/095,422の一部継続出願であり、２００１年１２月２４日に出願され、本特許出願の譲受人に委託された係属中の米国特許出願番号10/036,234の一部継続出願である。
発明の技術的背景
本明細書全般において、１０進数（基数「１０」）は、接頭辞又は接尾辞をつけないで表示し、時には以下のような表記を使用する。
「ビット０」は、バイト又はワードにおける最下位ビットであることを示す。
接頭辞「０ｘ」は、以下の記号が１６進数で表した数字であることを示す（例えば、「０ｘＣ」は２進数で１１０００を意味する）。そして、
接頭辞「０ｂ」は、以下の記号が２進数（基数２）で表した数字であることを示す（例えば、「０ｂ１００」は１０進数で８を意味する）。
本発明の要素は、シリアルリンクの特性に基づいている。データやクロック信号を送るための様々なシリアルリンクが周知である。
従来のシリアルリンクの１つは、ホストプロセッサ（例えばパーソナルコンピュータ）からモニタへのビデオデータの高速伝送に主として用いられ、トランジッションを最小化した差動信号インターフェース（transition minimized differential signaling interface）（「ＴＭＤＳ」リンク）として知られている。ＴＭＤＳリンクの特徴として以下が含まれる。
１．ビデオデータがエンコードされて、エンコードされたワードとして伝送される（デジタルビデオデータの各８ビットが、伝送される前にエンコードされた１０ビットワードに変換される）。
ａ）エンコード処理により、１組の「帯域内」ワードと１組の「帯域外」ワードとが決められる。（このエンコーダは、コントロール又は同期信号に応答して、「帯域外」ワードを生成することができるにもかかわらず、ビデオデータに応答して、「帯域内」ワードのみ生成することができる。各帯域内ワードは、１つの入力ビデオデータワードをエンコードした結果得られた、エンコードされたワードである。このリンクを利用して伝送される帯域内ワードでないすべてのワードは、「帯域外」ワードである。）
ｂ）ビデオデータのエンコード処理は、帯域内ワードにおいてトランジッションが最低限になるようになされる。（帯域内ワードの順序は、最小化又は減少させたトランジッションの数を持つ。）
ｃ）ビデオデータのエンコード処理は、帯域内ワードがＤＣバランスされるように実行される。（このエンコード処理は、一連の帯域内ワードの伝送に用いられる電圧波形の各々が、予め定めた閾値以上に参照電圧と相違することを防止する。具体的には、各「帯域内」ワードの１０番目のビットは、それにより、先にエンコードされたデータビットのストリーム中の１とゼロの数における不均衡を訂正するために、他の９ビットの内の８ビットがエンコード処理の間に反転されたかどうかを示す。）
２．エンコードされたビデオデータとビデオクロック信号は、差動信号として伝送される。（ビデオクロックとエンコードされたビデオデータは導線対を利用して差動信号として伝送される。）
３．３つの導線対がエンコードされたビデオを伝送するために用いられ、４番目の導線対がビデオクロック信号を伝送するために用いられる。
。
４．信号伝送は、送信器（通常は、デスクトップやポータブルコンピュータ、又は他のホストに結びつく）から受信器（通常はモニタや他の表示装置の素子である）へと、一方向に行われる。
ＴＭＤＳの使用とは、ディジタルディスプレイワーキンググループ（Digital Display Working Group）により採用された「ディジタルビジュアル」インターフェース（Digital Visual Interface）（「ＤＶＩ」リンク）を用いることである。これについて、図１を参照して説明する。ＤＶＩリンクは、送信器と受信器の間の付加的な制御線のみならず、（ビデオクロック信号を伝送するために共通の導線対を共有する）２つのＴＭＤＳリンク又は１つのＴＭＤＳリンクを含ませるよう実施される。図１のＤＶＩリンクは送信器１、受信器３、及び送信器と受信器間に以下の導線を具備している。すなわち、４つの導線対（ビデオデータ用のチャンネル０、チャンネル１、チャンネル２、及びビデオクロック信号用のチャンネルＣ）、送信器と通常の「ディスプレイデータチャンネルスタンダード（Display Data Channel Standard）」（Video Electronics Standard Associationの１９９６年４月９日付け「Display Data Channel Standard」Version 2, Rev. 0）に基づく受信器に関連付けられたモニタとの間を双方向に通信するためのディスプレイデータチャンネル（「ＤＤＣ」）ライン、ホットプラグ検出（ＨＰＤ）ライン（これにより、送信器に関連付けられたプロセッサがモニタの存在を識別することを可能とする信号をモニタは伝送する）、（アナログビデオを受信器に伝送するための）アナログライン、（及び受信器と受信器に関連付けられたモニタにＤＣ電源を提供する）パワーラインである。ディスプレイデータチャンネルスタンダードは、モニタの様々な特性を規定するExtended Display Identification（「ＥＤＩＤ」）メッセージのモニタによる伝送と、モニタへの制御信号の送信器による伝送とを含んで、送信器と受信器に関連付けられたモニタとの間を双方向に通信するプロトコルを規定する。送信器１は、３個の同一のエンコーダ／並直列変換器ユニット（ユニット２、４、及び６）を含む。受信器３は、３個の同一のリカバリ／デコーダユニット（ユニット８、１０、及び１２）と図示のチャンネル間整合回路１４と、付加的な回路（図示せず）とを含む。
図１に示したように、回路２はデータをチャンネル１０で送信するようにエンコードし、エンコードされたビットを直列信号に変換する。同様に、回路４はデータをチャンネル１で送信するようにエンコードし、（そしてエンコードされたビットを直列信号に変換し、）回路６はデータをチャンネル２で送信するようにエンコードし、（そしてエンコードされたビットを直列信号に変換する）。回路２，４，及び６の各々は、（データイネーブル「ＤＥ」信号が高の値を取ることに応答して）ディジタルビデオワードを、又は（「ＤＥ」信号が低の値を取ることに応答して）制御又は同期信号対を、選択的にエンコードして、制御信号（データイネーブル「ＤＥ」信号として動作中のハイ・バイナリ制御信号）に応答する。エンコーダ２，４，及び６の各々は、相異なる制御又は同期信号対を受け取る。すなわち、エンコーダ２は、水平及び垂直同期信号（ＨＳＹＮＣ及びＶＳＹＮＣ）を受け取り、エンコーダ４は、コントロールビットＣＴＬ０とＣＴＬ１とを受け取り、エンコーダ６は、コントロールビットＣＴＬ２とＣＴＬ３とを受け取る。このようにして、エンコーダ２，４，及び６の各々は、（ＤＥ信号が高の値を取ることに応答して）ビデオデータを表す帯域内ワードを生成し、エンコーダ２は、（ＤＥ信号が低の値を取ることに応答して）ＨＳＹＮＣ及びＶＳＹＮＣの値を示す帯域外ワードを生成し、エンコーダ４は、（ＤＥ信号が低の値を取ることに応答して）ＣＴＬ０とＣＴＬ１の値を示す帯域外ワードを生成し、エンコーダ６は、（ＤＥ信号が低の値を取ることに応答して）ＣＴＬ２とＣＴＬ３の値を示す帯域外ワードを生成する。ＤＥ信号が低の値を取ることに応答して、エンコーダ２，４，及び６の各々は、それぞれコントロールビットＣＴＬ０とＣＴＬ１に（又はＣＴＬ２とＣＴＬ３に）００，０１，１０，又は１１の値を示す４個の具体的な帯域外ワードの内の１つを生成する。
これは、シリアルリンクで伝送するビデオデータを暗号化するために提案されていたものである。例えば、ＤＶＩリンクで伝送するビデオデータを暗号化し、ＤＶＩ受信器で復号するための「広帯域ディジタルコンテントプロテクション」（「ＨＤＣＰ」）として知られる暗号化プロトコルを用いることが提案されていた。ＨＤＣＰを満たすＤＶＩ送信器は、ビデオがアクティブな期間（つまり、ＤＥが高のとき）、ｃｏｕｔ［２３：０］として知られる、２４ビットバスを出力する。この２４ビットのｃｏｕｔデータは（送信器のロジック回路において）「排他的論理和演算された」もので、ビデオデータを暗号化するために送信器に入力された２４ビットのＲＧＢビデオデータが含まれる。暗号化されたデータは、次に、送信のために（ＴＭＤＳ標準に基づき）エンコードされる。同じｃｏｕｔデータは、また受信器でも生成される。ＴＭＤＳ復号処理を経て、受信器でエンコードされ暗号化されたデータが受け取られた後、ｃｏｕｔデータは、デコードされたデータを復号し、入力された元のビデオデータを復元するために、ロジック回路で復号化されたビデオとともに処理される。
送信器がＨＤＣＰによる暗号化され、エンコードされたビデオデータを送信しはじめる前に、送信器と受信器は、認証プロトコルを実行するために（受信器が保護された内容を受信することが認められ、入力データの暗号化と暗号化された伝送されたデータの復号に用いる共通の秘密の値を確立することが認められていることを確かめるため）お互いに双方向に交信する。受信器が認証された後、コントロール信号に応答して送信器は、（入力ビデオデータの最初の行の暗号化のために）暗号キーの最初のセットを計算し、コントロール信号を、（ＤＥが低のとき、各々垂直ブランキング期間に）受信器に復号キーの最初のセットを計算させるために、受信器に送信する。暗号／復号キーの最初のセットを生成に続いて、送信器と受信器は、各（垂直又は水平）ブランキングインターバルに再度キー生成を行い、ビデオデータの次の行に暗号化（又は復号）のための新しいキーのセットを生成する。そして、実際の入力ビデオデータの暗号化（又は、受け取った、デコードされたビデオデータの復号）は、最後のキーのセットのみを用いて、ＤＥが高のとき（ブランキングインターバル期間でないとき）に行われる。
送信器と受信器の各々には、リニアフィードバックシフトレジスタ（ＬＦＳＲ）モジュール、ＬＦＳＲモジュールの出力につながったブロックモジュール、及びブロックモジュールの出力につながった出力モジュールを具備するＨＤＣＰ暗号回路（ここでは時々「ＨＤＣＰ暗号」と称する）が含まれる。ＬＦＳＲモジュールは、セッションキー（Ｋｓ）とフレームキー（Ｋｉ）を用いて、イネーブル信号の各アサーションに応答してブロックモジュールの再キーのために用いられる。ブロックモジュールは、（フレームの垂直ブランキングインターバルに起こるコントロール信号のエッジの立ち上がりに応答して）セッションの開始時にキーＫｓを生成し（そしてＬＦＳＲモジュールに伝送し）、ビデオデータの各フレーム開始時にキーＫｉの新しい値を生成する（そしてＬＦＭＳモジュールに適用する）。
ブロックモジュールは、「ラウンドファンクションＫ」と「ラウンドファンクションＢ」として知られる、２つの半片から成る。ラウンドファンクションＫには、２８ビットのレジスタＫｘ，Ｋｙ，及びＫｚと、７個のＳボックス（各々参照テーブルを含む４出力ビットごとに４入力ビットのＳボックスである）と、リニアトランスフォーメーションユニットＫとがふくまれる。ラウンドファンクションＢには、２８ビットのレジスタＢｘ，Ｂｙ，及びＢｚと、７個のＳボックス（各々参照テーブルを含む４出力ビットごとに４入力ビットのＳボックスである）と、リニアトランスフォーメーションユニットＢとが含まれる。ラウンドファンクションＫとラウンドファンクションＢは似たデザインになっているが、ラウンドファンクションＫは、ＬＦＳＲモジュールの出力に応答して、クロックサイクルごとに異なった１対の２８ビットラウンドキー（ＫｙとＫｚ）を（出力モジュールに）アサートするために、クロックサイクルごとに一連のブロック暗号を形成する、そして、ラウンドファンクションＢは、ラウンドファンクションＫとＬＦＳＲモジュールからの２８ビットラウンドキーＫｙの出力に応答して、クロックサイクルごとに異なった１対の２８ビットラウンドキー（ＢｙとＢｚ）を（出力モジュールに）アサートするために、クロックサイクルごとに一連のブロック暗号を形成する。送信器は、認証プロトコルを開始するときに数値Ａｎを生成し、受信器は認証処理の期間にそれに応答する。数値Ａｎはセッションキーのランダム化のために使われる。ブロックモジュールは、各フレームの開始時に出力モジュールによって更新される認証用数値Ａｎと初期化値（Ｍｉ、完全性照合キーとも言う）に応答して動作する。
各リニアトランスフォーメーションユニットＫ及びＢは、クロックサイクル毎に５６ビットを出力する。これらの出力ビットは、各トランスフォーメーションユニット内にある８個の拡散ネットワークを結合させた出力である。リニアトランスフォーメーションユニットＫの各拡散ネットワークは、レジスタＫｘ及びＫｙにおける７個の現在の出力ビットに応答して７個の出力を生成する。トランスフォーメーションユニットＢの４個の拡散ネットワークの各々は、レジスタＢｙ，Ｂｚ，及びＫｙにおける７個の現在の出力ビットに応答して７個の出力を生成し、トランスフォーメーションユニットＢの他の４個の拡散ネットワークの各々は、レジスタＢｙ，Ｂｚにおける７個の現在の出力ビットに応答して７個の出力を生成する。
出力モジュールは、各クロックサイクルの期間にブロックモジュールにより（合計１１２ビット）アサートされた、２８ビットキー（Ｂｙ，Ｂｚ，Ｋｙ，及びＫｚ）により圧縮操作がなされ、クロックサイクル毎に、１つの２４ビットブロックの偽のランダムビットｃｏｕｔ［２３：０］を生成する。出力モジュールにおける２４の出力ビットの各々は、９タームの排他的論理和（「ＸＯＲ」）により構成される。
送信器において、ロジック回路は各２４ビットブロックのｃｏｕｔデータと、２４ビット入力ＲＧＢビデオデータワードとを受け取り、ビデオデータの暗号化のためにビット単位で排他的論理和演算を行い、これにより、暗号化されたＲＧＢビデオデータが生成される。一般には、暗号化されたデータは、引き続き、受信器に送信される前に、ＴＭＤＳエンコードを受ける。受信器において、ロジック回路は各２４ビットブロックのｃｏｕｔデータと、復号された２４ビット入力ＲＧＢビデオデータワードとを受け取り、（復号されたデータがＴＭＤＳデコード処理された後）、ビデオデータ解読のためにビット単位で排他的論理和演算を行う。
本明細書を通して、「ＴＭＤＳライクリンク」という表現は、シリアルリンクであって、送信器から受信器にエンコードされたデータ（例えばエンコードされたビデオデータ）とエンコードされたデータのためのクロックとを伝送する能力を持ち、１以上の付加的な信号（例えば、エンコードされたディジタルオーディオデータや他のエンコードされたデータ）を送信器と受信器間で（双方向又は一方向に）伝送する能力を持つものであり、ＴＭＤＳリンク又はＴＭＤＳリンクの特性のすべては有しないが一部を有するものに用いられる。ＴＭＤＳライクリンクの例として、１０ビットのＴＭＤＳコードワードではないＮビットコードワード（例えばＮ １０）としてデータをエンコード処理する点のみがＴＭＤＳリンクとは異なるリンク、及び、３対を超える又は３対未満の導線対を用いてエンコードされたビデオを伝送する点のみがＴＭＤＳリンクとは異なるリンクが含まれる。
用語「送信器」は、ここでは、広く、データをエンコード処理することができ、エンコードされたデータを、シリアルリンクを用いて伝送することができる（そして、任意に、伝送すべきデータを暗号化することと、データのエンコード処理、伝送、又は暗号化に関連する他の処理を含む、付加的な機能を実行することもできる）すべての装置に用いられる。用語「受信器」は、ここでは、広く、シリアルリンクを用いて伝送されてきた、デコード処理されたデータを受信することができる（そして、任意に、伝送すべきデータを復号することと、データのデコード処理、受信、又は復号に関連する他の処理を含む、付加的な機能を実行することもできる）すべての装置に用いられる。例えば、送信器という用語は、送信器の機能のみならず受信器の機能も持つトランシーバを意味することもできる。さらに具体例をあげると、送信器という用語は、（オーディオでない補助的なデータをＴＭＤＳライクリンク又は他のシリアルリンクを用いて伝送する装置に関して）、ビデオデータとオーディオデータを、リンクを用いて受け取り、リンクを用いてオーディオでない補助的なデータを送信するように作られたトランシーバを意味することもできる。
ＴＭＤＳライクリンクは、伝送すべき入力ビデオデータを、ＴＭＤＳリンクに用いられる特有のアルゴリズム以外のコーディングアルゴリズムを用いて入力されたデータより多くのビットからなるエンコードされたワードにエンコードし、エンコードされたビデオデータを帯域内キャラクタとして、他のエンコードされたデータを帯域外キャラクタとして伝送する。キャラクタを、トランジッションを最小限にすること及び、ＤＣバランス基準に従っているかを基準に、帯域内又は帯域外に分類する必要はない。むしろ、他の分類基準を適用すべきである。ＴＭＤＳリンクに使われるもの以外であるが、ＴＭＤＳライクリンクで使われるエンコード処理アルゴリズムの１つの例として、ＩＢＭ８ｂ１０ｂコーディングがある。（帯域内キャラクタと帯域外キャラクタの）分類はトランジッションの数の多寡による必要はない。例えば、帯域内キャラクタと帯域外キャラクタの各々のトランジッション数は、（ある実施形態では）単一の範囲にすることができる（中間の範囲は、トランジッション数の最大値及び最小値により定義される）。
送信器とＴＭＤＳライクリンクの受信器間で伝送されるデータは、そうされなくてもよいが、（導線対を利用して）差動伝送され得る。また、ＴＭＤＳライクリンクは（単一ピクセルバージョンにおいて）３対はビデオデータで他の１対はビデオクロックである４対の差動導線対を持つにもかかわらず、ＴＭＤＳライクリンクは違った数の導線又は導線対を持つこともできる。
一般に、ＴＭＤＳリンクにより伝送される最初のデータはビデオデータである。これについてしばしば特徴的なことは、ビデオデータは連続的でなく、その代わりブランキングインターバルを持つことである。これらのブランキングインターバルは、（本発明のある実施形態で活用されるが）補助データを移送する機会を与え、使われないバンド幅を意味する。しかし、多くのシリアルリンクは、ブランキングインターバルを持つデータを伝送せず、したがって、データイネーブル信号に応答して（伝送するため）入力データをエンコードしない。
「補助データ」という表現は、ここでは広く使われ、ディジタルオーディオデータや、ビデオデータ及びビデオデータに対するタイミング情報（例えばビデオクロック）以外のすべてのタイプのデータを意味する。たとえば、オーディオデータに対するタイミング情報（例えば、伝送されたオーディオデータを受信するためのクロック）は「補助データ」の範疇に含まれる。本発明による伝送された「補助データ」の他の例には、コンピュータキーボード信号、（例えばカメラにより生成された）静止画像信号、テキストデータ、電源制御信号、映像データ中の映像、モニタ制御情報（オーディオボリューム、明るさ、電源状態）、モニタやキーボード上の表示灯制御情報、オーディオ以外又はビデオ以外の制御情報などが含まれる。
データの「ストリーム」という用語は、ここでは、全データが同じタイプであって同じクロック周期で伝送されることを意味する。用語「チャンネル」は、ここでは、データを伝送するために用いられるシリアルリンクの部分（例えば、それを用いてデータが伝送される送信器と受信器間の特定の導線又は導線対、及び、データの伝送及び／又は復元に使われる送信器及び／又は受信器内の具体的な回路）と、リンクを用いてデータを伝送するために採用されるる技術を示す。なぜなら、本発明の重要な応用例において、多くの異なる補助データのストリームを伝送することが望ましく、本発明の好ましい実施の形態において、リンクを用いて双方向に（つまり、ビデオデータに沿って及び逆らって）補助データを伝送するチャンネルを含む、補助データ伝送のための複数のチャンネルが提供されるからである。ある実施形態では、１つの補助データのストリームを伝送するためにチャンネルが用いられる。他の実施形態では、２以上の補助データのストリームを伝送するためにチャンネルが用いられる。本発明の実施形態では、シリアルビデオデータの２つの（又は２以上の）ストリームが（１又は２又は３以上のチャンネルを用いて）伝送され、１又は２又は３以上のシリアル補助データのストリームもまた伝送される。
１９９９年１２月７日に発行された米国特許5,999,57１によれば、（例えばコラム５で）ＴＭＤＳを利用して伝送された（ビデオデータを示す）コードワードは、トランジッションを最小限にしたワード（コードワードセットの最初のサブセット）であり、同期ワード（トランジッションを最小限にしたワードとは区別できる）は、エンコードされたビデオデータが伝送されない「前置」期間にリンクを利用して伝送されることができる。この同期ワードは、コードワードセットの（最初のサブセットから切り離した）第２のサブセットの一部であるトランジッションが最大のワードであることができる。米国特許5,999,57１によれば、（受信器中の）デコーダが速く正確に１つの同期ワードにおける特定のトランジッション（例えば先行エッジ）を特定し、（送信器中の）エンコーダとの同期を確立することができるように、同期ワードの数回の（例えば３回の）繰り返しは連続して伝送すべきである。
２０００年１１月２１日に発行された米国特許6,１5１,334では、各々が、トランジッションを最小化した、データを表示するコードワードと区別することができる、いくつかの違ったタイプのエンコードされた制御ワードの（ＴＭＤＳリンクを利用した）伝送を教示している。少なくとも制御ワードの内のいくつかは、トランジッションを最大化したワードであり得る。制御ワードの１つは、データのバーストの前後に伝送され、バーストの前又は後を示し、バースト期間中に伝送されるデータのタイプを示す、「データストリーム分離」ワードである。制御ワードの他の１つは、一般にブランキングインターバルの開始時又は終了時に伝送され、ブランキングインターバルのタイプ（例えば、水平又は垂直）を示し、ブランキングインターバルの開始時と終了時を区別する、同期キャラクタである「等時性データ転送」である。例えば、最初の等時性データ転送ワードは、垂直ブランキングインターバルの開始を示し、次いで、最初のデータストリーム分離ワードは、垂直ブランキングインターバルにおけるバーストの開始を示し、次に、第２のデータストリーム分離ワードは、そのようなデータバーストの終了を示し、次いで、第２の等時性データ転送ワードは、垂直ブランキングインターバルの終了を示す。最初の等時性データ転送ワード、最初のデータストリーム分離ワード、第２のデータストリーム分離ワード、及び第２の等時性データ転送ワードの各々は、トランジッションを最大化したコードワードであり、トランジッションを最小化したコードワードは、（垂直ブランキングインターバルに伝送された）データバーストのデータの各ワードを示し、垂直ブランキングインターバルの後に、（ビデオデータのストリームの開始を示す）第３のデータストリーム分離ワードからなるアクティブビデオ期間が続き、その後に、ビデオデータそのものを示すトランジッションを最小化したコードワードが続く。
発明の概要
実施の形態において、本発明は、送信器から受信器へ、リンクにおける１以上のチャンネルの各々を用いて、エンコードされたビデオデータのストリームと、エンコードされたデータの他のストリーム（例えばエンコードされたオーディオデータ）のうち、少なくとも１つを伝送するための、送信器、受信器、及び（少なくとも１つのチャンネルを持つ）シリアルリンクを具備する通信システムである。好ましい実施の形態において、シリアルリンクは、ＴＭＤＳリンク又はＴＭＤＳライクリンクである。好ましい実施の形態において、送信器は、アクティブビデオ期間に、このリンクにおける１以上のチャンネルの各々を用いて、エンコードされたビデオを受信器に送信し、データアイランド期間に、少なくとも１つのビデオチャンネルの各々を用いて、エンコードされた補助データ（例えばオーディオデータ）を含んだパケットを受信器に送る。送信器は、制御データ期間に、少なくとも１つのビデオチャンネルの各々を用いて、制御データを受信器に送ることが好ましい。ここで、制御データ期間は、データアイランドのいずれとも同時に起こることも、重複することもなくまた、アクティブビデオ期間のいずれとも同時に起こることも、重複することもない。本発明の他の特徴は、シリアルリンクを用いて伝送するために多数のデータのストリームをフォーマットしエンコードするのに用いるための送信器と、シリアルリンクを用いて伝送された多数のデータのストリームを、受信しデコードするための受信器と、シリアルリンクを用いて多数のエンコードされたデータのストリームを伝送する方法である。
各データアイランド期間中に、１以上のパケットが送信され得る。各制御データ期間（しばしば、「制御データインターバル」又は「コントロール期間」と呼ぶ）中に、エンコードされた制御ワード（同期ワード及び「前置」ワードを含む）が伝送される。
本発明を実施するシステムにおいて、（ＴＭＤＳエンコード処理アルゴリズムを用いて、トランジッションを最低限にしたコードワードである１０ビットであるとして、各々エンコードされた）８ビットのビデオデータワードは、アクティブビデオ期間に、ＴＭＤＳリンク（又は、シリアルビデオを伝送するための多数チャンネルを持った他のＴＭＤＳライクリンク）のビデオチャンネルを用いて伝送される。アクティブビデオ期間同士の間のデータアイランド期間に、４ビットワードを含む（一般に、４ビットのオーディオデータワードを含む）パケットが、トランジッションを最低限にしたコードワードであり、１０ビットのゴールデンワードであることが好ましい、１０ビットであるとして、ＴＭＤＳエンコード処理アルゴリズムにより各々エンコードされ、ビデオチャンネルの少なくともいくつかを用いて伝送される。アクティブビデオ期間とデータアイランド期間の間のコントロールデータ期間中に、送信器は、（各々、２個の制御ビット、すなわち、ＣＴＬ０とＣＴＬ１または、ＣＴＬ２とＣＴＬ３を示す、トランジッションを最低限にしたコードワードである１０ビットとしてエンコードされた）制御ワードと、（各々、２個の同期ビット、すなわち、ＨＳＹＮＣ及びＶＳＹＮＣを示す、トランジッションを最大限にしたコードワードである１０ビットとしてエンコードされた）同期ワードを、ビデオチャンネルを用いて送信する。各アクティブビデオ期間中、ＨＳＹＮＣ、ＶＳＹＮＣ、ＣＴＬ０、ＣＴＬ１、ＣＴＬ２、及びＣＴＬ３は、アクティブビデオ期間が始まったとき、受信器により、持っていた値を保っているとみなされる。
ＨＳＹＮＣ及びＶＳＹＮＣビットを示す、トランジッションを最低限にした（例えば、ピクセルクロック周期ごとの１つのコードワードであって、各ワードはＨＳＹＮＣビット、ＶＳＹＮＣビット、パケットヘッダビット、及び他のビットを示す）コードワードが、各データアイランド期間に、１つのチャンネル（例えば、ＣＨ０）を用いて伝送されることが好ましい。
１実施の形態において、本発明は、少なくとも１つのビデオチャンネルを有するシリアルリンクと接続するよう設定されている送信器である。この送信器は、ビデオデータと（Ｉ２Ｓフォーマットのオーディオデータ及び／又はＤＳＤフォーマットのオーディオデータを含む）オーディオデータを受信するための入力と、リンクに接続されるよう設定された少なくとも１つの出力と、ビデオデータをエンコード処理することによりエンコード処理されたビデオデータを生成し、補助データのパケットを示すコードワードを生成し、エンコード処理されたビデオデータを、アクティブビデオ期間に少なくとも１つの出力にアサートし、補助データのパケットを示すコードワードをデータアイランド期間に少なくとも１つの出力にアサートするように構成された回路とを具備する。
本発明に係る送信器の他の実施の形態において、送信器は（Ｉ２Ｓフォーマットのオーディオデータ及び／又はＤＳＤフォーマットのオーディオデータであっても良いが必ずしもその必要はない）複数のオーディオデータのストリームを受け取る。送信器は、マルチプレクサ回路とデータパケット化回路を具備する。このマルチプレクサ回路は、入力オーディオのストリームを受信し、このストリームのうちあらかじめ定めたものをあらかじめ定めたタイミングでデータパケット化回路にアサートする。
他の実施の形態において、本発明は、少なくとも１つのビデオチャンネルを有するシリアルリンクと接続するよう設定された送信器である。この送信器は、埋め込まれたクロックとビデオデータを有する少なくとも１つのオーディオデータのストリームを受信するための入力と、リンクに接続されるよう設定された少なくとも１つの出力と、ビデオデータをエンコード処理することによりエンコード処理されたビデオデータを生成し、前記埋め込まれたクロックとは位相関係が未知の第２のクロックによりオーディオデータのストリームをサンプリングすることにより再サンプリングされたオーディオデータを生成し、補助データのパケットを示すコードワードを生成し、アクティブビデオ期間中のピクセルクロックに応答して、エンコード処理されたビデオデータを、前記少なくとも１つの出力にアサートし、データアイランド期間のピクセルクロックに応答して、補助データのパケットを示す前記コードワードを、前記少なくとも１つの出力にアサートするよう構成された回路とを具備する。この補助データには、タイムコードデータと、再サンプリングされたオーディオデータと、第２のクロックを示すピクセルクロックを含んだタイムコードが含まれる。
他の実施の形態において、本発明は、少なくとも１つのビデオチャンネルを有するシリアルリンクと接続するよう設定された送信器である。この送信器は、埋め込まれたクロックとビデオデータを有する少なくとも１つのオーディオデータのストリームを受信するための入力と、リンクに接続されるよう設定された少なくとも１つの出力と、ビデオデータをエンコード処理することによりエンコード処理されたビデオデータを生成し、前記埋め込まれたクロックとは位相関係が未知の第２のクロックによりオーディオデータのストリームをサンプリングすることにより再サンプリングされたオーディオデータを生成し、補助データのパケットを示すコードワードを生成し、アクティブビデオ期間中のピクセルクロックに応答して、エンコード処理されたビデオデータを、前記少なくとも１つの出力にアサートし、データアイランド期間のピクセルクロックに応答して、補助データのパケットを示す前記コードワードを、前記少なくとも１つの出力にアサートするよう構成された回路とを具備する。この補助データには、再サンプルされたオーディオデータが含まれる。
一実施の形態において、本発明に係る送信器は、補助データのパケットを示すコードワードを生成し、このパケットのうち少なくともいくつかはオーディオサンプルパケットである。各オーディオサンプルパケットは、ヘッダを持ちオーディオデータのうちの少なくとも１つのサンプルを具備することができる。ヘッダには、オーディオサンプルにはオーディオデータサンプルが含まれるかどうか、及び当該オーディオデータはフラットラインサンプルであるかどうかを示す、少なくとも１つのあらかじめ定めたタイムスロット内のヘッダデータが含まれる。
他の実施の形態において、本発明はビデオクロックチャンネルと少なくとも１つのビデオチャンネルからなるシリアルリンクと接続されるよう設定された受信器である。この受信器は、（ビデオクロックチャンネルに接続されるクロック入力を含む）リンクと接続されるよう設定された少なくとも２つの入力と、リンクから復元されたビデオデータとオーディオデータをアサートするための出力と、クロック入力からピクセルクロックを受信し、ピクセルクロックに応答して、アクティブビデオ期間に少なくとも１つの入力にて受信したエンコード処理されたビデオデータをデコード処理することにより、復元されたビデオデータを生成し、復元されたビデオデータを出力の少なくとも１つにアサートし、ピクセルクロックに応答して、データアイランド期間に少なくとも１つの入力にて受信したエンコード処理された補助データのパケットのコードワードをデコード処理することにより、デコード処理されたデータを生成し、デコード処理されたデータから少なくとも１つのＩ２Ｓフォーマットのオーディオデータデータ（及び／又は、ＤＳＤフォーマットのオーディオデータ）のストリームを生成し、このオーディオデータのストリームを少なくとも１つの前記出力にアサートするよう設定された回路とを具備する。デコード処理されたデータの少なくともいくつかは、タイムスタンプを示す。ピクセルクロックと共にタイムコードデータはオーディオデータの各ストリームに対するオーディオクロックを示す。
一実施の形態において、本発明に係る受信器はオーディオデータの複数のストリームを復元し、復元されたオーディオデータの各ストリームをあらかじめ定めたタイミングで少なくとも１つのあらかじめ定めた出力にアサートするよう設定されたマルチプレクサ回路を具備する。
好ましい実施の形態において、本発明に係る送信器は、第１のフォーマットを持つ入力ビデオに応答して第２のフォーマットを持つビデオを示すエンコード処理されたビデオデータを生成するよう設定される。好ましい実施の形態において、第２のフォーマットを持つビデオを示すエンコード処理されたビデオデータに応答して第１のフォーマットを持つ復元されたビデオデータを生成するよう設定される。
上述の通り、（ここで使われている）データの「ストリーム」という用語は、全データが同じタイプであって同じクロック周期で伝送されることを意味し、（ここで使われている）用語「チャンネル」は、ここでは、データを伝送するために用いられるシリアルリンクの部分（例えば、それを用いてデータが伝送される送信器と受信器間の特定の導線又は導線対、及び、データの伝送及び／又は復元に使われる送信器及び／又は受信器内の具体的な回路）と、リンクを用いてデータを伝送するために採用される技術を示す。
オーディオ（又は他の補助）データをリンクを用いて伝送するとき、オーディオデータの多数のストリームを伝送することが好ましく、多数チャンネルのリンクが補助データの伝送に利用できることに価値がある。例えば、２個のオーディオのストリーム（左右のステレオオーディオ）、６個のストリーム（例えば「５．１」サラウンドサウンド）、又は８個までのストリーム（例えば「７．１」サラウンドサウンド）がある。あるいは、ビデオと共にさらに外のオーディオのストリームを伝送することや、コーディオとビデオと共にオーディオでない補助データを伝送することが望ましい。このような補助データのストリームはすべて、普通同じ時間基準に置かれるが、他の時間基準に基づく又は異なったサンプルレートを持ったオーディオ（又は他の補助）データがあってもかまわない。例えば、パルスコードモジュレーションされた（ＰＣＭ）オーディオデータの６個のストリームをリンクを用いて伝送することは、１クロックで行うことができる。他の圧縮されたオーディオの２個のストリームを、あるいは（例えば、数を減らしたスピーカで再生するために）ダウンミックスしたものも、同様にビデオやＰＣＭと共に伝送してもよい。
高速デジタル伝送において、データは、トランジッションの数を最大化又は最小化するため、及び、直流レベルをバランスさせるため、しばしばエンコードされる。例えば、少なくとも１個ＴＭＤＳリンクを含む本発明に係るシステムの実施の形態において、トランジッションを最小化させ、直流バランスさせたＴＭＤＳエンコードされたビデオデータは、ＴＭＤＳリンクの３個のチャンネルを用いて伝送され、エンコードされた補助データ（例えばオーディオデータ）は、アクティブビデオ期間とアクティブビデオ期間の間のブランキング期間にこれらの３個のチャンネルの内の１個を用いて伝送され得る。補助データからの要求帯域が一次データ（ビデオデータ）の帯域より狭く、補助データチャンネルに顕著なシンボル間干渉（ＩＳＩ）（ケーブル長が長いためであることもある）がある場合、補助データは、ビデオデータをエンコードするために用いられるトランジッションを最小化させたＴＭＤＳコードワードの、（ゴールデンワードを具備する）サブセットを用いてエンコードすることが好ましい。
本発明の実施の形態は、図２に示したシステムにより実施することができる。図２における送信器１’と２’との間のＴＭＤＳリンクは、図１における送信器１と３との間のＴＭＤＳリンクと同じであるが、導線は図１には示されているが、（簡略化のため）図２には示されていない導線もある。図２のシステムは、図１のシステムの機能を実行し、図１のシステムと同じ一般的方法により、ビデオデータをエンコードするのみならず、オーディオデータ（又は他の補助データ）をエンコードし、ＴＭＤＳリンクのチャンネル１、チャンネル２、及び、チャンネル３、の内の１つ以上を用いてエンコードされた補助データを伝送し、（また、エンコードされたビデオデータをこのチャンネルを用いて伝送し、）（エンコードされたビデオデータと）エンコードされた補助データをデコードするために設定される。
図２の送信器１’と受信器２’は、各々、図１の送信器１と受信器３に対応するが、図１の送信器１と受信器３では実行されない補助データのエンコード処理、伝送、及びデコード処理も実行する。図２の送信器１’は、図のように接続されたＭＰＥＧ２デコーダ１３とマイクロコントローラ１５を具備するソースディバイスの一要素である。デコーダ１３は、入力ビデオ（「DigVideo」）を、送信器１’のビデオデータ処理サブシステムにアサートし、入力オーディオデータ（「SPDIF」）とオーディオ参照クロック（「MCLK」）を送信器１’のオーディオデータ処理サブシステムにアサートする。入力オーディオSPDIFには、２以上のオーディオデータ（例えば左右のステレオ信号）のストリームを表示することができる。EEPロムはキー値と、受信器２’に伝送された内容のＨＤＣＰ暗号化で用いるキー値と識別ビットを記憶している。
図２の受信器２’は、図のように接続されたEDID ロム２３、マイクロコントローラ２５、表示回路２６、及びデジタル−アナログ変換機２７（「DAC」２７）を具備するシンクディバイスの一要素である。EDID ロム２３は、ＴＭＤＳリンクのDDCチャンネルに接続され、DDCチャンネルを介してマイクロコントローラ１５に読み込まれる、状態ビットと構成ビットを記憶する。受信器２’はまた、DDCチャンネルを介してマイクロコントローラ１５と通信するため、インターフェース（例えば、図１４のインターフェース２０１）に接続されている。EEPロム２４は、送信器１’から受け取った内容をHDCP暗号解読に用いるためのキー値と識別ビットを記憶している。
シンクディバイスも、受信器２’により復元されたアナログ又は／ディジタルビデオを受信する表示回路２６と、受信器２’により復元されたデジタルオーディオを受信するディジタル−アナログ変換機２７（DAC２７）を具備する。
図２のシステムは、ＴＭＤＳリンクの導線対（図２においてチャンネルＣと表記）を介してビデオクロックを伝送し、リンクの少なくとも１つのチャンネルを介して補助データのクロックを伝送することが好ましい。例えば、送信器１’は、ビデオデータをアクティブビデオ期間に、（図１のシステムにおける同一番号のチャンネルと同一の）チャンネル０，１，及び２を介して受信器２’に伝送し、オーディオデータ（例えば左右のステレオ信号）を、アクティブビデオ期間以外の期間に、チャンネル０，１，及び２を介して伝送し、連続的に、チャンネルＣを介してビデオクロック（例えば、バイナリ波形の立ち上がり部を検出することにより決定される）を伝送し、オーディオデータの各バーストと共に（チャンネル０，１，及び２のうちの１つ以上を介して）タイムスタンプデータを伝送する。上述の２００１年９月１２日に出願された米国特許出願番号09/954,663に記載されているように、タイムスタンプデータはオーディオデータのクロックを決定する。受信器２’は、オーディオデータを伝送するために採用されるオーディオクロックを再生成するために、タイムスタンプデータを処理するよう設定されている。伝送されたタイムスタンプデータからクロックを再生成する方法及びシステムについてはいかに詳述する。
一般にオーディオデータストリームのためのクロックは、ビデオのストリームのためのピクセルクロックよりはるかに低い周波数を持つ。しかしながら、ほとんどの分野で、オーディオクロックは、ジッタを軽減するために、ピクセルクロックよりもっと精度の高いものが要求される。（ジッタを有するディジタルオーディオデータから生成された）アナログオーディオの歪みは、（アナログオーディオを聞く者に）、同じ量のジッタを持つディジタルビデオから生成され表示されたビデオプログラム内の歪みより簡単に識別できるので、このことは事実である。
図2のシステムにおいて、8ビットのビデオデータのソースワードは、その後直列化され、チャンネル媒体（チャンネル０，１，及び２として表現された導体対のうちの１つ）を用いて伝送される、トランジットを最小化した１０ビットのコードワードにエンコードされる。受信器２’において、各１０ビットのコードワードは、エラーが存在しなければ、デコードされ元の８ビットのワードに復元される。各コードワードは９ビットの基本パターン（その最上位のビットが、この基本パターンがトランジッションを最小限化したものであることを示すトランジッションを最小限にした２９通りの９ビットパターンの組であって、基本パターンの８個の最下位ビットが直流バランス演算手順に従い、変更されているのか又は変更されずにいるのかを示す１０番目のビットと結合される）からなる。送信器１’において、各８ビットのソースワードは、まず９ビットのベースパターンン１つにエンコードされ、そして、９ビットベースパターンのストリームが１０ビットのコードワードのストリームとして（伝送された１０ビットコードワードのストリームの直流バランスを改善するような方法で）エンコードされる。しかしながら、デコードされたビデオデータは、具体的なチャンネル媒体と具体的な伝送されたシリアルビットのストリームのデータパターンによっては、（特にそのチャンネルに顕著なシンボル間干渉がある場合）、エラーを包含する。
もし送信器１’と受信器２’が、ビデオデータをエンコードしデコードするのと同じ方法で補助データをエンコードしデコードし、両方のタイプのエンコードされたデータをシリアルリンクの同じチャンネルを用いて伝送するよう動作したとすると、デコードされた補助データは、同じ割合でエラーになってしまうであろう。このようなエラーになる割合は、たとえビデオデータには受け入れられるものであったとしても、補助データには（特に補助データがオーディオデータの場合）到底受け入れられるものではない。この補助データがエラーになる割合を低減させるため、送信器１’は、以下に説明する「ゴールデンワード」を用いて補助データをエンコードするよう設定される。あるいは、送信器１’は、「ゴールデンワード」を用いてビデオデータをエンコードするよう（又は、「ゴールデンワード」を用いてビデオデータと補助データの両方をエンコードするような動作が可能なように）設定してもよい。しかしながら、（「フルセット」のコードワードの堅固なサブセットである）「ゴールデンワード」を用いてエンコードされたデータは、（エンコードされた両方のビットのストリームが同じクロック周波数で伝送されたと仮定すると）同じ「フルセット」のコードワードを用いてエンコードされた同じデータより必ず低い伝送速度となるから、多くの応用例で、もし「ゴールデンワード」を用いてエンコードされると、ビデオデータは、現実には適当な速度で伝送されなくなってしまう。このように、図２のシステムの一般的な実施においては、補助データのみをゴールデンワードを用いてエンコードする。
実施例において、本発明に係る送信器と受信器は、（アクティブビデオ期間同士の間の）各ブランキング期間を少なくとも３つの部分に区別する。すなわち、初期部分（この期間に「データアイランド前置」が伝送される）、それに続く補助データ部分（しばしば「データアイランド」と称される）、及びそれに続く最終部分（この期間に「ビデオ前置」が伝送される）である。状況に応じて、ブランキング期間に２以上のデータアイランド、ＤＥの立下り部（ブランキング期間の開始部）と最初のデータアイランドの間に初期部分、ブランキング期間中の各データアイランドの前に追加部分（他のデータアイランド前置を含む）、及び最後のデータアイランドと次のアクティブビデオ期間の間に最終部分（ビデオ前置を含む）が有るようにする。各ブランキング期間における最初のデータアイランド前置期間に、具体的なコントロールビットＣＴＬ３，ＣＴＬ２，ＣＴＬ１，及びＣＴＬ０のパターンを示すコードワードの繰り返しと状況に応じて初期ビットパターン（例えば、チャンネルＣＨ２とＣＨ１の初期補助前置の開始時の図５における「Ｒｓｖｄ」と表示される時間間隔のパターン）が伝送される。各ブランキング期間におけるビデオ前置期間に、具体的なコントロールビットＣＴＬ３，ＣＴＬ２，ＣＴＬ１，及びＣＴＬ０の他のパターンを示すコードワードの繰り返しと状況に応じて初期ビットパターン（例えば、チャンネルＣＨ２とＣＨ１のビデオ前置の開始時の図６における「Ｒｓｖｄ」と表示される時間間隔のパターン）が伝送される。各データアイランド期間中、エンコードされた補助データを示すコードワードのパケットと保護帯域ワードが伝送されることが好ましい。
既述の通り、２以上のデータアイランドが連続して（その間にアクティブビデオ期間なしに）伝送される。さらに、２以上のアクティブビデオ期間が、連続して（その間にデータアイランド期間なしに）、あるいはデータアイランドとアクティブビデオ期間とが入れ代わって、伝送される。
実施の形態においては、ビデオ前置期間に以下の信号が伝送される。すなわち、ＣＴＬ３＝０，ＣＴＬ２＝０を示すコードワード「００１０１０１０１１」の繰り返しがＣＨ２を用いて（好ましくは「Ｒｓｖｄ」期間中の初期ビットパターンの後に）伝送され、ＣＴＬ１＝０，ＣＴＬ０＝０を示す同じコードワード「００１０１０１０１１」の繰り返しがＣＨ１を用いて（好ましくは初期ビットパターンの後に）伝送され、同期ビットＨＳＹＮＣとＶＳＹＮＣの４つの可能な組み合わせの内の１つを示すコードワードの繰り返しがＣＨ０を用いて伝送される。典型的な動作において、ビデオ前置の最終の１２ピクセルクロック期間に（図６に示したＤＥの０から１へのトランジッションの直前に）、ＨＳＹＮＣ＝０，ＶＳＹＮＣ＝０を示すコードワード（すなわち、図６の下部に示した「００１０１０１０１１」コードワード）を、ＣＨ０を用いて伝送するために、両方の同期ビットＨＳＹＮＣとＶＳＹＮＣが０の値を持つ。
このような実施の形態において、データアイランド前置期間に（図３及び５に示すように）以下の信号が伝送される。すなわち、ＣＴＬ３＝０，ＣＴＬ２＝１を示すコードワード「１１０１０１０１００」の繰り返しがＣＨ２を用いて（好ましくは「Ｒｓｖｄ」期間中の初期ビットパターンの後に）伝送され、ＣＴＬ１＝１，ＣＴＬ０＝０を示すコードワード「００１０１０１０１０」の繰り返しがＣＨ１を用いて（好ましくは初期ビットパターンの後に）伝送され、同期ビットＨＳＹＮＣとＶＳＹＮＣの４つの可能な組み合わせの内の１つを示すコードワードの繰り返しがＣＨ０を用いて伝送される。
シリアルリンクを用いて、送信器１から受信器へ送信する間、シンボル間インターフェース（「ＩＳＩ」）が、受信したデータが伝送されたデータと違ってしまう原因となるようなエラーを起こすことがある。このようなエラーが起きる割合は、チャンネル媒体や、データが２ビットのパターンのとき、伝送される特別なビットパターンのような要因に依存する。本発明の好ましい実施の形態において、データ（例えば、アクティブオーディオ期間同士の間のデータアイランド期間に伝送されるオーディオデータ）は、リンクを用いて伝送されるときに同じデータを従来のエンコードバージョンにより決定されたパターンよりＩＳＩの影響を受けにくいビットパターンで送信されるようエンコードされる。このように、データはこのような好ましい実施の形態において、同じデータを従来通りにエンコードされたバージョンより、信頼性が高くかつエラー発生率を低減させて、伝送される。さらに具体的には、好ましい実施の形態において、データは、コードワードの全部のサブセット（「堅固な」サブセット）を用いてエンコードされる。概して、フルセットのコードワードは同じ長さである（例えばＮビット）。堅固なサブセットは、ここでは、「選択された」又は「発明に係る」コードワードのセットと呼ばれ、堅固なサブセット中のコードワードはしばしば、「発明に係る」コードワード（又は「ゴールデンワード」）と呼ばれる。堅固なサブセットは、伝送されたエンコードされた（発明に係るコードワードセットのメンバのみを用いてコードされた）データのストリームが、（発明に係るコードワードセットのメンバを用いてコードされていたもののみならず、発明に係るコードワードセットのメンバ以外のフルセットのコードワードを用いてコードされていた）同じデータを従来通りエンコードされて伝送されることにより定めたパターンより、シリアルリンクを用いて伝送するときに、ＩＳＩの影響を受けないようなパターンを持つように選択される。フルセットには発明に係るコードワードより多くのコードワードがあるため、伝送されるデータが従来通りフルセットのコードワードを用いてエンコードされた場合に比べて、伝送されるデータが発明に係るコードワードのみを用いてエンコードされた場合の方が、単位時間にリンクを利用して伝送されるデータのワードがより少なくなる。
本発明にしたがってエンコードされたデータは、エンコードされたデータが、長い導線や、さもなければ伝送中にＩＳＩによるエラーの危険が高くなるような他の状況で伝送されるような応用例において、特に有益である。
実施の形態において、送信器１’は、以下のとおり、本発明によりアクティブビデオ期間同士の間に伝送された補助データをエンコードするよう設定される。フルセットの１０ビットＴＭＤＳコードワードのサブセットは、各伝送された１０ビットワードのエンコードされた補助データ（発明に係るコードワードのみからなり、しばしば「ゴールデンワード」と呼ばれる）が、同じデータ（発明に係るコードワードのみならず、発明に係るコードワードでないフルセットのメンバも含む）をＴＭＤＳエンコードされて伝送されたストリームにより決定されたパターンより、シンボル間干渉の影響を受けないパターンを持つような「発明に係る」コードワードセットとして選択される。
ある実施の形態においては、１０ビットＴＭＤＳコードワードのフルセットの２Ｍビットのサブセット（ここでＭ＜８である）は、発明に係るコードワードセットとして選択される。状況に応じて、発明に係るコードワードセットは、保護帯域ワードとして用いられる１以上のフルセットのコードワードもまた含む。図３と４を参照して以下に説明する１７個の発明に係るコードワード（各々１０ビットからなる）は、追加の保護帯域ワードが追加された、このような２Ｍビットのサブセット（ここでＭ＝４である）の一例である。受信器２’は、受信した１０ビットの発明に係るコードワードの各々をデコードしてＭビットの補助データワードとするために使用される。受信器２’は、アクティブビデオ期間に受信したエンコードされた従来のビデオワードに対してなされるのと同じデコード処理操作を、ブランキング期間に受信したエンコードされた補助ワードに対して行う。しかしながら、元の補助データを（発明に係るコードワードを用いて）エンコーディングしている間、送信器１’は、元のビデオデータを従来通りにエンコード処理している間に実行するような（この間に、前にあるＮ個のエンコードされたビデオワードの直流ドリフトが所定の閾値に達したとき、Ｎ＋１番目の最下位８ビットのエンコードされたビデオワードは、変換され、その結果生じた９ビットは識別性のある１０番目の最上位ビットと結び付けられ、それ以外は、Ｎ＋１番目の最下位８ビットのエンコードされたビデオワードは、変換されず、その代わり、識別性のある１０番目の最上位ビットと結び付けられ、）、従来の直流バランスを行わない。むしろ、送信器１’は、その結果現れた発明に係るコードワードのストリームの累積した直流ドリフトに考慮せず、（また、発明に係るコードワードのＭＳＢが１なのか０なのかを考慮せず）単純に、補助データのもとの各４ビットを対応する発明に係るコードワードで置き換えるように設定する。発明に係るコードワードは、発明に係るコードワードのストリームのビットが、電圧のトランジッションの上下の連続としてシリアルリンクを介して伝送されるとき、電圧のドリフトが許容範囲に収まるように、発明に係るコードワードのそのようなストリームのビットパターンがＤＣバランスされ（あるいはＤＣバランスされる確率が高く）るように、選択されることが好ましい。
他の実施の形態において、送信器１’は、（発明に係るコードワードを用いて）元の補助データをエンコード処理する期間、及び、元のビデオデータを従来通りエンコード処理する期間に同様のＤＣバランスステップを実行する。これは、発明に係るコードワードセットの選択において考慮に入れられている。具体的には、発明に係るコードワードセットの各コードワードは、１０ビットのＴＭＤＳコードワードのフルセットから９ビットのベースパターンを選択したメンバであり、（発明に係る１０ビットのコードワードに置き換えるために）元の４ビットワードの補助データをエンコード処理する期間、先にエンコードされた補助ワードのストリームの累積した直流ドリフトが所定の閾値に達しているかどうかに応じて、この９ビットのベースパターンの最下位８ビットが変換され、その結果生じたパターンは第１番目の値を持つ１０番目の（そして最上位の）ビットと結び付けられるのか、あるいは、このベースパターンが変換されずに、第２番目の値を持つ１０番目の（そして最上位の）ビットと結び付けられる、９ビットのベースパターンを持つ。これらの実施の形態において、受信器２’は、アクティブビデオ期間に受信した従来通りエンコードされたビデオデータワードに実行される、ブランキング期間に受信したエンコードされた補助データワードに同じデコード処理を実行し、ついで、各８ビットワードを、各々Ｍビットの長さを持つ２Ｍの補助データワードの１つにマッピングするために用いられる。
図２に描かれた実施の形態におけるシステムにおいて、補助データをエンコード処理する空間（発明に係るコードワードセットによりエンコードされ得る、異なる補助データワードの数）が、本発明によれば、２８（＝２５６）から２Ｍ（ここでＭ＜８である）に低減され、そして、補助データを伝送することができる実効速度が、１チャンネルで、１クロック期間あたり８ビットから、１チャンネルで、１クロック期間あたりＭビットに低減される。Ｍ値を減らすことにより（すなわち、発明に係るコードワードのセットをフルセットより小さく選ぶことにより）、より低いビットエラー率（ＢＥＲ）が達成できるが、データの割合が小さくなる。逆にいえば、Ｍ値を増加させると、データの割合が大きくなるが、ＢＥＲ増大の代償を払わなくてはならない。
次に、図３と４を参照して、発明に係るコードワードセットの実施の形態について説明する。このコードワードセットは、従来の１０ビットＴＭＤＳコードワードのフルセットのサブセットであり、補助データがビデオデータの半分の転送速度で伝送されることが適当であれば、（従来１０ビットＴＭＤＳコードワードを用いてエンコードされていた）８ビットのビデオワードもそれを利用して伝送される、ＴＭＤＳ（又はＴＭＤＳライク）リンクを利用して伝送するために、４ビットの補助データをエンコード処理するのに役に立つ。一般的に、２進数の補助データの８ビット入力ワードは、バッファに格納され、各４個の最下位ビットは（例えば、図２の送信器１’内で）エンコードされ、図４の左欄の１６個の８ビットワード「ＡＤ０−ＡＤ１５」の１つとなり、各４個の最上位ビットもまたエンコードされ、１６個の８ビットワード「ＡＤ０−ＡＤ１５」の内の適切な１つとなる。ワードＡＤ０−ＡＤ１５の各々は図４の左から２番目の欄に示された１６進数で表現される。次いで、ワードＡＤ０−ＡＤ１５の各々はエンコードされ、図４の３番目の欄（「ＴＭＤＳ結果」の欄）に示された１０ビットパターンの内の適切な１つとなる。コードワードの集合をマッピングすることに関する本発明の特徴に関連して、以下に図４の他の欄について説明しなければならない。
図４（及び図３）において、各コードワードの左のビットはＬＳＢであり（各々１０ビットのコードワードの場合）シリアルリンクを用いて伝送される最初のビットである。また、各コードワードの右のビットはＭＳＢであり（各々１０ビットのコードワードの場合）シリアルリンクを用いて伝送される最後のビットである。
例えば、入力補助データワード１０００００００（このＬＳＢは１である）は２つの半片（１０００と００００）に切り分けられ、この２つの半片は、次にエンコードされ、おのおのＡＤ１とＡＤ０になる。次いで、ワードＡＤ０はエンコードされて１０ビットの発明に係るワード「００１１１００１０１」になり、ワードＡＤ１はエンコードされて１０ビットの発明に係るワード「０１１０００１１０１」になる。次いで、入力ワードの「最上位の」半片（００００）を示す「００１１１００１０１」ビットが伝送された後に、入力ワードの最下位の半片（１０００）を示すビット「０１１０００１１０１」が伝送されるという具合に、この２つの発明に係るワードは、直列化されシリアルリンクを用いて順番に伝送される。受信器では、各１０ビットの発明に係るワードは、８ビットのワードＡＤ０−ＡＤ１５の内の１つにデコードされ、各ワードＡＤ０−ＡＤ１５と各８ビットの入力補助データ１つの半片（４ビット）とは１対１のマッピングとなっているので、復元されたワードＡＤ０−ＡＤ１５から、元の８ビット入力補助データワードを再構成することができる。
もちろん、送信器（例えば送信器１’）にアサートされた入力補助データは４ビットワードとすることができ、この場合は、エンコードして連続するワードＡＤ０−ＡＤ１５にする前に、送信器は、受信した入力補助データワードを４ビットのフォーマットに切り分ける（又は他の方法でパックする）必要はない。その代わり、入力補助データは、前もって連続する８ビットワードＡＤ０−ＡＤ１５としてエンコードしておくことができ、その後、前もってエンコードされている補助データを、連続する８ビットワードＡＤ０−ＡＤ１５の形で送信器に送ることができる。
一般的に、エンコードされた補助データは、ビデオデータが伝送されるＴＭＤＳリンクの同じチャンネル（ＣＨ０，ＣＨ１，及びＣＨ２）を用いて伝送されるが、この補助データは、ビデオデータが伝送されるアクティブビデオ期間同士の間にあるブランキング期間に伝送される。図５と６はこのような本発明の実施の形態で伝送される信号のタイミング図である。図５の上部にある９個の信号は、コントロールデータ期間に送信器に入力される信号と、（ブランキング期間の）データアイランドを示し、図５の下部にある３個の信号は、補助データと、コントロールデータ期間に、チャンネルＣＨ０，ＣＨ１，及びＣＨ２を使って伝送される、エンコードされた制御と同期信号と、上部の９個の信号に呼応するデータアイランドを示す。同様に、図６の上部にある９個の信号は、ブランキング期間（図５のブランキング期間）の最後の制御データ期間とこのような制御データ期間の後に続くアクティブビデオ期間に、送信器に入力される信号を示し、図６の下部にある３個の信号は、（図４の１０ビットワードを用いてエンコードされた）補助データと、（普通にエンコードされた）ビデオデータと、上部の９個の信号に呼応してチャンネルＣＨ０，ＣＨ１，及びＣＨ２を使って伝送される（以下に論じる）エンコードされた制御と同期信号とを示す。
図５と６において、
２４ビットの入力データがエンコード処理のために、送信器のエンコード回路に送られる。図５は、補助データのワードのようなワード（各々図５においてＤ［２３：０］のように識別される）に関連する。図６は、ビデオデータのワードのようなワード（各々図６においてＤ［２３：０］のように識別される）に関連する。８ビットの各入力ワード（Ｄ［２３：１６］）は、エンコードされ、直列化され、ＣＨ２を用いて（１０ビットのエンコードされたワードＣＨ２［０：９］として）伝送され、他の８ビットのこのようなワードの各々（Ｄ［１５：８］）は、エンコードされ、直列化され、ＣＨ１を用いて（１０ビットのエンコードされたワードＣＨ２［０：９］として）伝送され、また、他の８ビットのこのようなワードの各々（Ｄ［７：０］）は、エンコードされ、直列化され、ＣＨ０を用いて（１０ビットのエンコードされたワードＣＨ２［０：９］として）伝送される。実施の形態においては、ビデオデータはＲＧＢフォーマットとなっている（そして、赤、緑、及び青の画素は各々チャンネルＣＨ２，ＣＨ１，及びＣＨ０を使って伝送される）。かかる観点から、チャンネルＣＨ２，ＣＨ１，及びＣＨ０は、ここではしばしば、（図３のように）各々赤（又は「Ｒ」）チャンネル、緑（又は「Ｇ」）チャンネル、及び青（又は「Ｂ」）チャンネルのように呼ばれる。あるいは、エンコードされ（伝送された）ビデオデータは、ルミナンス−クロミナンスフォーマットとなる。
波形「ＤＣＫ」はデータクロックを示す。データクロックの各周期において、補助データ（又は保護帯域）を示す１０ビットの発明に係る各コードワードの１つ、又は、ビデオデータを示す通常のＴＭＤＳの１０ビットのコードワードの各々は、対応するチャンネルＣＨ０，ＣＨ１，及びＣＨ２の１つを用いて順番に伝送される。現実の実施において、移相回路が、複数の移相されたクロックＤＣＫを生成するために用いられ、このＤＣＫは（ＤＣＫ自身と共に）エンコード処理、伝送、及びデコード処理のクロックとして用いられる。他の現実の実施において、ＤＣＫの１０倍の周波数のクロック（ただしＤＣＫと同じ移相を持つ）を、エンコード処理、伝送、及びデコード処理のクロックとして用い、１つのコードビットを、この、より速いクロックの各周期に伝送することもできる。
（図６の）波形「ＤＥ」は、ビデオデータイネーブル信号であり、波形「ＡＵＸＤＥ」は、補助データイネーブル信号である。ＤＥ＝１で、ＡＵＸＤＥ＝０のとき、（図６のＤ［２３：１６］、Ｄ［１５：８］、及びＤ［７：０］により特定される）ビデオデータが、エンコードされ、エンコードされたビデオの直列化された１０ビットのワードが、チャンネルＣＨ０，ＣＨ１，及びＣＨ２を用いて伝送される。ＤＥ＝０で、ＡＵＸＤＥ＝１のとき、（図５のＤ［２３：１６］、Ｄ［１５：８］、及びＤ［７：０］により特定される）補助データがエンコードされ、エンコードされた補助データの直列化された１０ビットのワードが、チャンネルＣＨ０，ＣＨ１，及びＣＨ２を用いて伝送される。ＤＥ＝０で、ＡＵＸＤＥ＝０のとき、送信器は、データ入力にアサートされた信号を無視し、かわりに制御入力（図５と６に、「ＣＴＬ［３：２］」として示されたビットＣＴＬ３とＣＴＬ３と、図５と６に、「ＣＴＬ［１：０］」として示されたビットＣＴＬ１とＣＴＬ０）にアサートされた制御ビット対を（１０ビットＴＭＤＳコードワードとして）エンコードし、これらのコードワードを直列化して、直列化したコードワードをチャンネルＣＨ１とＣＨ２を利用して伝送する。ＤＶＩシステムにおいて、ＤＥ＝０のとき、送信器は、ｓｙｎｃ入力にアサートされたｓｙｎｃビット対（ＨＳＹＮＣとＶＳＹＮＣ）を（１０ビットのトランジッションを最大化したワードとして）エンコードし、これらのコードワードを直列化し、直列化したコードワードをＣＨ０を用いて伝送する。しかしながら、本発明の好ましい実施の形態において、各データアイランドの期間、ＨＳＹＮＣとＶＳＹＮＣを示す１０ビットのトランジッションを最少化したワードは、各ピクセルクロック周期にＣＨ０を利用して伝送される（例えば、ＨＳＹＮＣ ビットを表すコードワード、ＶＳＹＮＣビット、及び２個の他のビットが各ピクセルクロック周期に伝送される）。このように、ＨＳＹＮＣとＶＳＹＮＣとを、データアイランド期間にパケットを送ることが要求される３２ピクセルクロック周期を使って繰り返し伝送することができる。データアイランド期間中に伝送される各パケットは、３２ビットのパケットヘッダが含まれることが好ましく、また、データアイランド期間中に伝送される、ＨＳＹＮＣとＶＳＹＮＣとを表示する各コードワードもまた、パケットヘッダの１つのビットを表示することが好ましい。したがって、すべての３２ビットのパケットヘッダを伝送するために、３２ピクセルのクロック周期が必要である。
図５と６で、２つのデータイネーブル信号「ＤＥ」及び「ＡＵＸＤＥ」を参照して説明したが、発明に係る送信器は、単一のデータイネーブル信号（例えば、信号ＤＥとＡＵＸＤＥに対して論理「和」演算の実行結果を示す結合されたイネーブル信号）と、ビデオ又は補助データのどちらか一方を表示する単一のデータ入力（「Ｄ［２３：０］」）に応答して、説明したすべてのエンコード処理、直列化、及び伝送を行うよう構成された部分（例えば、図１３の送信器１００の「コア」プロセッサ１１４）によって、実行されることをもくろむものである。コアの外側の付加的な回路は、補助データ（例えば、２４ビット補助データワード）とビデオデータ（例えば、２４ビットビデオデータワード）の別々の組を受信し、データイネーブル信号ＤＥと補助データイネーブル信号ＡＵＸＤＥの両方を受信するよう構成される。データイネーブル信号は、以下のような値を順番に繰り返す。まず、（ＤＥ＝０，ＡＵＸＤＥ＝０）、続いて（ＤＥ＝１，ＡＵＸＤＥ＝０）、続いて（ＤＥ＝０，ＡＵＸＤＥ＝０）、続いて（ＤＥ＝０，ＡＵＸＤＥ＝１）の順番である。もちろん、データイネーブル信号は、繰り返すことのない順序とすることを含めて、他の順序で値を発生させても良い。例えば、状況によって、補助データはビデオブランキング期間中に伝送されるのではあるが、すべてのビデオブランキング期間中に伝送されるようにしなくてもよい。従って、信号ＤＥとＡＵＸＤＥとが以下のような順序を持つことで、補助データはあるブランキング期間中に伝送されるが、次のブランキング期間中には伝送されない。まず、（ＤＥ＝０，ＡＵＸＤＥ＝０）、続いて（ＤＥ＝１，ＡＵＸＤＥ＝０）、続いて（ＤＥ＝０，ＡＵＸＤＥ＝０）、続いて（ＤＥ＝０，ＡＵＸＤＥ＝１）、続いて、（ＤＥ＝０，ＡＵＸＤＥ＝０）、続いて（ＤＥ＝１，ＡＵＸＤＥ＝０）、続いて（ＤＥ＝０，ＡＵＸＤＥ＝０）、続いて（ＤＥ＝１，ＡＵＸＤＥ＝０）の順序である。送信器に付加された回路には、ＤＥとＡＵＸＤＥの信号を論理和で結合する論理回路を含ませることができる。付加された回路はまた、補助データを４ビットフォーマットに詰め込み、補助データの各４ビット部分を図４に示したワードＡＤ０−ＡＤ１５の１つとしてエンコードし、適当なタイミングで、ＡＤ０−ＡＤ１５の補助データワードのストリームに、保護帯域ワードを付加し、そしてビデオデータのストリームに、ビデオ保護帯域ワードを付加すること（または、適当なタイミングで、ビデオデータのワードをビデオ保護帯域ワードに置き換えること）ができる。付加された回路は、コアに一連の（ビデオ保護帯域ワードが加えられた）ビデオデータのバーストと（保護帯域ワードが加えられた）補助データとをアサートすることができ（例えば、ビデオデータのバーストとビデオ保護帯域ワードとを交互に入れ替え、補助データと保護帯域ワードとを交互に入れ替えることができ）、また、コアに結合されたデータイネーブル信号をアサートすることもできる。コアは、（別々のＤＥとＡＵＸＤＥ信号よりむしろ）結合されたデータイネーブル信号とビデオと補助データのバーストに応答して、図５と６に関連して説明したすべてのエンコード処理、直列化、及び伝送を行う。
前段で説明した実施形態を変形させた形態では、送信器に「付加された回路」は結合されて、２以上の補助データの組（各組は異なったタイプの補助データからなる）をエンコードするよう設定される。付加された回路はまた、結合されて、ビデオデータ、補助データの各組に対する補助データイネーブル信号（例えば、第１と第２の補助データイネーブル信号「ＤＥ」と「ＡＵＸＤＥ」）、及びビデオデータイネーブル信号（「ＤＥ」）を受信し、送信器のコアに、一連のビデオデータのバーストとエンコードされた補助データのバーストをアサートするよう設定される。ビデオデータイネーブル信号（「ＤＥ」）と補助データイネーブル信号（「ＡＵＸ１ＤＥ」と「ＡＵＸ２ＤＥ」）は、以下のような繰り返し順序の値を持つことができる。まず、（ＤＥ＝０，ＡＵＸ１ＤＥ＝０，ＡＵＸ２ＤＥ＝０）続いて、（ＤＥ＝１，ＡＵＸ１ＤＥ＝０，ＡＵＸ２ＤＥ＝０）続いて、（ＤＥ＝０，ＡＵＸ１ＤＥ＝０，ＡＵＸ２ＤＥ＝０）続いて、（ＤＥ＝０，ＡＵＸ１ＤＥ＝１，ＡＵＸ２ＤＥ＝０）続いて、（ＤＥ＝０，ＡＵＸ１ＤＥ＝０，ＡＵＸ２ＤＥ＝１）の順序となる。付加された回路には、ＤＥ、ＡＵＸ１ＤＥ、及びＡＵＸ２ＤＥの信号を論理和で結合し、結合されたデータイネーブル信号を生成する論理回路を含ませることができ、コアに、（個々のビデオデータイネーブル信号と補助データイネーブル信号よりむしろ）結合されたデータイネーブル信号をアサートすることができる。シリアルリンクの少なくとも１つのチャンネルの各々（例えば、ＴＭＤＳリンクに対してなされた本発明にしたがってデータを伝送する場合には、各チャンネルＣＨ２，ＣＨ１）において、１つの適切な本発明に係るコードワード（又は、２つ以上の適切な本発明に係る保護帯域ワード）は、エンコードされた補助データの各バーストの開始時（すなわち、各ブランキング期間の各「補助前置」の直後）、エンコードされた補助データの各バーストの終了時、及びエンコードされたビデオデータの各バーストの開始時（すなわち、各ブランキング期間の各「ビデオ前置」の直後）に（保護帯域ワード又は保護帯域ワードの組として）伝送されるのが好ましい。
本発明の好ましい実施の形態において、データアイランド期間に伝送されるべきもとのデータは、フルセットのコードワードの「堅固な」サブセットを用いてエンコードされる。各「堅固な」サブセットは、（ここではしばしば、「ゴールデンセット」と呼ばれる）コードワードセットからなり、各ゴールデンセットは、１以上の（ここではしばしば、「ゴールデンワード」と呼ばれる）コードワードからなる。ゴールデンセットの各「ゴールデンワード」は、単一のソースデータ値（例えばソースデータワード）を表現する。ゴールデンセットが２以上のゴールデンワードを具備する場合は、これらの各ゴールデンワードは同じ発信源のデータ値を表現する。フルセットにおけるコードワードのクラスタが決定される。各クラスタは、「ゴールデンセット」を含み、状況に応じて、フルセットの付加的な１以上のコードワードを含む。ここで、付加的なコードワードの各々は、各付加的なコードワードが、伝送又は伝送とデコード処理中に、このようなゴールデンワードに起こりうるビットエラーン結果生成されることが多いという点で、クラスタのゴールデンセットのゴールデンワードに「類似」する。クラスタの１つにおける受信された各コードワードは、クラスタのゴールデンセットにより決定されたもとのデータ値にマッピングされる。受信したコードワードにおけるクラスタの、単一のソースデータへのマッピングは、クラスタ内のエラーを包含するワードを、エラーを包含するワードに対応しそうなソースデータ値にマッピングすることにより、エラーの修正を行うことができる。
フルセットのコードワードは、シリアルリンクのチャンネルを利用して伝送するために、１つのデータのタイプ（例えばビデオデータ）をエンコードするために用いることができ、堅固なサブセットは、シリアルリンクのチャンネルを利用して伝送するために、他のデータのタイプ（例えば、ビデオデータに関連する又はビデオデータに有用なオーディオデータや他の「補助」データ）をエンコードするために用いることができる。
ある実施の形態においては、各ゴールデンセットの各コードワードは、ＭビットワードをエンコードしたＮビットのワードである。ここで、ＭはＮより小さい整数である。Ｎビットの連続したゴールデンワードをシリアルリンクを用いて伝送した後、受信したＮビットのコードワードは、（伝送エラーが起こった場合）ゴールデンワードの１つと違っていてもよく、また伝送されたゴールデンワードの１つと同一でもよい。クラスタの１つにある受信したＮビットのコードワードは、デコードされ、デコードされたＭビットワードを生成し、このようなデコードされたＭビットワードの各々は、クラスタのゴールデンセットにより決定されるソースデータ値にマッピングされる。
例えば、実施の形態において、フルセットのコードワードは、２５６個の８ビットのソースワードを表現する、トランジッションを最小限にしＴＭＤＳエンコードされた、１０ビットのワードの組である。フルセット中の堅固なサブセットは、２５６個の８ビットのソースワードのサブセットを表現する、８ビットの「ゴールデンワード」からなる。この場合の好ましい実施の形態において、堅固なサブセットは、１６個のゴールデンセットからなり、各ゴールデンセットは、１つの８ビットのソースワードを表現する１０ビットのＴＭＤＳコードワードからなり、１０ビットＴＭＤＳコードワードの各クラスタは、ゴールデンセットの１つと、このようなゴールデンセット内にあるコードワードに類似の１０ビットＴＭＤＳコードワードの内の少なくとも１つからなる。かかる好ましい実施の形態において、１つのクラスタ内で、受信した１０ビットコードワードは、ＴＭＤＳデコーディング手順（又はその修正された手順）に従いデコードされ、８ビットワードが復元され、各復元された８ビットワードは、クラスタにより決定された８ビットのソースワードにマッピングされる。
図７に関連して、受信したワードのクラスタ（例えば、図７のクラスタＳａとＳｂ）を、本発明の好ましい実施の形態で採用した伝送されたソースデータワードの各々（例えばワード「ａ」と「ｂ」）にマッピングすることの概念についてさらに説明する。そして、図４に関連したマッピングの具体例について説明する。
図７に関連して、（例えば、補助データがフルセットの「ゴールデンワード」のみを用いた本発明にしたがってエンコードされたとき、最初のデータをエンコードするために用いることができる）フルセットコードワードは、各ソースデータワードがＮビットの命令セットである２Ｎ個の異なるソースデータワードをエンコードするために用いられるようなコードワード（「２Ｎ空間」）である。ゴールデンワード（「２ｎ空間」）は、各ソースデータワードが「ｎ」ビット（ここで「ｎ」はＮより小さい整数）の命令セットである２ｎ個の異なるソースデータワードをエンコードするために用いられるような、フルセットのコードワードのサブセットである。最初に、生のソースデータ（任意の長さのワードからなる）をバッファに蓄え、ｎビットフォーマットに（２ｎのソースデータワードのセットにおけるｎビットのメンバに）まとめることができる。次いで、相異なる各ｎビットのソースデータワードを、１つのゴールデンワードとして（「２ｎ空間」に）エンコードし、シリアルリンク（一般に、シリアルリンクの単一チャンネル）を用いて伝送することができる。
クラスタは、フルセットのコードワードのクラスタは、各クラスタが「ゴールデンセット」を含み、状況に応じて、１以上の付加的なフルセットのコードワードを含むよう予め決められ、各付加的なコードワードはクラスタのゴールデンセットのゴールデンワードに類似している。図７において、例えば、クラスタ「Ｓａ」はソースワード「ａ」をエンコードするゴールデンワードの各々からなるゴールデンセットを含み、クラスタ「Ｓｂ」は、ソースワード「ｂ」をエンコードするゴールデンワードの各々からなるゴールデンセットを含む。クラスタの１つに受信された各コードワードは、クラスタのゴールデンセットにより決められるソースデータ値にマッピングされる。
Ｎ＝８でｎ＝４となる実施の形態において、２Ｎ空間の各コードワードは、１０ビットＴＭＤＳエンコードされたワードであり、２ｎ空間は、フルセットの１０ビットＴＭＤＳエンコードされたワードのサブセットである。伝送された１０ビットＴＭＤＳコードワードは、８ビットのコードワードを生成するために、ＴＭＤＳデコード処理手順（又はそれを修正した手順）に従いデコードされる。本発明のこれら及び他の実施の形態において、ゴールデンワードの伝送（または、ゴールデンワードによる任意のデコード処理）は、エラーとなることもあり、エラーなしとなることもある。
具体的な各ゴールデンワードに対して、チャンネルにシンボル間干渉又は他の劣化があるとき、ある形の伝達エラーが予想される。したがって、各ゴールデンワードに対して（すなわち、各Ｎビットの２ｎ空間のメンバに対して）このようなゴールデンワードを含むクラスタには、このゴールデンワードの伝送中にかかるエラーが起こってしまいそうなすべてのＮビットの２ｎ空間のメンバを含めることが好ましい。しかしながら、クラスタは互いに共通元を持たないので、クラスタ中のＮビットワードは、他のすべてのクラスタから除外される。
本発明の各実施の形態において、ゴールデンセットの各ゴールデンワードに加えて少なくとも１つのコードを含む少なくとも１つの（一般には２つ以上の）クラスタが採用される。本発明のある実施の形態において、ゴールデンセットの各ゴールデンワードに加えて少なくとも１つのコードを含む少なくとも１つのクラスタと、ゴールデンセットの各ゴールデンワード以外にコードを含まない少なくとも１つの他のクラスタが採用される。すべてのクラスタ（例えば、図７のクラスタＳａ及びＳｂ等）はお互いに共通元を持たないので、伝送中（又は伝送及びデコード処理中に）にエラーが起こっても起こらなくても、クラスタが受信したＮビットコードを含んでいれば、受信したコードは正しいソースワードにマッピングされる。
図７の実施において、フルセットのコードワード（「２Ｎ空間」）はフルセットの１０ビットＴＭＤＳコードワードであり、「２ｎ空間」は、予め決められた１６個の異なる８ビットソースデータワードのセットを表現するこれらのＴＭＤＳコードワードからなる。したがって、各クラスタは、１６個の異なるソースデータワードの１つを表現するゴールデンワードを含む。通常は、４ビットワードの生のソースデータは、予め１６個の異なる８ビットソースデータワードにエンコードされ、次いで、その結果としての８ビットソースデータワードは、伝送するために、２ｎ空間の１０ビットメンバの１つにエンコードされる。（フルセットのＴＭＤＳコードワードの）堅固なサブセットは、（ＴＭＤＳデコーディング手順又はその修正版に従いデコードされるとき）１６個の予め決められた８ビットソースデータワードを決定する１０ビットＴＭＤＳコードワードから成り立っている。各クラスタは、ゴールデンセットのゴールデンワードを含むのみならず、他のＴＭＤＳコードワードよりゴールデンワードの伝送時にビットエラーの結果となりやすいという点で、ゴールデンワードの１つに「類似」する、少なくとも１つの１０ビットＴＭＤＳコードワードを含む（例えば、ゴールデンワードに「類似」するコードワードは、ビットの１つの値のみが、ゴールデンワードと異なる）。
フルセットのコードワードからゴールデンセットを選択する過程が非常に重要である。一般に、フルセットの２進数コードワードから選択された具体的なゴールデンワードの選択の最適性は、フルセット（すなわち、フルセット中の各々のコードワードにおけるビットがゼロなのか１なのかの詳細）により実行された特別のコード処理に依存する。上述のように、好ましい実施の形態において、ゴールデンセットのコードワードは、（伝送中の）そのシリアルパターンにおいて、ゼロと１の連続する量が（例えば、平均値が）少なく、したがって、選択されなかったフルセット中のコードワードに比べて、伝送中のＩＳＩの影響が少なくなるようなシリアルパターンになるように選択される。（例えば、コードワード当たり、ゴールデンワードのゼロと１の連続する数の平均値が、コードワード当たり、ゴールデンワードとして選択されなかったフルセットにおけるコードワードの、ゼロと１の連続する数の平均値より少ない。）
他の好ましい実施の形態において、ゴールデンワードは、クラスタ中の任意のゴールデンワードと他のクラスタ中の任意のゴールデンワードと間のハミングディスタンスが閾値を越えているという基準、又は、相異なるクラスタ中のゴールデンワード間のハミングディスタンスが、クラスタがお互いに共通元を持たないということを条件として、現実的な範囲で、（ある意味で）最大となる基準（例えば、相異なるクラスタ中のゴールデンワード間の平均ハミングディスタンスが最大となる基準）、を満たすように選択される。これは、クラスタがお互いに共通元を持たないという制限を維持しながら、各クラスタに含まれる「エラーコード」（ゴールデンセットのゴールデンコード以外のコード）の数を増やす手助けとなる。
本発明を実施するために、受信器（図１４の受信器２００）は、クラスタの１要素を示す各入力に応じた（例えば、受信した４個のコードワードの各々に応じて、ここで、クラスタが１個のゴールデンワードを有し、３個のコードワードがゴールデンワードに類似する）、各クラスタにより決められた値（例えば、ソースデータワード）を出力する所定の表を含むように構成されることが好ましい。この表は、各クラスタ内の受信した各コードワードを、クラスタのゴールデンセットにより決定されるソースワードに、又は、各クラスタ内の受信した各コードワードを、クラスタのゴールデンセットのゴールデンワード（これは次に、従来のハードウエア又はソフトウエアで、受信器の中または外で、クラスタのゴールデンセットにより決定されるソースワードにマッピングされる）に、又は、各クラスタ内の受信した各コードワードをデコードしたものを、クラスタのゴールデンセットにより決定されるソースワードに、又は、各クラスタ内の受信した各コードワードをデコードしたものを、単一のデコードされたコードワード（これは次に、従来のハードウエア又はソフトウエアで、受信器の中または外で、クラスタのゴールデンセットにより決定されるソースワードにマッピングされる）に、マッピングすることを実行する。
例えば、図１４の受信器２００には、（コードワード回復回路を含む）コアプロセッサ２１４と、このような表により実行する（サブシステム２０８の）マッピング及びデコード処理回路２０が含まれる。回路２１４はＴＭＤＳチャンネルＣＨ０，ＣＨ１，及びＣＨ２の各々で受信したデータから１０ビットＴＭＤＳコードワードを復元するよう設定される。回路２０は、クラスタの１つにおいて復元された各ワードを、（表を用いて）クラスタのゴールデンワードにマッピングし、デコードされた８ビット値（図４の左の欄に記載の１７個の８ビットワード内の１つ）を生成するために各ゴールデンワードをデコードする。このデコードされた８ビット値は、ソースワードを表現する。本発明の実施の形態において、マッピング及びデコード処理回路は、各デコードされた８ビットのワードに応答して４ビットの生のソースデータワードを生成するが、図１４の回路２０は、解読回路２１に８ビットのデコードされたワードをアサートする。
クラスタは、（したがって、受信器内における前述の表への入力は）、フルセットのコードワード（例えば、図７の２Ｎ空間）の１区分になることができ、クラスタの集合は、コードワードの全空間（例えば、図７の全２Ｎ空間）をカバーし、このクラスタは互いに共通元を持たない。しかしながら、１個のゴールデンワードの伝送に応答してフルセットにおけるコードワードが受信される確率は非常に小さいか又は無視できるので、全クラスタから、このようなコードワードを除外することができ、（表から落とすことができる）。後者のケースでは、クラスタの集合は、コードワードの全空間（例えば、図７における全ての２Ｎ空間）をカバーしない。
便宜上、請求項において、「クラスタの各コードワードは、クラスタの好ましいワードセット（又はゴールデンセット）により決定された入力データ値（又はソースデータ値）にマッピングされる」という表現、又は、この表現の変形として、クラスタの各コードワードを、直接クラスタの好ましいワードセット（又はゴールデンセット）により決定されたソースデータ値（又は入力データ値）にマッピングすることを意味する、あるいは、クラスタの各コードワードを、クラスタのゴールデンセット（又は好ましいワードセット）のゴールデンワード（又は好ましいワード）にマッピングし、場合によっては、それに引き続いて、ゴールデンワード（又は好ましいワード）を、クラスタのゴールデンセット（又は好ましいワードセット）により決定されたソースデータ値（又は入力データ値）に、一般的なマッピングを行うことを意味する、あるいは、クラスタの各コードワードのデコードされたものを、クラスタのゴールデンセット（又は好ましいワードセット）により決定されたソースデータ値（又は入力データ値）にマッピングすることを意味する、あるいは、クラスタの各コードワードのデコードされたものを、単一のデコードされたコードワードにマッピングし、場合によっては、それに引き続いて、デコードされたコードワードを、クラスタのゴールデンセット（又は好ましいワードセット）により決定されたソースデータ値（又は入力データ値）に、一般的なマッピングを行うことを意味する、という表現を使っている。
各クラス他のワードをゴールデンコードにマッピングすることは、例えば、ゴールデンコードを、ゴールデンコードを含む所定のクラスタに属する各受信ワードと置き換えるために、クロックロジックを使って、ある意味では「すぐさま」行われる。例えば、ある実施の形態において、受信器には、受信したコードワードの誤りのあると思われる１つのビットを決定し、そして、受信したコードワードを、誤りである可能性が高いと判断した各ビットを反転することで、ゴールデンコードにマッピングするための規則を適用したロジックが（例えば図１４の回路２０に）含まれる。あるいは、各クラスタのワードの、ゴールデンコードへのマッピングは、ゴールデンコードを含むクラスタの各ワードに応答して、ゴールデンコードを出力する検索表を用いて行っても良い。
一般に、ゴールデンコード中の最も損傷を受けエラーとなりやすいビット（「損傷を受けやすい」ビットと称される）を決める手順を（ソフトウエア又はロジック回路により）実行することができ、次いで、それにより、ゴールデンコード中の損傷を受けやすいビットを、誤りのあるものに置き換える処理が実行され、これにより「エラーを含んでいそうなコードワード」を決定し、そして、「エラーを含んでいそうなコードワード」（又は、このサブセット）の全てを、実際に受信したコードワードと比較する処理を実行し、「エラーを含んでいそうなコードワード」である受信したコードワードの各々を対応するゴールデンワードにマッピングする。損傷を受けやすいビットを特定する手順は、最もシンボル間干渉を受けやすいビットを特定することが好ましい。「１」のビットのストリーム中の単一の「０」ビットが適するだろう。
一旦損傷を受けやすいビットが見つかると、これらはゴールデンワードからはじかれて、それにより、「エラーを含んでいそうなコードワード」が生成される。単一の損傷を受けやすいビットがはじかれるのか又は２以上の損傷を受けやすいビットがはじかれるのかは、それらの各々がどの程度損傷を受けてエラーになりやすいかによる。他の処理方法として、どのビットパターンが損傷を受けやすいビットを含んでいるかを人が決定し、設計者がゴールデンワードと共に扱おうとしている各ビットパターンと共に一連のマスクを保存する方法がある。
各クラスタ内に含まれるコードワードを選ぶ処理は、ロジック回路（又はソフトウエア）を用いることにより自動化することが可能である。例えば、一組のゴールデンコードのどのビットが、伝送エラー又は／及び復元エラーの結果、変換（又は欠落）されそうなのか、また、ゴールデンワードを含むクラスタに含まれるゴールデンワードの各々における、最もエラーを含んでいそうなものを、ソフトウエア（又はロジック回路）を使って、システム的に、決定することができる。他の例では、既にクラスタに含まれるコードワードの各々にたいして、４個の付加的なコードワードを自動的にクラスタに付加することができる。すなわち、規則の適用は、同じコードワードを２つの異なるクラスタに割り当てないという条件で、左にシフトした２個のコードワード（開放点で１個の「０」、開放点の他で「１」）、及び右にシフトした２個のコードワード（開放点で１個の「０」、開放点の他で「１」）である。
クラスタは厳密に互いに共通元を持たないこととしているが、２以上のクラスタが、条件によっては、同一のコードワード（便宜上「多値」コードワードと呼ばれる）を含むことがあり、多値コードワードは、所定の条件に合致することだけを条件として、クラスタのゴールデンワードにマッピングされるという意味でクラスタ内に「条件付きで含まれる」。異なるクラスタ内の多値コードワードと関連するこの条件は、お互いに異ならなくてはならない。そして、受信器が多値コードワードを、どんな場合でも具体的なクラスタのゴールデンワードとマッピングすることができるように、どんな場合でも条件の１つを満たさなければならない。このような実施の形態において、受信器は、各々の場合に適した条件に決めるために予め存在する条件に対して、所定の規則を適用する。受信したエラーを含むワード「Ａ」が「Ｘ」という条件の下で、ワード「Ｂ」として伝送されそうであり、違った条件「Ｙ」の下では、ワード「Ｃ」として伝送されそうであったと仮定する。最初のクラスタは、ワード「Ｂ」と条件付きで（条件「Ｘ」の下で）ワード「Ａ」を含んでいる。２番目のクラスタは、ワード「Ｃ」と条件付きで（条件「Ｙ」の下で）ワード「Ａ」を含んでいる。このような例では、受信器は、所定の情報に対する手順を、コードワードの伝送時に適合するのは条件ＸとＹのどちらなのかを決定するために適用する。例えば、受信器は、最新の発明に係るコードワードであるストリーム「Ｚ」のビットパターンが直流バランスされているかを決定することができるであろうし、また、条件Ｘ（ただし条件Ｙではない）は、ビットパターンが正方向において直流バランスされている条件に適合するか、さもなければ条件Ｙ（ただし条件Ｘではない）が適合するかどうかを決定することができるであろう。この例では、既存の情報が特定のビットパターンの直流バランスレベルになっている。あるいは、既存の情報は、エラーのタイプの履歴又は、ピクセルクロック周波数又は、ジッタのタイプ又は、他の情報でも良い。
多量のエラーが発生する可能性があるので、（２つの異なるゴールデンセットにおいて）２つの異なるゴールデンワードを伝送する上で悪影響を与えそうだと予測されるエラーが、同じ受信コードを生成することが起こりえる。このことは、クラスタの内の１つが受信コードを除外するよう予め設定されていない限り（又は、前段で説明したように、受信コードが条件付きで２以上のクラスタに含まれていない限り）、２つのゴールデンセットを含むクラスタ内で重複を引き起こす。クラスタ間での重複を避けるために、起こりそうもない受信コードを、関係のあるクラスタから除外しておくことが好ましい。例えば、最初のクラスタが最初のゴールデンワードを含み、２番目のクラスタが２番目のゴールデンワードを含み、（ゴールデンワードではない）受信コードワードが（Ｐ１の確率で）最初のゴールデンワードの伝送から得られ、同じ受信コードが（Ｐ２の確率で、ただしＰ２はＰ１より小さい）２番目のゴールデンワードの伝送から得られることが期待されるとすると、最初のクラスタには受信コードワードが含まれるであろうが、受信コードワードは２番目のクラスタには含まれない。
例えば、受信したエラーを含むワード「Ａ」がゴールデンワード「Ｂ」として伝送されていた可能性が最も高く、ワード「Ｃ」（ここで、ワード「Ｂ」はワード「Ｃ」とは１ビットだけが異なっている）として伝送されていた可能性が少しだけある場合を想定する。好ましい実施の形態において、コードワードＡ，Ｂ，及びＣを具備する互いに共通元を持たない２つのクラスタは、以下のように決められる。すなわち、最初のクラスタはゴールデンワードＢとワードＡ（及び、普通はＢに類似する他のワード）を具備し、２番目のクラスタは、ゴールデンワードＣ、及び、最初のクラスタには含まれていないＣに類似する１以上の他のワードを具備する。このようにクラスタを決定することで、ワードＣの伝送、（伝送及び／又は伝送されたワードＣの受信におけるエラーの結果としての）ワードＡの受信、及び受信したワードＡのゴールデンワードＢへのマッピングには、１ビットのエラーしか現れない。受信器はエラー補正回路（ＥＣＣ）を具備し、受信器は、受信した（クラスタに属する）ワードをゴールデンワードにマッピングを行った結果のコードワードをＥＣＣにアサートするよう設定されることが好ましい。適切なケースでは、ＥＣＣは、コードワードのブロックにおけるワードＢを、ワードＣに置き換えるであろう。例えば、ＥＣＣがこのようなワードＢには不良ビットが含まれると判断した場合、ワードＢは、このビットをはじき落としてワードＣに変換され、そして、そのビットが、ＥＣＣブロック全体において唯一つの不良ビットである場合は、ＥＣＣは不良ビットをはじき落とすことでエラーを修正することができ、それによりワードＢをワードＣに変換することができるであろう。
説明したように、本発明の実施において、ゴールデンワードを受信したものを２ステージで、ソースデータ値へのマッピングを行う。すなわち、第１のステージでは、クラスタにおける各受信コードワードは、クラスタにおけるゴールデンセットのゴールデンワードにマッピングされ、第２のステージでは、第１のステージで決定されたゴールデンワードは、クラスタにおけるゴールデンセットにより決定されたソースワードにマッピングされる。このような実施において、追加したエラー修正コードのブロックが各ゴールデンワードのセットと共に伝送され、受信器は、（エラーを包含する、クラスタのメンバではない受信コードワードを修正するために、これらを可能な範囲でゴールデンワードに置き換える）エラー修正コードを用いてエラーの修正を行う前に第１のステージのマッピングを行うよう設定される。後者の実施において、本発明に係るゴールデンワードとクラスタは、エラー修正の実施により与えられる自由度を活用したマッピングを実施するために選ばれることが好ましい。例えば、ゴールデンワードを、異なったクラスタにおける２つのゴールデンワードのハミング距離が現実的な範囲で（あるいは最大限でない範囲で）最小化されるよう、そしてクラスタが互いに共通元を持たないように選択することができる。クラスタがこのようなゴールデンワードを具備するので、受信器中のエラー修正回路により検出されるエラーのあるビットの数を最小限にすることができ、したがって、エラー修正コードのための手間を最小限にすることができる。
例えば、図１４の受信器２００は、「マッピング及びデコーディング」回路からのデコードされたワードを受信し解読する解読回路２１と、解読され、デコードされたワードを受け取るために回路２１の出力に接続されたエラー修正回路２２とを具備する。回路２０は、本発明に係るクラスタの１つのメンバである復元されたコードワードに応答したゴールデンワードを生成（そして、回路２１にアサート）する第１ステージのマッピングを実行するために設定されるが、復元されたワードにエラーがある場合、回路２０におけるエラーを含む復元されたワードのゴールデンワードへのマッピングが妨げられる。回路２０により決定された解読されたゴールデンワード、エラーを含む復元されたワードと、コードワードに復元されたエラー修正コードは、エラー修正回路２２2アサートされる。回路２２は、受信した解読されたゴールデンワードを通って、本発明に係るクラスタのいずれのメンバでもない、エラーを含んだコードワードを修正するために、エラー修正コードを用いてエラーを修正し、これにより、できうる限り、このようなエラーを含んだコードワードをゴールデンワードに置き換える。受信器２００について別の実施形態においては、エラー修正は行われず、回路２２は省略される。
図４を参照して、次に本発明の好ましい実施の形態に用いられた１7のゴールデンワードとコードワードのクラスタ（各々ゴールデンワードの１つを含んでいる）の具体例について説明する。図４において、（左から）３番目の欄は上述の１７個のゴールデンワードを示す。１６個のゴールデンワードは１６の異なる８ビットソースデータワード（各８ビットソースデータワードは、４ビットの生のソースデータを示す）にエンコードするために使われ、他のゴールデンワード（最初の行の「１１００１１００１０」のワード）は保護帯域ワードとしてのみ用いられる。各ゴールデンワードは１０ビットのＴＭＤＳでエンコードされたワードである。（左から）４番目の欄は各１０ビットゴールデンワードにエラーがある場合を示したものであり、５番目の欄は、従来のＴＭＤＳデコードアルゴリズムにより、４番目の欄にある対応する１０ビットワードをデコードした結果得られた８ビットワードを示し、６番目の欄は、対応する５番目の欄の値を単に１６進数で示したものである。（左から）７番目の欄は、４番目の欄の対応するワードが、３番目の欄の対応するゴールデンワードを含むクラスタのメンバかどうかを示すための表示が含まれている。具体的には、７番目の欄の用語「ＩＧＮＯＲ」が、４番目の欄の対応するワードは、３番目の欄の対応するゴールデンワードを含むクラスタのメンバではないことを示す。
ここには、（図４において水平線により分割された）１７個のクラスタがある。第１番目のクラスタには、ゴールデンワード「１１００１１００１０」とコードワード「１１１０１１００１０」と「１１０００１００１０」（全て、「プレデータ」である補助保護帯域ワード「０１０１０１０１」にマッピングされる）が含まれる。第２番目のクラスタには、（ソースワードＡＤ０をエンコードするために）ゴールデンワード「００１１１００１０１」とコードワード「１０１１１００１０１」、「０００１１００１０１」、「００１１１１０１０１」、及び「００１１１００００１」が含まれる（全てソースワードＡＤ０にマッピングされる）。第３番目のクラスタには、（ソースワードＡＤ１をエンコードするために）ゴールデンワード「０１１０００１１０１」とコードワード「０１１１００１１０１」、及び「０１１００００１０１」が含まれる（全てソースワードＡＤ０にマッピングされる）。そして、１４個の他の表示されたクラスタである（各クラスタには、他の１４個のゴールデンワードの内の１つが含まれ、ソースワードＡＤ２−ＡＤ１５の内の異なったソースワードにマッピングされるワードが含まれる）。
受信器が表示されたクラスタの１つの（図４の４番目の欄にある）コードワードを復元したとき（このように復元されたコードワードに対応する７番目の欄に「ＩＧＮＯＲ」表示がないであろう）、受信器は復元したコードワードをクラスタのゴールデンワードにより決定される（図４の１番目の欄にある）ソースワードにマッピングする（これは復元されたコードワードを３番目の欄にあるクラスタのゴールデンワードにマッピングするのと等価である）。
４番目の欄にあり、７番目の欄で「ＩＧＮＯＲ」と表示されたこれらのコードワードは、対応するゴールデンワードを含むクラスタのメンバではない。例えば、図４の３番目の行にあるコードワード「１１００１１１０１０」は、（ゴールデンワード「１１００１１００１０」を含んだ）第１番目のクラスタのメンバではない。なぜなら、このコードワードは、ゴールデンワード「１０００１１１０１０」を含むくラスタのメンバであり、このクラスタは切り離されるべきだからである。受信器は、ゴールデンワード「１１００１１００１０」の伝送において（かなり高い確率で起こる）１ビットのエラーにより、あるいはゴールデンワード「１０００１１１０１０」（図４の４５番目の行にある）の伝送において、（これもまたかなり高い確率で起こる）１ビットのエラーにより、コードワード「１１００１１１０１０」を復元してしまうにもかかわらず、受信器は、受信したワードを、ゴールデンワード「１１００１１００１０」により決定されるソースワード（「０１０１０１０１」）にマッピングするよりむしろ、（受信したワードをゴールデンワード「１０００１１１０１０」にマッピングすることと等価な）８ビットのソースワード「ＡＤ１０」にマッピングする。
他の１つの例として、送信器が（図４の１番目の行にある）ゴールデンワード「１１００１１００１０」を送信したとき、（非常に高い確率で起こる）エラーなし伝送がなされたならば、受信器はコードワード「１１００１１００１０」を復元する。受信器は、従来のＴＭＤＳデコーディングアルゴリズムによりこの復元されたワードをデコードし、デコードされた８ビットワード「０１０１０１０１」を決定して、デコードされた８ビットワードを（プレデータ補助保護帯域ワードである）ソースワード「０１０１０１０１」にマッピングする。受信器は、ゴールデンワード「００１１００１１０１」の伝送において（かなり高い確率で起こる）１ビットのエラーにより、（図４の５２番目の行にある）ワード「００１１００１１１１」を復元し、受信器は、従来のＴＭＤＳデコーディングアルゴリズム（ＤＣバランスビットの結果として８個の最小有効ビットが変換される）によりこの復元されたワードをデコードし、同一の８ビットソースワード（「０１０１０１０１」）を決定する。受信器は、この受信したワードをソースワード「０１０１０１０１」（これは受信したワードをゴールデンワード「１０００１１１０１０」にマッピングすることと等価である）にマッピングする。
ここでしばしば、ゴールデンワードを１０ビットの「ゴールデン」コードワード（例えば図４の左から３番目の欄にある）により決定される８ビットワードのソースワード（例えば図４の左の欄にある）の意味で使う。
本発明に係る上述の保護帯域ワードに関しては、各保護帯域ワードが（図４に例示したように）ゴールデンワードとなることができ、この場合、各保護帯域ワードにクラスタがあり、この各クラスタは、２以上の（保護帯域ワードを含んだ）コードワードを含む。あるいは、保護帯域ワードはゴールデンワードではないがゴールデンワードとは十分な信頼性を持って区別できる。
少なくとも１つの保護帯域ワードを用いる本発明の実施の形態において、各保護帯域ワードは、受信器に、さらに信頼度高く適切なトランジッション（保護帯域ワードによって示される）をエンコードされたコントロール（又はｓｙｎｃ）ワードのトランジッションとエンコードされたデータのトランジッションとの間で、特定すべきである。このようにして、本発明に係るゴールデンセットの選択における付加機能は、ゴールデンセットが適切な保護帯域ワードを含むことであり（すなわち保護帯域ワードがゴールデンワードとなる）、あるいは、ゴールデンセットの各ゴールデンワードが、使われる各保護帯域ワードと高信頼度で区別できることである。例えば、図４に示された１７個のゴールデンワードのセットには、補助データのバースト開始を特定するために使われる特別な（ビットパターン「１１００１１００１０」を持ち、図４の３番目の欄の１行目に示された）補助保護帯域ワードが含まれる。図５に示すように、この「プレデータ」補助保護帯域ワードの２回の繰り返しは、ＣＨ２とＣＨ１の各チャンネルにおいてエンコードされた補助データの各バースト開始時（すなわち、各補助プレアンブルの直後）に伝送されることが好ましい。ＣＨ２とＣＨ１の各チャンネルにおいて伝送された各特定のエンコードされたコントロールワードの最後のビットは上述のとおり「０」なので、プレデータ補助保護帯域ワードとして選択されたコードワードの最初の伝送されたビットは、受信器が伝送された補助データのバーストの開始を特定することができる程度に信頼性を上げるために、「１」としている。
図４に示した１７個のゴールデンワードには、補助データのバーストの終了を特定するために用いられるとともに、ビデオ保護帯域ワードとしても用いられるワード（入力ワードＡＤ１１に対応するゴールデンワード「００１１００１１０１」）が含まれる。図５に示すように、この「ポストデータ」補助保護帯域ワードの２回の繰り返しは、ＣＨ２とＣＨ１の各チャンネルにおいてエンコードされた補助データの各バースト終了時（すなわち、各ビデオプレアンブルの直前）に伝送されることが好ましい。プレデータ補助保護帯域ワードは、各補助データバーストの開始時に繰り返す（２回伝送する）必要はなく、ポストデータ補助保護帯域ワードは、各補助データのバースト終了時に繰り返す必要はない。（図５に示した）好ましい実施の形態において、各々は、受信器がより簡単に、伝送中にチャンネル間で起こることがあるデータシフトエラー（例えばチャンネルＣＨ１で受信したデータの長さとチャンネルＣＨ２で受信したデータの長さとを比較したときのエラー）を認識し修正しデータを復元することができるよう、繰り返される。本発明の他の実施の形態において、補助保護帯域ワードは、各補助データバーストの開始時に３回以上繰り返され（又は１度だけ伝送され）、及び／又は、各補助データのバースト終了時に３回以上繰り返され（又は１度だけ伝送され）る。
図４を参照すると、（入力ワードＡＤ１１に対応する）ゴールデンワード「００１１００１１０１」がビデオ保護帯域ワードとしてビデオデータバーストの開始を特定するために用いられ、入力ワードＡＤ１１により示された補助データの４ビット量をエンコードするために使われるのに加えて、ポストデータ補助保護帯域ワードとして用いられる。図６に示すように、このビデオ保護帯域ワードの２回の繰り返しは、エンコードされたビデオデータの各バーストの開始時（すなわち、各ビデオプレアンブルの直後）に伝送されることが好ましい。ＣＨ２とＣＨ１の各チャンネルにおいて伝送されたエンコードされたコントロール又はｓｙｎｃワードの最後の２ビットは上述のようにおそらく「１１」となるので、ビデオ保護帯域ワードの最初に伝送される２ビットは、受信器が伝送されたビデオデータのバースト開始時を特定する上での信頼性を上げるため、「００」に選定される。
ビデオ保護帯域ワードは、各ビデオデータバーストの開始時に繰り返す（２回伝送する）必要はない。図６に示した実施の形態において、これは、バースト中にピクセルの偶数番号を示すコードワードの（チャンネルＣＨ０，ＣＨ１，及びＣＨ２の各々における）伝送を確実にするため繰り返される。他の実施の形態において、ビデオ保護帯域ワードビデオデータバーストの開始時に３回以上繰り返される（又は１回だけ伝送される）。
本発明の実施の形態において、２（又は３以上）のビデオデータのストリームが（１，２，又は３以上のチャンネルを用いて）伝送される。例えば、２以上のビデオデータのストリームは、図２におけるＣＨ０，ＣＨ１，及びＣＨ２の内の１以上のチャンネルの各々を用いて、多重通信により伝送される。もしビデオデータの異なったバーストのストリームが１つのチャンネルを用いて順番に伝送されたとすると、異なったビデオ保護帯域ワードが各バーストの開始時（及び／又は終了時）に伝送され、異なったビデオ保護帯域ワードにより各異なったストリームが特定される。同様に２（又は３以上の）補助データが１，２，又は３以上のチャンネルを用いてを用いて伝送される。もし異なった補助データのストリームが１つのチャンネルを用いて順番に伝送されたとすると、異なった補助データが各バーストの開始時（及び／又は終了時）に伝送され、異なった保護帯域ワードにより各異なったストリームが特定される。
エンコードされたデータが複数の独立したチャンネルを用いて直列に伝送されると、各チャンネルにおける保護帯域ワードを用いて（本発明により）各チャンネルにおけるＤＥ信号のずれが各々独立に修正される。双方向の１つのピクセルクロックサイクル（又は２以上のピクセルクロックサイクル）によりＴＭＤＳリンク（又はＴＭＤＳライクリンク又は他のシリアルリンク）の複数のチャンネルを用いて伝送されたビットにより表示されたＤＥトランジッション間に（リンク上のＩＳＩ又は他のノイズ源により）ずれが生じるので、各チャンネルを用いて伝送される本発明に係るコードワードを用いてエンコードされたデータの各バーストの開始時又は／及び終了時に（例えば、各チャンネルの各補助プレアンブルの最後に、及び／又は、各チャンネルのビデオプレアンブルの最初に、及び／又は、各チャンネルのビデオプレアンブルの最後に）、一組の特定の保護帯域ワード（本発明に係るコードワードの組）を本発明に従い伝送することが好ましい。これはチャンネルとチャンネルとの平衡性とデータの完全性を良くする。適切な数の保護帯域ワードを有効にする必要性は本発明に係るコードワードの選択における１つの要因となる。
保護帯域ワードの（予定のビットパターンとこのようなパターンの後に続く本発明によりエンコードされたデータのバーストとの間、又は、本発明によりエンコードされたデータのバーストとこのようなデータの後に続く予定のビットパターンとの間のどちらの場合においても）伝送を繰り返す目的は、伝送の２つのタイプの識別誤り、すなわち伝送の早すぎる識別と遅すぎる識別、を防止するためである。一連のＮ個の保護帯域ワードを繰り返して伝送することで、本発明は、どちらの方向に対してもこのようなＮ回までのピクセルがずれる誤りを防止することができる。例えば、Ｎ個のポストデータ保護帯域ワードがエンコードされたデータバーストに付加されたなら、本発明により、Ｎ個のピクセルが左にずれたとき、最後のデータ値は失われない（ポストデータ保護帯域ワードのみが失われる）。一般に、一連のＮ個のポストデータ保護帯域ワードは、一連のＮ個のプレデータ保護帯域ワードと共に用いることが必要である。（図５に示した）好ましい実施の形態において、ＣＨ２及びＣＨ１の各補助データバーストの開始時と終了時に伝送された補助保護帯域ワードは、ＣＨ０の各補助データバーストの開始時と終了時には伝送されない。むしろ特殊なエンコード処理が、ＣＨ０の各補助データバーストにおいて伝送された本発明に係る最初の２個と最後の２個の１０ビットコードワードを決定するために用いられる。具体的には、各補助データバーストの最初の２個又は最後の２個の各ピクセルクロックサイクルの期間に、２ビットの入力補助データがエンコードされ伝送される（ここで、上述のとおり、各補助データバーストの他の全てのピクセルクロックサイクルの期間に、４ビットの入力補助データがエンコードされ伝送される）。最初のクロックサイクルの期間に伝送される２ビットの入力補助データは、図４における、ＡＤ０，ＡＤ１，ＡＤ２，及びＡＤ３の内の１つとしてエンコードされ、２番目のクロックサイクルの期間に伝送される２ビットの入力補助データは、ＡＤ０，ＡＤ１，ＡＤ２，及びＡＤ３の内の他の１つとしてエンコードされる。このように、バースト期間中に伝送された最初の２個の１０ビットワードは、これらの２個のワードＡＤ０，ＡＤ１，ＡＤ２，及びＡＤ３（そして、最初の４ビットの入力補助データ）を示す本発明に係るコードワードである。同様に、最後のクロックサイクルの１つ前のクロックサイクルの期間に伝送される２ビットの入力補助データは、図４における、ＡＤ０，ＡＤ１，ＡＤ２，及びＡＤ３の内の１つとしてエンコードされ、最後のクロックサイクルの期間に伝送される２ビットの入力補助データは、ＡＤ０，ＡＤ１，ＡＤ２，及びＡＤ３の内の他の１つとしてエンコードされる。バースト期間中に伝送された最後の２個の１０ビットワードは、これらの２個のワードＡＤ０，ＡＤ１，ＡＤ２，及びＡＤ３（そして、最後の４ビットの入力補助データ）を示す本発明に係るコードワードである。４個の１０ビットゴールデンワードを用いて２ビットの入力補助データをエンコードする処理はここではしばしば「ＴＥＲＣ２」エンコード処理と称される。一方、１６個の１０ビットゴールデンワードを用いて４ビットの入力補助データをエンコードする処理はここではしばしば「ＴＥＲＣ４」エンコード処理と称される。
さらに一般的には、異なるコントロール又は同期ビット（例えば、ＤＶＩ仕様におけるＣＴＬ０：ＣＴＬ１あるいはＣＴＬ２：ＣＴＬ３に示された１０ビットのコントロールキャラクタ）により、直列データ伝送チャンネルにＩＳＩが存在するとき、コントロールキャラクタの直後に伝送されたビデオ（又は補助）データビットに異なった誤りが発生する可能性がある。これは、ビデオ（又は補助）データを伝送する場合に用いる本発明に係るコードワードの選定における一要素として認識し用いることが好ましい。あるいは、データの直前に送信した（本発明に従いエンコードされた）コントロールコードがＩＳＩの影響を減少させるために制御される。
本発明の他の実施の形態において、エンコードされた補助データのバーストとエンコードされたビデオデータのバーストがシリアルリンク（これはＴＭＤＳリンクである必要はない）を用いて伝送され、補助データが、本発明に係るコードワードを用いて、本発明に従いエンコードされる。本発明に係るコードワードには、エンコードされた各ビデオデータのバースト開始時に伝送される「ビデオ」保護帯域ワードと、エンコードされた各補助データのバースト開始時に伝送される「補助」保護帯域ワードが含まれる。ある実施例によれば、ビデオ保護帯域ワードは第２の目的、すなわち補助データをエンコードするためにも用いられる。かかる実施の形態における好ましい実施例では、エンコードされたビデオデータは、ビデオデータイネーブル信号が高となる（例えば、コントロール信号「ＤＥ」がＤＥ＝１となる）アクティブビデオ期間内に伝送され、エンコードされたコントロール信号（又は同期信号）とエンコードされた補助データがアクティブビデオ期間間のブランキング期間（このとき、ビデオデータイネーブル信号が低となる）に伝送される。ビデオ保護帯域ワードはアクティブビデオ期間の開始時に伝送される。各ブランキング期間は、規定の形式のコントロール（又はｓｙｎｃ）信号が伝送される（ビデオデータイネーブル信号の下降エッジと補助データのバーストとの間にある）「補助」プレアンブル期間と、補助プレアンブル期間の後に来る少なくとも１つの補助データ期間（各補助データ期間は、補助保護帯域ワードとそれに続くエンコードされた補助データのバーストを具備する）と、最後のデータ期間と次のアクティブビデオ期間との間にある「ビデオ」プレアンブル期間を具備する。一般に、本発明に基づき保護帯域ワードを用いる目的は、受信器がエンコードされたデータバースト開始時に伝送される最初の保護帯域ワードとこのような保護帯域ワードの前に伝送される最後のビットとの間にあるトランジッションと、エンコードされたデータバースト終了時に伝送される最後の保護帯域ワードとこのような保護帯域ワードの後に伝送される最初のビットとの間にあるトランジッションを認識することを保証するためにある。
本発明の実施の形態において、シリアルリンクを用いてバースト期間に伝送するためのプレリミナリデータ（これはビデオデータであっても良いが必ずしもその必要はない）をエンコードするために、従来のエンコード処理アルゴリズムが用いられ、補助データ（例えば、オーディオデータ又はプレリミナリデータより低速度で伝送することができる他のタイプのデータ）は、シリアルリンクを用いてバースト期間（エンコードされたプレリミナリデータのバースト間隔）に伝送するために本発明に基づいてエンコードされる。プレリミナリデータをエンコードするためのコードワードの全セットは、プレリミナリデータ（しばしばソースデータワードと称される）の２N個の異なるワード毎に少なくとも１つのコードワードを持つ。このようなコードワードの全セットの本発明に係るサブセットは、補助データ（これもしばしばソースデータワードと称される）の２M個（ここでM＜N）を越えない異なるワード毎に少なくとも１つのコードワードを持つ。補助データはバッファされ、Ｍビットフォーマットで（すなわち、各々Ｍビットのワードに）収納される。Ｍビットのソースデータがとりうる各値は、本発明に係るコードワードにより提供される２M個のワード空間からあらかじめ選ばれたコードを持つ。このＭビットワードの補助データは、２M個のワード空間中の本発明に係るコードワードにマッピングされ、リンクを用いて伝送される。
本発明に従いエンコードされたデータ（例えば、ビデオデータとは区別される補助データ）を伝送するために用いる本発明に係るゴールデンワードの選択において、（複数ビットのエンコードされたワードのうち）あるビットは他のこのようなビットよりエラーの危険性が大きくなることを考慮することが重要である。例えば、ＴＭＤＳでエンコードされたゴールデンワードを用いて補助データを伝送するとき、ＤＣバランスビットとトランジッションコントロールビット（例えばビットＱ［９］とＱ［８］）は他のビットと比べてエラーの危険性が大きくなる。ＤＣバランスビットとトランジッションコントロールビットの処理において、ビットエラーが起こると、どんなビットエラーであっても他の複数ビットのエンコードされたワードに影響を及ぼす可能性がある。それゆえに、クリティカルビットの内の１つのビットエラーはバーストエラーに変換される。ＴＭＤＳでエンコードされたワードの全セットから、本発明に係るコードワードを選択する場合に、この効果を考慮することが望ましい。
図２と図８を参照して、本発明に係る好ましい実施の形態の場合において、ＴＭＤＳリンクを用いてデータを伝送するときのフォーマットとタイミングについて、次に説明する。この実施の形態において、送信器（例えば図２における送信器１’）は、コントロール信号（ＤＥ）が高となるアクティブビデオ期間内に、ＴＭＤＳリンクのビデオチャンネル（ＣＨ０，ＣＨ１，及びＣＨ２）を用いて、８ビットのビデオデータワード（各々ＴＭＤＳエンコード処理アルゴリズムを用いて、１０ビット、トランジッションを最小化したコードワードとして、エンコードされる）を伝送する。アクティブビデオ期間同士の間のデータアイランドの期間（この期間中ＤＥはまだ高である）、送信器は、４ビットワードのパケット（一般には４ビットのオーディオデータワードが含まれる）をビデオチャンネルを用いて伝送する。この各々は、ＴＭＤＳエンコード処理アルゴリズムに従い、１０ビット、トランジッションを最小化したコードワードとして、エンコードされ、そして、これは１０ビットゴールデンワードであることが好ましい。アクティブビデオ期間とデータアイランドの間の「コントロールデータ」期間中（この期間中ＤＥは低である）に、送信器は、ＣＨ１及びＣＨ２を用いてコントロールワード（各々トランジッションを最大化した１０ビットのコードワードにエンコードされ、このコードワードは、ＣＴＬ０とＣＴＬ１又はＣＴＬ２とＣＴＬ３の２つのコントロールビットを示す）を、ＣＨ０を用いてｓｙｎｃワード（各々トランジッションを最大化した１０ビットのコードワードにエンコードされ、このコードワードは、ＨＳＹＮＣとＶＳＹＮＣ２つのコントロールビットを示す）を伝送する。各アクティブビデオ期間において、ＨＳＹＮＣ，ＶＳＹＮＣ，ＣＴＬ０，ＣＴＬ１，ＣＴＬ２，及びＣＴＬ３は、受信器（例えば図２における受信器２’）によって、アクティブビデオ期間開始時の値を保持しているものとみなされる。
各データアイランドは、少なくとも１つのパケットを含み、各パケットは３２ピクセルのクロックサイクルを用いて伝送される。図８に示したように、各パケットの部分は３２ピクセルのクロック期間中にＣＨ０，ＣＨ１，及びＣＨ２の各チャンネルを用いて伝送される。各ピクセルクロックサイクルに、送信器は、ＣＨ０，ＣＨ１，及びＣＨ２の各チャンネルを用いて、直列化した１個の１０ビットＴＭＤＳコードワードを伝送することは理解できるであろう。このように、各パケットには、９６（＝３＊３２）個のＴＭＤＳコードワードが含まれ、各コードワードは、４ビットのソースワードを示す。
各データアイランドの期間、トランジッションを最小化したＨＳＹＮＣビットとＶＳＹＮＣビットを示すコードワードはチャンネルＣＨ０を用いて伝送される（例えば、ＨＳＹＮＣビットとＶＳＹＮＣビットと他の２つのビットを示す１個のコードワードがピクセルクロックサイクル毎に伝送される）。データアイランド期間中に送られた各パケットには３２ビットのパケットヘッダが含まれ、データアイランド期間中に送られるＨＳＹＮＣとＶＳＹＮＣを示す各コードワードは、パケットヘッダの１個のビットをも示す。
データアイランドが伝送されないモードにおいては、各コントロールデータ期間は、連続した２つのアクティブビデオ期間同士の間にある水平（又は垂直）ブランキング期間である。他のモードにおいては、送信器は、各水平ブランキング期間と垂直ブランキング期間（又はブランキング期間の各サブセット）に１以上のデータアイランドを挿入する。
各チャンネルＣＨ１及びＣＨ２において、「データアイランド」のプレアンブルワードは各データアイランドの直前に（コントロールデータ期間に）繰り返し伝送され、ビデオプレアンブルワードは各アクティブビデオアイランドの直前に（コントロールデータ期間に）繰り返し伝送される。このような各チャンネルにおいて、８個の同一データアイランドプレアンブルにおける１個のバーストは、各データアイランドの直前に繰り返し伝送され、８個の同一ビデオプレアンブルにおける１個のバーストは、各アクティブビデオアイランドの直前に繰り返し伝送されることが好ましい。チャンネルＣＨ１を用いて伝送された各データアイランドプレアンブルワードは、ＣＴＬ０＝１とＣＴＬ１＝０を示す１０ビットのＴＭＤＳコードワードであり、チャンネルＣＨ２を用いて伝送された各データアイランドプレアンブルワードは、ＣＴＬ２＝１とＣＴＬ３＝０を示す１０ビットのＴＭＤＳコードワードである。チャンネルＣＨ１を用いて伝送された各ビデオプレアンブルワードは、ＣＴＬ０＝１とＣＴＬ１＝０を示す１０ビットのＴＭＤＳコードワードであり、チャンネルＣＨ２を用いて伝送された各ビデオプレアンブルワードは、ＣＴＬ２＝０とＣＴＬ３＝０を示す１０ビットのＴＭＤＳコードワードである。
図２と図８を参照して説明した好ましい実施の形態において、各チャンネルＣＨ１及びＣＨ２の各データアイランドは、２個の同一の保護帯域ワード（上述のデータアイランド保護帯域ワード「データアイランドＧＢ」＝Ｏｂ１１００１１００１０）のバーストにより始まりそして終わり、各アクティブビデオ期間は２個の同一の保護帯域ワード（上述のワード、チャンネルＣＨ０，ＣＨ２において「ビデオＧＢ（ＣＨ０，ＣＨ２）」＝Ｏｂ００１１００１１０１、チャンネルＣＨ１において「ビデオＧＢ（ＣＨ１）」＝Ｏｂ１１００１１００１０）のバーストにより始まる。前段落で説明したこのような保護帯域ワードとプレアンブルワードは、受信器が高信頼度で各データアイランドの各立ち上がり及び各立ち下がりとアクティブビデオ期間中の各立ちあがりを特定することができるように選択される。チャンネルＣＨ０の各データアイランドは、２個の同一の保護帯域ワード（受信器が高信頼度でデータアイランドの各立ち上がり及び各立ち下がりを特定することができるような、ＨＳＹＮＣとＶＳＹＮＣの値によって、ＯｘＣ、ＯｘＤ、ＯｘＥ及びＯｘＦのいずれかの値を示す、トランジッションを最小限にしたＴＭＤＳ１０ビットのコードワード）のバーストにより始まりそして終わる。
好ましい実施の形態において、以下のエンコード処理（しばしば「ＴＥＲＣ４コーディング」と称される）が、図４を用いて説明したものよりむしろ、４ビットのオーディオデータを、データアイランドの期間に直列化され伝送される１０ビットのトランジッションを最小限にしたＴＭＤＳコードワードにエンコードすることにはよく用いられる（リストに挙げたＴＭＤＳコードワードは「ゴールデンワード」である）。
ソースワード ＴＭＤＳコードワード
（ビット１、ビット２、ビット０）：

００００： ｑ_ｏｕｔ［０：９］＝Ｏｂ００１１１００１０１；

０００１： ｑ_ｏｕｔ［０：９］＝Ｏｂ１１０００１１００１；

００１０： ｑ_ｏｕｔ［０：９］＝Ｏｂ００１００１１１０１；

００１１： ｑ_ｏｕｔ［０：９］＝Ｏｂ０１０００１１１０１；

０１００： ｑ_ｏｕｔ［０：９］＝Ｏｂ１０００１１１０１０；

０１０１： ｑ_ｏｕｔ［０：９］＝Ｏｂ０１１１１０００１０；

０１１０： ｑ_ｏｕｔ［０：９］＝Ｏｂ０１１１０００１１０；

０１１１： ｑ_ｏｕｔ［０：９］＝Ｏｂ００１１１１００１０；

１０００： ｑ_ｏｕｔ［０：９］＝Ｏｂ００１１００１１０１；

１００１： ｑ_ｏｕｔ［０：９］＝Ｏｂ１００１１１００１０；

１０１０： ｑ_ｏｕｔ［０：９］＝Ｏｂ００１１１００１１０；

１０１１： ｑ_ｏｕｔ［０：９］＝Ｏｂ０１１０００１１０１；

１１００： ｑ_ｏｕｔ［０：９］＝Ｏｂ０１１１０００１０１；

１１０１： ｑ_ｏｕｔ［０：９］＝Ｏｂ１０００１１１００１；

１１１０： ｑ_ｏｕｔ［０：９］＝Ｏｂ１１０００１１０１０；

１１１１： ｑ_ｏｕｔ［０：９］＝Ｏｂ１１００００１１０１；

ビデオＧＢ： ｑ_ｏｕｔ［０：９］＝Ｏｂ１１００１１００１０；
（ＣＨ１）
ビデオＧＢ： ｑ_ｏｕｔ［０：９］＝Ｏｂ００１１００１１０１；
（ＣＨ０，ＣＨ２）
データアイランドＧＢ： ｑ_ｏｕｔ［０：９］＝Ｏｂ１１００１１００１０；
（ＣＨ０，ＣＨ２）
ＴＭＤＳコードワードに関する上記リストにおいて、各コードワードの最下位ビット（ｑ_ｏｕｔ［０］）は最初に伝送されるビットであり、最上位ビット（ｑ_ｏｕｔ［９］）は最後に伝送されるビットであり、「ビデオＧＢ（ＣＨ１）」はチャンネルＣＨ１で伝送されるビデオ保護帯域ワードであり、「ビデオＧＢ（ＣＨ０，ＣＨ２）」はチャンネルＣＨ０とＣＨ２で伝送されるビデオ保護帯域ワードであり、「データアイランドＧＢ（ＣＨ０，ＣＨ２）」はチャンネルＣＨ０とＣＨ２で伝送されるデータアイランド保護帯域ワードである。上記リストに挙げたゴールデンワードがデータアイランド期間中に、ＴＭＤＳリンクのＣＨ０，ＣＨ１，及びＣＨ２を用いて伝送される実施の形態において、アクティブビデオ期間中に、ＣＨ０，ＣＨ１，及びＣＨ２を用いて伝送されるビデオワードは、トランジッションを最小限にしたＴＭＤＳコードワードの全セットを用いてエンコードされる。
前述のコードワードのリストを用いるとき、ビデオプレアンブルは、コントロールビット値がＣＴＬ０、ＣＴＬ１＝１，０であることを表示するトランジッションを最大限にした（ＣＨ１で伝送される）１０ビットＴＭＤＳコードワードと、コントロールビット値がＣＴＬ２、ＣＴＬ３＝０，０であることを表示するトランジッションを最大限にした（ＣＨ２で伝送される）１０ビットＴＭＤＳコードワードとの繰り返し（８回の繰り返しが好ましい）により決定され、そして、データアイランドプレアンブルは、コントロールビット値がＣＴＬ０、ＣＴＬ１＝１，０であることを表示するトランジッションを最大限にした（ＣＨ１で伝送される）１０ビットＴＭＤＳコードワードと、コントロールビット値がＣＴＬ２、ＣＴＬ３＝１，０であることを表示するトランジッションを最大限にした（ＣＨ２で伝送される）１０ビットＴＭＤＳコードワードとの繰り返し（８回の繰り返しが好ましい）により決定される。
前記２つの段落で検討したコードワードとプレアンブルワードのリストを用いるときには、チャンネルＣＨ０の各データアイランドにおいて伝送された最初の２個と最後の２個の本発明に係る１０ビットコードワードを決定するために特別なコーディング処理を用いることが好ましい。具体的には、各データアイランドの最初と最後の２ピクセルクロックサイクルの各々の期間において、チャンネルＣＨ０を用いて２ビットの入力補助データがエンコードされ伝送されることが好ましい（ここでは、上述のように各データアイランドにおける全ての他のピクセルクロックサイクルの期間にチャンネルＣＨ０を用いて４ビットの補助データがエンコードされ伝送される）。各データアイランドの最初と、２番目と、最後の１つ手前と、最後のピクセルクロックサイクル期間中にＣＨ０を用いて伝送される２ビット入力補助データは、上記リストのコードワードＯｂ０１１１０００１０１，Ｏｂ１０００１１１００１，Ｏｂ１１０００１１０１０，及びＯｂ１１００００１１０１の内の１つとしてエンコードされることが好ましい。
図２と図８を用いて説明した本発明に係るシステムの好ましい実施の形態において、各データアイランドには少なくとも１個のパケットが含まれる（先頭の保護帯域として２ピクセルクロックサイクルと最後の保護帯域として２ピクセルサイクルとを含んで、最低継続期間を３６ピクセルクロックサイクルに制限する）。各データアイランドには、整数のパケットを含まなければならず、（データアイランド内におけるデータの信頼性を確保するため）各データアイランドにおける最大パケット数は１４であることが好ましい。エラーの検出と修正は（よく知られたエラーの検出と修正技術である、開発者Bose, Chauduri, Hocquenghemにちなんで名づけられた、BCHによるエラーの検出と修正が好ましい）、各データアイランド期間における各パケットに適用される。
各パケットについて好ましいフォーマットを図９を参照して説明する。図９の下にあるパケット「P」のように、各パケットは３２ビット（４バイト）のパケットヘッダと４個のサブパケットを持つ。図９において、サブパケットは、サブパケット０（又は「ＳＰ０」），サブパケット１，サブパケット２，及びサブパケット３と名づけられる。各サブパケットには、５６のデータビット（すなわち７バイト、各バイトは１個の１０ビットＴＭＤＳコードワードに対応する）とそれに続く８ＢＣＨパリティビットが含まれる。９個のデータビットのパケットはピクセルクロックサイクル毎に伝送される。これらについて、１個のデータビット（ヘッダビット）は、ピクセルクロックサイクル毎に（１０ビットＴＭＤＳコードワードの形式で、これはまたＨＳＹＮＣとＶＳＹＮＣをエンコードする）チャンネルＣＨ０で伝送され、４個のデータビットは、（１０ビットＴＭＤＳコードワードの形式で）ピクセルクロックサイクル毎にチャンネルＣＨ１とＣＨ２の各々で伝送される。ピクセルクロックサイクル毎に、受信器のＴＭＤＳデコーディング回路がチャンネルＣＨ０からの４ビットのデータ（すなわち１個のＴＭＤＳコードワード）を修復し、チャンネルＣＨ１からの４ビットの追加データを修復し、チャンネルＣＨ２からの４ビットの追加データを修復する。
図９において、サブパケット０のデータとパリティビットは「ＢＣＨブロック０」として特定され、サブパケット１のデータとパリティビットは「ＢＣＨブロック１」として特定され、サブパケット２のデータとパリティビットは「ＢＣＨブロック２」として特定され、そして、サブパケット３のデータとパリティビットは「ＢＣＨブロック３」として特定される。パケットヘッダには、２４のデータビット（３バイトのデータ）とそれに続く８ＢＣＨのパリティビットが含まれる（これらのデータとパリティビットは図９において「ＢＣＨブロック４」として特定される）。
各パケットヘッダに対するＢＣＨパリティビットは、図９に示した（１２７回の繰り返しを持つ）要素による多項式Ｇ（ｘ）＝１＋ｘ６＋ｘ７＋ｘ８を用いて生成されるＢＣＨ（３２，２４）ビットである。サブパケットに対するＢＣＨパリティビットは、図９に示した（１２７回の繰り返しを持つ）要素による多項式Ｇ（ｘ）＝１＋ｘ６＋ｘ７＋ｘ８を用いて生成されるＢＣＨ（６４，５６）ビットであることが好ましい。好ましい実施の形態における本発明の送信器には、各サブパケットの５６データビットに対するＢＣＨパリティビットを発生する図９Ｂの回路と、各パケットヘッダの２４データビットに対するＢＣＨパリティビットを発生する図９Ａの回路とが含まれる。
図９Ａの回路と図９Ｂの回路とを用いてＢＣＨパリティビットが付加されたパケットを受信する、好ましい実施の形態における本発明の受信器には、（６４ビットの各サブパケットからＢＣＨシンドロームを生成するための）図９Ｄの回路と、（３２ビットの各パケットヘッダのからＢＣＨシンドロームを生成するための）図９Ｃの回路とが含まれる。
より一般的には、図９Ｂの回路及図９Ｄの回路は、ＢＣＨ多項式のような巡回多項式からの修復ビットを発生させるために必要なサイクル数を減少させるため、及び、巡回多項式によって生成されたコードのシンドロームを計算するのに必要なサイクル数を減少させるために、入力データの並列ストリームからエラー修正コードビット（例えばパリティビット又はシンドロームビット）を生成するのに、様々な状況において有益な本発明の一側面を具体化するものである。本発明のこの側面は、エラー修正コード（例えばＢＣＨパリティビット、及びＢＣＨパリティビットとデータから生成されるシンドローム）を一部並列化されたデータストリームに対して生成しなければならない場合、及び現在の入力データブロックに対するエラー修正コードの生成中に、入力データの次のブロックに対する小さな数（例えば２）の入力ビットが有効な場合に、様々なシステムに対して有用である。このようなシステムにおいて、入力データの各ブロックの偶数ビットは、本発明に従い、減少された数のクロックサイクルの各ブロックに対するエラー修正コードを生成するために、各入力データブロックの奇数ビットと共に同時に（並列に）処理される。本発明を用いなければ、本発明に従い、エラー修正コードが生成される時間と同じ時間で同じエラー修正コードを生成させるためには、システムクロック（エラー修正コードを生成するため以外の目的でシステムによって用いられるクロック）の周波数で（例えば２ｘ，３ｘ，または４ｘに）乗算した周波数のクロックを採用する必要があっただろう。システムクロックを倍数にして用いることは、クロックロジックを速く走らせることを必要とし、システムクロックの周波数を倍増したものを必要とするため、不利益となる（このようなクロックの周波数を倍増させることは、一般にＰＬＬを有するクロック乗算回路を必要とするので、一般に高価となる）。
図９Ａと図９Ｂの各回路により生成されたエラー修正コードは、入力部で受け取った入力データを出力部まで通過させるのかどうか、あるいは、出力部でエラー修正コードをアサートするのかを制御する制御ビットＣ１を採用する。図９Ａを参照すると、制御ビットＣ１は、最初の「ｚ」クロックサイクル期間、高であり、入力データ（ＩＮＰＵＴ）のｚビットブロックをシフトレジスタに送り、ブロックがマルチプレクサ３００も通って出力する間に、エラー修正コードを生成させる。図９Ａの回路が本発明に係る送信器の好ましい実施の形態（例えば、図１３の送信器１００）において具体化されたとき、２４ビットのパケットヘッダデータは、Ｃ１が高のとき入力され（出力部へ送られる）。そしてＣ１が低になると、入力データに代わってレジスタＱ７の出力がマルチプレクサ３００を通過する。Ｃ１が低の間、８クロックサイクルで、一連の８ビットＢＣＨパリティビットがレジスタＱ７を移動する。Ｃ１が低の間、入力データのソースは、静止している。
図９Ｂの回路は、図９Ａの回路と同様な動作を行うが、図９Ｂの回路には、（図９Ａに示すように１入力を有するシフトレジスタよりむしろ）２つの入力点と２つの出力点を具備するシフトレジスタが含まれ、各入力点は異なったサブセットの入力ビットを受信し、８個のＢＣＨパリティビットを生成するために、（Ｎ／２）＋１クロックサイクルを必要とし（図９Ａの回路では、このために、Ｎ＋１クロックサイクルを必要とする）、８個のＢＣＨパリティビットを移動させるために追加の４クロックサイクルを必要とする（４個のＢＣＨパリティビットをレジスタＱ７から移動させる間に、４個のＢＣＨパリティビットをレジスタＱ６から移動させる）。入力データの現在のブロックにおけるアサーションの終わりに（図９Ｂの各レジスタＱ０−Ｑ７に）レジスタ値を与え、入力データの次のブロックにおける最初の偶数ビット（「ＩＮ［0］」）と最初の奇数ビット（「ＩＮ［１］」）を与えると、入力データの現在のブロックに対する（２つのシフトレジスタからマルチプレクサ３０１及び３０２にアサートされた）ＢＣＨパリティビットが常に決定される。図９Ｂの回路が本発明に係る送信器の好ましい実施の形態（例えば、図１３の送信器１００の好ましい実施の形態）において具体化されたとき、サブパケットにおける５６個のデータビットが、Ｃ１が高のとき２８クロックサイクル期間に、入力で受信される（そして出力に送られる）と共に、異なった組のサブパケットＩＮ［０］とＩＮ［１］がクロックサイクル毎に受信される。一般に図９Ｂの変数を、「ｍ」入力節点を持つシフトレジスタを採用し、現在のブロックに対するエラー修正コードを生成する間に、入力データの次のブロックにおける「ｍ」ビットを（各シフトレジスタの入力に「ｍ」ビットの１つを）受信するように設定すると、「ｋ／ｍ＋ｐ」クロックサイクルで、現在の入力データのブロックに対するエラー修正コード（例えばＢＣＨパリティビット）を生成することができ、「ｎ／ｍ」サイクルで（例えばＣ１が低のとき）エラー修正コードを移動させることができる。ここで「ｎ」，「ｐ」，及び「ｋ」は、各入力ブロックの大きさ及び各入力ブロックに対して生成されるエラー修正コードのビット数により決定される変数である。
図９Ｂにおける典型的な動作において、入力データの次のブロックにおける最初の偶数ビットＩＮ［０］と最初の奇数ビットＩＮ［１］は、Ｃ１が高から低へのトランジッションを受けるときに図９Ｂの回路における入力へアサートされ、これらの値ＩＮ［０］とＩＮ［１］は、Ｃ１が低である間に入力にアサートされる。Ｃ１が高から低へのトランジッションを受けるときに、レジスタＱ０，Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，又はＱ７の各々のビットを示すために、「Ｑ０，Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，又はＱ７」という表記を用いる。Ｃ１が低のとき、（この処理の間、アンドゲート３０８が低となっているので）ビットＱ０，Ｑ２，Ｑ４，及びＱ６がシフトレジスタの出力端からマルチプレクサ３０１に移動し、（この処理の間、アンドゲート３０９が低となっているので）ビットＱ１，Ｑ３，Ｑ５，及びＱ７がシフトレジスタの出力端からマルチプレクサ３０２に移動する。これらのビットの値は、

Ｑ０＝（（Ｑ７＾ＩＮ［０］）＾（Ｑ６＾ＩＮ［１］））＆Ｃ１
Ｑ１＝（（Ｑ７＾ＩＮ［０］）＆Ｃ１
Ｑ２＝Ｑ０
Ｑ３＝Ｑ１
Ｑ４＝Ｑ２
Ｑ５＝Ｑ３
Ｑ６＝Ｑ４＾（（（Ｑ７＾ＩＮ［０］）＾（Ｑ６＾ＩＮ［１］））＆Ｃ１）
Ｑ７＝Ｑ５＾（（Ｑ６＾ＩＮ［１］）＆Ｃ１）

ここで「＾」は排他的論理和演算を意味し、「＆」は論理積演算を意味する。ビットＱ０，Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，及びＱ７はＣ１が高のとき生成される。
Ｃ１が低のとき、図９Ｂの回路は、Ｑ０，Ｑ２，Ｑ４，及びＱ６をマルチプレクサ３０１を通って移動させ、Ｑ１，Ｑ３，Ｑ５，及びＱ７をマルチプレクサ３０２を通って移動させるシフトレジスタとしての機能を果たす。図９Ｂの回路からの出力Ｑ０，Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，及びＱ７と同じ値が図９Ａの回路からの出力となるであろうが（このとき、ビットＣ１の高から低へのトランジッションを受ける前に同じ入力値が図９Ａの回路と図９Ｂの回路にアサートされ、次のブロックに入力値として最初の奇数ビットＩＮ［１］のアサーションに続くクロック端で、コントロールビットＣ１が高から低へのトランジッションを受けるものとみなす）、図９Ａの回路では、マルチプレクサ３００にこれらを移動させるのに８クロックサイクルを必要とするのに対し、図９Ｂの回路では、マルチプレクサ３０１と３０２にこれらを移動させるのに４クロックサイクルを必要とするだけである。
シンドロームは、エラー修正コードと共に伝送された数列が破損しているかどうかを示すものである。破損がなければシンドロームはゼロとなる。もしいずれかのビットが破損していたら、シンドロームはゼロでない値をとる。破損したビットの数とエンコードされた数列のハミングディスタンスに応じて、このシンドロームは破損したビットの修正に用いられる。
図９Ｃ及び９Ｄにおけるシンドローム生成回路は、回路が入力部で受信した入力データを出力部に送るかどうか、あるいは、回路が出力部でシンドロームビットをアサートするかどうかを制御する制御ビットＣ２を採用する。図９Ｃを参照すると、制御ビットＣ１は、最初の「ｚ」クロックサイクル期間、高であり、入力データ（ＩＮＰＵＴ）のｚビットブロックをシフトレジスタに送り、マルチプレクサ３０３を通って出力させる。図９Ｃの回路が本発明に係る受信器の好ましい実施の形態（例えば、図１４の好ましい実施の形態の受信器２００）において具体化されたとき、３２ビットのパケットヘッダは、Ｃ２が高の各期間に入力され（出力部へ送られる）。そしてＣ２が低になると、入力データに代わってレジスタＱ７の出力がマルチプレクサ３０３を通過する。Ｃ２が低の間、８クロックサイクルで、一連の８ビットシンドロームビットがレジスタＱ７を移動する。
図９Ｄの回路は、図９Ｃの回路と同様な動作を行うが、図９Ｄの回路には、（図９Ｃに示すように１入力を有するシフトレジスタよりむしろ）２つの入力点と２つの出力点を具備するシフトレジスタが含まれ、各入力点は異なったサブセットの入力ビットを受信し、８個のシンドロームビットを生成するために、（Ｎ／２）＋１クロックサイクルを必要とし（図９Ｃの回路では、このために、Ｎ＋１クロックサイクルを必要とする）、８個のシンドロームビットを移動させるために追加の４クロックサイクルを必要とする（４個のシンドロームビットをレジスタＱ７から移動させる間に、４個のシンドロームビットをレジスタＱ６から移動させる）。入力データの現在のブロックにおけるアサーションの終わりに（図９Ｄの各レジスタＱ０−Ｑ７に）レジスタ値を与え、入力データの次のブロックにおける最初の偶数ビット（「ＩＮ［０］」）と最初の奇数ビット（「ＩＮ［１］」）を与えると、入力データの現在のブロックに対する（トレジスタＱ６及びＱ７からマルチプレクサ３０４及び３０５にアサートされた）シンドロームビットが常に決定される。図９Ｄの回路が本発明に係る受信器の好ましい実施の形態（例えば、図１４の受信器２００の好ましい実施の形態）において具体化されたとき、サブパケットにおける６４ビットが、Ｃ２が高のとき３２クロックサイクル期間に、入力で受信される（そして出力に送られる）と共に、異なった組のサブパケットＩＮ［０］とＩＮ［１］がクロックサイクル毎に受信され、異なった組のサブパケットＩＮ［０］とＩＮ［１］がクロックサイクル毎に出力される。一般に図９Ｄの変数を、「ｍ」入力節点を持つシフトレジスタを採用し、現在のブロックに対するシンドロームビットを生成する間に、入力データの次のブロックにおける「ｍ」ビットを（各シフトレジスタの入力に「ｍ」ビットの１つを）受信するように設定すると、「ｋ／ｍ＋ｐ」クロックサイクルで、現在の入力データのブロックに対するシンドロームビットを生成することができ、「ｎ／ｍ」サイクルで（例えばＣ２が低のとき）シンドロームビットを移動させることができる。ここで「ｎ」，「ｐ」，及び「ｋ」は、各入力ブロックの大きさ及び各入力ブロックに対して生成されるシンドロームビットのビット数により決定される変数である。
図９Ｄにおける典型的な動作において、入力データの次のブロックにおける最初の偶数ビットＩＮ［０］と最初の奇数ビットＩＮ［１］は、Ｃ２が高から低へのトランジッションを受けるときに図９Ｂの回路における入力へアサートされ、これらの値ＩＮ［０］とＩＮ［１］は、Ｃ２が低である間に入力にアサートされる。Ｃ２が高から低へのトランジッションを受けるときに、レジスタＱ０，Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，又はＱ７の各々のビットを示すために、「Ｑ０，Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，又はＱ７」という表記を用いる。Ｃ２が低のとき、（この処理の間、アンドゲート３１１が低となっているので）ビットＱ０，Ｑ２，Ｑ４，及びＱ６がシフトレジスタの出力端からマルチプレクサ３０５に移動し、（この処理の間、アンドゲート３１０が低となっているので）ビットＱ１，Ｑ３，Ｑ５，及びＱ７がシフトレジスタの出力端からマルチプレクサ３０４に移動する。これらのビットの値は、

Ｑ０＝ＩＮ［１］＾（（Ｑ６＾Ｑ７）＆Ｃ１）
Ｑ１＝ＩＮ［０］＾（Ｑ７＾＆Ｃ２）
Ｑ２＝Ｑ０
Ｑ３＝Ｑ１
Ｑ４＝Ｑ２
Ｑ５＝Ｑ３
Ｑ６＝Ｑ４＾（（Ｑ６＾Ｑ７）＆Ｃ２）
Ｑ７＝Ｑ５＾Ｑ６

ここで「＾」は排他的論理和演算を意味し、「＆」は論理積演算を意味する。
ビットＱ０，Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，及びＱ７はＣ２が高のとき生成される。Ｃ２が低のとき、図９Ｄの回路は、Ｑ０，Ｑ２，Ｑ４，及びＱ６をマルチプレクサ３０５を通って移動させ、Ｑ１，Ｑ３，Ｑ５，及びＱ７をマルチプレクサ３０４を通って移動させるシフトレジスタとしての機能を果たす。
図９Ｄの回路からの出力Ｑ０，Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，及びＱ７と同じ値が図９Ｃの回路からの出力となるであろうが（このとき、ビットＣ２の高から低へのトランジッションを受ける前に同じ入力値が図９Ｃの回路と図９Ｄの回路にアサートされ、次のブロックに入力値として最初の奇数ビットＩＮ［１］のアサーションに続くクロック端で、コントロールビットＣ１が高から低へのトランジッションを受けるものとみなす）、図９Ｃの回路では、マルチプレクサ３０３にこれらを移動させるのに８クロックサイクルを必要とするのに対し、図９Ｄの回路では、マルチプレクサ３０４と３０５にこれらを移動させるのに４クロックサイクルを必要とするだけである。
また、本発明に係るシステムにおいてＢＣＨによるエラー検出の信頼性を向上させるため、送信器は、（入力データのストリームをサブパケットにグルーピングしているとき）入力データのストリームに自動的にゼロビットを挿入し、挿入したゼロビットがデータビットとして有用な各サブパケットの５６スロットにおける既知の位置で発生するように設定することが好ましい。（このような送信器と共に用いられる）受信器におけるエラー検出回路は、各復元したデータのサブパケットの予期されるスロット内のゼロ値をチェックし、各復元したデータのサブパケットにおけるエラーを特定するために用いるように設定することが好ましい。
パケット伝送において、３２ピクセルクロックサイクルの１つ期間にＣＨ０で伝送される１０ビットのコードワードにより決定される４ビットワードの３番目のビット（図９における「ビット２」）は、パケットヘッダのビットの内の１つである。パケット伝送において、３２ピクセルクロックサイクルの期間にＣＨ１で伝送される１０ビットのコードワードにより決定される４ビットワードは、偶数ビットのサブパケットである。パケット伝送において、３２ピクセルクロックサイクルの期間にＣＨ２で伝送される１０ビットのコードワードにより決定される４ビットワードは、奇数ビットのサブパケットである。
もっと明確には、図９に示すように、「Ｎ」番目のピクセルクロックサイクルにＣＨ１で伝送される１０ビットの各コードワードは、各サブパケット０，１，２，及び３の偶数ビットを決定し、「Ｎ」番目のピクセルクロックサイクルにＣＨ２で伝送される１０ビットの各コードワードは、各サブパケット０，１，２，及び３の奇数ビットを決定する。「Ｎ」番目のピクセルクロックサイクルにＣＨ０で伝送される１０ビットの各コードワードは、（１つのＨＳＹＮＣビットと１つのＶＳＹＮＣビットと共に）パケットヘッダの内の１ビットを決定する。「Ｎ＋１」番目のピクセルクロックサイクルにＣＨ１で伝送される１０ビットの各コードワードは、各サブパケット０，１，２，及び３の次の偶数ビットを決定し、「Ｎ＋１」番目のピクセルクロックサイクルにＣＨ２で伝送される１０ビットの各コードワードは、各サブパケット０，１，２，及び３の次の奇数ビットを決定する。「Ｎ＋１」番目のピクセルクロックサイクルにＣＨ０で伝送される１０ビットの各コードワードは、（次のＨＳＹＮＣビットと次のＶＳＹＮＣビットと共に）パケットヘッダの内の次の１ビットを決定する。
パケットヘッダのＢＣＨパリティビット（パケットヘッダの最後の８ビット）は、パケットヘッダの２４データビットについて計算され、パケットの最後の８ピクセルクロックサイクル期間にＣＨ０で伝送されるコードワードにより決定される。各サブパケットのＢＣＨパリティビットは、サブパケットの５６データビットについて計算され、パケットの最後の４ピクセルクロックサイクル期間にＣＨ１とＣＨ２で伝送されるコードワードにより決定される（各サブパケットのパリティビットには、２つのチャンネルＣＨ１とＣＨ２で伝送されるビットが含まれる）。
このようにして、好ましい実施の形態において、送信器は、（データアイランド期間に）３チャンネル（ＣＨ０，ＣＨ１，及びＣＨ２）のＴＭＤＳリンクで広がるパケットと、２つのチャンネル（ＣＨ１及びＣＨ２）のリンクで広がるパケットの各サブパケットを伝送するのみならず、送信器は、パケットの各サブパケットに対して個別にＢＣＨパリティビットを生成し、これらのＢＣＨパリティビットがリンクの２つのチャンネル（ＣＨ１及びＣＨ２）で広がるような各サブパケットのＢＣＨパリティビットを伝送する。
各パケットヘッダの最初のバイトは「パケットタイプ」コードであり、各パケットヘッダの２番目と３番目のバイトは、パケット固有のデータを示すことが好ましい。送信器は、少なくとも４つのタイプのパケット、すなわち、空パケット（パケットタイプコード０ｘ００＝０ｂ００００００００で示される）、オーディオクロック再生（「ＡＣＲ」）パケット（パケットタイプコード０ｘ０１＝０ｂ０００００００１で示される）、オーディオサンプルパケット（パケットタイプコード０ｘ０２＝０ｂ００００００１０で示される）、インフォフレームパケット（パケットタイプコード０ｘ８０＋インフォフレームタイプ＝０ｂ１ｘｘｘｘｘｘｘで示され、ここで７個の最下位ビットはＥＩＡ／ＣＥＡ−８６１Ｂ仕様で定義されるインフォフレームのタイプを示す）、を生成できることが好ましい。
次に、好ましい実施の形態における4種類のパケットについてそのフォーマットと使用法について説明する。
送信器はいつでも空パケットを伝送することができるが、受信器は空パケットからデータを復元することができない。受信器が（パケットヘッダの最初のバイトで０ｘ００値を確認することにより）空パケットであることを認定すると、受信器はパケットヘッダの最初のバイト以降の空パケットにおける全ての値を無視する（「未定義」として扱う）。
オーディオクロック再生（ＡＣＲ）パケットには、オーディオクロック再生に用いる、ＣＴＳ（サイクルタイムスタンプ）値とＮ値（以下に説明する）が含まれる。ＡＣＲパケットの4個のサブパケットは同一である。各サブパケットは２０ビットの「Ｎ」値と２０ビットの「ＣＴＳ」値を持つ。ＣＴＳ値が０であるときは、新しいＣＴＳ値がないことを示している。
オーディオサンプルパケットは、１，２，３，又は４対のオーディオサンプル（パケットにおける異なったサブパケットにより決定される各サンプルペア）を含むことができる。これらは、異なるサンプル、異なるパーシャルサンプル（例えば６チャンネル中の２チャンネル）、あるいは繰り返しサンプルであってもよい。オーディオサンプルパケットのヘッダにおける２番目と３番目のバイトは、パケットにおける各サブパケットの構成、各サブパケットにはサンプルが含まれるか否か、及び各サブパケットには、「フラットライン（flatline）」サンプル（すなわち振幅ゼロのもの）が含まれる否かを示している。パケットヘッダにおける２番目のバイトの４個の各ＬＳＢは、対応するサブパケットがオーディオサンプルを含むかどうかを示し、パケットヘッダにおける３番目のバイトの４個の各ＬＳＢは、対応するサブパケットが「フラットライン（flatline）」サンプルを含むかどうかを示すが、３番目のバイトの全てのＬＳＢが「１」値（フラットラインサンプルを示す）であることは、対応する２番目のバイト（２番目のバイトの４個のＬＳＢの内の１つ）の「現在」ビットがサブパケットがサンプルを含むことを示しているときのみ有効である、とすることが好ましい。オーディオサンプルパケットの各サブパケットには、オーディオサンプルであることを示すビットのみならず、チャンネルステータスビットとパリティビットが含まれる。
（オーディオサンプルパケットの）各サブパケットにおけるオーディオデータは、ＩＥＣ_６０９５８又はＩＥＣ_６１９３７のフレームに良く似た構成にフォーマットされるが、ＩＥＣ_６０９５８又はＩＥＣ_６１９３７のフレームにおける各サブフレームの多ビットプレアンブルを（パケットヘッダ内の）「スタート」ビットに置き換えることが好ましい。オーディオサンプルパケットの各サブパケットは、２個の２８ビットワード（例えば、左のステレオ信号の２８ビットワードと右のステレオ信号の２８ビットワードと）を含むことができ、各２８ビットワードには、ＩＥＣ_６０９５８のフレームにおける２つのサブフレームの内の１つに対応し、有効ビット、パリティビット、チャンネルステータスビット及びユーザーデータビットのみならず２４ビットのオーディオデータも含まれる。オーディオサンプルパケットの各サブパケット内の全てのフィールドは、ＩＥＣ_６０９５８又はＩＥＣ_６１９３７の仕様書に説明された対応する規則に従うことが好ましい。
好ましい実施の形態において、オーディオサンプルパケットのパケットヘッダにおける３番目のバイトの４個の各ＭＳＢは、対応するサブパケットがオーディオサンプルのＩＥＣ_６０９５８（又はＩＥＣ_６１９３７）のフレームにおけるブロックの最初のフレームを含むかどうかを示す「スタート」ビットである。送信器は、対応するサブパケットがブロックにおける最初の「Ｂ，Ｗ」フレームを含むとき、スタートビットを「１」にセットし、対応するサブパケットがブロックにおける最初の「Ｍ，Ｗ」フレームを含むとき、スタートビットを「０」にクリアする。
本発明に係るシステムはＩＥＣ_６０９５８又はＩＥＣ_６１９３７による、サンプルレートが３２ｋＨｚ，４４．１ｋＨｚ，又は４８ｋＨｚ（これらはステレオ又は圧縮されたサラウンドサウンド信号を定める）のオーディオ信号を伝送することができ、ＩＥＣ_６０９５８又はＩＥＣ_６１９３７による４データ（例えば８チャンネルステレオ）のストリームを、最大９６ｋＨｚのサンプルレートで伝送することができ、あるいは、ＩＥＣ_６０９５８又はＩＥＣ_６１９３７による少なくとも１データのストリームを、１９２ｋＨｚのサンプルレートで伝送することができることが好ましい。
インフォフレームパケットには、フォーマット情報と、伝送されるオーディオ及び／又はビデオに関する関連情報を含むことができる。ＥＩＡ／ＣＥＡ−８６１Ｂ規格により、フォーマット情報を含む１以上の「インフォフレーム（InfoFrames）」からなる「インフォパケット（InfoPacket）」データ構造と、伝送されたデジタルオーディオ及び／又はデジタルビデオデータに関する関連情報が定義される。好ましい実施の形態において、本発明のシステムにより伝送された各インフォフレームパケットには、以下の制限をつけて、ＥＩＡ／ＣＥＡ−８６１Ｂのインフォパケットの情報が含まれる。本発明に係るインフォパケットには、最大３０バイト（インフォフレームのタイプコードを示すパケットヘッダの最初のバイトの７個のＬＳＢ、バージョン番号フィールドを示すパケットヘッダの第２番目のバイト、及びインフォフレーム長さフィールドを示す第３番目のバイトを含む）のサイズを持った単一のＥＩＡ／ＣＥＡ−８６１Ｂのインフォパケットの情報を含まれるのみである。そして、（タイプコードは、パケットヘッダの最初のバイトにおける７個のＬＳＢにより示されるため）タイプコードは０から１２７の間になければならない。インフォフレームタイプコードの例は、０Ｘ０２（インフォフレームパケットには、補助ビデオ情報（「ＡＶＩ」）インフォフレームが含まれることを示す），０Ｘ０３（インフォフレームパケットには、オーディオデータのインフォフレームが含まれることを示す），及び０ｘ０４（インフォフレームパケットには、ＤＶＤ制御情報データのインフォフレームが含まれることを示す）である。インフォフレーム長さフィールドは、ＥＩＡ／ＣＥＡ−８６１Ｂ標準により、パケットヘッダの３バイト及び、チェックサムを含むパケットの有効バイトを含み、バイトで示されたインフォフレームパケット長さを示す（したがって、長さの最大値は「３１」である）。
補助ビデオ情報（「ＡＶＩ」）インフォフレームパケットは、ビデオデータがＲＧＢ，ＹＣｂＣｒ４：２：２，ＹＣｂＣｒ４：４：４のフォーマットなのか、ビデオデータがオーバスキャンなのかアンダースキャンなのか、画像アスペクト比（及び画像が水平に又は垂直に縮小されているか）、ビデオコンポーネントのビット深さ、ラインあたりのピクセル数とフレームあたりのライン数、及びピクセル繰り返し数（すなわち、各ピクセルが繰り返されないのか、Ｎ回送られるのか、ここで、Ｎは２以上の整数）のような、受信器に伝送される現在のビデオ信号ストリームの様々な側面を示す。オーディオインフォフレームパケットは、オーディオデータのストリームの数、各ストリームにおけるサンプリング周波数、及びサンプルサイズ（ビット数）のような、受信器に伝送されるオーディオデータの様々な側面を示す。
本発明に係るシステムは、適当なオーディオバンド幅を提供するための必要性に応じてビデオピクセルの再生ができるようにすることが好ましい。例えば、ビデオのフレームがＬのラインからなり（このピクセルは最初のピクセルクロックにて繰り返しのない様式で伝送される）、２Ｌのデータアイランド（各々ビデオのラインに続くブランキングインターバルに挿入される）が対応するビデオの１フレーム中にオーディオビットを伝送するために必要とされるとき、本システムは、各ピクセルが繰り返し伝送されるような様式で実行可能とすることが好ましい。ピクセルクロック周波数が変更されないならば、各ピクセルの繰り返し伝送は、（２本の繰り返されたピクセルは、各繰り返しなしのラインのピクセルの伝送を必要とするため）ビデオ伝送レートを実質的に半分にするが、繰り返しなしのビデオにおける全フレームのビデオに対してオーディオビットを、２Ｌのデータアイランド期間に伝送させるようにする。ここで、オーディオビットは、フレームのピクセルが繰り返し伝送されるアクティブビデオ期間２Ｌの１つに続いて伝送される。一般に、ピクセルクロック周波数は（繰り返しなしのピクセル伝送に採用されるクロック周波数と比較して）、ピクセルが繰り返し伝送される各モードにおいて、増大する。例えば、ピクセルクロック周波数が２倍となり、各ピクセルが１度繰り返されるようなモードの場合、オーディオデータは、２倍の速度で（２倍のピクセルクロックを基本としたタイムスタンプで）、アクティブビデオ期間同士の間に伝送されるが、有効ビデオピクセル伝送速度は変化しない。ピクセルが繰り返し伝送されるモードでは、各ピクセルは２回以上繰り返される（例えばピクセルクロックの３倍周波数を用いて、各々が３回伝送される）。ピクセルが繰り返し伝送されるモードにおいて、伝送されたビデオデータを受信するとき、受信器は各アクティブビデオ期間に受信した同一のビデオサンプルのうち１つのサンプル（例えば各ピクセルが２回伝送される場合は、全ての奇数のサンプル又は全ての偶数のサンプル）を除いて残りを棄てるが、アクティブビデオ期間同士の間のデータアイランドの機関に受信したパケット化されたデータの全てのサンプルを受信器は処理する。
送信器におけるピクセル繰り返しの使用については、伝送されたＡＶＩインフォフレームパケッ内のピクセル繰り返し回数フィールドにより表示されていることが好ましい。このようなフィールドは、各ピクセルが何回繰り返し伝送されたかを受信器に示す。繰り返しなしのピクセル伝送において、このフィールドの値はゼロとなる。ピクセル繰り返しモードにおいて、フィールドの値は、受信器により廃棄されるべき（連続して受信した各ピクセルの）ピクセルの番号を示す。各ラインにおける最初のピクセルクロックサイクル期間に伝送されたビデオサンプルはユニークであるが（かつ廃棄されていないが）、ピクセルが繰り返されるモードにおいては、これらのサンプルの繰り返されたものは廃棄されることが好ましい。
好ましい実施の形態において、本発明に係るシステムは、ＴＭＤＳリンクを用いていくつかの異なったフォーマットのいずれのフォーマットででもビデオデータを伝送するように設定され、また受信器はこのようなフォーマットのいずれのフォーマットででもデータを復元するよう設定されている。本システムは、このようなリンクのチャンネルＣＨ０，ＣＨ１，及びＣＨ２を用いてビデオを、ＹＣｂＣｒ４：４：４、ＹＣｂＣｒ４：２：２、又はＲＧＢのいずれかのフォーマットで、ピクセルの繰り返しなしに、あるいは、ピクセルを繰り返して、伝送できることが好ましい。どんな場合でも、２４ビットまではこれらのチャンネルで、ピクセルクロックサイクル毎に伝送することができる。図１０に示すように、ＲＧＢビデオの伝送において、各ピクセルクロックサイクル期間に、８ビットの赤色要素は、チャンネルＣＨ２を用いて伝送され、８ビットの緑色要素は、チャンネルＣＨ１を用いて伝送され、８ビットの青色要素は、チャンネルＣＨ０を用いて伝送される。各ラインにおける最初のピクセルのＲ，Ｇ，及びＢ要素は、ビデオ保護帯域の後の（例えば、２つの連続するビデオ保護帯域コードの後の）最初のピクセルクロックサイクルの期間に転送される。
図１１に示すように、ＹＣｂＣｒ４：４：４ビデオの伝送において、各ピクセルクロックサイクル期間に、８ビットの「Ｃｒ」サンプルは、チャンネルＣＨ２を用いて伝送され、８ビットのルミナンス「Ｙ」サンプルは、チャンネルＣＨ１を用いて伝送され、８ビットの「Ｃｂ」サンプルは、チャンネルＣＨ０を用いて伝送される。
ＹＣｂＣｒ４：２：２のみが、ピクセルクロックサイクル毎に、２つの要素を伝送する必要があるので、１つの要素により多くのビットが割り当てられる。可能な２４ビットがＹ要素の１２ビットとＣ要素の１２ビットに分割される。図１２に示すように、ＹＣｂＣｒ４：２：２の伝送におけるＮ番目のピクセルクロックサイクル期間に、１２ビットのルミナンス（「Ｙ」）サンプルがチャンネルＣＨ０及びＣＨ１を用いて伝送され、１２ビットのＣｂサンプルがチャンネルＣＨ０及びＣＨ２を用いて伝送される。Ｙサンプルの最下位４ビットとＣｂサンプルの最下位４ビットは、ＣＨ０を用いて伝送されたＴＭＤＳコードにより判断される。次いで、次の（「Ｎ＋１」番目の）ピクセルクロック期間に、次の１２ビットのＹサンプルがチャンネルＣＨ０及びＣＨ１を用いて伝送され、１２ビットのＣｂサンプルがチャンネルＣＨ０及びＣＨ２を用いて伝送される。Ｙサンプルの最下位４ビットとＣｒサンプルの最下位４ビットは、ＣＨ０を用いて伝送されたＴＭＤＳコードにより判断される。Ｎ番目のクロックサイクル期間に伝送されたＣｂサンプルのビットは、同じクロックサイクル期間に伝送されたＹサンプルを含むピクセルとして存在する。Ｎ＋１番目のクロックサイクル期間に伝送されたＣｒサンプルのビットは、同じ（「Ｎ＋１番目」の）クロックサイクル期間に伝送されたＹサンプルを含むピクセルとして存在する。もし各Ｙ，Ｃｂ，及びＣｒサンプルの各々が１２より少ないビットで構成されるなら、有効ビットは左揃えすべきであり（最下位有効ビットは位置合わせされ）、最下位ビットの下にゼロを付加すべきである。
ピクセルを二重にするモードでビデオの伝送を行うとき、Ｎ番目のピクセルクロックサイクル期間に伝送された全てのデータは、Ｎ＋１番目のピクセルクロックサイクル期間に再び伝送され、次のデータが次の（Ｎ＋２番目の）ピクセルクロックサイクル期間に伝送され、そして、このようにして伝送が続けられる。
好ましい実施の形態において、本発明に係る送信器には、データのＨＤＣＰ暗号化をサポートし、（例えばＴＭＤＳリンクのＤＤＣチャンネルを利用して）受信器と交信し、受信器とＨＤＣＰ認証の交換を行い、そしてＨＤＣＰによる内容保護が実行されていることに関する問い合わせを受信器のレジスタに行うようプログラムされたプロセッサ（例えば、図２のマイクロコントローラ１５）が含まれる。プロセッサは、送信器を（例えば図１３のインターフェース１０１を介して）セットアップし、受信器を（例えばＤＤＣチャンネルを介して）データアイランドオペレーションの期間（以下に説明する）ＨＤＣＰ暗号化を行うシステムソフトウエアと共にプログラムされることが好ましい。すなわち、システムソフトウエアは、送信器がデータアイランドモードに移行させ、（以下に説明するように）パケットを受信器に送って受信器がデータアイランドモードに入るきっかけを作り、そして、（ＤＤＣインターフェースを介して）受信器の適切なレジスタに受信器がデータアイランドモードに移行したことを確かめるよう問い合わせる。送信器と受信器の両方ともデータアイランドモードになると、送信器内のプロセッサはＨＤＣＰ認証ソフトウエアを実行し、（認証が成功裏に完了したことを条件に）送信器に、アクティブビデオ期間とデータアイランド期間に伝送されるデータの暗号化を行わせる。
データアイランドモードの好ましい実施の形態において、アクティブビデオ期間にＴＭＤＳリンクのチャンネルＣＨ０，ＣＨ１，及びＣＨ２を介して伝送されるデータは（ビデオ保護帯域ワードが暗号化されないことを除いて）ＨＤＣＰ暗号化され、各データアイランド期間に、チャンネルＣＨ０，ＣＨ１，及びＣＨ２を介して伝送されるコードワードのみがＨＤＣＰ暗号化される（しかし、先行データアイランド保護帯域ワードとトレイリングデータアイランド保護帯域ワードは暗号化されない）。
ＤＶＩモードにおいて（ＨＤＣＰ暗号化が可能なとき）、ＤＥが高の値であることは、ビデオデータが伝送中であること（又は、アクティブビデオ期間同士の間の期間に補助データが伝送されていること）を示し、ＤＥが高の値である期間に伝送された全てのデータは暗号化される。加えて、ＨＤＣＰ再変換は、ＤＥの高から低への移行により開始される。実際の「ＤＥ」信号が伝送されないとき、トランジッションを最大化したコードワードの伝送はＤＥが低であることを示し、トランジッションを最小化したコードワードの伝送はＤＥが高であることを示す。
データアイランドモードの好ましい実施の形態において、伝送されたデータが暗号化されていることを示す単一のＤＥ値の代わりに、２個のバイナリ暗号モード値が、データが暗号化されているかどうかを効果的に判断する。実質的には、第１の暗号モード信号（Ｍ１）の値が高であるとき、ビデオデータピクセルが暗号化されていることを示し、第２の暗号モード信号（Ｍ２）の値が高であるとき、（データアイランド期間に伝送された）補助データが暗号化されていることを示す。Ｍ１とＭ２の値も、Ｍ１とＭ２の「論理和演算」した値も、ＤＶＩモードで採用されたＤＥ値に対応しない。Ｍ１は、ビデオデータ（しかしビデオ保護帯域ではない）を示すトランジッションを最小化したコードワードが、ＴＭＤＳリンクのチャンネルＣＨ０，ＣＨ１，及びＣＨ２を介して伝送されるときのみ高となる。Ｍ２は、トランジッションを最小化したコードワード（しかし、先行データアイランド保護帯域ワードでも追尾データアイランド保護帯域ワードでもない）が、データアイランド期間に、チャンネルＣＨ０，ＣＨ１，及びＣＨ２を介して伝送されるときのみ高となる。このように、ビデオ保護帯域の伝送期間に、ＤＥは高となるが、Ｍ１もＭ２も高とはならない。
（Ｍ１が高のとき）２４ビットのビデオピクセルを暗号化するために、送信器内のＨＤＣＰ暗号化エンジンにより、周知の（前述の）方法で生成した２４ビット擬似乱数値を用いて、ビット単位に排他的論理和演算が行われる。本発明の好ましい実施の形態におけるデータアイランド中のピクセルクロックサイクル毎に（Ｍ２が高のとき）伝送されるべき８ビットのオーディオデータを暗号化するために、送信器内のＨＤＣＰ暗号化エンジンにより、従来の方法で生成した擬似乱数の２４ビット擬似乱数値から選択された８ビットのサブセットを用いて、８個のオーディオデータビットに対してビット単位に排他的論理和演算が行われる。
データアイランドモードの好ましい実施の形態において、ＨＤＣＰ再変換はＭ１の各高から低へのトランジッションに応答して（すなわち、各アクティブビデオ期間の終了時に）行われる。再変換は、Ｙピクセルクロックサイクル内（例えば、Ｍ１の高から低へのトランジッションの５８ピクセルクロック期間内に）に完了しなければならず、送信器は、ＨＤＣＰ暗号化回路が再変換を完了させ、データアイランドに伝送されるべきパッケージ化されたデータの暗号化準備を行う、アクティブビデオ期間とアクティブビデオ期間との間のタイムスロットに、各データアイランドを置くように構成される。
データアイランドモードの好ましい実施の形態において、本発明に係る送信器は、ＨＤＣＰ暗号標識（４個のコントロールビットＣＴＬ０，ＣＴＬ１，ＣＴＬ２，及びＣＴＬ３の具体的な組み合わせ、ＣＴＬ３＝１，ＣＴＬ２＝０，ＣＴＬ１＝０，ＣＴＬ０＝１が好ましい）を、受信器のＨＤＣＰ暗号化エンジンがフレームキー計算を開始することを示すために受信器に送る。受信器は、フレームキー演算を行うことでこのようなＨＤＣＰ暗号標識に応答するよう設定される。ＨＤＣＰ暗号標識は、ブランキングインターバル期間にＴＭＤＳリンクのＣＨ１及びＣＨ２を介して伝送される、２個のトランジッションを最大化した（予め定めたコントロールビットＣＴＬ０，ＣＴＬ１，ＣＴＬ２，及びＣＴＬ３の値を示す）ＴＭＤＳコントロールワードにより示されることが好ましく、ブランキングインターバル期間は、垂直ブランキングインターバルの期間が好ましい。図３において下から２番目と３番目の行に、このようなＨＤＣＰ暗号標識を示すコードワードが示されている。
このようなＨＤＣＰ暗号標識（ここではしばしば「キーコントロール」データ又は「復号コントロール」データと称す）を用いることにより、受信器が（送信器と受信期間でＨＤＣＰ認証の交換を成功裏に完了した後）フレームキー演算を行うべき時を判断するための信頼性を上げる。暗号化標識が（コントロールビットＣＴＬ３だけというより）４個のコントロールビット全てに依存するので、信頼性が増大し、将来の拡張が可能となる。
受信器は、コードワードが予め定めた値のビットＣＴＬ０，ＣＴＬ１，ＣＴＬ２，及びＣＴＬ３（例えば、ＣＴＬ３＝１，ＣＴＬ２＝０，ＣＴＬ１＝０，ＣＴＬ０＝１のとき）を、ＶＳＹＮＣのアクティブエッジに続いて、予め定められた期間（好ましくは７２ピクセルクロック期間）を持つ機会窓（window of opportunity「ＷＯＯ」）の期間に予め定めた最小の連続するピクセルサイクル（好ましくは１６の連続するピクセルクロックサイクル）の各々の期間に検出したときのみ、ＨＤＣＰ暗号標識を検出するよう設定されることが好ましい。ＨＤＣＰ暗号標識上のこのような制限は、標識が送信器により伝送され、受信器により期待されたときに、受信器が標識を検出する上での信頼性を上げるために付加される。
指摘したように、データアイランド又はアクティブビデオ期間に先立つプレアンブルにおいて、コントロールキャラクタ（具体的な値にセットされたＣＴＬ０，ＣＴＬ１，ＣＴＬ２，及びＣＴＬ３）は、やがて来るＤＥが高となる期間がデータアイランドなのかアクティブビデオ期間なのかを特定することが好ましい。各データアイランドとアクティブビデオ期間の（２つのピクセルクロックサイクル期間に伝送される）最初の２個のコードワードは非常に堅固なＤＥ立ち上がり部を生成するために設計された保護帯域コードである。送信器は、保護帯域コードワードを決して暗号化しないように設定すべきであり、受信器は保護帯域コードワードを決して復号化しないように設定すべきである。
好ましい実施の形態において、本発明に係るシステムの送信器と受信器は、少なくとも１つのＴＭＤＳリンクにより結び付けられ、デジタルビジュアルインターフェース（「ＤＶＩ」）モード又は「データアイランド」モードで動作可能である。ＤＶＩモードでは、受信器は、一般的なトランジッションを最大化した（帯域外）コードワードが、送信器からのＴＭＤＳチャンネルＣＨ０のＨＳＹＮＣ／ＶＳＹＮＣを表示するものと期待し、ＣＨ０，ＣＨ１，及びＣＨ２上に入ってくるコードワードが、（ブランキングインターバルの）帯域外コードワードなのか（アクティブビデオ期間と補助データバーストの）帯域内コードワードなのかを認識することで、ブランキングインターバルをアクティブビデオ期間と（場合によっては、ブランキング期間の補助データのバーストからも）区別し、データアイランドモードに入れる表示のために入ってくるデータを監視する。データアイランドモードでは、受信器は、アクティブビデオ期間とアクティブビデオ期間の間のデータアイランドにおけるオーディオデータ（又は他の補助データ）のパケットを待ち、ＨＳＹＮＣ，ＶＳＹＮＣ，及びデータアイランド期間におけるチャンネルＣＨ０のパケットヘッダを待ち、先行するビデオ保護帯域を検出することで、アクティブビデオ期間を特定する。送信器と受信器は、ＤＶＩモードからデータアイランドモードへの同期化された（そしてほとんど同時に起こる）移行を受けることが好ましい。
送信器がデータアイランドモードに入り、受信器により検出されたデータアイランドを送ったときに、各ＤＶＩからデータアイランドモードへの移行が起こることが好ましい。データアイランドは、後にデータアイランドが続き、少なくとも１個の特有の保護帯域コード（２つの連続する特有の保護帯域コードであって、ＣＨ１とＣＨ２の各々に、各々０Ｘ５５の値を持つ）がプレアンブルの後に続くことを示す（ＣＨ１及びＣＨ２の両方により送られ、ＣＨ２ではＣＴＬ３，ＣＴＬ２＝０であり、ＣＨ１ではＣＴＬ１，ＣＴＬ０＝１である）プレアンブルによって示される。データアイランドの検出に応答して（例えばデータアイランドプレアンブルを検出し、次いで（データアイランドプレアンブルの後の最初のピクセルクロックサイクルに）、保護帯域ワード０Ｘ５５を検出し、次に（データアイランドプレアンブルの後の２番目のピクセルクロックサイクルに）保護帯域ワード０Ｘ５５を検出し）受信器はデータアイランドモードに入る。データアイランドモードに入るとすぐに、受信器は、送信器によって読み取り可能なレジスタに（データアイランドモード動作であることを表示する）ビットを設定することが好ましい。例えば、受信器は、ＨＤＣＰレジスタ空間（例えば図１４のレジスタ２０３）のあるレジスタに送信器がＤＤＣチャンネルを介して読み取り可能なビットを設定する。このビットは、受信器でのハードウエアによるリセットによってのみクリアできることが好ましい。
データアイランドモードでは、受信器の回路は、アクティブビデオ期間を示す各プレアンブル／保護帯域結合への入力データと、データアイランドを示す各プレアンブル／保護帯域結合とを監視する。
好ましい実施の形態において、送信器は、受信モードの状態（すなわち、受信器はＤＶＩモードなのかデータアイランドなのか、及び受信器はどのタイプのＨＤＣＰ暗号化を実行しているのか）をＤＤＣチャンネルを介して判断する。もし送信器が、受信器はデータアイランドであり特定のタイプのＨＤＣＰをサポートしていることを示すレジスタビットを（ＤＤＣチャンネルを介して）読み込むと、送信器は、データアイランドモード（トランジッションを最大化したコードワードよりむしろトランジッションを最小化したＴＭＤＳコードワードにより決定されたビットとして、データアイランド期間にＨＳＹＮＣ／ＶＳＹＮＣを送ることを含む）で動作し、伝送するデータを暗号化するために適当なＨＤＣＰ状態となる体制を採用する（しかしビデオ保護帯域は暗号化しない）。
データアイランドモードにおいて、送信器は、（例えば図２のロム２３から）ＥＤＩＤデータ構造（ＥＤＩＤに対して拡張されたＥＩＡ／ＣＥＡ−８６１Ｂの定義を含めることが好ましい）を読み込むことによって、受信器の能力と特性を判断するためにＤＤＣチャンネルを用いることが好ましい。さらに、送信器は、様々なクラスタ毎の制御動作に用いるため、それ自体の物理アドレスを決定するために、ＤＤＣチャンネルを用いることができる。送信器は、受信器の暗号化能力（もしあれば）の判断に応じてどのタイプの暗号化を用いるべきかを検定し、受信器に選択した暗号化モードを伝えることが好ましい。
好ましい実施の形態において、送信データのＨＤＣＰ暗号化と共に、データアイランドモード動作を開始させるために、送信器は、以下のステップを取らなければならない。
１．初期状態にするために、送信器の状態はリセットされる。
２．受信器がデータアイランドモードで動作できるかどうかを判断するために受信器のＥＤＩＤデータ（例えば、ＤＤＣチャンネルを介して記憶された図２のロム２３のＥＤＩＤデータ）を読み込む。
３．もし、受信器がデータアイランドモードで動作できるならば、送信器は識別モードビット（例えばデータアイランドモード＝１）を（送信器のコンフィグレーションレジスタに）書き込む。
４．送信器はデータアイランドパケット（例えば空パケット）を受信器に送る。
５．送信器は、ＤＤＣチャンネルを介して、受信器のレジスタ中の識別モードビット（例えば、図１４のレジスタ２０３の所定の位置にあるデータアイランドモードビット）を読み込む。
６．もし、受信器の識別モードビットがセットされたなら（もし、データアイランドモードビット＝１なら）、送信器と受信器はステップ７に進む。それ以外の場合は、ステップ４に進む。
７．この点で、送信器と受信器の両方は、データアイランドモードで動作し、送信器は、ＨＤＣＰ認証処理を開始する。
８．ステップ７の後、ＨＤＣＰ認証処理が完了したとき、送信器は、送信器のコンフィグレーションレジスタにビット（例えば「ＨＤＣＰ認証済み」のビット）を設定する。これにより、送信器のＨＤＣＰのエンジンが使えるようになる。
動作開始時は、受信器はビデオとオーディオの出力を不可能とすることが好ましい。なぜなら、送信器がデータアイランドモードになっているとき、開始するために時間がかかるが、受信器はまだＤＶＩモードになっており、このことは、受信器から思わぬビデオ出力を出す原因になるからである。
図１３は、本発明に係る送信器の実施形態における送信器１００のブロック図である。送信器１００には、外部から受け取ったビデオデータ［２３：０］にパイプライン暗号化と他のパイプライン処理を行うビデオサブシステム１０６が含まれる。通常は、ビデオデータクロック（ＩＤＣＫ、ここでは「ピクセルクロック」と称す）、ビデオデータイネーブル信号（ＤＥ）、及び水平垂直ｓｙｎｃ制御信号（ＨＳＹＮＣとＶＳＹＮＣ）が、外部からの入力ビデオデータと共に受信される。送信器１００はふつう、２５ＭＨｚから１１２ＭＨｚの範囲を持つピクセルクロックに応答して動作するよう設定される。サブシステム１０６は、暗号化エンジン１０４の擬似乱数値を用いて入力ビデオデータ（又はフォーマッタあるいは他の処理がなされた入力ビデオ）を暗号化し、マルチプレクサ１１８の最初の入力に暗号化されたビデオをアサートする。動作中、暗号化エンジン１０４はレジスタ１０３のビットを用いる。レジスタ１０３には、インターフェース１０１及び／又はインターフェース１０２を介して受信した値がロードされる。
一般に、インターフェース１０１は、マイクロコントローラ（例えば、図２のマイクロコントローラ１５）と交信するために１２Ｃで結合される。このマイクロコントローラはまた、ＴＭＤＳリンクのＤＤＣチャンネルとも結合され、入力データソース（例えばビデオソース）につながる。インターフェース１０１は、情報と構成ビット（例えばインフォフレームビット）と他のビット（例えばＨＤＣＰ認証処理の間に受け取ったキー値）を受け取るため１２Ｃのスレーブプロトコルを実行することができ、このようなビットをレジスタ１０５及び１０３に記憶させる。
送信器１００が集積回路として提供される場合は、（復号に用いられる）キー値と識別ビットがあらかじめ記憶されたＥＥＰロムを、送信器１００とＥＥＰロムの両方を含む別々の安全な多数チップモジュール（「ＭＣＭ」）として用いることもができる。このようなＥＥＰロムの例が図２のＥＥＰロム１４である。インターフェース１０２は、送信器１００とＥＥＰロムのインターフェースを提供する。インターフェース１０２は、ＨＤＣＰ認証を受信器と行う時のような適当な時に、ＥＥＰロムからの値を回収する。インターフェース１０２は、ＥＥＰロムとの交信１２Ｃに用いるためのクロック（例えば１００ＫＨｚクロック）を発生させるためにリング発信器１１３の出力（６４ＭＨｚ又は５１．２ＭＨｚから７６．８ＭＨｚの範囲の周波数が好ましい）を用いることが好ましい。
送信器１００には、パイプライン化されたフォーマット、パッケージ、暗号化、その他のパイプライン化した処理を、外部ソースから受信したオーディオデータＡＵＤに行うオーディオサブシステム１０８が含まれる（ＡＵＤはオーディオデータ以外の補助データであってもよいが、簡単のためにオーディオデータと称す）。典型的な実施の形態において、送信器１００は、サンプルレートＦｓが３２ＭＨｚから４８ＭＨｚの範囲であるＳ／ＰＤＩＦフォーマット、又は様々な他のフォーマット（例えば、２チャンネル非圧縮ＰＣＭデータ又は複数チャンネルデータを示す圧縮されたビットストリーム）のオーディオデータＡＵＤを受信することができる。オーディオ参照クロック（「ＭＣＬＫ」）は、入力データＡＵＤと一緒に受信される。クロックＭＣＬＫ（マスタークロックとも称される）は、好ましい実施の形態において、少なくとも２５６＊Ｆｓ（又は３８４＊Ｆｓ）の周波数を持つ。
主となる位相固定ループ（「ＰＬＬ」）１１６は、安定化されたピクセルクロックＩＤＣＫを生成する。
リセット回路１１２は、外部プロセッサからリセットビットを受け取るためのリセットピンとつながっている。送信器１００は、リセットビットのあらかじめ定めた値に応答して、自らを初期状態にリセットするよう設定されている。テスト回路１１０は外部ソースからテストモードビットを受信するためのテストピンとつながっている。送信器１００は、テストモードビットの値により、テストモード又はノーマル動作モードのどちらでも動作するよう設定されている。
サブシステム１０８は、安定化されたピクセルクロック（ピクセルクロックは２＊１２８Ｆｓより大きいという条件で、ＭＣＬＫ又は周波数を乗算したＭＣＬＫ）を用いてオーディオデータをサンプリングすることができる。サブシステム１０８は、サンプリングされたオーディオデータを含むパケットを生成し、パケット内のデータを暗号化し、ＴＥＲＣ２エンコード又はＴＥＲＣ４エンコードを用いて暗号化されたデータをエンコードし、暗号化されエンコードされたデータを含むパケットをマルチプレクサ１１８の第２の入力にアサートする。ＴＥＲＣ４エンコードを行うとき、サブシステム１０８は、各暗号化されたサンプルの最下位４ビットを１６の「ゴールデンワード」（例えば図４の左の欄の８ビットワード「ＡＤ０−ＡＤ１５」）の１つとしてエンコードし、各暗号化されたサンプルの最上位４ビットをもう１つのゴールデンワードとしてエンコードする。
サブシステム１０８は、また、データアイランド（各データアイランドには、１以上のパケットが含まれる）がマルチプレクサ１１８にアサートされる（ＤＥに関する）タイミングを定める。サブシステム１０８は、また、データアイランドと共にコントロールワードを時分割多重化する。ここで、このコントロールワードには、データアイランドプレアンブル（例えば、サブシステム１０８が各データアイランドの直前に８ピクセルクロックサイクルの補助データプレアンブルワードを挿入する）、ＨＳＹＮＣとＶＳＹＮＣ（例えば、サブシステム１０８が各補助データプレアンブルワードのバーストの前に１２ピクセルクロックサイクルの同期ワードを挿入する）、先行及び追尾データアイランド保護帯域（例えば、サブシステム１０８が各データアイランドの最初の２ワードとして２ピクセルクロックサイクルの先行保護帯域ワードを挿入し、各データアイランドの最後の２ワードとして２ピクセルクロックサイクルの追尾保護帯域ワードを挿入する）、ビデオプレアンブル（例えば、サブシステム１０８が各データアイランドの後にビデオプレアンブルワードを挿入する）、及びビデオ保護帯域（例えば、サブシステム１０８が各ビデオプレアンブルの後に２ピクセルクロックサイクルのビデオ保護帯域ワードを挿入する）が含まれる。
ＤＥ（ＤＥ信号はインターフェース１０７で受信される）を表示するコントロール信号に応答して、マルチプレクサ１１８は、（ＤＥが高のとき）サブシステム１０６からのビデオデータ又は（ＤＥが低のとき）サブシステム１０８の出力のどちらか一方をＴＭＤＳコアプロセッサ１１４に送る。
コアプロセッサ１１４は、安定化されたピクセルクロック（ＰＬＬ１１６により生成される）に応答して動作し、上述の、８ビットのデータワードを１０ビットのＴＭＤＳコードワードとしてエンコードし、データを直列化し、この直列化したデータ（及び安定化されたピクセルクロック）をＴＭＤＳリンクを用いて図１４の受信器２００（本発明の実施の形態に係る受信器）に伝送することを実行する。
図１４に示したとおり、受信器２００には、動作時ＴＭＤＳリンクとつながるコアプロセッサ２１４が含まれる。プロセッサ２１４はリンクのクロックチャンネルからピクセルクロックを復元し、メインＰＬＬは復元されたピクセルクロックに応答し安定化されたピクセルクロックを生成する。安定化されたピクセルクロックに応答し、プロセッサ２１４は、上述の動作、リンクを介して受信したデータを非直列化し、８ビットコードワードを復元するために非直列化された１０ビットのＴＭＤＳコードワードをデコーディングし、分割ユニット２１８に８ビットのコードワードをアサートする。
ユニット２１８は、また、プロセッサ２１４から、ＤＥを表示する信号と、安定化され復元されたピクセルクロックを受信する。ユニット２１８は、各データアイランドの開始と終了、及びプロセッサ２１４からのコードワードのストリーム中の各アクティブ期間を検出し（上述したタイプのガードバンドとプレアンブルコードワードを特定することにより検出することを含む）、（各データアイランドの）各オーディオデータパケットをパイプライン化されたオーディオサブシステム２０８に送り、残りの（全てのビデオデータのバーストを含む）データをパイプライン化されたビデオサブシステム２０６に送る。動作モードによっては、ユニット２１８によりアサートされたデータには、ＨＳＹＮＣとＶＳＹＮＣのコードワードが含まれる。
ビデオサブシステム２０６は、ユニット２１８から受信したビデオデータに対して復元その他の処理（例えば、フォーマット、アップサンプリング又はサブサンプリング、及び／又は色空間変換）を行う。サブシステム２０６は、ユニット２１８からのビデオデータを、暗号エンジン２０４からの擬似乱数値を用いて（８ビットの復元されたワードを生成するために）復元し、復元されたビデオをこれらに他の処理を行うためのパイプライン化回路にアサートする。後者の回路は、一般に、最終フォーマットした後に、復元され処理されたビデオビットＱ［２３：０］を、対応するＤＥ，ＨＳＹＮＣ，及びＶＳＹＮＣ信号とピクセルクロックと共に、出力する。場合によって、サブシステム２０６には、また、８ビットの復元され処理されたビデオワードに応じて、赤、緑、及び青の色要素信号又はルミナンスとクロルミナンス信号であるアナログビデオ信号（ＡｎＲｐｒ，ＡｎＧＹ，及びＡｎＢＰｂ）が含まれる。動作中、暗号化エンジン２０４は、レジスタ２０３中のビットを用いる。レジスタ２０３には、インターフェース２０１及び／又はインターフェース２０２を介して受け取った値と共に保存される。
受信器２００が集積回路として提供される場合は、（復号に用いられる）キー値と識別ビットがあらかじめ記憶されたＥＥＰロムを、受信器２００とＥＥＰロムの両方を含む別々の安全な多数チップモジュール（「ＭＣＭ」）として用いることもができる。このようなＥＥＰロムの例が図２のＥＥＰロム２４である。インターフェース２０２は、受信器２００とＥＥＰロムのインターフェースを提供する。インターフェース２０２は、ＨＤＣＰ認証を送信器と行う時のような適当な時に、ＥＥＰロムからの値を回収する。インターフェース２０２は、ＥＥＰロムとの交信１２Ｃに用いるためのクロックを発生させるためにリング発信器２１３の出力（６４ＭＨｚ又は５１．２ＭＨｚから７６．８ＭＨｚの範囲の周波数が好ましい）を用いることが好ましい。
インターフェース２０１は、ＴＭＤＳリンクのＤＤＣチャンネルと結合することができ、ＤＤＣチャンネルを介して送信器と交信するためのスレーブプロトコルＩ２Ｃを実行することができる（例えば、ＤＤＣチャンネルを介してレジスタ２０３にて受信したキー値をロードすることを含むＨＤＣＰ認証処理の実行が可能である）。
場合によって、受信器２００がリピータである（送信器１００からのデータを受信するよう設定されているのに加えて、データを他の受信器に送信するよう設定されている）場合は、受信器２００にはインターフェース２０７が含まれる。インターフェース２０７で、ホスト装置に接続されることができ、情報と構成ビットを受信するためのプロトコル１２Ｃを実行することができ、これらのビットをレジスタ２０５及び２０３に記憶させることができる。適当な時に（すなわち、あらかじめ定められた状態、情報、又はエラー状態に応答して）、割り込み（「ＩＮＴ」）がソフトウエア的な注意を要求するために、ホスト装置にレジスタ２０５からアサートされる。受信器には、ユニット２１８からのオーディオデータを受信し処理するパイプライン化されたオーディオサブシステム２０８もまた含まれる。サブシステム２０８は、（送信器が、オーディオデータをエンコードするためにＴＥＲＣ４エンコード処理を採用するときは）ゴールデンワードの各ペアにより指定された８ビットワード、又は、（送信器が、オーディオデータをエンコードするためにＴＥＲＣ２エンコード処理を採用するときは）ゴールデンワードの各ペアにより指定された４ビットワードを決定するためにパケット中のゴールデンワードをデコードする。サブシステム２０８は、デコードされたオーディオサンプルを（暗号エンジン２０４からの擬似乱数値を用いて）解読し、デコードされ解読されたオーディオサンプルのエラー修正を行い、デコードされ解読されエラー修正されたサンプルをパケットから取り出し（そしてパケットから取り出した設定と状態ビットを適当なレジスタに送り）、そして、取り出したオーディオサンプルに他の処理を行う（例えば、オーディオデータをＳ／ＰＤＩＦ及びＩ２Ｓのためにまとめ、まとめたデータにこのようなエンジンで処理を行い、Ｓ／ＰＤＩＦ又はＩ２Ｓの両方又はその一方のデータを生成する）。一般に、サブシステム２０８は、多数の異なるどのフォーマットで（例えば、２チャンネル非圧縮ＰＣＭデータとして、又は、多数チャンネルデータを示す圧縮されたビットストリームとして）でもオーディオデータを出力することができる。異なる動作モードでは、サブシステム２０８は、（オーディオデータの出力と共に）周波数がオーディオビット速度の１以上のビットクロック（「ＳＣＫ」）、送信器１００により採用されたＭＣＬＫクロックから取り戻したオーディオ参照クロック（「ＭＣＬＫ」）、２つのオーディオチャンネルを示す時分割多重化出力オーディオデータスのストリームを逆多重化するために用いる、直列データ出力クロック（ＳＤＯ）、及びワードセットクロック（「ＷＳ」）をアサートする。
メインＰＬＬ２１６は、受信器のインターフェース２１４と他の要素で使用するために、ＴＭＤＳリンクのクロックチャンネルから取り戻した安定化されたピクセルクロックを生成する。リセット回路２１２は外部プロセッサからのリセットビットを受信するためのリセットピンにつながっている。受信器２００は、リセットビットのあらかじめ定められた値に応答して、自らを初期状態にリセットするよう設定されている。テスト回路２１０は、外部ソースからテストモードビットを受信するためテストピンにつながっている。受信器２００は、テストモードビットの値に応じて、テストモード又は通常動作モードのいずれでも動作するよう設定される。一般に、本発明に係るシステムの実施に用いられる各送信器と受信器は、詳細な仕様を満足する。各送信器と受信器は、この仕様を満足することを効率的にテストすることができるような状況で製造されることが好ましい。
例えば、好ましい実施の形態において、本発明に係る送信器にはテストパターン発生器（例えば図１３の送信器のテストパターン発生器１１９）がふくまれ、本発明に係る受信器には（例えば図１４の受信器のテスト回路２１０に）同一のテストパターン発生器がふくまれる。送信器と受信期間のシリアルリンクにおけるエラー率を決めるために、受信器中のテストパターン発生器はテストモードにおいて送信器により制御できるか又は、送信器のテストパターン発生器と受信器のテストパターン発生器は、別々に（ホスト装置で）制御できるようにすることが好ましい。例えば、テストモードにおいて、送信器１００のテストパターン発生器１１９は、マルチプレクサ１１８を介して、テストデータをコアプロセッサ１１４にアサートし、プロセッサ１１４は、テストデータをエンコードして、エンコードされたテストデータをＴＭＤＳリンクを用いて受信器２００に伝送する。テストモードにおいて、受信器２００はデータの受信とデコードを行い、回復したデータをテスト回路２１０にアサートする。テスト回路２１０中のエラー検出及び集積ロジックで、回復されたデータが、回路２１０のテストパターン発生器により生成されたテストデータと比較される。テスト結果は、回復されたテストデータの計測されたエラー率と共に、リンクのＤＤＣチャンネルを用いて（例えば、インターフェース２０１を用いて）送信器１００に送り返され、そして／あるいは（例えば、インターフェース２０７を用いて）ホスト装置にアサートされる。送信器のテストパターン発生器と受信器の同一のテストパターン発生器には、擬似乱数のテストパターンを発生するリニアフィードバックシフトレジスタ（ＬＦＳＲ）が含まれることが好ましく、両方のテストパターン発生器は、テストモード動作において、同じ擬似乱数のテストパターンを発生させるように、同じ初期状態からスタートすることが好ましい。
このテストモード（又は他のテストモード動作）の期間、ＤＤＣチャンネルをバックチャンネルとして用いることで、送信器（例えば、図２のマイクロコントローラ１５）に受信器のテストパターン及びエラー検出と集積の状態を問い合わせさせることができる。テストモードの期間、ＤＤＣチャンネル（又はシリアルリンクの他のチャンネル）を、エラー検出のバックチャンネルとして用いることで、送信器（例えば、図２のマイクロコントローラ１５）に、送信器の１以上のパラメータを変更させ、送信器におけるパラメータの各組み合わせ結果としての（受信器での）エラー率を決定させることができる。したがって、送信器は、運転パラメータの様々な組み合わせの関数としてのリンクの信頼性を決定することができ、送信器は、受信器でのエラーを削減又は最小化するためその運転パラメータを最適化することができる。
本発明に係る各受信器及び送信器は、テストピン（図１３においてテスト回路につながるピン、又は、図１４においてテスト回路につながるピン）のアサーションにより可能となった堅固なテスト機能をサポートするように実行される。個々のテストモードは、テストモード動作中テスト修正ピンとして再設計された入力可能ピンを介して、あるいは、レジスタビットを介して選択される。場合によって、テストモードを可能にすることは、例えば、インターフェースＩ２Ｃ（図１４のインターフェース２０７、又は、図１３のインターフェース１０１）を経由して、レジスタ（例えば図１４の受信器２００におけるレジスタ２０５、又は、図１３の送信器におけるレジスタ１０５）にビットをロードすることにより実行される。レジスタビットをロードすることでテストモードを可能にすることは、大量のベクトル量をテストモードにすることを必要とし、その間、送信器又は受信器がより少ない入力ピンで動作するよう設計することが可能になる。８ビットテストモードレジスタは、６４の異なったテストモードを許容する。
テストモードには、ロジックテスト（例えばフルスキャン）、ＥＥＰロムテスト（例えば、ＢＩＳＴチェックサム、又は組み込まれた自己テスト）、ＴＭＤＳコアテスト（コア１１４又は２１４が切り離されテストされる）、ＤＡＣテスト（例えば、受信器ＤＡＣ回路が切り離されテストパターンを用いてテストされる）、ＰＬＬテスト、リング発振器テスト、及び１以上のデバッグテスト（例えば、内部信号が入／出力ピンで多重化される）が含まれることが好ましい。
一般にフルスキャンロジックテストは、ロジックテストモードでの動作中テストピンとして設定される、テストを目的とする入／出力ピンを必要とする。一般には、ＢＩＳＴ法に基づくチェックサムは外部のキーＥＥＰロム（例えばズ２のＥＥＰロム１４又はＥＥＰロム２４）により実行される。実行可能な状態で、テスト回路はＥＥＰロムの内容を読み取り、チェックサム計算を行い、ＥＥＰロムから読み取ったチェックサムと比較する。簡単な合／否表示がテスト回路によりアサートされ、安全性が維持される。
本発明に係る受信器の典型的なＴＭＤＳコアテストにおいて、コア２１４（図１４）は回路２０６又は２０８の出力に直接多重化される。再現されたピクセルクロックもアイダイアグラムテスト処理を行うために出力ピンに多重化されることが好ましい。本発明に係る受信器の典型的なＤＡＣテストにおいて、外部装置が直接ＤＡＣのクロックを制御できるように、入力ピンは、テストするＤＡＣ（例えば回路２０６又は２０８）に直接テストクロックを供給する。そして、カウンタと状態機械を介して、具体的なテストパターンが、行き届いた制御テストを提供するためにＤＡＣに提供される。ＰＬＬの一般的なテストにおいて、（テストすべき各ＰＬＬからの）ＬＯＣＫ表示器は出力ピンに多重化される。典型的なリング発振器のテストにおいて、テストすべきリング発振器（例えばリング発振器１１３又は２１３）のクロック信号が出力ピンに多重化される。
説明したとおり、実施の形態において、本発明に係る受信器は、コントロールデータ期間（すなわち、データアイランド期間及びアクティブビデオ期間以外）に、シリアルリンクを通って伝送された（プレアンブルコードワードを含む）コントロール信号に応答する。このような制御信号の各々はビットパターン（例えば、ビットＣＴＬ０とＣＴＬ１又はビットＣＴＬ２とＣＴＬ３を表示する１０ビットＴＭＤＳコードワード）により判断される。好ましい実施の形態において、受信器は、ビットパターンの最小の繰り返しを検出したときにのみ、又はコントロールデータ期間のあらかじめ定めた領域（時間窓）においてビットパターン（又は、その最小の繰り返し）を検出したときのみに制御信号に応答するよう設定される。一般に、受信器は、過去のＸピクセルクロックサイクル内で、少なくともＹの受信したビットパターンがあらかじめ定めたパターンＺと一致したかどうかを判断するよう設定される。もしそうなら、受信器はパターンＺにより決定される制御信号に応答する。例えば、受信器は、過去の８ピクセルクロックサイクル内で、チャンネルＣＨ１で受信した少なくとも８のビットパターンが、制御ビット値ＣＴＬ０、ＣＴＬ１＝１，０を示す１０ビットのトランジッションを最大化したＴＭＤＳコードワードと一致すること、及び、チャンネルＣＨ２で受信した少なくとも８のビットパターンが、制御ビット値ＣＴＬ２、ＣＴＬ３＝０，０を示す１０ビットのトランジッションを最大化したＴＭＤＳコードワードと一致すること、を判断することによりのみ、ビデオプレアンブルを認識することが好ましい。他の例において、受信器は、過去の８ピクセルクロックサイクル内で、チャンネルＣＨ１で受信した少なくとも８のビットパターンが、制御ビット値ＣＴＬ０、ＣＴＬ１＝１，０を示す１０ビットのトランジッションを最大化したＴＭＤＳコードワードと一致すること、及び、チャンネルＣＨ２で受信した少なくとも８のビットパターンが、制御ビット値ＣＴＬ２、ＣＴＬ３＝１，０を示す１０ビットのトランジッションを最大化したＴＭＤＳコードワードと一致すること、を判断することによりのみ、データアイランドプレアンブルを認識することが好ましい。
好ましい実施の形態において、本発明に係る受信器は、ＴＭＤＳリンクのチャンネルＣＨ０，ＣＨ１，及びＣＨ２で入力される信号を、伝送器から受信器へ（一般的には長いケーブルを）伝わる間に受ける信号の質の低下を補償するように設計された方法でフィルタ処理を行うことにより均一化を実行する。例えば、図１４の受信器２００におけるコアプロセッサ２１４の好ましい実施の形態においてはそのようなフィルタが含まれる。均一化フィルタの設計のために、どの「ケーブルフィルタ」が、信号を伝送させるときに信号に効果的に適用できるかを決めるために、ケーブルのフィルタ効果が分析され、均一化フィルタとしてこのケーブルフィルタを逆変換したものが選ばれる。このようにして、均一化フィルタがケーブルフィルタを補償（好ましくは解消）する。
本発明に係るシステムの好ましい実施の形態においては、伝送された補助及びビデオデータの復元期間に、受信器において均一化フィルタが採用されるのみならず、伝送する補助データをエンコードするために「ゴールデンワード」（上述のフルセットのコードワードのサブセット）のみを用いる。２つの技術は復元されたデータのエラー率を減少させるのに効果的である。
好ましい実施の形態において、本発明に係る受信器には、データアイランド期間に伝送された少なくともオーディオデータ（又は補助データ）において検出されたエラーを修正するために、場合によっては、アクティブビデオ期間に伝送されたビデオデータにおいて検出されたエラーもまた修正するために、エラー修正回路（例えば、図１４の受信器における回路２２）が含まれる。
例えば、データアイランドで伝送されたパケットの各コードワードは繰り返し伝送される。コーディングを３回繰り返すことで、例えば、ブランキングインターバルを決める特別な帯域外ワードを特定するためにＴＭＤＳリンクのビデオチャンネルにおいて一般的に用いられる技術と同じ技術を用いて、パケット化されたデータは信頼度高く復元される。復元されたデータを３回繰り返して伝送する期間に起こるエラーは、受信器で、「バブルコレクション」によるエラー修正法を実行することにより普通に修正される。
バブルコレクションは、近傍にあるデータ値と比較して（単一クロック幅を持った）疑わしいデータ値を除去し置き換えるものである。次に、バブルコレクションの例を説明する。ここでは、クロックサイクル毎に１つのコードワードが伝送され、３回繰り返しコーディング（異なるコードワードが各々３回伝送される）が採用され、受信器は、各１０ビットＴＭＤＳコードワードの連続（各１０ビットＴＭＤＳコードワードは４ビットワードにデコードされる）に応答して４個の連続する単一ビットを生成するとみなす。この例において、受信器がＮ番目のビットと「Ｎ＋２」番目のビットが同一で、異なるビットで引き離されている（すなわち「Ｎ＋１」番目のビットはＮ番目のビットとは異なる）ことを認識した場合は、受信器内のエラー修正回路により、中央のビット（「Ｎ＋１」番目のビット）を隣のビット（Ｎ番目のビット）で置き換えることで、バブルコレクションを実行する。
バブルコレクションを実行した後、復元された一連の単一の補助データビットに対するサンプリング点は、ＴＭＤＳエンコードされたビデオデータのストリームにおいて、ブランキングインターバルを特定するために、ＴＭＤＳのデジタルＰＬＬにより一般的に実行される方法と本質的に同じ方法で決定される。しかしながら、ＴＭＤＳエンコードされたビデオデータのストリームにおけるブランキングインターバルを特定する間、補助データのサンプリング点を決定する回路は、ＴＭＤＳ受信器のデジタルＰＬＬほど速くする必要はない。しかし、補助データを復元する間、最適サンプリング点を選択するためにデジタルＰＬＬを採用する必要はない。むしろ、発明者は、トランジッション（すなわち、デジタルアイランドの開始）の後次のトランジッションまで３サンプル毎に、単純に（単一の復元された補助データビットの一連のストリームの内の）２番目のサンプルを選択することが一般に適当であると認識している。
他の実施の形態においては、本発明に係る受信器は、復元されたデータ中に検出されたエラーを隠すための補間機能を具備する。線形補間技術や、高次曲線補間技術を含むあらゆる補間技術が採用される。
好ましい実施の形態において、本発明に係る送信器は、２つのアクティブビデオ期間の間に伝送され、他の信号（例えば、暗号エンジンの再入力に採用される信号）の伝送と衝突せず、暗号化プロトコル（例えばＨＤＰＣ）要求を考慮した各データアイランドの一時的な場所と時間を決定する。好ましい実施の形態において、送信器は、データアイランドフォーマットにおいて以下のような制限に従っている。すなわち、データアイランドには少なくとも１つのパケットが含まれる（したがって、最小継続時間は３６ピクセルクロックサイクルである）。各アイランドは整数のパケットを具備する。そして、（データアイランド中のデータの信頼性を確保するために）データアイランドには１４パケット以上は含まれない。
送信器は、（伝送するためにエンコードされるべき）一連のビデオフレームにおけるアクティブビデオ期間及びブランキング期間が発生する、前のライン又はフレームから、送信器が次のライン又はフレームの発生する期間を自動的に知り、次のライン又はフレーム内に（ＨＤＣＰ再入力イベントのような）他のイベントを発生させる必要のある時を自動的に決定するよう設定される。このようにブランキング期間を自動的に決定することにより、送信器は、（次のアクティブビデオ期間又は次のＨＤＣＰ再入力又は他の必要なイベントの前に、必要な同期信号が全て伝送されたとみなして、パケットの３２ビットにデータアイランド保護帯域ワードの４クロックサイクルとビデオプレアンブルコードワードの８ピクセルクロックサイクルを加えた、少なくとも４４ピクセルクロックサイクルを必要とする）データアイランドを開始すべきか、（パケットの３２ビットに追尾保護帯域ワードの２クロックサイクルとビデオプレアンブルコードワードの８ピクセルクロックサイクルを加えた、少なくとも４２ピクセルクロックサイクルを必要とする）他のパケットトともにデータアイランドを続けるべきかを決定することができる。もし、送信器が、データアイランド（又は付加的なパケット）の伝送が完了する前に他のアクティブビデオ期間の開始を期待する場合は、送信器は、一般にデータアイランドの伝送（又はデータアイランド内における他のパケットの伝送）を延期する。ビデオソースから送信器に新しいビデオデータのラインがアサートされたとき送信器がデータアイランドを伝送していたならば、送信器は、Ｄ-タアイランドが完了するまでソースからのビデオピクセルの入力を無視し、ビデオ先行保護帯域を伝送し、そしてはじめて、エンコードされたビデオピクセルの伝送を始める必要があるだろう。もちろん、表示するつもりであったピクセルを省略することは送信器にとって望ましくはない。
他の好ましい実施の形態において、送信器は、ブランキングインターバルの期間におけるレジスタの表示に基づいてデータアイランドの伝送を始めるよう設定される。このような実施の形態において、送信器には、一連のビデオフレームのアクティブビデオ期間及びブランキング期間が起こるとき（続いてフレーム及びラインが伝送される）と、続くフレーム及びラインの伝送中の（ＨＤＣＰ再入力イベントのような）他の必要なイベントが起こるときとを示すビットを記憶させることができるレジスタが含まれる。ホスト装置（例えばビデオソース）は、レジスタに入力するクリティカル値を表示するビットをロードすることができる。このことにより、送信器は、前のライン又はフレームから、一連のビデオフレームにおけるアクティブビデオとブランキング期間とクリティカルイベントが起こるときを、自動的に検出する回路を含める必要がなくなる。レジスタのビットにより示されるクリティカル値は、送信器にそのタイミングが知られた、例えば、ＨＳＹＮＣやビデオソースからのビデオＤＥの立ちあがり（アクティブビデオ期間の開始）への（送信器への）アサーションの、イベントと結び付けられる必要がある。例えば、送信器には、ＨＳＹＮＣの立ちあがり端（ビデオＤＥの又は立ち上がり又は立ち下がり端）のＸピクセル後にビデオＤＥの立ち上がり端の発生を示すビットを記憶するレジスタを含ませることができる。送信器がＨＳＹＮＣの次の立ち上がり端（または次のビデオＤＥの又は立ち上がり又は立ち下がり端）を見たとき、送信器中のカウンタはカウントを開始する。送信器がデータアイランドを伝送することを望むと判断したとき、カウンタをチェックし、そのときのカウンタ値から、現時点から次に予想されるビデオＤＥの立ち上がり端までのピクセルクロックサイクルが全てのデータアイランドを伝送するのに十分であるかどうかを判断する。
図１３Ａと１３Ｃの回路は、２つのアクティブ期間の間にデータアイランドを挿入するかどうかを判断し、挿入すべき各データアイランドの時間的配置と継続時間を定め、各データアイランドを適当な時間スロットに挿入するために、好ましい実施の形態における本発明に係る送信器において実施されたものである。図１３Ａと１３Ｃの回路は、図１３の送信器における好ましい実施の形態において、マルチプレクサ１１８、コア１１４、及びサブシステム１０６と１０８に接続される。
図１３Ａの回路は、送信器がブランキングインターバル中にデータアイランドを挿入するのに（又は既に挿入したデータアイランドに他のパケットを追加するのに）十分な時間が現在のブランキングインターバル中に残っているかどうかを示す信号（「ok_to_xmit」）を発生する。図１３Ａのカウンタ１４０と１４２及びロジックユニット１４１と１４３は、ピクセルクロックと送信器にアサートされたデータイネーブル信号「ＤＥ」を受け取り、信号をリセットする。図１３Ｂは、動作中、図１３Ａの回路により受信され生成された信号v_blk_inc，ok_to_xmit_h，ok_to_xmit_v，及びok_to_xmitのタイミング図である。
各垂直ブランキングインターバルにおいて、ユニット１４１は、タイミング信号「v_blk_inc」（ＤＥの立ち上がり端において、送信器にアサートされたビデオの入力ライン毎に１回起こる立ち上がりエッジを生成する一連のパルス）をカウンタ１４０と１４２にアサートする。
各バーティカルインターバルの期間、カウンタ１４２は、信号「v_blank_inc」，ＤＥ，及びピクセルクロック（「clk」）の信号に応答して、バーティカルブランキングインターバルが始まってから経過したピクセルクロックサイクルの数を示す総計（「v_blk_count［５：０］」）を生成する。カウンタ１４０は、最後のDEの立ち上がり端、又は最後の「v_blk_inc」の立ち上がり端から経過したピクセルクロックサイクルの数を示す総計（「h_count［１１：０］」）を生成する。このように、カウンタ１４０は、垂直ブランキングインターバル期間中であっても、「h_count［１１：０］」を生成する。ロジック回路１４３は、カウンタ１４２から「v_blk_count［５：０］」値と、送信器にアサートされた入力ビデオの各垂直ブランキングインターバルのあらかじめ決められた長さを示す「v_blank_lth［５：０］」値を（一般には送信器のコンフィギュレーションレジスタから）受信する。これに応答して、ユニット１４３は、出力信号「ok_to_xmit_v」を生成する。出力信号「ok_to_xmit_v」の立ち上がり端は垂直ブランキングインターバルに受信した「v_blank_inc」の最初のパルスの端に一致し、「ok_to_xmit_v」の立ち下がり端は、データアイランドを挿入するための十分な時間が垂直ブランキングインターバル中にないときに発生する。ロジックユニット１４１は「h_count」値をカウンタ１４０から、送信器にアサートされた入力ビデオの各水平ラインのあらかじめ定められた長さを表示する「h_total［１１：０］」値を（一般には送信器のコンフィギュレーションレジスタから）受信する。これに応答して、ユニット１４１は、出力信号「ok_to_xmit_h」を生成する。出力信号「ok_to_xmit_h」は、最後の水平ブランキングインターバル（又は「v_blank_inc」の最後のパルス）の終了から、あらかじめ定められた数のピクセルクロックサイクルが経過したときに立ち上がり端を持ち、データアイランドを挿入するに十分な時間が水平ブランキングインターバル中に残っていないとき立ち下がり端を持つ。
論理和ゲート１４４の１つの入力は、信号「ok_to_xmit_h」を受信し、論理和ゲート１４４の他の入力は信号「ok_to_xmit_v」を受信し、論理和ゲート１４４は、出力端に「ok_to_xmit」をアサートする。
図１３Ｃの回路のロジックユニット１５１は、論理和ゲート１４４から信号「ok_to_xmit」を受信する。ロジックユニット１５１は、VSWOO（「VSYNC window of opportunity」）発生器１５０の出力、と信号「packet_req」（データアイランドにおいて送信器はパケット伝送準備が完了しているかどうかを示す）、「HDMI_mode」（データアイランドにおいて、シリアルリンクにパケットをアサートするモードで、送信器が動作しているかどうかを示す）、及び「hdcp_enc_en」（送信器のHDCP暗号化エンジンが有効かどうかを示す）もまた受信する。ロジックユニット１５１は、アクティブビデオアイランド期間同士の間にデータアイランドを挿入するために、及びデータアイランド中に各保護帯域及びパケットを伝送するために必要なタイミング及び制御信号を発生させるために設定されている。ユニット１５１は、以下の信号を出力することが好ましい。すなわち、vidDEnoGBとaudDEnoGB（HDCP暗号化エンジンにアサートされ、各々ビデオ保護帯域を含まないアクティブビデオ期間の部分と、データアイランド保護帯域を含まないデータアイランドの部分を示す）、vidDEとaudDE（各々アクティブビデオ期間とデータアイランドを示す）、DE（audDE と論理和演算されたvidDE）、hdcp_vs（チャンネルＣＨ１とＣＨ２における上述のＨＤＣＰ暗号化表示を示すコードワードを送信器が伝送できる期間を示す）、data_sel［２：０］（ビデオデータ、ビデオ保護帯域、先行又は追尾データアイランド保護帯域、あるいはパケット化されたデータアイランドデータがコントロールデータ期間とは別の時間に伝送されるべきことを示す）、control［３：０］（コントロールデータ期間に伝送するためにエンコードされるＣＴＬ０、ＣＴＬ１、ＣＴＬ２、及びＣＴＬ３の値を示す）及びload_pkt（データアイランドのデータは伝送のためにパケット化されることを示す）である。ユニット１５１は、汎用目的カウンタ１５２からのカウント値（cnt）に応答して動作し、コントロールビット（ld_cnt）をカウンタ１５２がどこまで計数すべきかを決定するために、カウンタ１５２にアサートする。カウンタ１５２は、これらのコントロールビット、ピクセルクロック、及びリセット信号を受信するために、接続される。
VSWOO発生器１５０は、データイネーブル（ＤＥ）、ピクセルクロック（「clk」）、及び送信器へのVSYNC信号、及びリセット信号を受信し、送信器が上述のＨＤＣＰ暗号化表示を伝送すべきVSYNCの各アクティブ端に続くあらかじめ定められた継続時間を持った 上述のwindow of opportunity（「WOO」）信号を生成する。発生器１５０は、WOOの継続時間を７２ピクセルクロックサイクルに定めるよう設定することが好ましく、発生器１５０は、以下の信号を出力することが好ましい。すなわち、vswoo（WOOの期間、高となる）、vswoo_start_pとvswoo_end_p（WOOの始まりと終わりを示す）、vswoo_48_p（送信器へのVSYNCパルスのアサーション終了後４８番目のピクセルクロックであることを示す）、vsync_end_p（送信器へのVSYNCパルスのアサーションの終了を示す）、及びde_start_pとde_end_p（ブランキングインターバルの始まりと終わりを示す）である。
ユニット１５１によりアサートされるタイミング信号により、各vidDEnoGBの立ち下がりから４８ピクセルクロックサイクルの時点で（かつそれより早くない時点で）データアイランドのプレアンブルが伝送される。上述のとおり、本発明に係る送信器の好ましい実施の形態では、ＴＭＤＳリンクのチャンネルＣＨ０，ＣＨ１，及びＣＨ２を利用して、各データアイランドの直前に８個の同一のデータアイランドプレアンブルコードワードのバーストと、各アクティブビデオ期間の直前に８個の同一のデータアイランドプレアンブルコードワードのバーストとが伝送される。好ましい実施の形態において、送信器は、データアイランドのプレアンブルコードワードの各バーストをアサートするのに先立って、各チャンネルＣＨ１及びＣＨ２を利用して、デフォールトのコントロールワード（「idle」）を送信する。
ピクセルクロック速度の変化により、しばしば、本発明に係るシステムにおいて、送信器と受信器との間で同期を失う結果となる。本発明の実施の形態に従い、（ピクセルクロック速度を変える前に）送信器と受信器を「消音（mute）」状態にすることで、送信器と受信器の暗号化及び復号化回路は同期を失うことなくピクセルクロック速度の変化に応答することができる。これは、送信器に（一般にはコントロールビットによる）警告を送信することにより実行することが好ましい。警告に応答して、送信器は、消音状態になり、パケット内に受信器警告（一般にはコントロールビットの１以上の消音状態により示される）を含ませ、パケットをデータアイランド期間中に受信器に伝送する。受信器に対する警告に応答して、受信器は消音状態になる。
警告に応答して、送信器は一般にフラグ（「AVMUTE」フラグ）をセットする。図１３の送信器１００における一般的な実施の形態において、警告はインターフェース１０１により受信され、送信器のレジスタ１０３及び／又はレジスタ１０５に「AVMUTE」フラグをセットさせる。受信器警告に応答して、受信器もまた一般にフラグ（「AVMUTE」フラグ）をセットする。図１４の受信器２００における一般的な実施の形態において、受信器警告は、受信器のレジスタ２０３及び／又はレジスタ２０５にAVMUTEフラグをセットさせる。送信器内のAVMUTEフラグに応答して、暗号化回路（例えば、図１３の送信器１００における暗号化エンジン１０４）は、ビデオの現在のフレーム処理を完了した後アイドル状態に移行する。受信器内のAVMUTEフラグに応答して、暗号化回路（例えば、図１４の受信器２００における暗号化エンジン２０４）は、ビデオの現在のフレーム処理を完了した後アイドル状態に移行する。送信器は、暗号化回路がアイドル状態に移行すると、消音状態になり、受信器は、暗号化回路がアイドル状態に移行すると、消音状態になる。
本発明に係る送信器の好ましい実施の形態において、AVMUTEフラグをセットした後に起こる次の垂直ブランキングインターバルにおけるVSYNCのアクティブ端に続く、window of opportunity（上述の「WOO」）の終わりに、暗号化回路の動作が凍結する（そしてアイドル状態に移行する）。このとき、送信器は消音状態になり、パケット内の有用な補助データ（例えばオーディオデータ）の伝送を停止し、有用なビデオ情報の伝送を停止する（例えば、送信器のビデオとオーディオの出力は、アサートされた入力オーディオとビデオに応答して変化することはない）。送信器は（消音状態において）、データアイランドの期間（例えば、VSYNCがアクティブでないときデータアイランド期間に、パケット内の１以上のビットとして、好ましくは先のアクティブ期間のHSYNC期間）に受信器に受信器警告を送信する。
本発明に係る受信器の好ましい実施の形態において、受信器のAVMUTEフラグをセットした後に起こる次の垂直ブランキングインターバルにおけるVSYNCのアクティブ端に続く、window of opportunity（上述の「WOO」）の終わりに、暗号化回路の動作が凍結する（そしてアイドル状態に移行する）。このとき、受信器は消音状態になり、パケット内の有用な補助データ（例えばパケットから抽出されたオーディオデータ）のアサートを停止し、有用なビデオ情報の出力端におけるアサートを停止する。このように、消音状態の動作において、リンクを介して受信器に、送信器がたとえ有用な情報（例えばビデオ及び／又はオーディオ）の伝送を止めなかったとしても、消音状態にある受信器は、見え、聞こえ、又は出力端から再送される、どんな有用な情報も遮断する。
送信器における暗号化回路と受信器における復号化回路がアイドル状態になったとき、ピクセルクロック速度の変化が起こりうる。ピクセルクロックが決定し、受信器の全てのPLLが決定した後、送信器と受信器に（「消音停止（mute off）」命令に応答して）消音状態を解除させ、オーディオとビデオの暗号化と復号化と「消音解除（unmuting）」状態を回復するメッセージを送信することが好ましい。ピクセルクロックレートが変化している間、本発明に係る一般的な実施の形態では、受信したデータの信頼性のあるデコード能力を失う。この期間、全ての信頼の置けない信号は受信器のデコーダから出てくるかもしれない。このため、ピクセルクロックの変化は、受信器が消音状態の間に起こり、受信器の出力は消音状態の期間消されることが好ましい。
消音状態からの解除は、「消音停止（mute off）」信号（一般にはコントロールビットにより指示される）を送信器に送ることにより実行することが好ましい。消音停止（mute off）信号に（及び、好ましくは暗号表示にも）応答して、送信器は、消音状態を解除し、「受信器消音停止（receiver mute off）」データ（一般には１以上の消音状態コントロールビットにより表示される）をパケットに含み、そしてこのパケットをデータアイランド期間に受信器に伝送する。受信器消音停止データに（及び、好ましくは好ましくは暗号表示にも）応答して、受信器は消音状態を解除する。
一般に、消音停止信号により送信器は上述のAVMUTEフラグと「受信器消音停止（mute off）」データを消去し、受信器はAVMUTEフラグを消去する。送信器におけるAVMUTEフラグの消去に応答して、送信器内の暗号回路（例えば暗号化エンジン１０４）は、AVMUTEフラグが消去された後に起こる次の垂直ブランキングインターバルにおけるVSYNCのアクティブ端に続いてアサートされる暗号表示に応答して自由にアイドル状態から抜け出せる（送信器は、暗号表示を受信すると、消音状態を解除する）。受信器におけるAVMUTEフラグの消去に応答して、受信器内の暗号回路（例えば暗号化エンジン２０４）は、AVMUTEフラグが消去された後に起こる次の垂直ブランキングインターバルにおけるVSYNCのアクティブ端に続いてwindow of opportunityで受信される暗号表示（例えば上述のＨＤＣＰ暗号表示）に応答して自由にアイドル状態から抜け出せる。受信器はこの暗号表示を受信すると、消音状態を解除する。
好ましい実施の形態において、本発明は、伝送されたデータを受信し処理するためのほとんどの又は全ての必要な回路を具備する第１のチップ（例えば図２の受信器２’、又はＥＥＰロム２４を除く図２の受信器２’）と、強化されたディスプレイ識別データ（ＥＤＩＤ）ロム（一般にはＥＰロムとして組み込まれる）を具備するもう１つのチップとを少なくとも具備するマルチチップモジュール（「ＭＣＭ」）である。工場において、ＥＤＩＤロムチップは、受信器の構成及び／又は能力と共に、及び、付加的に暗号化のために用いるキーと識別データと共にプログラムされる。場合によって、このようなＭＣＭには、暗号化のために用いるキーと識別データを安全に保存するＥＥＰロム（例えば、図２のＥＥＰロム２４）を具備する３番目のチップを含ませることができる。
他の好ましい実施の形態において、本発明に係る送信器は、暗号化のために用いるキーと識別データ、及び、インフォフレームデータを安全に保存するＰロム（例えば、図２のＥＥＰロム１４）を具備する。上述のとおり、ＥＩＡ／ＣＥＡ−８６１Ｂ仕様により、デジタルオーディオ及び／又はデジタルビデオデータに関するフォーマット情報と関連する情報を具備する１以上のインフォフレームからなるインフォパケット構造を定義する。Ｐロムに保存されたインフォフレームデータはこのようなフォーマット情報と関連情報を示すものであることが好ましい。ある実施の形態においては、Ｐロムは、ＭＣＭ内の別のチップとして提供され、ＭＣＭはデータをエンコード処理し伝送するために必要な回路のほとんど又は全てを提供する他の１つのチップを少なくとも具備する。このような別のＰロムチップは、工場で、ＨＤＣＰ又は他の暗号化キーデータ及びインフォフレームデータと共にプログラムされ、ＭＣＯＭに安全に組み込まれる。
他の実施の形態において、本発明に係る送信器又は受信器は、選択的にホストがアクセス可能な領域（例えば、テストモード動作のとき、例えばテスト結果ヤ送信器の構成や受信器の構成をテストのためにホスト装置から読み込み可能な領域）と、ホストがアクセスできない領域（例えば、暗号化や復号のために用いられるキー及び識別データを安全に保存するため用いられる）とを持つロムを含むチップを具備するＭＣＭである。例えば図２のＥＥＰロムは、このようなチップとして提供され、図２の送信器１’は、他のチップとして提供され、両方とも、ＭＣＭの中に組み入れられる。ＥＥＰロム１４の集積回路としてこのように組み込まれたようなホストがアクセスできない領域には、送信器１’に組み込まれた集積回路によってのみアクセス可能であり、送信器１’以外のどんな部品からもアクセスできない、ＨＤＣＰキー及び／又は暗号化キーデータを保存することができる。
他の実施の形態において、本発明に係る送信器又は受信器は、暗号化と復号のために用いられるキーと識別データ（例えばＨＤＣＰキー）、及び／又は、強化されたディスプレイ識別データを保存する少なくとも１つのＰロムを具備する集積回路として提供される。本発明に係る送信器のこのような集積回路として提供されたＰロムは、ＨＤＣＰ又は他のキーと共に工場でプログラムされるべきである。本発明に係る受信器のこのような集積回路として提供されたＰロムは、ＨＤＣＰ又は他のキー及び／又は受信器の構成及び／又は能力を示すＥＤＩＤデータと共に工場でプログラムされるべきである。
実施の形態において、本発明に係る送信器は、好ましくは上述のインフォフレームパケットフォーマット及び他のフォーマットを持つインフォーメーションパケットを含む、どんなフォーマットでも（データアイランドにおいて）パケットを伝送するよう設定される。もし受信が特殊なフォーマットでパケットを受信するよう設定されるなら、このようなフォーマットを示すデータを（例えばＥＤＩＤロムに）保存するよう設定することが好ましく、送信器は、このデータに（ＴＭＤＳリンクのＤＤＣチャンネルを介して）アクセスし、このようなフォーマットで受信器にパケットを伝送することで応答するよう設定することが好ましい。あるいは、受信器は、送信器が受信器にパケットを送るときに使うべきフォーマットを定義するために、送信器に信号を送ることもできる。
このように送信器を組み込むことによって、将来パケットのフォーマット（例えばパケットフォーマット情報）を、一度に受信器に伝送するのか繰り返して受信器に伝送するのかのどちらでも定義することが可能となる。
送信器と受信器は、パケット（例えば修正可能なパケット）の自動伝送を制御するため２ビットの信号装置（あるいは、他の信号装置）を用いるよう設定することが好ましい。例えば、送信器と受信器は、インフォフレームパケット又は他のフォーマットのパケットを制御するために、お互いに２ビットのコードを送るように設定する。１つのビットは「送信」ビットである。受信器は、送信器にパケットの送信又は送信の停止を行わせるために、送信ビットを送信器に送る。２番目のビットは、「繰り返し」ビットである。送信器は、「繰り返し」ビットに、受信器が繰り返されたパケットを伝送していることを示す値で上書きすることで受信器からの送信ビットに応答し、そして、受信器にこのような「繰り返し」ビットを含む２ビットコードを送信するように設定される。受信器は、送信器にもう１つ別の送信ビットをアサートすることでこれに応答する。ある実施の形態においては、この２ビットコードは、他の１以上のチャンネル（例えばＴＭＤＳリンクのＣＨ０，ＣＨ１，及びＣＨ２）を用いてパケットの伝送を行わせるために、ＤＤＣリンク（又は他の送信器と受信器との間での双方向チャンネル）を用いて送信される。本発明に係る送信器及び／又は受信器は、伝送されたあるいは伝送されるべきオーディオ及び／又はビデオデータに関するオーディオ及び／又はビデオフォーマット情報とそれに関連する情報のような、インフォフレームパケット（又は他のフォーマットを持つ情報パケット）から抽出されたデータを保存するために外部装置から（Ｉ２Ｃリンクを介して）アクセス可能なレジスタスペースを具備する。例えば、外部情報源は、送信器のこのようなレジスタにこのようなデータをロードすることができ、送信器は、データアイランド期間に受信器に送信するためのパケットに含めるためのデータを得るためにレジスタを読み取ることができる。送信器は、インフォフレームパケット（又は他の情報パケット）の具体的な時間スロットにレジスタ空間をマッピングするよう設定されることが好ましく、例えば、レジスタからの（外部情報源から受信しレジスタに保存された）ビットを読み取るように設定された回路を具備し、インフォフレームパケットトして伝送するために、具体的にあらかじめ決められたアセンブルされたデータのストリームの時間スロットにこのビットを挿入する。受信器は、（データアイランド期間に、例えばＴＭＤＳリンクのＣＨ０，ＣＨ１，及びＣＨ２を用いて）受信器に送られたパケットからデータを抽出し、アクセス可能なレジスタ（例えば図１４のレジスタ２０５）に抽出したデータを保存することが好ましい。これで、外部装置は、好ましくはＩ２Ｃリンクを介して、受信器のレジスタにアクセス可能となる。例えば送信器は、ＴＭＤＳリンクのＤＤＣチャンネルを介して、受信器のレジスタにアクセス可能となり、あるいは、ホスト装置は、ＴＭＤＳリンクのＤＤＣチャンネル以外のＩ２Ｃリンクを介して、受信器のこのようなレジスタにアクセス可能となる。
受信器は、ホスト（例えば受信器につながったＣＰＵ又は他のプロセッサ）が保存されたパケットにアクセスすることができるよう、（ＴＭＤＳリンク又は他のシリアルリンクを介して受信した）認識されなかった情報パケットを保存するよう設定することが好ましい。これにより、このような保存されたパケットを解析するためのソフトウエアをホストにプログラムさせることができ、解析されたパケットに記載された方法で、リンクを介して伝送されるべきオーディオ及び／又はビデオデータを処理するよう受信器に対して設定を行うためのビットを、受信器のレジスタに保存させることが好ましい。
本発明に係る受信器には、ＴＭＤＳリンク（又は他のシリアルリンク）を介して受信した補助ビデオ情報（ＡＶＩ）インフォフレームパケットを解析し、自動設定カラー空間変換（ＣＳＣ）回路、色度上昇／下降サンプリング回路、及びパケットにより定められた方法で、付加的にビデオ処理を行う他の回路のハードウエアが組み込まれていることが好ましい。このように、ＡＶＩインフォフレームパケットが（データアイランド中に）ビデオと共に受信器に伝送されると、受信器は、ビデオを処理するために、ビデオ処理回路を適切に設定することによりＡＶＩインフォフレームパケットのデータに対応することができる。
本発明に係る受信器には、ＴＭＤＳリンク（又は他のシリアルリンク）を介して受信したオーディオインフォフレーム（ＡＩ）パケット（又は他の情報パケット）を解析し、このパケットにより定めた方法で受信器中のオーディオデータ処理回路を自動設定するハードウエアが組み込まれていることが好ましい。このように、ＡＩパケットがデータアイランド中に、オーディオと共に受信器に伝送されると、受信器は、オーディオを処理するために、オーディオデータ処理回路を適切に設定することによりＡＩパケットのデータに対応することができる。ＡＩパケットは、オーディオが圧縮されているかどうかなどの様々な情報を表示することができる。
好ましい実施の形態において、本発明に係る送信器は、少なくとも１つのＩ２Ｓリンクを介して、オーディオ又は他の補助データを受信するよう設定された入力インターフェース（例えば、図１３の好ましい実施の形態におけるインターフェース１０９）を持ち、各Ｉ２Ｓリンクを介して受信した入力データを、パケットのシリアルリンクを介して伝送するために（好ましくは、上述のフォーマットを持ったオーディオサンプルパケットにおけるデータアイランド期間にＴＭＤＳリンクのＣＨ０，ＣＨ１，及びＣＨ２を介して伝送するために）フォーマットするよう設定される。「Ｉ２Ｓ」の表現はここでは広い意味で用いられ、データ（一般にはオーディオデータ）に対応する第１の導線、ビットクロックに対応する第２の導線、及びワードクロック（例えば、第１の導線を用いて送られたデータのチャンネルを特定するための左／右ワード選択クロック）を含む３本の導線によるリンクを意味する。受信器は、少なくとも１つのＩ２Ｓ出力ポートを持ち、伝送されたパケット（例えばオーディオサンプルパケット）からオーディオデータを抽出し、少なくとも１つのＩ２Ｓリンクを介してアサートするために必要なデータとして抽出したデータをフォーマットし、抽出したデータをＩ２Ｓフォーマットで少なくとも１つのＩ２Ｓ出力ポートアサートするように設定される。
本発明に係る送信器は、Ｉ２ＳリンクからのＰＣＭ入力データ（すなわち、非圧縮Ｉ２Ｓデータ）を受け取るように設定され、入力データに応答して、Ｓ／ＰＤＩＦオーディオデータを伝送するために、上述の本発明に係る好ましい実施の形態に用いられたものと同じフォーマットのオーディオサンプルパケットで伝送するためのデータとして再フォーマットするよう設定された、入力インターフェースを持つことが好ましい。送信器は、必要な再フォーマット処理を行うために（入力データソースから）入力データフォーマットを示すチャンネル状態ビットをプログラムしたレジスタを採用することが好ましい。例えば、Ｉ２Ｓデータワードの第１のサイクルで、送信器は、Ｉ２Ｓデータビットクロックの選択された端で入力データをサンプルすることができ、このサンプルを（ＦＩＦＯを経由して）Ｓ／ＰＤＩＦサンプルの「左」チャンネルに対するサブパケットのタイムスロットに挿入し、そして、Ｉ２Ｓデータワードの次のサイクルで、Ｉ２Ｓデータビットクロックの選択された端で入力データのサンプル処理を続け、このサンプルを（ＦＩＦＯを経由して）Ｓ／ＰＤＩＦサンプルの「右」チャンネルに対するサブパケットのタイムスロットに挿入する。オーディオデータのサンプルに沿って、適切なチャンネル状態、有効性、ユーザデータ、及びパリティビットがサブパケットの適切なタイムスロットに挿入され、適切なタイミングでパケットヘッダにスタートビットが挿入されることが好ましい。
好ましい実施の形態において、本発明に係る送信器は、１から４までのＩ２Ｓリンクからのオーディオデータ入力を受信することができるインターフェースを有する。このような実施の形態において、送信器は、１、２、３、又は４のＩ２Ｓリンク上のマルチチャンネルシステムからのオーディオ入力データを受信し、パケット（好ましくは、上述のフォーマットを持ったオーディオサンプルパケット）として伝送するためにデータをフォーマットすることができる。マルチチャンネルシステムにおいては、Ｉ２Ｓリンクは、（Ｉ２Ｓ導線の３、６、又は１２の入力の全ての情報が、３、４、５、又は６の入力Ｉ２Ｓ導線、すなわち１本のビットクロック導線、１本のデータクロック導線及び１、２、３又は４本のデータ導線に含まれるように、）全て同じビットとワードクロックを用いる。他のこのような実施の形態において、送信器は、各Ｉ２Ｓ入力が（全ての入力Ｉ２Ｓ導線から受け取ったビットがパケット化されるように）独立のクロックを持っていたとしても、４つのＩ２Ｓ入力の内の１つから入力オーディオデータを受け取ることのできる入力インターフェースを持ち、パケット（好ましくは、上述のフォーマットを持ったオーディオサンプルパケット）として伝送するためにフォーマットする。
好ましい実施の形態において、本発明に係る送信器には、データを伝送するためにパケット化する可能なチャンネル／スピーカ配置により制限された中で、入力オーディオデータのストリーム／チャンネルのマッピングを再設定することのできるマルチプレクサ回路が（例えば、図１３のインターフェース１０９のデータキャプチャブロックに）含まれる。したがって、このような送信器は、あらゆるフォーマットの入力オーディオデータ（例えば１以上のＩ２Ｓリンクからの入力オーディオデータ）を受け入れることができ、このデータを、パケット（好ましくは、上述のフォーマットを持ったオーディオサンプルパケット）として伝送することができる他のフォーマット（各々特有のストリーム／チャンネルマップ処理により）に再フォーマットすることができる。
Ｓ／ＰＤＩＦデータのストリームは、（データサンプルに埋め込まれた）独自のクロックを持つ。ある実施の形態においては、本発明に係る送信器は、入力Ｓ／ＰＤＩＦデータ（一般には、Ｓ／ＰＤＩＦオーディオデータ）のストリームを、入力データに埋め込まれたクロックとの位相関係が未知であるピクセルクロックでサンプルし、その後、ピクセルクロックでサンプルされたデータを伝送するよう設定される。他の実施の形態において、送信器は、入力Ｓ／ＰＤＩＦデータのストリームを、少なくとも２５６＊Ｆｓ（又は、好ましい実施の形態においては３８４＊Ｆｓ）の周波数を持つオーディオリファレンスクロック（ここでは、しばしば「ＭＣＬＫ」又はマスタークロックと称す）によりサンプルするよう設定される。ここで、Ｆｓは、Ｓ／ＰＤＩＦデータのサンプルレートであり、入力データに埋め込まれたクロックとの位相関係は未知である。
ある実施の形態においては、本発明に係る送信器は、多数の独立な同期化可能なＳ／ＰＤＩＦのストリームを受け取り同期化するように設定される。
本発明に係る送信器は、フラットラインのＳ／ＰＤＩＦ入力（全部ゼロからなる）をパケットで効率的に伝送できるフォーマットに変換するよう設定される。例えば、送信器は、関連するサブパケットが「フラットライン」サンプル（すなわち、全部ゼロからなるサンプル）を含むかどうかを示す４ビットのパケットヘッダを定めるように設定される。例えば、送信器は、関連するサブパケットが「フラットライン」サンプルを含むかどうかを示すパケットヘッダの３番目のバイトにおける４つのＬＳＢを定めるよう設定される。この場合、受信器は、これらのどの「１」値も、ヘッダの対応する２番目のバイトにおける「現在の」ビットが対応するサブパケットがサンプルを含むことを示している場合のみ、有効であるとして扱うよう設定されることが好ましい。
好ましい実施の形態において、本発明に係る送信器は、ＤＳＤ（Direct Stream Digital）入力データを受け取り、この入力データをＩＥＣ６０９５８タイプのパケットでデータアイランド期間に伝送するよう変換する。従来のＤＳＤ（Direct Stream Digital）フォーマットのオーディオデータは３本の導線によるリンク、つまり、一本の導線はビットクロック、２本の導線は各々異なるチャンネル（すなわち、１つは左チャンネルの導線、１つは右チャンネルの導線）、により伝送される。受信器は、少なくとも１つのＤＳＤ出力ポートを持ち伝送されたパケット（例えばオーディオサンプルパケット）からオーディオデータを抽出し、アサートするのに必要なＤＳＤ出力のストリームとして抽出されたデータを再フォーマットし、そして少なくとも１つのＤＳＤ出力ポートに、抽出されたＤＳＤフォーマットのデータをアサートすることが好ましい。
本発明に係る送信器は、ＤＳＤ入力データを受け取るよう設定された入力インターフェースを持ち、ＤＳＤ入力データに応答して、Ｓ／ＰＤＩＦオーディオデータを伝送するために、上述の本発明に係るシステムの好ましい実施の形態として用いたものと同じフォーマットを持つオーディオサンプルパケットとして伝送するために、このデータを再フォーマットすることが好ましい。送信器は、必要な再フォーマットを実行するために、（入力データソースから）入力データフォーマットを示すチャンネル状態ビットがプログラムされたレジスタを採用することが好ましい。
好ましい実施の形態において、本発明に係る送信器は、ＤＳＤフォーマットの入力オーディオにおける複数のストリームを受け取る能力のある入力インターフェースを持つことが好ましい。このような実施の形態において、送信器は、（全ての入力ＤＳＤ導線において受信されたビットをパケット化するように）各ＤＳＤのストリームが独立のクロックを持っていても、複数のＤＳＤリンクからのＤＳＤフォーマットの入力オーディオデータを受け取ることができる入力インターフェースを持ち、パケットとしてデータを伝送するために（好ましくは上述のフォーマットを持つオーディオサンプルパケットとして）フォーマットする。
送信器が上述のように、Ｉ２Ｓフォーマット（一本の導線はビットクロック、一本はＬ／Ｒクロック、もう一本はデータ、の３本の導線による）の入力オーディオデータを受け取るよう設定されている場合は、同じ３本の導線の入力ポートで、ＤＳＤフォーマットのオーディオデータを受け取り伝送するよう設定されていることもまた好ましい。このような送信器には、上述のフォーマットを持ったオーディオサンプルパケットとして伝送させるよう入力データをフォーマットするために３個の入力のストリームを回路に割り付けるマルチプレクサが含まれることが好ましい。
好ましい実施の形態において、本発明に係る受信器は少なくとも１つのＩ２Ｓ出力インターフェースを持ち、オーディオサンプルパケットからＰＣＭデータを復元させ、復元されたデータを（例えば、送信器から送られたオーディオインフォフレーム（ＡＩ）パケットでオーディオサンプルパケットと共に受信器に送るチャンネル状態ビットでプログラムされたレジスタを用いて）Ｉ２Ｓフォーマットに変換するよう設定される。
好ましい実施の形態において、受信器は、１から４のＩ２Ｓ出力（各出力は３導線のＩ２Ｓリンクに接続されるよう設定されている）からＩ２Ｓフォーマットで（オーディオサンプルパケットから復元された）オーディオデータを出力するよう設定される。
好ましい実施の形態において、本発明に係る受信器は、４個の内の１つのＩ２Ｓ出力（異なった出力に、独立の異なったクロックを持った、異なったＩ２Ｓデータのストリームをアサートしたものを含む）からＩ２Ｓフォーマットで（オーディオサンプルパケットから復元された）オーディオデータを出力するよう設定される。
好ましい実施の形態において、本発明に係る受信器には、データのパケット化のためにチャンネル／スピーカに対する割り当ての可能性による制限範囲で、パケットから抽出されたオーディオデータのストリーム／チャンネルへの割付を再設定するマルチプレクサ回路が含まれる。したがって、このような受信器は、パケット（好ましくは上述のフォーマットを持つオーディオサンプルパケット）からデータを抽出し、パケット化された許容されるフォーマットの内の異なったフォーマットから抽出したデータを再フォーマットした後、どんなフォーマットのオーディオデータでも（１以上のＩ２Ｓリンクで）出力する。
好ましい実施の形態において、本発明に係る受信器は、Ｓ／ＰＤＩＦフォーマットでデータを出力するよう設定される。この受信器は、フラットラインのＳ／ＰＤＩＦデータ（全てゼロからなる）を示すパケット化されたコードをＳ／ＰＤＩＦフォーマットのフラットライン出力データに変換するよう設定される。ある実施の形態においては、受信器は、対応するサブパケットが「フラットライン」サンプルを含むかどうかを示した４ビットのパケットヘッダを認識するよう設定される。例えば、受信器は、パケットヘッダの３番目のバイトにおける４個のＬＳＢを、対応するサブパケットには「フラットライン」サンプルが含まれるかどうかを示すものとして認識し、これらのＬＳＢを、ヘッダの２番目のバイトにおける対応する「現在の」ビット（２番目のバイトにおける４個のＬＳＢの内の１つ）は、対応するサブパケットがサンプルを含むことを示している場合にのみ、「１」値として扱うよう設定される。
本発明に係る受信器は、エンコードされたＤＳＤデータを含むオーディオサンプルパケットに応答したＤＳＤフォーマットでデータを出力するよう設定される。受信器は、エンコードされたＤＳＤデータを含むオーディオサンプルパケットに応答して、独立のクロックで複数のＤＳＤデータのストリームを出力するよう設定されることが好ましい。受信器が出力ポートにおいて、オーディオサンプルパケットに応答して、（一本の導線はビットクロック、一本はＬ／Ｒクロック、もう一本はデータ、の３本の導線に接続するため）Ｉ２Ｓフォーマットでオーディオデータを出力するよう設定されている場合、同じ出力ポートにおいて、ＤＳＤフォーマットでオーディオデータを出力するよう設定することが好ましい（例えば、受信器には、オーディオサンプルパケットから復元した３個の入力のストリームを適当な出力ポートの導線に割り当てるようなマルチプレクサが含まれる）。
本発明の好ましい実施の形態によれば、シリアルリンクを介するオーディオの伝送は、ピクセルクロックのみによりなされ、その結果、元のオーディオサンプルクロックはオーディオクロックリジェネレーション（Audio Clock Regeneration「ＡＣＲ」）として知られる操作により受信器で再生成させなければならない。
上述の通り、本発明に係る好ましいシステムは、（ＴＭＤＳ又は他のシリアルリンクを介してデータアイランド中に伝送されたオーディオデータの）オーディオクロックを示すタイムスタンプ（「ＣＴＳ」値）を伝送し、オーディオクロックリジェネレーションに用いる「ＣＴＳ」値と「Ｎ」値の両方を含んだ「オーディオクロックリジェネレーション」パケットを伝送することが好ましい。「Ｎ」値は、受信器がピクセルクロックにオーディオクロックを再生成させるために乗算する分数の分子を示す「被序数」値である。
本発明に係るシステムの受信器に組み込むことのできる種々のクロック再生成方法がある。多くのビデオ源になる装置では、共通のクロックからオーディオとビデオクロックが生成される。この場合、オーディオとビデオクロックとの間には合理的な関係（整数を整数で割り算する）が存在する。クロックを再生成させる機構は、この合理的な関係を利用することができ、これらの２つのクロックにこのような関係がないような環境においても、すなわち、２つのクロックが完全に非同期でそれらの関係がわからない場合でも、機能できる。
図１５は、本発明に係るオーディオクロックリジェネレーションのためのシステムの好ましい実施の形態に用いられる全体的なシステム構成のブロック図である。送信器は、ピクセルクロック（ビデオクロック）とオーディオリファレンスクロック（「ＭＣＬＫ」又はマスタークロックとして知られる。ＭＣＬＫがＺ＊Ｆｓに等しい周波数を持つ場合、Ｆｓはオーディオサンプル速度で、Ｚは一般にＹ＊１２８等しい。ここで、Ｙは１、２、又は３のような小さな整数である）との分数関係を決定する。送信器は、この関数の分子（「Ｎ」）と分母（「ＣＴＳ」）、及びピクセルクロックを、（送信器におけるフォーマット処理、エンコード処理、及び送信回路１３８を経由して）シリアルリンクを介して受信器に送る。受信器の受信及びデコード処理回路１３９は、ピクセルクロックとＮとＣＴＳの値を示すデータを受け取り、受信器は、クロック除算器１３２とクロック乗算器１３３とを用いて、ピクセルクロック（この周波数は「PixelClock」を意味する）からＭＣＬＫクロックを復元する。クロック乗算器１３３は、一般に、図１６に示すように接続された位相検出器１３４、ローパスフィルタ１３５、電圧制御発振器１３６、及び周波数分割器１３７を有するＰＬＬとして実施される。ＭＣＬＫの周波数と、ピクセルクロックとの正確な関係は、Ｚ＊Ｆｓ＝PixelClock＊Ｎ／ＣＴＳである。
送信器は、分子「Ｎ」の値を決め、図１５に示すように、レジスタ１２９に「Ｎ」（一般には、入力データ源から入力される）を示すデータを保存する。Ｎの値はクロック除算器で用いられ、ここでは、ＭＣＬＫ（Ｚ＊Ｆｓの周波数を持つ）も受け取り、ＭＣＬＫよりＮで除算した分だけ遅い中間クロックを発生する。ピクセルクロックと中間クロックは、カウンタ１３１にアサートされる。カウンタ１３１は、中間クロックの各サイクル期間に（最後のＣＴＳ値をアサートしてから）経過したピクセルクロックサイクルの数を計数することで、ＣＴＳ（サイクルタイムスタンプ）数を生成する。
ＮとＣＴＳの値を示すデータは、受信器に（好ましくは、データアイランド期間にＴＭＤＳリンクを介して、フォーマットされ、エンコードされ、送信回路１３８により伝送された各オーディオクロックリジェネレーションパケットに入れて）伝送され、ピクセルクロックは、受信器にアサートされる。ピクセルクロックは、ＴＭＤＳリンクのクロックチャンネル（例えば図２のチャンネルＣＨＣ）で（図１５の回路１３８により）受信器に伝送されることが好ましい。ＭＣＬＫとピクセルクロックとの間に一定の分数関係があり、２つのクロックが正確に同期するなら、引き続くＣＴＳ値は急速に一定値収束する。ＭＣＬＫとピクセルクロックが非同期なら、又はそれらの間にいくらかのジッタがあるなら、引き続くＣＴＳ値は一般に２つ又は３個の異なる値の間を交互に取る。
好ましい実施の形態において、本発明に係る送信器は、１２８＊ＦＳの倍数の周波数を持つＭＣＬＫ（ちょうど１２８＊ＦＳの周波数を持つＭＣＬＫではない）を受け取るように設定され、同じ被除数値「Ｎ」を用いてこのようなＭＣＬＫを周波数分割するように設定される。
他の好ましい実施の形態（ここでは、いくつかのタイプのオーディオデータが送信器に入力される、そしてその各々は、ＦＳ＝３２ｋＨｚのデータ、ＦＳ＝４４．１ｋＨｚのデータ、及びＦＳ＝４８ｋＨｚのデータのような異なったサンプル速度を持つ）において、本発明に係る送信器は、オーディオクロックを「割り下げた（divided-down）」もの（周波数が全ての可能なオーディオサンプル周波数の最大公約数である）を基準にしたオーディオクロックを受け取るよう設定される。このようなオーディオクロックの周波数は、Ｚ＊Ｆｓ／Ｍであり、ここでＺとＭは整数、Ｆはオーディオサンプル周波数、そしてＦｓ／Ｍは、可能な全てのオーディオサンプル周波数の最大公約数である。このような送信器と共に使用するために、受信器は、「割り下げた」オーディオクロックを送信器のタイムスタンプから再生成させるように設定され、さらに、再生成されたクロックから、適当な値を再生成されたクロックの周波数に乗算することにより元のオーディオクロックを生成するよう設定されていることが好ましい。
最小の周波数（ここでは「ベース周波数」と称す）の小さな組を乗算したいくつかのクロック周波数でのデータをサポートするために交信リンクが必要なときは、要求の周波数に対応するベース周波数のみが伝送に必要とされ、受信器において、要求の周波数はベース周波数に適当な係数を乗算することで再生成させることができる。これは、受信器に単純でおそらくもっと信頼性の高いクロックの再生成を行うＰＬＬを実行させるという利点がある。
例えば、一般にオーディオフォーマットに使われているデータ速度は、３２ｋＨｚ又は４８ｋＨｚの倍数である。両方の周波数をサポートするよう設計したＰＬＬは３２ｋＨｚから４８ｋＨｚまでの周波数レンジを必要とする。もしデータが割り下げたオーディオクロック（周波数が最大公約数の１６ｋＨｚ）で伝送されるなら、クロック再生成ＰＬＬは、リファレンス周波数が１６ｋＨｚになるよう実行される（受信器は、元のオーディオクロックを再生成させるために、２と３の係数を持つ周波数乗算回路を含むよう設定される必要がある）。
代案として、もっと複雑な実施の形態では、伝送クロック周波数として３２ｋＨｚを用いることである。この場合のオーディオデータの伝送周波数は４８ｋＨｚであり、２つの欠点があるため、この実施形態を非効率的なものにしている。第１に、送信器の側で、４８ｋＨｚのクロックは、２／３倍演算回路を用いて３２ｋＨｚのクロックを再合成しなければならず、これは送信器の側に複雑なＰＬＬを必要とする。一方、前段落で説明した実施形態では、ハードウエア内でもっと効率的に実施できる分割器（カウンタ）を送信器の側に必要とするだけである。同様に、受信器の側で、受信した３２ｋＨｚのクロックを必要とする４８ｋＨｚのクロックに再合成するために、３／２倍演算回路を必要とする。これは、複雑なクロック発生回路を受信器に必要とし、２つの可能な実施形態がある。１つは、ＰＬＬの位相検出器（例えば図１６の位相検出器１３４）の前に（３２ｋＨｚクロックを発生した周波数を半分にする）周波数除算器を置き、ＰＬＬの周波数除算器により３分割する（図１６の周波数除算器の実施においてＮ＝３とする）。又は、３分割周波数除算器（図１６の周波数除算器の実施においてＮ＝３とする）を有するＰＬＬをおき、その後に、ＰＬＬで作られた９６ｋＨｚのクロックの周波数を半分にする周波数除算器が続く。プロセス技術や今までのデザインの再利用のような要因により、一般には、２番目の実施形態はＶＣＯ出力（９６ｋＨｚ）が実際に必要とする最大の周波数（４８ｋＨｚ）より高く、このことは、必要以上にＰＬＬＶＣＯの設計を困難にするという欠点があるが、これらのＰＬＬ設計の内の１つが最も効率的であろう。
上記の例では、オーディオクロックの周波数を３２ｋＨｚ及び４８ｋＨｚと想定したが、これは単に例示を目的としたものである。実際には、インパンに用いられるオーディオ周波数は現在３２ｋＨｚ、４４．１ｋＨｚ、及び４８ｋＨｚのｘ１、ｘ２、及びｘ４倍したものとなっており、さらに高いあるいは低い倍数の周波数が開発されつつある。
３個の一般に用いられる周波数３２ｋＨｚ、４４．１ｋＨｚ、及び４８ｋＨｚに対しても、１６ｋＨｚ（＝３２ｋＨｚ／２＝４８ｋＨｚ／３）又は２２．０５（＝４４．１ｋＨｚ／２）に等しい基本周波数（Ｂ）または、両方の基本周波数の積（ＭＢ）を持つオーディオクロックを送信器にアサートし、送信器に、タイムスタンプ（ＣＴＳ値）、分子値「Ｎ」と「Ｌ」、分母値「Ｄ」及びピクセルクロックを、このようなオーディオクロックに応答して受信器にアサートするよう動作させることで、本発明に従った、受信器の実施形態の単純化が行われている。受信器は、タイムスタンプとピクセルクロックから（Ｂ／Ｎの周波数を持った）中間クロックを再生成させる周波数除算器（図１５における回路１３２の実施形態）と、ＰＬＬを有する再生成回路（図１５における回路１３３の実施形態）とで実行され、「Ｎ」と「Ｌ」から、必要な周波数ＢＬ＝３２ｋＨｚ、ＢＬ＝４４．１ｋＨｚ、ＢＬ＝４８ｋＨｚのいずれかの周波数を持ったオーディオクロックを再生成させるために、中間周波数を適切に乗算することを成し遂げる。このことは、受信器の再生成回路におけるＰＬＬの参照周波数の範囲を３２ｋＨｚ−４８ｋＨｚから１６ｋＨｚ−２２．５ｋＨｚに減らすので、設計上の要求を緩和させる。この実施の形態においては、送信器にＰＬＬを必要とせず、また、受信器におけるＰＬＬの実施における要求が減らされる。サポートする入力オーディオ周波数の範囲を増大させるために、受信器での簡単化した実施の形態は、これに応じて大きくなる。
もっと一般的には、本発明の好ましい実施の形態において、送信器は「割り下げた」入力オーディオクロックの基準とする（周波数Ｂが、可能な全ての入力オーディオクロック周波数の最大公約数である）オーディオクロックを受け取り、タイムスタンプ（ＣＴＳ値）、分子値「Ｎ」と「Ｌ」、分母値「Ｄ」及びピクセルクロックを、このようなオーディオクロックに応答して受信器にアサートするよう設定される。受信器は、タイムスタンプとピクセルクロックから（Ｂ／Ｎの周波数を持った）中間クロックを再生成させる周波数除算器（図１５における回路１３２の実施形態）と、ＰＬＬを有する再生成回路（図１５における回路１３３の実施形態）とで実行され、「Ｎ」と「Ｌ」から、周波数ＢＬ（ＢＬは、可能な全てのサンプル周波数の内のいずれかに等しい）を持ったオーディオクロックを再生成させるために、中間周波数を適切に乗算することを成し遂げる。あるいは、送信器は「Ｌ」値をアサートせずに、受信器の再生成回路が中間クロックと「Ｎ」値から「割り下げた」（Ｂに等しい周波数を持つ）入力ビデオクロックのみをアサートする。
タイムスタンプ値（「ＣＴＳ」値）とピクセルクロックを受信器に送信することでオーディオクロックが伝送される本発明に係るシステムの好ましい実施の形態において、送信器は、オーディオクロック（図１５の送信器にアサートされたＭＣＬＫ）とピクセルクロックが共通のクロックから由来するという意味で一貫しているとき、両方のクロックを同期化するための自動位相調整を行うよう設定される。これはタイムスタンプ値が時間の経過と共に変化しないことを担保する。ピクセルクロック（以下では「ビデオクロック」とも称す）とオーディオクロックが同期又はほぼ同期されているとき、オーディオクロック情報は、オーディオクロック毎のビデオクロック期間の数を数えることでリンクを通して送られる。もしオーディオとビデオが同期しているならば、この数は一定となるべきである。しかしながら、オーディオクロックの立ち上がり端がビデオクロックの立ち上がり端のごく近くで起こっているならば、少量のジッタによりオーディオクロックの端がビデオクロックの端の前後を動いてしまう。このことは、時間の経緯により、「オーディオクロック毎のビデオクロック期間」（「ＣＴＳ」値）が変化する結果となる。ＣＴＳ値におけるこのジッタは、元のオーディオクロックにおける少量のジッタが増幅されるような程度であるとはいえ、（再生成されたオーディオクロックは元のオーディオクロックより品質が悪いという意味で）潜在的に再生成されたオーディオクロックの品質に悪影響を与える。
オーディオクロックにおけるジッタのためにＣＴＳでのジッタの問題に取り組むため、本発明に係る好ましい実施の形態においては、準備し維持するタイミングを最大化する結果となる遅れを自動的に選択するため、クロック領域の「境界」（オーディオクロックとビデオクロックの境界）にオーバーサンプリングの技術を用いる。言い換えると、（例えば、ビデオクロックそのものや反転させたビデオクロックのような、複数のビデオクロックを用いて「オーバーサンプリング」することにより）複数の位相をずらしたオーディオクロックが生成され、ＣＴＳジッタが結果的に最小となるサンプルのストリームを選択する。このことは、入力オーディオクロックとビデオクロックが同期しており、適当に安定している限り、どんな「ＣＴＳジッタ」も防止することができる。この設計の重要な利点は、システムのレベル設計を簡単化することである（本発明は、オーディオクロックのビデオクロックに対する歪みに対する配慮を省略することができるため）。
ある実施の形態において、送信器は、ビデオクロック（ＶＣＬＫ）と反転したビデオクロック（ＶＣＬＫ＿ｂａｒ）の両方を用いて、オーディオクロック端を数え、２つのＣＴＳ値と比較し時間の経過に対して変化の少ない法を決めるために、２つのＣＴＳ値を発生させる。まずＶＣＬＫを基準とする出力が（受信器に伝送されるＣＴＳ値として）選択され、ＶＣＬＫ＿ｂａｒを基準とする出力に、時間経過に対してＣＴＳ値が少ない場合は、選択的に切り替えられる。これらの実施の形態は、純粋にデジタル設計を用いるという利点があり、これを実行する回路は集積回路に自動的に組み入れられ（配置され配線され）、新しい集積回路製造工程に簡単に移行することができる。
他の実施の形態においては、複数のビデオクロックを発生させるためのいくつかの時間遅れセルを採用して、複数のＣＴＳ値を発生させ、相異なるビデオクロックを用いてＣＴＳ値を発生させる。送信器は、ＣＴＳ値の変動を監視し、変動の最も少ないものを選択する。この方法は、送信チップの小さな領域を使うが、タイミングの限界部分における配置とデザインを手で行う必要がある。
この「自動整列」が行われる（異なるＣＴＳ値経切り替える）速さはかなり小さい（秒単位、又は、起動時とオーディオクロックとビデオクロックが変化するときのみ）。これは、オーディオクロックとビデオクロックの間にゆっくりした（すなわち温度に関係した）位相のずれがない限り、首尾一貫したオーディオとビデオが送信される特別なデザインにおいて、オーディオクロックとビデオクロックのタイミングは大きく変化しないと予想されるからである。もし、オーディオクロックとビデオクロックの相対的タイミングがかなりしばしば変化するなら（すなわち、一貫性のないオーディオとビデオの場合は）、リンクを介して送られたＣＴＳ値は、変化することがＣＴＳ計数法の目的であるので、変化しなければならない。もし、自動整列が継続的に行われるようであれば、オーディオクロックとビデオクロックが十分同期化されていない場合に、送られたＣＴＳ値が正確であることを担保するために必要な追加のロジックが必要となる。これは図２２を調べることにより検証することができる。
図２２を参照して、まず、オーディオクロックのＶＣＬＫに対するタイミングは、ケース１に示す通りとし、ＶＣＬＫの立ち下がり端が参照として使われ、ＶＣＬＫカウンタの立ち上がり端と立ち下がり端の公称ＣＴＳ計数値は２７，０００回とする（すなわち、一方のＣＴＳはＶＣＬＫをベースとして計数し、他方は反転させたＶＣＬＫをベースとする）。そこで、もし、オーディオクロック端がケース２に示すように右にずれた場合、ＶＣＬＫ立ち下がり端を越えてしまうので、「ＶＣＬＫの立ち上がり端」によるＣＴＳ値は一定のままである一方、「ＶＣＬＫの立ち下がり端」によるＣＴＳ値は、オーディオＣＬＫの端がＶＣＬＫの立ち下がり端を越えたとき１増える（もし、クロック間にジッタがある場合、立ち下がり端によるＣＴＳ値は＋１跳ね上がり、公称値より−１小さくなる。しかし、立ち上がり端が最終的に端の右側にあるとき、計数の積算値はＶＣＬＫの立ち上がり端による値より１小さくなる）。このときまでに、本発明に係る送信器の自動整列が「ＶＣＬＫの立ち上がり端」によるＣＴＳ値を選択している。議論のために、この切換は、オーディオクロックが立ち下がり端で跳ね上がりそして元に戻った後、なされたと仮定する。この場合、送られたＣＴＳ値は、平均値２７，０００回の周囲で跳ね上がるが、全体としての平均値はなお２７，０００回である。この後、一定値２７，０００回の「ＶＣＬＫの立ち上がり端」によるＣＴＳ値が用いられる。後になって、ケース３で、タイミングがさらにずれて、オーディオクロックの端が再びＶＣＬＫの立ち上がり端を通過する。ここで同様のことが起こったと仮定する。すなわち、自動整列回路によりＶＣＬＫクロック端が切り替えられる前に、オーディオクロック端がジッタによりＶＣＬＫの立ち上がり端の近くで前後したと仮定し、オーディオクロック端がまだＶＣＬＫの立ち上がり端の左側にあるときに、ＶＣＬＫクロック端が切り替わったとする。再び、平均ＣＴＳ値が立ち上がり端により送られＣＴＳカウンタは２７，０００回となる。送信器は、「ＶＣＬＫの立ち下がり端」によるＣＴＳ値に切り替え、一定値２７，０００回を送信する。したがって、送られたＣＴＳ値は常に２７，０００回を保つが、実際の積算されたＣＴＳ値は１回多くなる。この影響に対処するため、送信器の好ましい実施の形態においては、積算したＣＴＳ値と「ＶＣＬＫの立ち上がり端及び立ち下がり端」によるＣＴＳ値の差を計数し、自動整列回路が新しいＶＣＬＫの端に切り替わったとき、この差（送られたＣＴＳ値の積算計数値と、新しいＶＣＬＫの端に基づき計数した積算値の間での差）の計数値がこのようなエラーを防止するため受信器に送られる。
オーディオクロック内のジッタのため、再生成された（ＣＴＳ値を用いて再生成された）オーディオクロックの（上述の、オーディオクロックとピクセルクロックの位相整列による）ジッタの増幅を減らすもう１つの方法は、上述の（オーディオクロックをサンプル処理するために採用するピクセルクロックの異なったバージョンに基づいて異なるＣＴＳ値を選択する）自動整列技術の代案となるが、ピクセルクロックより高い周波数でサンプル処理を行うような送信器を提供することである。上述のとおり、元のオーディオクロックにおけるジッタは、再生成されたオーディオクロックの質に、元のオーディオクロックにおける少量のジッタを増幅させた程度にまで、（再生成されたオーディオクロックはもとのオーディオクロックより質が悪くなるという意味で）悪影響を与えるＣＴＳ値のジッタとなる。最悪の状態は、オーディオクロック端がビデオクロック端に近い場合であるが、しかしこれはこの端の前後を動く。この場合は、少量のオーディオク又はビデオクロックのジッタ（例えば、１ナノセカンドのジッタ）により、ＣＴＳ値が（２５ＭＨｚのピクセルクロックを用いた場合４０ｎｓまで）前後に動いた場合、さらに大きなジッタを引き起こす。このＣＴＳジッタは、復元されたオーディオクロックの質を低下させる。
（より高い周波数でサンプル処理を行うことによる）より正確なオーディオクロックの計測による他の利点は、再生成されたオーディオクロックの実際のジッタをさらに正確に追跡する点である。ジッタのより正確な計測により、ＭＣＬＫ再生成回路がカバーしなければならない周波数範囲を減少させ、ある条件下で、受信器のデザイン部分を実装しやすくなる。
オーディオクロック期間のより細かい分解能での計測を行うための簡単なオーバーサンプル処理法は、オーディオクロック期間を計測するため、ビデオクロックの立ち上がり端と立ち下がり端の両方を用いることである。もしビデオクロックの負荷サイクルが５０％に近ければ、ビデオクロックの立ち上がり端（又は立ち下がり端）のみを用いることで２倍の分解能を持つ測定を行うこととなる。他のオーバーサンプリング法は、（一般には、図１３の送信器１００におけるプロセッサ１１４のような、ＴＭＤＳコアプロセッサに使うためのような他の目的のために生成された）オーバーサンプル処理されたピクセルクロックを用いることである。これは、１０ｘ又は３０ｘの時間分解について改善がえられるが、より複雑な回路を必要とし、これらのより細かい分解能での計測値を、リンクを介して伝送するために適切なフォーマットを持ったパケットを使うことが必要となる。また、受信器は、追加の情報を用いるよう設定する必要がある。
もしＭＣＬＫとピクセルクロックが（「オーディオクロック期間毎のピクセルクロック期間」を示す、ＣＴＳ値がオーディオデータにおける単一のストリームの伝送中に変化しないと予想される）共通のクロックから生み出されたものであるという意味で、両方とも首尾一貫したものであるなら、本発明に係る送信器は、（例えば、ＣＴＳ値を生成するための、図１５の送信器における要素１３０及び１３１の回路よりむしろ）プログラム可能なＣＴＳレジスタに含まれるように提供される。外部の装置が時々（好ましくは周期的に）ＣＴＳレジスタに、更新されたＣＴＳ値を送り、送信器は、受信器に伝送された各オーディオクロック再生成パケット内に（ＣＴＳレジスタの）ＣＴＳ値が含まれるように設定される。
本発明に係る受信器の好ましい実施の形態において、オーディオクロック再生成（「ＡＣＲ」）回路は、ピクセルクロック、タイムスタンプ値、及び送信器からの他の値の内の１つ（例えば、上述の分子値「Ｎ」、及び送信器からのいくつかの異なる値と共にアサートされた乗算値「Ｍ」の内の１つの値）に応答して、最初の周波数Ｚ＊Ｆｓ（ここでＺは一般に１２８である）のいくつかの倍数値Ｍ＊Ｚ＊Ｆｓの内の１つに等しい周波数を持った、再生成されたオーディオクロック（ＭＣＬＫ）を（出力に）アサートするよう設定される。例えば、受信器は、Ｍ＝１に応答して周波数が１２８＊ＦｓのＭＣＬＫを、Ｍ＝２に応答して周波数が２５６＊ＦｓのＭＣＬＫを、そしてＭ＝３に応答して周波数が３８４＊ＦｓのＭＣＬＫを出力する。
好ましい実施の形態において、本発明に係る受信器は、２つのモードで運転するよう設定される。第１のモードでは、オーディオクロック（ＭＣＬＫ）を再生成させるために、及び任意的にこのオーディオクロックの倍数の周波数を持った１以上のクロックを生成させるために、内部オーディオクロック再生成（ＡＣＲ）回路（ＰＬＬを含む）が採用される。第２のモードでは、内部ＡＣＲ回路はバイパスされ、その代わり、送信器から受け取ったＣＴＳとＮ値とピクセルクロックが、ＭＣＬＫクロック再生成のために外部装置（例えば、図１５の外部ＰＬＬユニット１６０）にアサートされる。第２のモードにおける受信器は、外部装置からの再生成された（ＶＣＯを持つ内部のＰＬＬ回路により安定化されたことを含む）ＭＣＬＫを用い、そして／又は、他のオーディオ装置に送る。このような好ましい、ある実施の形態においては、図１５の受信器は、外部ＡＣＲ装置を動作させるため、そして外部ＡＣＲ装置から再生成されたＭＣＬＫを受信するため、受信器における動作の第２のモード（ここでは中間クロックはＺ＊Ｆｓ／Ｎの周波数を持つ）において、クロック除算器１３２により生成された中間クロックを出力するよう設定するために、少し変更される。このように変更された図１５の受信器は、受信器が外部装置から受信した再生成されたＭＣＬＫを出力することも、再生成されたＭＣＬＫを（例えば、ＰＬＬを組み込んだクロック乗算器１３３内で、又は、ＶＣＯを有する他の内部ＰＬＬ回路により安定化することにより）さらに処理を加えることもできる。ある実施の形態においては、変更された図１５の受信器に（その第２のモードの動作で）再生成されたＭＣＬＫを提供する外部ＡＣＲ装置は、比較的狭い周波数範囲の安定したＭＣＬＫを提供するＰＬＬ（例えば、電圧制御結晶発振器又は「ＶＣＸＯ」）を具備する。このような場合、受信器は、自動的にクロックの拡大又は縮小を行うことにより（すなわち、必要なときに外部ＰＬＬからの再生成されたＭＣＬＫの周波数を増加又は減少させたものを発生することで）、又は、自動的にサンプルの繰り返し又は削除を行うことにより（すなわち、パケット化ら復元されたオーディオデータをサンプル処理するためであるが、そこに同じサンプルを挿入、又はそこからサンプルを削除し、出力される復元されたオーディオサンプルのストリームは、復元されたＭＣＬＫ信号の周波数とは違うサンプルレートを持ったオーディオサンプルのストリームの出力を生み出すように、外部ＰＬＬから復元されたＭＣＬＫを用いることによって）、このような外部ＰＬＬをサポートするよう設定することができる。
好ましい、ある実施の形態において、本発明に係る受信器は、オーディオクロックの再生成のために「フラクショナル−Ｎ」周波数のシンセサイザＰＬＬを採用する。例えば、図１５の受信器におけるクロック乗算器１３３に組み込まれたＰＬＬは、効果的に回路１３３からのクロック信号を整数でない値「Ｎ」で乗算するよう設定される。例えば、このようなシンセサイザＰＬＬは、図１６の要素１３4，１３５，１３６，及び１３７から構成され、周波数除算器は２重モジュールの周波数除算器である。このようなＰＬＬにおいて、位相検出器１３４は、周波数除算器１３２と１３７の出力を受け取り、対応する相対位相を示す信号を発生し、ループフィルタ１３５は、位相検出器１３４の出力を受け取りローパスフィルタにかけ、除算器１３７との相対位相を示すエラー信号を出力し、ＶＣＯ１３６は、フィルタ１３５からのエラー信号に応答して（ほぼＺ＊Ｆｓに等しい）出力クロックをアサートする。ここで、「Ｎ」は、Ｉ＜Ｎ＜Ｉ＋１を満足する非整数値で、Ｉは整数であり、周波数除算器１３７は、出力クロックを受け取り、それに応答して、Ｚ＊Ｆｓ／Ｉ又はＺ＊Ｆｓ／Ｉ＋１の周波数を持つクロックを出力する。両方のモジュール（モジュールＩそれに続くモジュールＩ＋１、それに続くモジュールＩ、等々）により繰り返し動作する除算器１３７により、除算器１３７がモジュールＩにより動作する負荷サイクルと、除算器１３７がモジュールＩ＋１により動作する負荷サイクルの制御により、出力クロックの周波数値において以下の平均値が得られる。

（Ｚ＊Ｆｓ）ａｖ＝Ｗ＊Ｆｓ ここでＺ＜Ｗ＜（Ｚ＋１）
除算器１３７は、負荷サイクルがＮとＮに最も近い整数との差で設定され、出力クロック周波数の平均値がＺ＊Ｆｓの数値と受忍可能な程度以上に違っていないように、設定される。
好ましい実施の形態において、本発明に係る受信器は、オーディオクロックの復元のために狭い範囲のＰＬＬ（例えば、周波数除算器１３７からの入力クロックの周波数が狭いＶＣＯ周波数範囲以内の時にのみ安定かつ正確な、図１５におけるクロック乗算器１３３に組み込まれたＰＬＬ）を含む回路を採用する。このような受信器内のＡＣＲ回路は、狭い範囲のＰＬＬからの、再生成された出力クロック信号にいくつかの異なった数字を乗算する。ここでＰＬＬは、狭い幅の周波数を持った再生成されたクロックを出力する能力のみを持ち、この範囲から外れる周波数を持った再生されたクロックが必要とされる。しかしながら、本発明のこれらの実施形態において、一般には、（クロックの再生成のための）狭い範囲のＰＬＬが、１以上の（周波数を乗算するための）ＰＬＬと組み合わせて、クロック再生成のための広い範囲のＰＬＬより簡単で安価となる場合にのみ役に立つよう、周波数乗算は、それ自体ＰＬＬを必要とする。
ある実施の形態において、本発明に係る受信器は、少なくとも２個のチップからなる。最初のチップには、オーディオクロックの再生成のために使われるＰＬＬを除くほとんどのあるいは全ての回路が含まれ、２番目のチップにはＰＬＬが含まれる。このようなマルチチップモジュール（ＭＣＭ）により実施することは、同じ回路を単一チップで実施する場合に比べて顕著にノイズを低減することができる。代案として、２番目のチップ（例えば図１６の回路１６１）にＰＬＬに採用されるローパスフィルタのみを組み込み、ＰＬＬの残り部分及び他のクロック復元回路は最初のチップに組み込む。後者の実施の形態により構成された図１６の場合、ローパスフィルタ１３５を省略することができ、その機能を外部フィルタ１６１で実行させることができる。あるいはフィルタ１３５を具備し、内部フィルタ１３５又は外部フィルタ１６１のどちらか一方を用いて動作するよう受信器を設定することができる。
他の実施の形態において、本発明に係る受信器には、送信器が同じピクセルクロックからタイムスタンプ（ＣＴＳｖ）を生成するのと同時に、ピクセルクロックから「安定な」タイムスタンプ（ＣＴＳｘ）を生成するために、安定なクロック（例えばクリスタルクロック）を用いるオーディオクロック再生成回路が含まれる。受信器は、他にピクセルクロックのジッタに起因して起こる再生成されたオーディオクロック（タイムスタンプＣＴＳｘ又はＣＴＳｖのどちらか一方を用いて生成されたオーディオクロック）のエラーを低減するために、適時受信器から通常に伝送されるタイムスタンプ（ＣＴＳｖ）に代えて安定なタイムスタンプ（ＣＴＳｘ）を用いる。本発明に係るシステムの好ましい実施の形態において、送信器と受信器とのオーディオクロック（例えばＭＣＬＫ）の伝送にタイムスタンプ法を用いる。この場合、各ＭＣＬＫ期間にピクセルクロックサイクル（ＶＣＬＫサイクル）の数を計数することで、デジタルサイクルタイムスタンプ（ＣＴＳ）が決定され、ＣＴＳ値は受信器に伝送される。受信器では、再生成されたＭＣＬＫの期間ごとに、「ＣＴＳ」ＶＣＬＫサイクルを数えることでＭＣＬＫが再構築される。この処理において、元のＭＣＬＫとＶＣＬＫ（「ＶＣＬＫ」はピクセルクロックを意味する）の位相を合わせることにより発生するジッタのみならず元のＭＣＬＫにあるジッタのような、多くのジッタ源が存在する。ＭＣＬＫとＶＣＬＫは独立した源を持つため、ＣＴＳ値は一般に時間と共に変化し、したがって、再生成されたＭＣＬＫにジッタを引き起こす。これらのあるいは他のジッタ源は重要であり、最終的なオーディオの質に影響を与える一方、これらは全て、ＶＣＬＫジッタを除いて、オーディオの質を落とさないように、他の技術（ここでは開示されていない）を用いて処理することが可能である。
次に記載する実施の形態において説明する問題は、ＶＣＬＫジッタによるオーディオの質の低下である。このような質の低下は次のような状態で見られる。ＭＣＬＫ周波数を１ｋＨｚ（１ｍｓ期間）とし、ＶＣＬＫは０．５ｋＨｚ（２ｍｓ期間）のジッタ成分を持つものとし、ＣＴＳ値は、ＶＣＬＫジッタの最初の半サイクル期間に測定され（例えば、ＶＣＬＫ期間が平均より長いときは、平均値を使ったとしたときよりＣＴＳの計数値は小さくなる）、そしてこの平均値より小さいＣＴＳ値がリンクを介して伝送され、ＶＣＬＫジッタの２番目の半サイクル期間（ＶＣＬＫ期間が平均より小さいとき）にＭＣＬＫを再生成するために用いられるものと仮定する。この平均値より小さいＣＴＳ値を、これもまた平均値より小さいＶＣＬＫ期間を計数するために使うと、理想的なＭＣＬＫより短い期間のＭＣＬＫを再生成する結果となる。実際にＭＣＬＫジッタは、ＶＣＬＫジッタを増幅した（２倍にした）ものとなる。これはリンクの両側でＶＣＬＫを使った結果である。これは最悪の場合であり、オーディオの質を顕著に悪化させる。
要約すると、ＶＣＬＫジッタをＭＣＬＫへ移転してしまうという問題は、ＶＣＬＫのジッタが１つはＣＴＳの計測と同時に起こり、他は、ＭＣＬＫ再生成時に起こることになる。上述の最悪のケースの状態で、ＣＴＳの計測とＭＣＬＫの再生成との特定の時間間隔は、本発明に従い修正することができる最大のＶＣＬＫジッタの周波数に影響を与える範囲までとすることが重要である。基本的には、ＶＣＬＫジッタが、計測時間、伝送時間、及び特定のＣＴＳ値を用いる時間に比べて速く変化する場合は、ＶＣＬＫジッタを効率的にふるい落とせない。したがって、ＣＴＳ経路において長い時間遅れがあるということは、５００Ｈｚまでの（最良の場合は１ｋＨｚのＣＴＳクロック速さまでの）ＶＣＬＫジッタをふるい落とす代わりに、例えば、５００Ｈｚより十分低い周波数のジッタをふるい落とすことができるだけであるということを意味する。
ＶＣＬＫジッタの問題を克服するために、安定な（ジッタを無視することができる）時間基準を受信器に用い、受信器において、安定な時間基準に基づき「ＣＴＳ」ＶＣＬＫサイクルを計数し、同時に、送信器において、ＭＣＬＫ期間を計測するため「ＣＴＳ」ＶＣＬＫサイクルを計数する。一度、受信器で安定な時間基準に基づく計数値が分かると、この計数値は、安定な時間基準を用いているので、ジッタを引き起こすことなく、後のどんなときにもＭＣＬＫを再生成するために使うことができる。
受信器における安定な時間基準は、結晶を用い外部から受信器に安定なクロック（ＸＣＬＫ）を提供するような形態で実施されることが好ましい。
上述の案を実施する上での主な難しさは、２つある。第１は、本処理において、伝送器の側でＭＣＬＫ期間内のＶＣＬＫの数（「ＣＴＳｖ」）を測定することは、受信器の側で同じＭＣＬＫ期間内のＸＣＬＫの数を測定することと同時に行う必要がある点である（後者の計数値は「ＣＴＳｘ」である）。すなわち、計数をリンクの両側で同時に（又はほとんど同時に）開始しなければならない。このことは、送信器と受信器で計数の開始を同期化させる方法を必要とする。第２の難しさは、受信器は、送信器で同時に計測されるＶＣＬＫサイクルでの同じＣＴＳｖの数を（ＸＣＬＫサイクルで）計数する必要があり、ＣＴＳｖ値は、計測する毎に変化するので、受信器は、送信器で計測された正確な値を、ＣＴＳｖ値を含んだパケットがリンクを用いて伝送されてくるまで、知ることができないという点である。このことは、受信器が、リンクの両側で同時に（又はほとんど同時に）計数を終了させるような、現在送信器で計測しているＣＴＳｖ値を予想する方法を必要とする。
送信器での計数と、受信器での計数とを同期化する多くの異なる方法が可能である。一般に、同期化は、どの時点で計数を開始させるかの（ＶＣＬＫサイクルの数のような）インターバルが定義されるような、送信器と受信器の両方で共通する（ＶＳＹＮＣのような）同一発生源の信号の使用を必要とする。このような信号をリンクを利用して送ることで、受信器におけるＣＴＳｘの計数は、早く開始されるかもしれないが、送信器と受信器とで計数を同期化するために適当な値の時間遅れを持たせることができる。あらゆる再同期化処理は、ＭＣＬＫとビデオ信号の発信源が独立している状況を取り扱うことができる。
リンクの両側で同時に（又はほとんど同時に）計数を終了させるような、受信器が送信器において現時点で測定されているＣＴＳｖ値を予想する方法は、ＣＴＳ値が一般に時間によって大きく変化しないと考えられる事実（一般に、ＣＴＳ値は、プラス又はマイナス１程度の変化しかないと考えられる）を活用するものである。これは、受信器に、一連のＣＴＳｖ値における少しの範囲としてＣＴＳｘ値を計数し保存させ、実際のＣＴＳｖがリンクを介して送られて来たとき、受信器は、実際のＣＴＳｖ値を、ＣＴＳｘを修正するための単なる指針として用いるものである。この方法では、ＣＴＳｖをＭＣＬＫの期間に再生成のために用いることができる前に、リンクを介してＣＴＳｖパケットが送られる最悪の時間遅れの場合まで、ＣＴＳｘ値をバッファしておく必要がある。これは、安定した時間基準により、ジッタを生じさせることなくこのような待ち時間を許すので、一般的には実行可能である。
図２３のタイミング図は、送信器での計数と受信器での計数を再同期化する方法の一例を示している。送信器のＣＴＳｖ計数値は、ＶＳＹＮＣの先行端（この値は図２３で「ＣＴＳ_ｓｙｎｃ」で示される）で捕まえられ、高い優先度を持ってリンクを介して送られる。対応するＭＣＬＫ期間（この値は図２３で「ＣＴＳ_０」で示される）に対するＣＴＳ_ｓｙｎｃとＣＴＳｖの値を用いて、送信器での計数と受信器での計数との間の時間遅れは、送信器での計数がＶＳＹＮＣの先行端で最初に始まったかどうかで判断することができる。そして、受信器での計数は、送信器での計数とほぼ同期化される、この点以降、ＶＣＬＫジッタはＭＣＬＫの再生成に悪影響を与えることはない（なぜなら、受信器は適切なＣＴＳｘ値をＭＣＬＫの再生成に用いるからである）。
ある実施の形態においては、（ＭＣＬＫから生成される）参照クロックのタイムスタンプは、ＭＣＬＫ自身のためのタイムスタンプの代わりに、リンクを介して伝送される。
好ましい実施の形態において、送信器と受信器間での同期信号の遅れを注意深く扱わなければならない。この遅れは、実際には送信器にアサートされた遅延したＶＳＹＮＣ信号に受信器が同期するので、送信器と受信器間に固定のずれをもたらす。このずれが小さい場合は許容できるが、最大の遅れは調整できなければならない。もう１つの選択肢として、受信器で適切な調整をどのように行うかを決定するために、送信器の遅れを用いることができるように、送信機の遅れをパケットに入れてリンクを用いて伝送することである。
受信器は、典型的なＣＴＳｖ値のみを計数するので、受信器でＣＴＳｖ値が利用可能になったときに継続的に、計数の開始点を修正する必要がある。（長期ドリフトを避けるため）計数においてＶＣＬＫサイクルもＸＣＬＫサイクルもどちらも削除も追加もされないことは重要であるので、計数の開始が調整されれば、変化は前のＣＴＳｘ値を調整したことで説明される必要がある。
上述の実施の形態における変形として、ＣＴＳ_ｓｙｎｃ値は、（ＶＳＹＮＣに基づくと仮定して）ビデオフレームごとに一度送られる。このことにより、送信器と受信器間での計数の同期化における長時間のドリフトを避けるためのフレーム基準による小さな修正を受信器が行うことを可能とする。他の実施の形態においては、同期化の計数のために送信器にＣＴＳ_ｓｙｎｃ値を伝送させる必要があるとホストに表示させるために、受信器は適当なときにホストに割り込みをアサートする。
もしＶＣＬＫジッタがそれほど厳しくなければ、ＶＣＬＫジッタが（本発明に従い）オーディオの質を下げるように扱われないような標準的な動作モードでクリスタルクロックを用いないで受信器を使うことが可能である。一方、高いオーディオの質が求められるアプリケーションでは、ＶＣＬＫジッタの影響を除去するために上述した外部クリスタルが提供され用いられる。
ＶＣＬＫジッタを再生成されたＭＣＬＫに転送することを防止するための上述の技術は、リンクを用いてスペクトル拡散クロックを行うことを可能とする（ＥＭＩを減少させるためにＶＣＬＫの周波数を意図的に変化させる）。受信器における実施形態は周波数変動の最悪のケースをサポートする。
多くのＣＴＳｘを保存し、ＣＴＳｖの値を用いて保存された正しい値を選択するもう一つの方法は、受信器に典型的なＣＴＳｖ値に対応するＣＴＳｘのみを計測するようにさせ、ＣＴＳｖ値が利用可能になったとき、ＣＴＳｘの修正を計算させる。後者の方法は、ＣＴＳｖ値の変動が±１より十分大きい状況で、役に立つと期待される。これはリンクを用いてスペクトル拡散クロックを行う場合であろう。計算すべき多くのクロックサイクルが存在するので、ハードウエアで実行するためには、不利益となる領域を多くは必要としないであろう。同期化と受信器における計数の開始の調整は依然として必要である。
好ましい他の実施の形態において、受信器に送られるＣＴＳ値のデジタルフィルタ処理（ローパスフィルタ処理）が実行される。伝送されたＣＴＳ値を用いてクロックを再生成している間（例えば、オーディオクロックを再生成している間）、伝送された実際のＣＴＳ値は、ピクセルクロックジッタ（再生成すべきクロックのサンプリング処理に用いられるクロックにおけるジッタ）のみならず量子化エラーにより平均値（短期間の平均値）からずれる。このずれは、再生成されたクロックにジッタをもたらす。
好ましいある実施の形態において、ＣＴＳ値は、量子化エラーとピクセルクロックジッタによる再生成されたクロックジッタを低減するためにデジタル的なフィルタ処理がなされる。このデジタルフィルタは、タイムスタンプの変動における高周波数成分を低減するためのローパスフィルタとしての機能を果たし、それに相応して、再生成されたクロックジッタの高周波成分を低減する。
このフィルタ出力のために必要とするワード長は、元のタイムスタンプされた値より長くてもよい。言い換えれば、デジタル的にフィルタ処理されたタイムスタンプされた値は、元の整数のタイムスタンプと比較すると小数点以下の部分がある（すなわち７４の代わりに７４．２５）。もしこの長いタイムスタンプワードが単純に端数を切り捨てて整数にしたとすると、このフィルタは高周波ジッタを低減する機能を持つであろう。しかし、端数を切り捨てたタイムスタンプ値は元の一連のタイムスタンプ値の平均値と等しくならず、再生成されたクロック周波数は正確でなく、元のクロックに比べてクロックは長い時間のドリフトを持つであろう。再生成されたクロックによるクロックに乗せて伝送された一定のデータのストリームも存在するならば、再生成されたクロックのこのようなどリフトは、データ送信側と受信側とでデータ速度の齟齬をきたし、受信側でギャップやデータの消失を生じさせる。長期のドリフトに加えて、フィルタ処理されたタイムスタンプ値の端数切捨てにより、再生成されたクロックジッタを増大する切り捨てエラーをもたらす。
したがって、フィルタ処理されたＣＴＳ値の端数部を、クロックが再生成するときに保存しておくことが重要である。ある実施の形態において、より長いワードを（上述のように）保存するために、フラクショナル−ＮタイプのＰＬＬが受信器において用いられる。
このクラスにおける実施の形態において１つの重要な応用例は、タイムスタンプ法を用いてデジタルオーディオクロックを伝送することである。特に、タイムスタンプ更新率がオーディオバンドと同じかその近くにある場合は、タイムスタンプの変動により生まれるジッタは最終のアナログオーディオに変調され、オーディオの質の低下を招く。オーディオバンドにおけるジッタ周波数を低減するために、デジタルフィルタを用いることで、オーディオの質に及ぼすジッタの影響は減少又は削除される。アナログ技術を用いて同じ利点を生み出すためには、非常に狭いバンド幅のクロック再生成ＰＬＬ（例えば１００Ｈｚのオーダのバンド幅のＰＬＬ）を必要とし、これは組み込むことが困難であり、設計、テスト、及び製造（ＩＣレベルでもボードレベルでも）に非常な努力を必要とする。それに比べて、デジタル法は、一度適切に設計されると、非常に簡単に製造とテストができ、ボードレベルでの設計に適用することが簡単にできる。
好ましい実施の形態において、本発明に係る送信器は、ＩＴＵ−ＢＴ．６５６又はＹＣｂＣｒ４：２：２フォーマットでの入力ビデオを受け取り、入力ビデオを、伝送のため、ＩＴＵ−ＢＴ．６５６フォーマットからＹＣｂＣｒ４：２：２フォーマットに変換するよう設定される。送信器は、ＩＴＵ−ＢＴ．６５６ビデオ、又はＹＣｂＣｒ４：２：２ビデオの２つの（合わせて時分割多重化した）ストリームを（各ストリームはＮビットのコンポーネントからなる）（１つのチャンネルで）受け取り、伝送のため、入力ビデオをＹＣｂＣｒ４：２：２フォーマット（２Ｎビットのコンポーネントからなり、各２Ｎビットコンポーネントは入力ビデオの２つのコンポーネントを示す）に変換することが好ましい。
他の好ましい実施の形態において、本発明に係る送信器は、ＤＤＲ ＹＣｂＣｒ４：４：４フォーマットでの入力ビデオを受け取るよう設定される（ＤＤＲは「ダブルデータレート」を意味する。ＤＤＲフォーマットのビデオを、クロック立ち上がり端のみならずクロック立下り端で、同期ＤＲＡＭの１タイプであるＤＤＲＲＡＭに書き込むことができる）。送信器は、伝送のため、このような入力ビデオを普通の（ＤＤＲでない）ＹＣｂＣｒ４：４：４フォーマットに変換することができる。場合によっては、あるいは追加的に、送信器は、ＤＤＲ ＹＣｂＣｒ４：２：２フォーマットの入力ビデオを受け取り、この入力ビデオを、伝送のため、普通のＹＣｂＣｒ４：２：２フォーマットに変換するように設定する。送信器は、ＩＴＵ−ＢＴ．６５６フォーマットの入力ビデオの（１つのチャンネルで）２つの（合わせて時分割多重化した）ストリームを受け取り、この入力ビデオを、伝送のため、普通のＹＣｂＣｒ４：２：２フォーマットに変換することが好ましい。
他の好ましい実施の形態において、本発明にかかる送信器は、データに埋め込まれたｓｙｎｃビット、又は、別のＨＳＹＮＣとＶＳＹＮＣと共に、（多くの送信装置をサポートすることができるように）あらゆる種類のＹＣｂＣｒフォーマットの入力ビデオを受け取るように設定され、この入力ビデオを、伝送のため、ＹＣｂＣｒ４：４：４フォーマット、又は、ＹＣｂＣｒ４：２：２フォーマットに変換するよう設定される。
他の好ましい実施の形態において、本発明に係る送信器は、ＹＣｂＣｒ４：２：２フォーマットの入力ビデオを受け取るよう設定され、入力データを、伝送のため、ＹＣｂＣｒ４：４：４フォーマットに変換するためのアップコンバージョン回路を具備する。
他の好ましい実施の形態において、本発明に係る送信器は、様々なＹＣｂＣｒフォーマットの入力ビデオを受け取るよう設定され、（プログラマブル又は固定の係数で）ＹＣｂＣｒをRGBカラースペースに変換する回路と、伝送のため入力ビデオをRGBフォーマットに変換する汎用マッピング回路とを具備する。
好ましい実施の形態において、本発明に係る受信器は、ＩＴＵ−ＢＴ．６５６フォーマットのビデオのストリームを出力するよう設定され、ＹＣｂＣｒ４：２：２フォーマットで受信したビデオのＹ、Ｃｂ、及びＣｒ成分をＩＴＵ−ＢＴ．６５６フォーマットに変換するマルチプレクサ回路を具備する。受信器は、ＩＴＵ−ＢＴ．６５６出力ビデオのストリームと共に、別の（タイミングがＩＴＵ−ＢＴ．６５６に埋め込まれたｓｙｎｃと一致する）HＳＹＮＣ信号とＶＳＹＮＣ信号をアサートできることが好ましい。受信器は、復元されたＹＣｂＣｒ４：２：２ビデオ（２Nビット成分からなり、各２Nビット成分は出力ビデオの２つの成分を示す）に応答して、ＩＴＵ−ＢＴ．６５６ビデオ（各々Nビット成分からなる）の（互いに時分割多重化した）２つのストリームを（１つのチャンネルに）出力するよう設定されることが好ましい。もっと一般的には、復元されたＹＣｂＣｒ４：２：２フォーマットのビデオを、Ｙ、Ｃｂ、及びＣｒ成分（例えばＩＴＵ−ＢＴ．６５６フォーマット）の出力、又は／及び、Ｙ、Ｃｂ、及びＣｒ成分の出力のストリームとは別のHＳＹＮＣとＶＳＹＮＣ出力のストリームに埋め込まれたｓｙｎｃビットを含ませることができる所望の出力フォーマットに変換するよう設定される。
他の好ましい実施の形態において、本発明に係る受信器は、ＤＤＲ ＹＣｂＣｒ４：４：４フォーマット、ＤＤＲ ＹＣｂＣｒ４：２：２フォーマット、あるいは、ＤＤＲ ＩＴＵ−ＢＴ．６５６フォーマット（ＤＤＲは「ダブルデータレート」を意味する）のビデオを出力するよう設定され、一般的な（ＤＤＲでない）ＹＣｂＣｒ４：４：４フォーマット又はＹＣｂＣｒ４：４：４フォーマットで復元されたビデオを、ＤＤＲ ＹＣｂＣｒ４：４：４出力フォーマット、ＤＤＲ ＹＣｂＣｒ４：２：２出力フォーマット、又はＤＤＲ ＩＴＵ−ＢＴ．６５６出力フォーマットに変換するための回路を具備することが好ましい。
他の好ましい実施の形態において、本発明に係る受信器は、様々なＹＣｂＣｒフォーマットのビデオを出力するよう設定され、復元された一般的なＹＣｂＣｒ４：４：４又はＹＣｂＣｒ４：２：２フォーマットのビデオを所望の出力フォーマットに変換する汎用マッピング回路とを具備する。
他の好ましい実施の形態において、本発明に係る受信器は、復元したビデオをダウンコンバージョン又はアップコンバージョンするための回路（例えば、ＹＣｂＣｒ４：４：４フォーマットで復元したビデオをＹＣｂＣｒ４：２：２フォーマットでビデオ出力する、又はＹＣｂＣｒ４：２：２フォーマットで復元したビデオをＹＣｂＣｒ４：４：４フォーマットでビデオ出力する）を具備する。
他の好ましい実施の形態において、本発明に係る受信器は、様々なＹＣｂＣｒフォーマットのビデオを出力するよう設定され、（プログラマブル又は固定の係数で）ＲＧＢをＹＣｂＣｒカラースペースに変換する回路と、ＲＧＢフォーマットで復元されたビデオを所望の出力フォーマットに変換する汎用マッピング回路とを具備する。
次に、改善された方法でリンクの完全性のチェックを実行する、本発明の実施の形態を説明する。
シリアルリンクを用いて伝送するために、ビデオデータ及び／又はパケット化された補助データを暗号化する本発明に係るシステムの好ましい実施の形態を含めて、内容を保護するシステムは、一般的に、システムがなお適切に動作しているかどうかを検証する何らかの方法を必要とする。システムの適切な動作には、リンクを利用して伝送されるデータは送信器により暗号化され受信器により復号されるという要件と、暗号化と復号動作の適切な同期化が保持されるという要件とが含まれる。
１つの検証法は、リンクの両側で「結果」ベクトルを周期的に読み込むことである。もしベクトルが変化し、その変化が予定の順序で（ふつうはリンクの両側において同じ値で）起こったとき、これはシステムが適切に働いてきることを強固に示している。普通のＨＤＣＰプロトコルは、「リンクインテグリティチェック」として知られる、このような方法を採用する。
しかしながら、リンクインテグリティチェックは、全ての場合においてフールプルーフな方法であるとはいえない。このような方法は自ら正確に同時刻にリンクの両側でサンプルすることはできない。さらに、サンプルレートは、結果ベクトルが変化するレートとは違ったレートとなるかもしれない（実際に、この２つの事象は完全に非同期かもしれない）。これらの要素は、壊れていなくても、リンクが壊れているかもしれないという異常を導く。さらに悪くゆけば、実際に壊れていてもリンクが正常であるかのように見えるかもしれない。
本発明に係るシステムの好ましい実施の形態においては、改善された方法でリンクの正常性の検証を実行する。
以下の議論において、ＨＤＣＰ内容保護プロトコルが用いられ、本発明の正常性の検証をリンクに具体化する、本発明のある実施形態においては、ＨＤＣＰ以外の保護プロトコルが含まれると仮定する。本発明に係るリンクの正常性検証方法及び装置は、シリアルリンクを用いて暗号化されたビデオを伝送するシステムにおいて、このシステムがデータアイランド期間又はアクティブビデオ期間にリンクを利用して暗号化されたオーディオデータ（又は他の補助データ）のパケットもまた伝送するように設定されているか否かにかかわらず、有用である。
ある実施の形態においては、本発明に係る送信器は、ビデオを暗号化し、ＨＤＣＰを用いてオーディオデータをパケット化し、送信器と受信器の両方から１６ビットの結果ベクトル（Ｒｉと呼ぶ）をつかまえ、これらが一致するかどうかを確かめるために、２秒毎にこれらの値を比較することで、１２８個のビデオフレーム毎にリンクの正常性検証機能を実行する。この手順は以下の欠陥を持つ。
すなわち、送信器と受信器の暗号化エンジンが正確に同期化しているという確証がない。もしそれらが少しずれていたら、Ｒｉ値は、ほとんどの時間で一致するように見える。
採用されるＲｉの「スナップショット」（サンプル）値が比較されるレートと関係していない。レートは完全に非同期かも知れず、この場合、送信器と受信器は、サンプルがスナップショットの領域を越えているので、しばしば異なった値を示す。
そして、反対に、サンプルレートが同期化（又はほとんど同期化）するかもしれない。このことは、たまに起こる領域を越えることによるエラーを防止する。しかし、正常性の検証が、スナップショットの領域を越える検証を行った場合、状況は不健全なものとなり、回復不可能となるかもしれない。
これらの問題を説明するために、まず図１７について考える。図１７に示すように、送信器と受信器のＲｉスナップショットは正確に同期化されている。リンクの正常性検証は、同じように、しかす少し異なるレートで行われる。送信器の正常性検証と受信器の正常性検証の両方は、ほとんどの時間、Ｒｉスナップショット間の同じ「窓」で行われる。これは、両方のＲｉ値が一致することを意味し、リンクの正常性検証がうまく行くことを意味する。しかしながらある場合において、送信器と受信器の正常性検証はＲｉスナップショットを越える。これは検証されたＲｉ値が異なることを意味する。一般に、ＨＤＣＰを組み込んだシステムは、このような事象が起こったとき、短時間の後に再度正常性検証を行うよう設定される。
次に、図１８と図１９にて、リンクの正常性検証が、Ｒｉスナップショットと正確に同じレートで行われる状況について考える。典型的な従来のＨＤＣＰシステムはリンクの正常性検証をこのように行う。なぜなら、通常は、図１８に示すように、リンクの正常性検証は、常に相対的に同時刻に行われ、Ｒｉ値はいつも一致するからである。しかしながら、図１９に示すように、リンクの正常性検証がいつもＲｉスナップショットの範囲を越え、したがってＲｉ値が決して一致しないような病的な（したがって非常に悪い）場合がある。
上述の場合は、早い機会に（Ｒｉ値が一致しないという検証結果となったとき）リンクの正常性検証を再度行うことにより、予期せぬ付加的な負担をかけ複雑さを増すことになるが、実質的なリンクの正常性を確立するための信頼のおける手段を提供することになる。
次に、図２０と図２１を参照して、送信器と受信器の暗号化エンジンが適切に調整されない場合について考える。これは、例えば、ＶＳＹＮＣジッタがある場合に起こりえる。このような場合、リンクを介してどんな有用なビデオも伝送されない。しかしながら、図２０に示すように、多くの場合において、リンクの正常性検証がスナップショット間の同じ窓で行われ、Ｒｉ値が正しように見えることが起こりえる。このように、システムが正常に動作していないにもかかわらず正常であるかのように見える。
結局、（図２０の左から４番目の正常性検証のように）リンクの正常性検証がＲｉスナップショットの範囲を越える場合があるが、これがタイムリーに起こるのか全く起こらないのかの保証がない。このような幸運な事象間の時間間隔はＲｉスナップショット間隔とリンクの正常性検証間隔によって引き起こされるうなり周波数に逆比例し、このうなり周波数はゼロかもしれない。
この最悪のシナリオを図２１に示す。ここでは、リンクの正常性検証周波数がＲｉスナップショットと同期化（又はほとんど同期化）しているが、位相のずれが十分大きいため、暗号化機械での一連のエラーに対して盲目になっている。このシステムは、適切に動作せず、リンクの正常性検証は、外部の代理人が（例えば不満を持ったユーザが）間に入らなければ、この事実を認識することができない。
上述の問題を防止し、不適切なシステムの動作を早く正確に検出することを保証するために、本発明に従い、下記のうち１以上の改良がなされる。
送信器と受信器は、送信器と受信器の暗号化エンジンの位相を外れさせるエラーを減少又は削除させるために、
位相にかかわらず、Ｒｉスナップショットを送信器と受信器の両方で確実に同時に起こさせる方法で、リンクの正常性検証が行われる。
Ｒｉスナップショットと既知の関係でリンクの正常性検証が行われる。これは、これらが同期化していなければならないことを意味せず、単にこれらが完全に非同期ではありえないことを意味する。特に、リンクの正常性検証がＲｉスナップショットの範囲外にならないことを保証することが可能でなければならず、そして、
不適切なシステム動作状態（例えば「スノーノイズ」状態）を示す、受信した、暗号化されたデータを、直接的に検証するための方法が提供される。例えば、周期的に（又は時々）既知のデータパターンを送信器に入力し、暗号化し、伝送し、受信し、復号し、そして、受信した復号したパターンが既知のデータパターンと一致するかどうかを検証する。
送信器と受信器の暗号化エンジンは、もし制御信号に明らかに不具合があった場合その局面から出てゆくことができる。例えば、受信器がＶＳＹＮＣ信号を見なければ、遅れる。もし、受信器が特別のＶＳＹＮＣ信号を受け取ったなら、先に進む。このようなことが起こると受信器は適切に暗号化することができない、そして画面は「スノーノイズ」を表示する。
受信器がＲｉ値の「スナップショット」を受け取る点も同じように動いた（遅れたり進んだりした）場合、受信器は、正しいＲｉ値を出しつづける。これは、Ｒｉシーケンスが一定値を出す機能であり、フレームシーケンスだからである。これは仲介のデータに依存しない。これは、図２０又は図２１に似た状況を引き起こし、ほとんどの時間でリンクの正常性検証は正しくなる。実際に、受信器が１フレーム分だけ前又は後ろにある場合、そのＲｉ値は１２８フレームから抜き出した１２７フレームにおいて正確に一致する。これは非常に大きな窓であり、したがってエラーが発見されるまでかなりの時間がかかる。
このような起こりえるシナリオを減少させる方法は、暗号装置の機構を、Ｒｉスナップショットが起こったとき、各々の進展を制御するために異なった信号を採用することで制御を行う機構から除外することである。このように、信号の欠陥は１つの機構を同期化状態から除外するが、他には影響を与えることは少ないであろう。例えば、ＶＳＹＮＣを、暗号化エンジンの進行を制御するために使うことができ、ＣＴＬ３をスナップショットカウンタの進行を制御するために使うことができる。もし、スナップショットが、暗号化エンジンのサイクルにおいて相対的に異なった点で起こったならば、Ｒｉシーケンスが全く異なることは明らかであろう。
他の方法は、送信器又は受信器のいずれかに、リンクの正常性検証が行われるべき時に、信号に「割り込み」能力を提供することである。この機能は、これらの検証を開始させるシステムの要素内（例えば、ＨＤＣＰを実行するシステム内の送信器）に入れるべきである。この方法は、もし割り込み待ち時間が常にビデオフレームより短い場合にうまく行く。なぜなら、これにより、範囲から外れることがないこと、及び、受信器が１以上前のフレームで受け取ったエラーを検出することを保証するからである。このことはより一般的な場合であることが予想される。なぜなら、故障は、ＶＳＹＮＣを完全に削除するよりむしろＶＳＹＮＣに端を付加させるであろうからである。この方法は、もし割り込み待ち時間が、複数のフレームに広がるならば（あらかじめこのことが予想できない限り）、又は受信器の暗号化エンジンが跡の異常のフレームを受け取るなら、うまく行かないだろう。
さらに良いアプローチは、受信器及び／又は送信器を外部からある形式の刺激が加えられたときのみスナップショットを取るように設計することである。このようにして、送信器と受信器が同時にスナップショットを取ることを保証することができる（このようにして、暗号化エンジンの状態における矛盾点を強調することもできる）。例えば、送信器に対して、自分自身の暗号化エンジンと受信器内の暗号化エンジンの両方にスナップショットの伝送を要求させる命令を送信器に伝達する。そうすると、送信器と受信器の両方が（ＶＳＹＮＣの次の前端のような）同期化された事象を待ち、そのとき両方がスナップショットを取る。そして、送信器及び／又は受信器の信号は元の命令を完了させる。この点で、システム（例えばシステムにより実行されるソフトウエア、又は、ハードウエア）は、次の命令が出されるまで新しいスナップショットが起こりえないので、リンクの正常性検証に時間を割くことができる。
このアプローチは数々の利点を持つ。第１に、スナップショットが常にリンクの両サイドで同時に起こることである。第２に、リンクの正常性検証が、次のスナップショットの前に高い信頼度で完了できることである。第３に、リンクの正常性検証を、システムの要求に適しただけの頻度で、しばしば、あるいはときたまに行うことができることである。この割合は、必要に応じて頻繁に変更することができる。この最後のポイントにおいて、リンクの正常性検証が、少なくとも最小限受け入れられるだけの間隔で実行されているかどうかを検証するために、送信器に「デッドマンタイマ」を含めることは有用であり好ましい。あるいは、送信器は一般に、適切に暗号化されない限りシステムから内容が出てゆかないようにすることを保証する責任があるので、また、それゆえに送信器は適切な検証と評価の機能がおかれているので、一般には送信器にデッドマンタイマを含めることが好ましいのであるが、受信器にデッドマンタイマを含めるよう設定することもできる。
本発明の他の特徴によれば、本発明に係るシステムの実施の形態における受信器は、送信器から受信器に送られたデータのみを用いて、送信器と受信器の暗号化エンジン間における同期が失われているかどうかを直接検出する。本発明のこの特徴を実行する好ましい実施の形態において、送信器と受信器はＨＤＣＰ内容保護プロトコルを実行し、送信器は、（アクティブビデオ期間に）ＴＭＤＳリンクのビデオチャンネルを利用して、暗号化されたビデオデータを受信器に送信し、暗号化されたオーディオ（又は補助データ）を含んだパケットは、アクティブビデオ期間同士の間の期間に、ビデオチャンネルを利用して送信される。各パケットには、ヘッダと少なくとも２個のサブパケットが含まれ、各パケットのヘッダには、（一般には暗号化されない）ヘッダデータとヘッダデータのＢＣＨパリティビットが含まれ、各サブパケットには、データとサブパケットのデータのＢＣＨパリティビットが含まれる。受信器は、受信され復号されたデータで発生したエラーのタイプを検証し、この情報からこのエラーの多くが伝送エラーなのかＨＤＣＰ復号エラーなのかを決定するよう設定される。具体的には、暗号化されたデータは上述のＴＥＲＣ４暗号化技術を用いて暗号化されている場合、ＢＣＨエラー修復回路が複合化されたサブパケットのデータに含まれるエラーを検出し修復するのに対し、もし、受信器がＴＥＲＣ４暗号化処理において、少ししか（あるいは全く）ゴールデンコードの受け取りがなかったと判断した場合、受信器は、ＨＤＣＰ復号は達成できていない結論付ける。同様に、もし受信器が、（暗号化されたデータとして伝送され、受信器で復号される）サブパケットデータと（暗号化されないデータとして伝送される）パケットヘッダデータにおけるＢＣＨエラー修復の割合に顕著な相違があると判断したならば、受信器は、ＨＤＣＰ復号は達成できていないと結論付ける。受信器に、このような結論に信頼性を与えることを可能にする単純な処理を採用することを実行させることができる。複数のパケット（例えば、ビデオのフィールド又はフレーム、又はあらかじめ定めた数のピクセル、又はあらかじめ定めた時間）にわたって（受信器のより生成される）検出したエラー率の情報にフィルタをかけることは、検出を完璧又はほぼ完璧にする。
一般的な実施の形態において、送信器は、（データアイランドの）パケットを、オーディオと他の補助データを送るために送信する。このようなサブパケットは各々２４ビットのパケットヘッダデータと５６ビットのサブパケットデータブロックで構成されるのが好ましい。受信器は、パケットヘッダデータに対してＢＣＨ（３２，２４）による誤り検出と補修を行い、各サブパケットに対してＢＣＨ（６４，５６）による誤り検出と補修を行う。送信器は、チャンネル１又はチャンネル２で伝送するＴＭＤＳコードワードとしてエンコードするために、各４ビット量に対してＨＤＣＰ暗号化を行うが、チャンネル０で伝送するためにエンコードしたデータにはＨＤＣＰ暗号化は行わない。送信器は、チャンネル０で伝送すべきデータ（パケットヘッダデータ）とチャンネル１及び２で伝送すべきデータ（サブパケットデータ）にＴＥＲＣ４エンコード処理を行う。受信器では、この処理の反対を行う。すなわち、チャンネル０、１、及び２で受信したデータにＴＥＲＣ４デコード処理、チャンネル１と２で受信したデコードされたデータのＨＤＣＰ復号処理、チャンネル０で得られたデコードされたデータとチャンネル１及び２で得られたデコードされ復号されたデータのＢＣＨによる誤り検出と修正、及び取り出しである。
受信器におけるこれらの動作を実行するための回路は、一般にエラーを検出（及び時には修正）する能力を持つ（又は簡単に持たせることができる）。このことは、受信器に起こったエラーのもっともらしい障害発生点を決定させる。伝送エラーは一般に、受信した値が伝送されたはずの値（すなわちゴールデンコードワードの１つ）と直接一致するかどうかにより、ＴＥＲＣ４デコード処理回路で検出される。暗号化エラーの原因となる、ＨＤＣＰ同期はずれエラーは、ＢＣＨエラー検出及び修正回路の一般的動作により容易に検出される。もし、ＴＥＲＣ４デコード処理回路が低レベルのエラーを示しているときに、ＢＣＨエラー検出及び修正回路が高レベルのエラーを示すならば、これは、全ての又はほとんど全てのエラーがＨＤＣＰ復号処理の過程で起こっていることを強く暗示している。
パケットヘッダデータが暗号化されておらず、サブパケットデータが送信器で暗号化されているとき、受信器は、これらの２つのタイプのデータにおけるエラー率を比較することによって暗号化が失敗しているかどうかを判断することができる。もし、サブパケットデータにおけるＢＣＨのエラー率が、パケットヘッダデータにおけるエラー率よりも顕著に高ければ、これは暗号化が原因であることを強く暗示している。
受信器での２つ以上のエラー率を検出し比較する機構は、受信器において暗号化の誤りを検出し、しかも、暗号化回路が適切に動作しているのにもかかわらず、暗号化の誤りであると受信器が結論付けてしまうような「擬陽性」の判断を行うことがないという高い信頼性を提供する。
他の実施の形態において、既知のデータパターンが送信器に提供され、あるいは、既存のデータがあらかじめ定められた方法で修正され、それが暗号化され伝送される。そして、受信器がそのデータを復号したとき、期待した結果が出ているかどうかを点検することができる。もし受信器にて期待通りの結果が出ていれば、復号は適切に行われているとみなされる。さもなければ、暗号化／復号機能が適切に動作していないとみなすべきである。このアプローチは、非常に直接的であるという利点を持つ。つまり、Ｒｉのような結果ベクトルからの間接的な証拠に依存しない。このアプローチは、既存のプロトコルと下位互換性があり、外部または内部に少しロジックを加えるだけで一般のＨＤＣＰシステムに付加することができ、リンクの振る舞いに変更を加える必要がない。例えば、最初の２個のピクセルの各フレームを「Ａ」及び「Ｂ」と定義する。これらのピクセルは、画面の上部左のごく小さな部分を表す。これらは、背景色、そしてしばしば同じ色又は非常に似た色である。受信器は、ピクセルＡとピクセルＢの最下位ビットを修正し、ピクセルＡとピクセルＢにおいて常にこれらが一致するようにし、その後、ビデオを暗号化し伝送するよう設定される。例えば、送信器は、ピクセルＡとピクセルＢの各３色の要素におけるビット（０）を、Ａ赤（０）＝Ｂ赤（０）、Ａ青（０）＝Ｂ青（０）、Ａ緑（０）＝Ｂ緑（０）のように修正することができる。採用される正確なアルゴリズムは、実施形態により異なり、（全体の画像に最小限の影響しか与えないように）公平に採用可能である。唯一の要求は、最終結果があらかじめ定められた（既知の）形式をもった修正されたデータだということである。
修正されたフレームが暗号化され、そして復号されたとき、受信器は復号されたデータのあらかじめ定められたパターンについて点検することができる。受信器はリンクにおける少量のビットエラーを評価するような方法で点検を行うべきである。これは検知された結果に閾値を設けることによって行っても良い。例えば、上述の３つの等式の内の２つを満足すれば十分である。または、ある数のフレームにおける平均演算を行っても良い。どの場合も、受信器は、暗号化／復号機能が適切に動作しているかどうかの結果のみより適切かどうかを判断するよう設定されるべきである。受信器は、この結果を何らかの方法でホストに連絡する。それを行う方法は、レジスタにビットを直接設定する方法である。結果を連絡する他の方法は、間接的なものである（例えば、Ｒｉ値を意図的に変更する）。後者の方法は、リンク（伝送器と受信器の組を結び付けるリンク）の割り込みが上流のホストに容易に伝達できる、繰り返し環境の下でうまく行くという利点がある。
先の２つの段落で示したアプローチは、以下のように下位互換性がある。つまり、「新しい」送信器は「古い」受信器に有害な影響を与えずにこれを実行することができ、「新しい」受信器はこれを実行することができるが、「古い」送信器を使う場合は、その点検ができない。また、「古い」送信器と受信器は、外部ロジックに、適切な方法でデータ通路を取り付けることによって、この機能を付加することが容易にできる。
もし下位互換性が決定的なものでないならば、多少なりともビデオ画像に影響を及ぼさない他の方法で、既知のデータパターンを実行することができる。例えば、特別な「テスト」パケットをデータのストリームに挿入することができ、あるいは、「テスト」データを他のパケット又は場所に挿入することができる。ビデオラインを「テスト」データを受け入れるように拡張することもでき、その後受信器にて元のサイズに縮めることもできる。
ここに本発明の具体的な形態について説明したが、本発明は請求の範囲の記載により定められるもので、記載され図示された具体的な実施形態に制限されるものではないことは了解されよう。
デジタルビジュアルインターフェース（「ＤＶＩ」）を含む従来のシステムのブロック図である。 本発明に係るシステムの実施の形態におけるブロック図である。 本発明に係る実施の形態において、「補助前置」において伝送されるデータパターン、制御データ期間における「ビデオ前置」部分、及び、このような補助前置とビデオ前置部分の後に伝送される保護帯域コードワードのデータパターンを示す表である。 本発明にかかる実施の形態において採用される、１７個の創作性のあるコードワード（２個の保護帯域ワードを含む）の組を示す最初の表である。この表は、これらの実施の形態によって計画された受信器により、これらの１７個のコードワードの各々について描かれた他のコードワードも示す。図４Ａと図４Ｂを総称して図４と呼ぶ。 本発明にかかる実施の形態において採用される、１７個の創作性のあるコードワード（２個の保護帯域ワードを含む）の組を示す２番目の表である。この表は、これらの実施の形態によって計画された受信器により、これらの１７個のコードワードの各々について描かれた他のコードワードも示す。図４Ａと図４Ｂを総称して図４と呼ぶ。 制御データ期間中の送信器への入力信号、本発明に係るシステムの実施の形態におけるデータアイランド、及びこれらに応答してこのようなシステムのＴＭＤＳリンクを利用して伝送されるエンコードされた信号のタイミング図である。 本発明に係るシステムの実施の形態における、制御データ期間中（及び、それに引き続くアクティブビデオ期間中）のビデオ前置部分の間に送信器へ入力する信号、及びこれに応答してこのようなシステムのＴＭＤＳリンクを利用して伝送されるエンコードされた信号のタイミング図である。 本発明に係る実施の形態による伝送された個々のコードワード（例えばコードワード「ａ」と「ｂ」）につけた受信したコードワードのクラスタ（例えば、クラスタＳａ及びＳｂ）のマッピング図である。 本発明の好ましい実施の形態における、ビデオデータ（及び保護帯域）がアクティブビデオ期間中に伝送され、データのパケット（及び保護帯域）がデータアイランド期間に伝送され、そして前置ワードと制御ワードが制御データ期間中に伝送されるときのフォーマット図である。 本発明の好ましい実施の形態における、（データアイランド期間に）パケットとしてデータが伝送されるときのフォーマット図である。 パケット化されたデータに含まれ伝送されるＢＣＨパリティビットを発生させるための、本発明の好ましい実施の形態における分野に含まれる回路の概略図である。 パケット化されたデータに含まれ伝送されるＢＣＨパリティビットを発生させるための、本発明の好ましい実施の形態における分野に含まれる回路の概略図である。 パケット化されたデータからシンドロームを発生させるための、本発明の好ましい実施の形態における分野に含まれる回路の概略図である。 パケット化されたデータからシンドロームを発生させるための、本発明の好ましい実施の形態における分野に含まれる回路の概略図である。 本発明に係る実施の形態による、ＲＧＢビデオデータがＴＭＤＳリンクを利用して伝送されるフォーマットを示すタイミング図である。 本発明に係る実施の形態による、ＹＣｂＣｒ４：４：４ビデオデータがＴＭＤＳリンクを利用して伝送されるフォーマットを示すタイミング図である。 本発明に係る実施の形態による、ＹＣｂＣｒ４：２：２ビデオデータがＴＭＤＳリンクを利用して伝送されるフォーマットを示すタイミング図である。 本発明に係る送信器の好ましい実施の形態のブロック図である。 本発明に係る送信器の好ましい実施の形態に採用される、アクティブビデオ期間同士の間の期間にデータアイランドを挿入するか否かを決定するための回路のブロック図である。 動作中に図１３Ａの回路により受信され生成された信号のタイミング図である。 本発明に係る送信器の実施の形態に採用される、アクティブビデオ期間同士の間の期間にデータアイランドを挿入するための回路のブロック図である。 本発明に係る送信器の好ましい実施の形態のブロック図である。 本発明に係るシステムの典型的な実施の形態において採用される、補助データクロックを伝送し生成する回路のブロック図である。 本発明に係る受信器の典型的な実施の形態において採用される、補助データクロックを生成する回路のブロック図である。 本発明に係るシステムの実施の形態において組み込まれるリンク保全チェック動作のタイミング図である。 本発明に係るシステムの実施の形態において組み込まれるリンク保全チェック動作のタイミング図である。 本発明に係るシステムの実施の形態において組み込まれるリンク保全チェック動作のタイミング図である。 本発明に係るシステムの実施の形態において組み込まれるリンク保全チェック動作のタイミング図である。 本発明に係るシステムの実施の形態において組み込まれるリンク保全チェック動作のタイミング図である。 本発明に係る送信器にアサートすることができるオーディオとピクセルのタイミング図である。 どのようにＣＴＳが送信器を数え、受信器の算出が再同期されるかを示す、本発明に係るシステムの好ましい実施の形態により生成される信号のタイミング図である。

Claims (70)

  1. 少なくとも１つのビデオチャンネルからなるシリアルリンクと接続されるよう設定された送信器であって、当該送信器は、
    ビデオデータとＩ２Ｓフォーマットのオーディオデータを含むオーディオデータを受信するための入力と
    前記リンクに接続されるよう設定された少なくとも１つの出力と、
    前記入力と前記各出力に接続され、ビデオデータをエンコード処理することによりエンコード処理されたビデオデータを生成し、補助データのパケットを示すコードワードを生成し、前記エンコード処理されたビデオデータを、アクティブビデオ期間に少なくとも１つの出力にアサートし、補助データのパケットを示す前記コードワードをデータアイランド期間に少なくとも１つの出力にアサートするように構成された回路と、
    を具備し、
    ここで、前記各データアイランドは、どんなアクティブビデオ期間とも同時に起こることも重複することもない時間間隔であり、前記補助データにはオーディオデータが含まれる、
    送信器。
  2. 少なくともいくつかのパケットは、ヘッダと少なくとも２個のサブパケットを有するオーディオサンプルパケットであり、前記サブパケットには前記オーディオデータのサンプルが含まれる、請求項１に記載の送信器。
  3. 少なくとも１つのオーディオサンプルパケットの各サブパケットには、２個のＮビットワードが含まれ、前記各Ｎビットワードには、Ｉ２Ｓフォーマットのオーディオデータにより決定されるＭビットのオーディオサンプルデータが含まれる、請求項２に記載の送信器。
  4. Ｎ＝２８で、かつ、Ｍ＝２４である、請求項３に記載の送信器。
  5. 前記各Ｎビットワードは、ＩＥＣ_６０９５８フレームのサブフレームのフォーマットに対応するフォーマットを有する、請求項３に記載の送信器。
  6. 前記回路は、オーディオサンプルパケットを示すコードワードを生成するＩ２Ｓフォーマットのオーディオデータのフォーマットを示すプログラムされたレジスタビットを採用するよう設定されている、請求項３に記載の送信器。
  7. 前記入力は、２＋Ｍ本の導体によりＩ２Ｓフォーマットのオーディオデータを受信するよう設定され、当該導体には、ビットクロック導体、ワードクロック導体、及びＭ個のデータ導体が含まれ、ここで１≦Ｍ≦４であり、前記オーディオサンプルパケットには、前記各データ導体により受信されたＩ２Ｓフォーマットのオーディオにより決定されるオーディオサンプルデータが含まれる、請求項２に記載の送信器。
  8. 前記回路は、エンコード処理されたビデオデータを、ピクセルクロックに応答して、少なくとも１つの前記出力にアサートし、パケットを示す前記コードワードを、ピクセルクロックに応答して、少なくとも１つの前記出力にアサートし、タイムコードデータを前記パケットの少なくともいくつかに付け加えるように構成され、当該タイムコードデータは、ピクセルクロックと共に、Ｉ２Ｓフォーマットのオーディオデータに対するオーディオクロックを示している、請求項７に記載の送信器。
  9. 前記オーディオクロックは、前記ビットクロック導体により受信されたビットクロックである、請求項８に記載の送信器。
  10. 前記入力は、３Ｍ本の導体によりＩ２Ｓフォーマットのオーディオデータを受信するよう設定され、当該導体には、ビットクロック導体、ワードクロック導体、及びＭ個のデータ導体が含まれ、ここで１≦Ｍ≦４であり、前記オーディオサンプルパケットには、前記各データ導体により受信されたＩ２Ｓフォーマットのオーディオデータにより決定されるオーディオサンプルデータが含まれ、
    前記回路は、エンコード処理されたビデオデータを、ピクセルクロックに応答して、少なくとも１つの前記出力にアサートし、パケットを示す前記コードワードを、ピクセルクロックに応答して、少なくとも１つの前記出力にアサートし、タイムコードデータを前記パケットの少なくともいくつかに付け加えるように構成され、当該タイムコードデータは、ピクセルクロックと共に、各データ導体により受信したＩ２Ｓフォーマットのオーディオの各ストリームに対するオーディオクロックを示している、
    請求項２に記載の送信器。
  11. 前記回路は、コントロールデータ期間に、コントロールデータを、少なくとも１つの前記出力にアサートするよう構成され、ここでコントロールデータ期間は、前記どんなデータアイランドと同時に起こることも、重複することもなく、また、前記どんなアクティブビデオ期間と同時に起こることも、重複することもない期間である、請求項１に記載の送信器。
  12. 少なくとも１つのビデオチャンネルからなるシリアルリンクと接続されるよう設定された送信器であって、当該送信器は、
    ビデオデータと、第１のフォーマットを持つオーディオデータのストリームと第２のフォーマットを持つオーディオデータのストリームを含む、オーディオデータの複数のストリームを受信する入力と、
    前記リンクに接続されるよう設定された少なくとも１つの出力と、
    前記入力と前記各出力に接続され、ビデオデータをエンコード処理することによりエンコード処理されたビデオデータを生成し、補助データのパケットを示すコードワードを生成し、前記エンコード処理されたビデオデータを、アクティブビデオ期間に少なくとも１つの出力にアサートし、補助データのパケットを示す前記コードワードをデータアイランド期間に少なくとも１つの出力にアサートするように構成された回路と、
    を具備し、
    前記回路には、マルチプレクサ回路、及び、当該マルチプレクサ回路に接続されてデータをパッケージ化するための回路がふくまれ、ここで、前記マルチプレクサ回路は、前記オーディオデータのストリームに接続され、当該オーディオデータのストリームを受け取り、前記ストリームの内あらかじめ定めたものを、前記データをパッケージ化するための回路にあらかじめ定めたタイミングでアサートする、
    送信器
  13. 前記パケットの内の少なくともいくつかは、オーディオサンプルパケットであり、前記パッケージ化するための回路は、前記オーディオパケットに包含させるために前記オーディオデータをフォーマットするよう構成され、前記各オーディオサンプルパケットには、Ｎビットのオーディオサンプルワードが含まれ、前記各オーディオサンプルワードには、前記オーディオデータにより決定されるオーディオサンプルが含まれ、前記各オーディオサンプルは、ＩＥＣ_６０９５８フレームのサブフレームのフォーマットに対応するフォーマットを有する、請求項１２に記載の送信器。
  14. 前記入力は、２個のクロックのストリームとＩ２ＳデータのストリームからなるＩ２Ｓフォーマットのオーディオデータ、及び、ＤＳＤビットクロックのストリームと第１のＤＳＤデータのストリームと第２のＤＳＤデータのストリームからなるオーディオデータを受信するよう設定され、前記マルチプレクサ回路は、前記入力がＩ２Ｓフォーマットのオーディオデータを受信したとき、あらかじめ定めたタイミングで、前記データをパッケージ化するための回路に、Ｉ２Ｓデータのストリームをアサートするよう構成され、前記マルチプレクサ回路は、前記入力がＤＳＤフォーマットのオーディオデータを受信したとき、あらかじめ定めたタイミングで、前記データをパッケージ化するための回路に、第１のＤＳＤデータのストリームと第２のＤＳＤデータのストリームのデータをアサートするよう構成されている、請求項１２に記載の送信器。
  15. 少なくとも１つのビデオチャンネルからなるシリアルリンクと接続されるよう設定された送信器であって、
    埋め込まれたクロックとビデオデータを有する少なくとも１つのオーディオデータのストリームを受信するための入力と
    前記リンクに接続されるよう設定された少なくとも１つの出力と、
    前記入力と前記各出力に接続され、前記回路は、ビデオデータをエンコード処理することによりエンコード処理されたビデオデータを生成し、前記埋め込まれたクロックとは位相関係が未知の第２のクロックによりオーディオデータのストリームをサンプリングすることにより再サンプリングされたオーディオデータを生成し、補助データのパケットを示すコードワードを生成し、アクティブビデオ期間中のピクセルクロックに応答して、エンコード処理されたビデオデータを、前記少なくとも１つの出力にアサートし、データアイランド期間のピクセルクロックに応答して、補助データのパケットを示す前記コードワードを、前記少なくとも１つの出力にアサートする構成された回路と、
    を具備し、
    ここで、前記各データアイランドは、前記どんなアクティブビデオ期間と同時に起こることも重複することもない期間であり、前記補助データには、タイムコードデータと、再サンプリングされたオーディオデータと、前記第２のクロックを示すピクセルクロックを含んだタイムコードが含まれる、
    送信器
  16. 前記オーディオデータのストリームは、入力オーディオのサンプルレートを持ち、前記第２のクロックは、Ｚ＊１２８＊Ｆｓの周波数を持ち、ここでＺは２未満でない整数であり、Ｆｓは入力オーディオのサンプルレートである、請求項１５に記載の送信器。
  17. 少なくとも１つのビデオチャンネルからなるシリアルリンクと接続されるよう設定された送信器であって、
    埋め込まれたクロックとビデオデータを有する少なくとも１つのオーディオデータのストリームを受信するための入力と
    前記リンクに接続されるよう設定された少なくとも１つの出力と、
    前記入力と前記各出力に接続され、前記回路は、ビデオデータをエンコード処理することによりエンコード処理されたビデオデータを生成し、前記埋め込まれたクロックとは位相関係が未知のピクセルクロックによりオーディオデータのストリームをサンプリングすることにより再サンプリングされたオーディオデータを生成し、補助データのパケットを示すコードワードを生成し、アクティブビデオ期間中の前記ピクセルクロックに応答して、エンコード処理されたビデオデータを、前記少なくとも１つの出力にアサートし、データアイランド期間の前記ピクセルクロックに応答して、補助データのパケットを示す前記コードワードを、前記少なくとも１つの出力にアサートする構成された回路と、
    を具備し、
    ここで、前記各データアイランドは、前記どんなアクティブビデオ期間と同時に起こることも重複することもない期間であり、前記補助データには再サンプリングされたオーディオデータが含まれる、
    送信器
  18. 少なくとも１つのビデオチャンネルからなるシリアルリンクと接続されるよう設定された送信器であって、
    ビデオデータとオーディオデータを受信するための入力と、
    前記リンクに接続されるよう設定された少なくとも１つの出力と、
    前記入力と前記各出力に接続され、前記回路は、ビデオデータをエンコード処理することによりエンコード処理されたビデオデータを生成し、補助データのパケットを示すコードワードを生成し、アクティブビデオ期間中に、エンコード処理されたビデオデータを、前記少なくとも１つの出力にアサートし、データアイランド期間に、補助データのパケットを示す前記コードワードを、前記少なくとも１つの出力にアサートするよう構成された回路と、
    を具備し、
    ここで、前記各データアイランドは、前記どんなアクティブビデオ期間と同時に起こることも重複することもない期間であり、前記補助データにはオーディオデータが含まれ、
    前記パケットの少なくともいくつかはオーディオサンプルパケットであり、前記各オーディオサンプルパケットは、ヘッダを有し、少なくとも前記オーディオの１つのサンプルを含み、前記ヘッダは、前記オーディオサンプルパケットにオーディオデータが含まれるかどうか、及び、前記各オーディオサンプルはフラットラインサンプルかどうかを示す、あらかじめ定めた少なくとも１つのタイムスロット内のヘッダデータを含む、
    送信器。
  19. 前記各オーディオサンプルパケットは、少なくとも２個のサブパケットを有し、当該各サブパケットには、前記オーディオデータの少なくとも１つのサンプルを含むことができ、前記ヘッダデータは、前記各サブパケットにはオーディオデータサンプルが含まれるかどうかを示す、あらかじめ定めた第１のタイムスロット内のデータを含み、前記ヘッダデータはまた、前記各オーディオデータサンプルはフラットラインサンプルかどうかを示す、あらかじめ定めた第２のタイムスロット内のデータを含む、請求項１８に記載の送信器。
  20. 少なくとも１つのビデオチャンネルからなるシリアルリンクと接続されるよう設定された送信器であって、
    ビデオデータと、ＤＳＤフォーマットのオーディオデータを含むオーディオデータを受信するための入力と、
    前記リンクに接続されるよう設定された少なくとも１つの出力と、
    前記入力と前記各出力に接続され、前記回路は、ビデオデータをエンコード処理することによりエンコード処理されたビデオデータを生成し、補助データのパケットを示すコードワードを生成し、アクティブビデオ期間中に、エンコード処理されたビデオデータを、前記少なくとも１つの出力にアサートし、データアイランド期間に、補助データのパケットを示す前記コードワードを、前記少なくとも１つの出力にアサートするよう構成された回路と、
    を具備し、
    ここで、前記各データアイランドは、前記どんなアクティブビデオ期間と同時に起こることも重複することもない期間であり、前記補助データにはオーディオデータが含まれる、
    送信器。
  21. 前記パケットの少なくともいくつかは、ヘッダと少なくとも２個のサブパケットを有するオーディオサンプルパケットであり、前記サブパケットは前記オーディオデータのサンプルを含んでいる、請求項２０に記載の送信器。
  22. 少なくとも１つの前記オーディオサンプルパケットの各サブパケットには、２個のＮビットワードが含まれ、当該各Ｎビットワードには、ＤＳＤフォーマットオーディオデータにより決定されるＭビットのオーディオサンプルデータが含まれる、請求項２１に記載の送信器。
  23. 前記各Ｎビットワードは、ＩＥＣ_６０９５８フレームのサブフレームのフォーマットに対応するフォーマットを有する、請求項２２に記載の送信器。
  24. 前記回路は、オーディオサンプルパケットを示すコードワードを生成するＤＳＤフォーマットのオーディオデータのフォーマットを示すプログラムされたレジスタビットを採用するよう設定されている、請求項２２に記載の送信器。
  25. 前記入力は、１＋２Ｍ本の導体によりＤＳＤフォーマットのオーディオデータを受信するよう設定され、当該導体には、ビットクロック導体が含まれ、ここで１≦Ｍ≦４であり、前記オーディオサンプルパケットには、前記各データ導体により受信されたＤＳＤフォーマットのオーディオにより決定されるオーディオサンプルデータが含まれる、請求項２１に記載の送信器。
  26. 前記回路は、エンコード処理されたビデオデータを、ピクセルクロックに応答して、少なくとも１つの前記出力にアサートし、パケットを示す前記コードワードを、ピクセルクロックに応答して、少なくとも１つの前記出力にアサートし、タイムコードデータを前記パケットの少なくともいくつかに付け加えるように構成され、当該タイムコードデータは、ピクセルクロックと共に、ＤＳＤフォーマットのオーディオデータに対するオーディオクロックを示している、請求項２５に記載の送信器。
  27. 前記入力は、３Ｍ本の導体によりＤＳＤフォーマットのオーディオデータを受信するよう設定され、当該導体には、ビットクロック導体、及び２Ｍ個のデータ導体が含まれ、ここで１≦Ｍ≦４であり、前記オーディオサンプルパケットには、前記各データ導体により受信されたＤＳＤフォーマットのオーディオデータにより決定されるオーディオサンプルデータが含まれ、
    前記回路は、エンコード処理されたビデオデータを、ピクセルクロックに応答して、少なくとも１つの前記出力にアサートし、パケットを示す前記コードワードを、ピクセルクロックに応答して、少なくとも１つの前記出力にアサートし、タイムコードデータを前記パケットの少なくともいくつかに付け加えるように構成され、当該タイムコードデータは、ピクセルクロックと共に、各データ導体により受信したＤＳＤフォーマットのオーディオの各ストリームに対するオーディオクロックを示している、
    請求項２１に記載の送信器。
  28. ビデオクロックチャンネルと少なくとも１つのビデオチャンネルからなるシリアルリンクと接続されるよう設定された受信器であって、当該受信器は、
    前記ビデオクロックチャンネルに接続されるよう設定されたクロック入力を含む、前記リンクに接続されるよう設定された少なくとも２つの入力と、
    前記リンクから復元されたビデオデータとオーディオデータをアサートするための出力と、
    前記入力と前記各出力に接続され、前記クロック入力からピクセルクロックを受信し、前記ピクセルクロックに応答して、アクティブビデオ期間に少なくとも１つの前記入力にて受信したエンコード処理されたビデオデータをデコード処理することにより、復元されたビデオデータを生成し、前記復元されたビデオデータを前記出力の少なくとも１つにアサートし、前記ピクセルクロックに応答して、データアイランド期間に少なくとも１つの前記入力にて受信したエンコード処理された補助データのパケットのコードワードをデコード処理することにより、デコード処理されたデータを生成し、当該デコード処理されたデータから少なくとも１つのＩ２Ｓフォーマットのオーディオデータデータを生成し、前記各Ｉ２Ｓフォーマットのオーディオデータのストリームを少なくとも１つの前記出力にアサートするよう設定された回路と、
    を具備し、
    ここで、前記各データアイランドは、前記どんなアクティブビデオ期間と同時に起こることも重複することもない期間であり、
    前記デコード処理されたデータの少なくともいくつかは、タイムスタンプを示すタイムコードデータであり、当該タイムコードデータは、ピクセルクロックと共に、前記Ｉ２Ｓフォーマットのオーディオのストリームに対するオーディオクロックを示している、
    受信器。
  29. 前記回路は、前記デコード処理されたデータからＩ２ＳフォーマットのオーディオデータのＮ個のストリームを生成し、ここでＮは１より大きく、前記Ｉ２Ｓフォーマットの各オーディオデータのストリームを前記出力の異なるサブセットにアサートするよう設定されている、請求項２８に記載の受信器。
  30. 前記Ｉ２Ｓフォーマットの各オーディオデータのストリームは前記オーディオクロックを共有している、請求項２９に記載の受信器。
  31. 前記タイムコードデータはピクセルクロックと共に、前記Ｉ２Ｓフォーマットの各オーディオデータのストリームに対する異なったオーディオクロックを示す、請求項２９に記載の受信器。
  32. Ｎ＝４である、請求項２９に記載の受信器。
  33. ビデオクロックチャンネルと少なくとも１つのビデオチャンネルからなるシリアルリンクと接続されるよう設定された受信器であって、当該受信器は、
    前記リンクと接続されるよう設定された少なくとも１つの入力と、
    前記リンクから復元されたビデオデータとオーディオデータをアサートするための出力と、
    前記出力と前記各入力に接続され、アクティブビデオ期間に少なくとも１つの前記入力にて受信したエンコード処理されたビデオデータをデコード処理することにより、復元されたビデオデータを生成し、前記復元されたビデオデータを前記出力の少なくとも１つにアサートし、データアイランド期間に少なくとも１つの前記入力にて受信したエンコード処理された補助データのパケットのコードワードをデコード処理することにより、デコード処理されたデータを生成し、当該デコード処理されたデータから復元されたオーディオデータの少なくとも１つのストリームを生成するよう設定された回路と、
    を具備し、
    ここで、前記各データアイランドは、前記どんなアクティブビデオ期間と同時に起こることも重複することもない期間であり、
    前記回路には、あらかじめ定めた少なくとも１つ前記出力に接続され、あらかじめ定めたタイミングで復元された前記各オーディオデータのストリームをアサートするよう設定されたマルチプレクサ回路が含まれる、
    受信器。
  34. 前記パケットの少なくともいくつかはオーディオサンプルパケットであり、当該各オーディオサンプルパケットにはオーディオサンプルワードが含まれ、当該各オーディオサンプルワードには、Ｎ個のオーディオサンプルビットが含まれ、当該オーディオサンプルビットは復元されたオーディオデータを決定し、前記オーディオサンプルワードはＩＥＣ_６０９５８フレームのサブフレームのフォーマットに対応するフォーマットを有する、請求項３３に記載の受信器。
  35. 前記出力には、２つのクロックのストリームとＩ２ＳデータのストリームからなるＩ２Ｓフォーマットのオーディオデータ、又は、ＤＳＤビットクロックのストリームと２つのＤＳＤデータのストリームからなるＤＳＤフォーマットのオーディオデータのいずれかをアサートするよう設定された３つの出力が含まれ、前記回路は、前記デコード処理されたデータから３つの復元されたオーディオデータのストリームを生成するようなモードで動作可能であり、前記マルチプレクサ回路は、前記３つの復元されたオーディオデータのストリームを、Ｉ２Ｓフォーマットのオーディオデータ又はＤＳＤフォーマットのオーディオデータとして前記３つの出力にアサートするよう設定されている、請求項３３に記載の受信器。
  36. ビデオクロックチャンネルと少なくとも１つのビデオチャンネルからなるシリアルリンクと接続されるよう設定された受信器であって、当該受信器は、
    前記リンクと接続されるよう設定された少なくとも１つの入力と、
    前記リンクから復元されたビデオデータとオーディオデータをアサートするための出力と、
    前記出力と前記各入力に接続され、アクティブビデオ期間に少なくとも１つの前記入力にて受信したエンコード処理されたビデオデータをデコード処理することにより、復元されたビデオデータを生成し、前記復元されたビデオデータを前記出力の少なくとも１つにアサートし、データアイランド期間に少なくとも１つの前記入力にて受信したエンコード処理された補助データのパケットのコードワードをデコード処理することにより、デコード処理されたデータを生成し、当該デコード処理されたデータから復元されたオーディオデータの少なくとも１つのストリームを生成するよう設定された回路と、
    を具備し、
    ここで、前記各データアイランドは、前記どんなアクティブビデオ期間と同時に起こることも重複することもない期間であり、前記パケットの少なくともいくつかはオーディオサンプルパケットであり、前記各オーディオサンプルパケットはヘッダを有し、前記オーディオデータの少なくとも１つのサンプルを含むことができ、前記ヘッダは、前記オーディオサンプルパケットにオーディオデータが含まれるかどうか、及び、前記各オーディオサンプルはフラットラインサンプルかどうかを示す、あらかじめ定めた少なくとも１つのタイムスロット内のヘッダデータを含み、
    前記回路は、前記パケットの内の１つはフラットラインサンプルを含むオーディオサンプルパケットであることを示すヘッダデータの受信に応答して、復元された前記オーディオデータのストリームの少なくとも１つにおけるフラットラインデータを含むように設定される、
    受信器
  37. ビデオクロックチャンネルと少なくとも１つのビデオチャンネルからなるシリアルリンクと接続されるよう設定された受信器であって、当該受信器は、
    前記ビデオクロックチャンネルに接続されるよう設定されたクロック入力を含む、前記リンクに接続されるよう設定された少なくとも２つの入力と、
    前記リンクから復元されたビデオデータとオーディオデータをアサートするための出力と、
    前記入力と前記各出力に接続され、前記クロック入力からピクセルクロックを受信し、前記ピクセルクロックに応答して、アクティブビデオ期間に少なくとも１つの前記入力にて受信したエンコード処理されたビデオデータをデコード処理することにより、復元されたビデオデータを生成し、前記復元されたビデオデータを前記出力の少なくとも１つにアサートし、前記ピクセルクロックに応答して、データアイランド期間に少なくとも１つの前記入力にて受信したエンコード処理された補助データをデコード処理することにより、デコード処理されたデータを生成し、当該デコード処理されたデータから少なくとも１つのＤＳＤフォーマットのオーディオデータデータを生成し、前記各ＤＳＤフォーマットのオーディオデータのストリームを少なくとも１つの前記出力にアサートするよう設定された回路と、
    を具備し、
    ここで、前記各データアイランドは、前記どんなアクティブビデオ期間と同時に起こることも重複することもない期間であり、
    前記デコード処理されたデータの少なくともいくつかは、タイムスタンプを示すタイムコードデータであり、当該タイムコードデータは、ピクセルクロックと共に、前記ＤＳＤフォーマットのオーディオのストリームに対するオーディオクロックを示している、
    受信器。
  38. 前記回路は、前記デコード処理されたデータからＤＳＤフォーマットのオーディオデータのＮ個のストリームを生成し、ここでＮは１より大きく、前記ＤＳＤフォーマットの各オーディオデータのストリームを前記出力の異なるサブセットにアサートするよう設定されている、請求項３７に記載の受信器。
  39. 前記各ＤＳＤフォーマットのオーディオデータのストリームは、オーディオクロックを共有する、請求項３８に記載の受信器。
  40. 前記タイムコードデータは、ピクセルクロックと共に、前記各ＤＳＤフォーマットのオーディオデータのストリームに対する異なったオーディオクロックを示す、請求項３８に記載の受信器。
  41. Ｎ＝４である、請求項３８に記載の受信器。
  42. ビデオクロックチャンネルと少なくとも１つのビデオチャンネルからなるシリアルリンクと接続されるよう設定された送信器であって、当該送信器は、
    入力ビデオデータとオーディオデータを受信するための入力と、
    前記リンクと接続されるよう設定された少なくとも１つの出力と、
    前記入力と前記各出力に接続された回路であって、当該回路は、前記ビデオデータをエンコード処理することにより、エンコード処理されたビデオデータを生成し、補助データのパケットを示すコードワードを生成し、前記エンコード処理されたビデオデータを、アクティブビデオ期間に、前記少なくとも１つの出力にアサートし、補助データのパケットを示す前記コードワードを、データアイランド期間に、前記少なくとも１つの出力にアサートするよう設定された回路と、
    を具備し、
    ここで、前記各データアイランドは、前記どんなアクティブビデオ期間と同時に起こることも重複することもない期間であり、
    前記回路は、第１のフォーマットを有する入力ビデオに応答して第２のフォーマットを有するビデオを示す、前記エンコード処理されたビデオデータを生成するよう設定されている、
    送信器。
  43. 前記回路は、ＩＴＵ−ＢＴ．６５６フォーマット又はＹＣｂＣｒ４：２：２フォーマットを有する入力ビデオに応答して、ＹＣｂＣｒ４：２：２フォーマットを有するビデオを示すエンコード処理されたビデオデータを生成するように設定されている、請求項４２に記載の送信器。
  44. 前記回路は、ＮビットコンポーネントのＩＴＵ−ＢＴ．６５６フォーマット又はＹＣｂＣｒ４：２：２フォーマットを有する２つの時分割多重化された入力ビデオのストリームからなる入力ビデオに応答して、２ＮビットコンポーネントのＹＣｂＣｒ４：２：２フォーマットを有するビデオを示すエンコード処理されたビデオデータを生成するように設定されている、請求項４２に記載の送信器。
  45. 前記回路は、ＤＤＲＹＣｂＣｒ４：４：４フォーマット又はＤＤＲＹＣｂＣｒ４：２：２フォーマットを有する入力ビデオに応答して、従来のＹＣｂＣｒ４：４：４フォーマット又は従来のＹＣｂＣｒ４：２：２フォーマットを有するビデオであることを示すエンコード処理されたビデオデータを生成するように設定されている、請求項４２に記載の送信器。
  46. 前記回路は、ＩＴＵ−ＢＴ．６５６フォーマットを有する２つの時分割多重化された入力ビデオのストリームに応答して、従来のＹＣｂＣｒ４：２：２フォーマットを有するビデオを示すエンコード処理されたビデオデータを生成するように設定されている、請求項４２に記載の送信器。
  47. 前記回路は、入力ビデオサンプルと共にｓｙｎｃビットが埋め込まれた少なくとも１つのフォーマットと、入力ビデオサンプルと共にｓｙｎｃビットが埋め込まれていない少なくとも１つのフォーマットを含む、少なくとも２つのＹＣｂＣｒフォーマットの内のあらゆるフォーマットを有する入力ビデオに応答して、ＹＣｂＣｒ４：４：４フォーマットを有するビデオを示すエンコード処理されたビデオデータを生成するように設定されている、請求項４２に記載の送信器。
  48. 前記回路は、入力ビデオサンプルと共にｓｙｎｃビットが埋め込まれた少なくとも１つのフォーマットと、入力ビデオサンプルと共にｓｙｎｃビットが埋め込まれていない少なくとも１つのフォーマットを含む、少なくとも２つのＹＣｂＣｒフォーマットの内のあらゆるフォーマットを有する入力ビデオに応答して、ＹＣｂＣｒ４：２：２フォーマットを有するビデオであることを示すエンコード処理されたビデオデータを生成するように設定されている、請求項４２に記載の送信器。
  49. 前記回路には、ＹＣｂＣｒ４：２：２フォーマットで入力ビデオを受信するために接続されたアップコンバージョン回路が含まれ、前記回路は、ＹＣｂＣｒ４：２：２フォーマットの前記入力ビデオに応答してＹＣｂＣｒ４：４：４フォーマットを有するビデオ示すエンコード処理されたビデオデータを生成するよう構成されている、請求項４２に記載の送信器。
  50. 前記回路には、ＹＣｂＣｒからＲＧＢへの色空間変換回路が含まれ、前記回路は、ＹＣｂＣｒフォーマットの入力ビデオに応答して、ＲＧＢフォーマットを有するビデオを示すエンコード処理されたビデオデータを生成するよう構成されている、請求項４２に記載の送信器。
  51. ビデオクロックチャンネルと少なくとも１つのビデオチャンネルからなるシリアルリンクと接続されるよう設定された受信器であって、当該受信器は、
    前記リンクと接続されるよう設定された少なくとも１つの入力と、
    前記リンクから復元されたビデオデータとオーディオデータをアサートするための出力と、
    前記出力と前記各入力に接続され、アクティブビデオ期間に少なくとも１つの前記入力にて受信したエンコード処理されたビデオデータをデコード処理することにより、復元されたビデオデータを生成し、前記復元されたビデオデータを前記出力の少なくとも１つにアサートし、データアイランド期間に少なくとも１つの前記入力にて受信したエンコード処理された補助データのパケットのコードワードをデコード処理することにより、デコード処理されたデータを生成し、当該デコード処理されたデータから復元されたオーディオデータの少なくとも１つのストリームを生成するよう設定された回路と、
    を具備し、
    ここで、前記各データアイランドは、前記どんなアクティブビデオ期間と同時に起こることも重複することもない期間であり、前記回路は、第２のフォーマットを有するビデオを示すエンコード処理されたビデオデータに応答して、第１のフォーマットを持つ復元されたビデオデータを生成するよう設定されている、
    受信器。
  52. 前記回路は、ＹＣｂＣｒ４：２：２フォーマットを有するビデオを示すエンコード処理されたビデオデータに応答して、ＩＴＵ−ＢＴ．６５６フォーマットを持つ復元されたビデオデータを生成するよう設定されている、請求項５１に記載の受信器。
  53. 前記回路は、２ＮビットコンポーネントのＹＣｂＣｒ４：２：２フォーマットを有するビデオであることを示すエンコード処理されたビデオデータに応答して、各々がＮビットコンポーネントのＩＴＵ−ＢＴ．６５６フォーマットを持つ復元されたビデオデータの２つのストリームを生成するよう設定されている、請求項５１に記載の受信器。
  54. 前記回路は、ＹＣｂＣｒ４：２：２フォーマットを有するビデオであることを示すエンコード処理されたビデオデータに応答して、入力ビデオサンプルと共にｓｙｎｃビットが埋め込まれた少なくとも１つのフォーマットと、入力ビデオサンプルと共にｓｙｎｃビットが埋め込まれていない少なくとも１つのフォーマットを含む、少なくとも２つのＹＣｂＣｒフォーマットにおけるあるフォーマットを持つ復元されたビデオデータを生成するよう設定されている、請求項５１に記載の受信器。
  55. 前記回路は、従来のＹＣｂＣｒ４：４：４フォーマット又は従来のＹＣｂＣｒ４：２：２フォーマットを有するビデオであることを示すエンコード処理されたビデオデータに応答して、ＤＤＲＹＣｂＣｒ４：４：４フォーマット、ＤＤＲＹＣｂＣｒ４：２：２フォーマット、又はＤＤＲＩＴＵ−ＢＴ．６５６フォーマットを持つ復元されたビデオを生成するよう設定されている、請求項５１に記載の受信器。
  56. 前記回路は、第２のＹＣｂＣｒフォーマットを有するビデオであることを示すエンコード処理されたビデオデータに応答して、第１のＹＣｂＣｒフォーマットを有する復元されたビデオデータを生成するように設定されている、請求項５１に記載の受信器。
  57. 前記回路は、ダウンコンバージョン又はアップコンバージョンの内の少なくとも１つを行うことによるものを含む、第２のＹＣｂＣｒフォーマットを有するビデオであることを示すエンコード処理されたビデオデータに応答して、第１のＹＣｂＣｒフォーマットを持つ復元されたビデオデータを生成するよう設定された、請求項５１に記載の受信器。
  58. 前記回路は、ＲＧＢフォーマットを有するビデオであることを示すエンコード処理されたビデオデータに応答して、ＹＣｂＣｒフォーマットを持つ復元されたビデオデータを生成するよう設定された、請求項５１に記載の受信器。
  59. データのブロックに対するエラー修正コードを生成する回路であって、当該回路は、
    第１の入力は第１のデータのストリームを受信するために接続され、第２の入力は第２のデータのストリームを受信するために接続された、少なくとも第１の入力と、第２の入力と、
    少なくとも第１の出力と、第２の出力と、
    前記第１の入力、前記第２の入力、前記第１の出力、及び前記第２の出力と結びつけられたエラー修正コード生成ロジックであって、当該エラー修正コード生成ロジックは、前記データのブロックにおける第１のサブセットと前記データのそれに続くブロックの少なくとも１つのデータビットからなる第１のストリームのデータ、及び、前記ブロックにおける第２のサブセットと前記データのそれに続くブロックの少なくとも１つの他のデータビットからなる第２のストリームのデータに応答して、前記データの前記ブロックに対するエラー修正コードの第１のサブセットを、前記第１の出力にアサートし、前記ブロックに対するエラー修正コードの第２のサブセットを、前記第２の出力にアサートするよう設定された、エラー修正コード生成ロジックと、
    を具備する回路。
  60. 前記エラー修正コード生成ロジックには、シフトレジスタと、Ｚ個のビットからなるブロックと、これに続くＺ個のビットからなるブロックと、Ｙ個のエラー修正コードビットからなるブロックに対するエラー修正コードが含まれ、前記エラー修正コード生成ロジックは、Ｙ／２クロックサイクルより長くならない期間に、前記シフトレジスタから前記ブロックに、Ｙ個のエラー修正コードビットをシフトアウトさせるように動作するよう設定されている、請求項５９に記載の回路。
  61. 前記エラー修正コードはＢＣＨパリティビットからなる、請求項５９に記載の回路。
  62. 前記エラー修正コードはシンドロームビットからなる、請求項５９に記載の回路。
  63. 少なくとも１つのビデオチャンネルからなるシリアルリンクと接続されるよう設定された送信器であって、
    ビデオデータを受信するため接続されたの少なくとも1つの入力と、補助データを受信するため接続された少なくとも１つの入力と、
    前記リンクに接続されるよう設定された少なくとも１つの出力と、
    前記各入力と前記各出力に接続された回路であって、ビデオデータと補助データをエンコード処理することによりエンコード処理されたビデオデータとエンコード処理された補助データを生成し、アクティブビデオ期間中にエンコード処理されたビデオデータを少なくとも１つの前記出力にアサートし、データアイランド期間にエンコード処理された補助データ少なくとも１つの前記出力にアサートするよう設定された回路と、
    を具備し、
    ここで、前記各データアイランドは、前記どんなアクティブビデオ期間と同時に起こることも重複することもない期間であり、
    前記パケットの少なくともいくつかは、データの少なくとも１つのブロックと前記ブロックに対するBCHパリティビットを示し、前記回路には、少なくとも第１の入力と、第２の入力と、第１の出力と、第２の入力が含まれ、前記パリティビット生成ロジックは接続されて、前記第１の入力で受信された前記データの第１のストリームと前記第２の入力で受信された前記データの第２のストリームを含むデータの少なくとも２つのストリームに応答して前記各ブロックに対するBCHパリティを発生し、前記ブロックに対するBCHパリティの第１のサブセットを前記第１の出力にアサートし、前記ブロックの前記データの第１のサブセットとそれに続く前記データのブロックの少なくとも１つのデータビットからなる前記第１のストリームのデータと、前記ブロックの前記データの第２のサブセットとそれに続くデータのブロックの少なくとも１つの他のデータビットからなる前記第２のストリームのデータに応答して、前記ブロックに対するBCHパリティビットの第２のサブセットを前記第２の出力にアサートするよう設定されている、
    送信器、
  64. 前記パリティビット発生ロジックにはシフトレジスタが含まれ、前記パリティビット発生ロジックは、前記BCHパリティビットの内の少なくとも２つは、各クロックサイクル期間に前記レジスタからシフトアウトされるように動作するよう設定される、請求項６３に記載の送信器。
  65. 前記各ブロックとそれに続くブロックはＺ個のビットからなり、前記ブロックに対するBCHパリティビットはY個のパリティビットからなり、前記パリティビット発生ロジックは、Ｙ／２クロックサイクルより長くならない期間に、前記シフトレジスタから前記ブロックに、前記Ｙ個のパリティビットをシフトアウトさせるように動作するよう設定されている、請求項６４に記載の送信器。
  66. 前記第１のストリームにおけるデータは、前記ブロックの前記データにおける前記第１のサブセットと、それに続くブロックの第１のデータビットからなり、前記第２のストリームにおけるデータは、前記ブロックの前記データにおける前記第２のサブセットと、それに続くデータのブロックにおける第２のデータビットからなり、前記パリティビット発生ロジックは、Ｙ／２クロックサイクル期間に、前記シフトレジスタから前記ブロックに、前記Ｙ個のパリティビットをシフトアウトさせるように動作するよう設定されている、請求項６５に記載の送信器。
  67. 前記回路は、前記各パケットはヘッダと少なくとも２つのサブパケットを持ち、各パケットのヘッダにはヘッダデータとヘッダパリティビットが含まれ、前記各サブパケットにはサブパケットデータと当該サブパケットデータに対するサブパケットパリティビットが含まれ、データの前記各ブロックは前記サブパケットデータのブロックであり、前記サブパケットデータの前記各ブロックに対するパリティビット発生ロジックにより生成されたBCHパリティビットが前記サブパケットのパリティビットであるような前記サブパケットをアサートするよう設定されている、請求項６３に記載の送信器。
  68. ビデオクロックチャンネルと少なくとも１つのビデオチャンネルからなるシリアルリンクと接続されるよう設定された受信器であって、当該受信器は、
    前記リンクと接続されるよう設定された少なくとも１つの入力と、
    前記リンクから復元されたビデオデータをアサートするための少なくとも１つの出力と、前記リンクから復元されたオーディオデータをアサートするための少なくとも１つの出力と、
    前記各入力と前記各出力に接続された回路であって、アクティブビデオ期間に少なくとも１つの前記入力にて受信したエンコード処理されたビデオデータをデコード処理することにより、復元されたビデオデータを生成し、前記復元されたビデオデータを少なくとも１つのビデオ出力にアサートし、データアイランド期間に少なくとも１つの前記入力にて受信した前記パケットであることを示すコードワードをデコード処理することにより、補助データを含むパケットを復元し、当該復元されたパケットから抽出されたデータからオーディオデータの少なくとも１つのストリームを生成し、前記各オーディオデータのストリームを前記少なくとも１つのオーディオ出力にアサートするよう設定された回路と、
    を具備し、
    ここで、前記各データアイランドは、前記どんなアクティブビデオ期間と同時に起こることも重複することもない期間であり、
    前記復元されたパケットの少なくともいくつかから抽出されたデータは、一連のデータブロックを示し、前記回路には、前記ブロックのデータにおける少なくとも２つのストリームに応答して前記各ブロックにシンドロームビットを発生させるよう設定されたシンドローム生成ロジックが接続され、当該シンドローム生成ロジックには、データの第１のストリームを受信するために接続された第１の入力と、データの第２のストリームを受信するために接続された第２の入力と、第１の出力と、第２の出力が含まれ、前記シンドローム生成ロジックは、前記ブロックの各々における前記データの第１のサブセットと前記ブロックにおける次のデータの内の少なくとも１つのデータからなる第１のデータと、前記ブロックの各々における前記データの第２のサブセットと前記ブロックにおける次のデータの内の少なくとも１つのデータからなる第２のデータに応答して、前記第１の出力にて前記各ブロックに対する前記シンドロームビットの第１のサブセットをアサートし、前記第２の出力にて前記各ブロックに対する前記シンドロームビットの第２のサブセットをアサートするよう設定されている、
    受信器。
  69. 前記シンドローム生成ロジックにはシフトレジスタが含まれ、前記各ブロックはZ個のビットからなり、前記各ブロックに対してY個の前記シンドロームビットがあり、前記シンドローム生成ロジックは、Ｙ／２クロックサイクルより長くならない期間に、前記シフトレジスタから前記各ブロックに、Y個のシンドロームビットをシフトアウトさせるように動作するよう設定されている、請求項６８に記載の受信器。
  70. 前記第１のストリームにおけるデータは、前記各ブロックの前記データにおける前記第１のサブセットと次のブロックにおける第１のデータビットからなり、前記第２のストリームにおけるデータは、前記各ブロックの前記データにおける前記第２のサブセットと次のブロックにおける第２のデータビットからなり、前記シンドローム発生ロジックは、Ｙ／２クロックサイクル期間に、前記シフトレジスタから前記各ブロックに、前記Ｙ個のシンドロームビットをシフトアウトさせるように動作するよう設定されている、請求項６８に記載の送信器。
JP2003559026A 2001-12-24 2002-12-05 シリアルリンクを利用したビデオ及び複数のフォーマットにおけるパケット化されたオーディオデータの伝送方法及びシステム Pending JP2005514849A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US10/036,234 US7359437B2 (en) 2001-09-12 2001-12-24 Encoding method and system for reducing inter-symbol interference effects in transmission over a serial link
US10/095,422 US7257163B2 (en) 2001-09-12 2002-03-12 Method and system for reducing inter-symbol interference effects in transmission over a serial link with mapping of each word in a cluster of received words to a single transmitted word
US10/171,860 US7088398B1 (en) 2001-12-24 2002-06-14 Method and apparatus for regenerating a clock for auxiliary data transmitted over a serial link with video data
US19223302A 2002-07-10 2002-07-10
PCT/US2002/038948 WO2003058826A2 (en) 2001-12-24 2002-12-05 System for serial transmission of video and packetized audio data in multiple formats

Publications (1)

Publication Number Publication Date
JP2005514849A true JP2005514849A (ja) 2005-05-19

Family

ID=27488352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003559026A Pending JP2005514849A (ja) 2001-12-24 2002-12-05 シリアルリンクを利用したビデオ及び複数のフォーマットにおけるパケット化されたオーディオデータの伝送方法及びシステム

Country Status (4)

Country Link
EP (1) EP1459532A2 (ja)
JP (1) JP2005514849A (ja)
CA (1) CA2471541A1 (ja)
WO (1) WO2003058826A2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007028645A (ja) * 2005-06-24 2007-02-01 Silicon Image Inc シリアルリンクを経てｎビットビデオデータを送信するための方法及びシステム
WO2007097099A1 (ja) 2006-02-20 2007-08-30 Matsushita Electric Industrial Co., Ltd. 送信装置及び送受信装置
WO2009044762A1 (ja) * 2007-10-02 2009-04-09 Sony Corporation 送信装置、画像データ送信方法、受信装置および受信装置における画像表示方法
US8194186B2 (en) 2008-04-23 2012-06-05 Silicon Library, Inc. Receiver capable of generating audio reference clock
JP2012531098A (ja) * 2009-06-18 2012-12-06 シリコン イメージ，インコーポレイテッド 受信データに対するエラー検出を利用する暗号化の検出
KR20130002794A (ko) * 2011-06-29 2013-01-08 삼성전자주식회사 방송 수신 장치 및 그의 방송 수신 방법
KR101319549B1 (ko) 2007-07-16 2013-10-21 삼성전자주식회사 오디오 데이터 송수신방법 및 이 방법을 이용한 전자장치
KR101445368B1 (ko) 2006-09-19 2014-09-29 에스.아이.에스브이.이엘. 쏘시에타‘ 이탈리아나 퍼 로 스빌루포 델‘엘레트로니카 에스.피.에이. 오디오 비디오 시퀀스를 재생하기 위한 방법 및 장치
JP2020120409A (ja) * 2020-04-24 2020-08-06 マクセル株式会社 映像送信装置

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100435564C (zh) 2003-05-28 2008-11-19 松下电器产业株式会社 数字接口解码接收装置
GB2407006A (en) * 2003-10-08 2005-04-13 Sony Uk Ltd Communicating streamed payload data and packet based auxiliary data
JP4426249B2 (ja) * 2003-10-27 2010-03-03 パイオニア株式会社 信号伝送装置及び伝送方法
JP3876899B2 (ja) * 2004-08-03 2007-02-07 船井電機株式会社 テレビジョン受信装置
KR100641928B1 (ko) * 2004-08-23 2006-11-02 엘지전자 주식회사 앰팩 오디오 데이터 변환 출력장치 및 방법
KR101101812B1 (ko) * 2006-01-09 2012-01-05 삼성전자주식회사 디스플레이장치 및 그 제어방법
JP4303256B2 (ja) * 2006-04-04 2009-07-29 パナソニック株式会社 デジタル信号受信装置およびデジタル信号受信方法
KR101403682B1 (ko) * 2007-12-13 2014-06-05 삼성전자주식회사 오디오 데이터를 전송하는 영상기기 및 그의 오디오 데이터전송방법
US8189681B1 (en) 2008-09-24 2012-05-29 Matrox Graphics Inc. Displaying multiple compressed video streams on display devices
US8750176B2 (en) 2010-12-22 2014-06-10 Apple Inc. Methods and apparatus for the intelligent association of control symbols
US8990645B2 (en) 2012-01-27 2015-03-24 Apple Inc. Methods and apparatus for error rate estimation
US8897398B2 (en) 2012-01-27 2014-11-25 Apple Inc. Methods and apparatus for error rate estimation
US9838226B2 (en) 2012-01-27 2017-12-05 Apple Inc. Methods and apparatus for the intelligent scrambling of control symbols
US9450790B2 (en) 2013-01-31 2016-09-20 Apple Inc. Methods and apparatus for enabling and disabling scrambling of control symbols
US8917194B2 (en) 2013-03-15 2014-12-23 Apple, Inc. Methods and apparatus for context based line coding
US9210010B2 (en) 2013-03-15 2015-12-08 Apple, Inc. Methods and apparatus for scrambling symbols over multi-lane serial interfaces
EP2811483A3 (en) * 2013-05-17 2015-06-03 Apple Inc. Methods and apparatus for error rate estimation
JP6307856B2 (ja) * 2013-11-28 2018-04-11 ソニー株式会社 送信装置、広色域画像データ送信方法、受信装置、広色域画像データ受信方法およびプログラム
CN106303575B (zh) * 2016-11-08 2022-04-05 天津光电安辰信息技术股份有限公司 一种基于国产商用密码模块的视频加密系统及实现方法
CN108668144B (zh) * 2017-03-29 2020-06-26 华为机器有限公司 一种数据流控方法、装置及设备
US20190095273A1 (en) * 2017-09-27 2019-03-28 Qualcomm Incorporated Parity bits location on i3c multilane bus
CN108809639B (zh) * 2018-05-25 2021-02-09 中国计量大学 一种恶劣环境下的wsn动态密钥生成方法
US11176907B2 (en) 2019-09-18 2021-11-16 Sitronix Technology Corp. Video data displaying device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5475421A (en) * 1992-06-03 1995-12-12 Digital Equipment Corporation Video data scaling for video teleconferencing workstations communicating by digital data network
US5515373A (en) * 1994-01-11 1996-05-07 Apple Computer, Inc. Telecommunications interface for unified handling of varied analog-derived and digital data streams
US5521979A (en) * 1994-04-22 1996-05-28 Thomson Consumer Electronics, Inc. Packet video signal inverse transport system
US6141691A (en) * 1998-04-03 2000-10-31 Avid Technology, Inc. Apparatus and method for controlling transfer of data between and processing of data by interconnected data processing elements

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007028645A (ja) * 2005-06-24 2007-02-01 Silicon Image Inc シリアルリンクを経てｎビットビデオデータを送信するための方法及びシステム
WO2007097099A1 (ja) 2006-02-20 2007-08-30 Matsushita Electric Industrial Co., Ltd. 送信装置及び送受信装置
KR101445368B1 (ko) 2006-09-19 2014-09-29 에스.아이.에스브이.이엘. 쏘시에타‘ 이탈리아나 퍼 로 스빌루포 델‘엘레트로니카 에스.피.에이. 오디오 비디오 시퀀스를 재생하기 위한 방법 및 장치
KR101319549B1 (ko) 2007-07-16 2013-10-21 삼성전자주식회사 오디오 데이터 송수신방법 및 이 방법을 이용한 전자장치
WO2009044762A1 (ja) * 2007-10-02 2009-04-09 Sony Corporation 送信装置、画像データ送信方法、受信装置および受信装置における画像表示方法
JP2009089209A (ja) * 2007-10-02 2009-04-23 Sony Computer Entertainment Inc 送信装置、画像データ送信方法、受信装置および受信装置における画像表示方法
US8194186B2 (en) 2008-04-23 2012-06-05 Silicon Library, Inc. Receiver capable of generating audio reference clock
JP2012531098A (ja) * 2009-06-18 2012-12-06 シリコン イメージ，インコーポレイテッド 受信データに対するエラー検出を利用する暗号化の検出
KR20130002794A (ko) * 2011-06-29 2013-01-08 삼성전자주식회사 방송 수신 장치 및 그의 방송 수신 방법
KR101706181B1 (ko) * 2011-06-29 2017-02-13 삼성전자주식회사 방송 수신 장치 및 그의 방송 수신 방법
JP2020120409A (ja) * 2020-04-24 2020-08-06 マクセル株式会社 映像送信装置
JP7037598B2 (ja) 2020-04-24 2022-03-16 マクセル株式会社 映像送信装置

Also Published As

Publication number Publication date
WO2003058826A3 (en) 2003-11-13
CA2471541A1 (en) 2003-07-17
WO2003058826A2 (en) 2003-07-17
EP1459532A2 (en) 2004-09-22

Similar Documents

Publication Publication Date Title
JP4309765B2 (ja) シリアルリンクを利用したビデオ及び付属データの伝送方法及びシステム
JP4176643B2 (ja) シリアルリンク上をビデオデータと共に伝送された補助データのためのクロックを再生する方法および装置
JP2005514849A (ja) シリアルリンクを利用したビデオ及び複数のフォーマットにおけるパケット化されたオーディオデータの伝送方法及びシステム
US7283566B2 (en) Method and circuit for generating time stamp data from an embedded-clock audio data stream and a video clock
JP4229836B2 (ja) 一群の受信ワードの各ワードを単一送信ワードにマッピングすることで連続リンク送信上のシンボル間干渉効果を低減させる方法および装置。
US7797536B1 (en) Cryptographic device with stored key data and method for using stored key data to perform an authentication exchange or self test
US7359437B2 (en) Encoding method and system for reducing inter-symbol interference effects in transmission over a serial link
US7295578B1 (en) Method and apparatus for synchronizing auxiliary data and video data transmitted over a TMDS-like link
KR100699469B1 (ko) 데이터 전송을 위한 클록을 재생성하기 위한 시스템
KR100699452B1 (ko) 비디오 및 패킷화된 오디오 데이터를 다수의 포맷으로직렬 전송하기 위한 시스템
EP1330910B1 (en) Method and system for reducing inter-symbol interference effects in transmission over a serial link with mapping of each word in a cluster of received words to a single transmitted word

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080415